JPH0425135A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH0425135A JPH0425135A JP12972390A JP12972390A JPH0425135A JP H0425135 A JPH0425135 A JP H0425135A JP 12972390 A JP12972390 A JP 12972390A JP 12972390 A JP12972390 A JP 12972390A JP H0425135 A JPH0425135 A JP H0425135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- semiconductor
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 239000000758 substrate Substances 0.000 title claims description 45
- 239000013078 crystal Substances 0.000 claims description 44
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 25
- 238000000034 method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体基板、特に半導体素子を形成するヘテロエピタキ
シャル成長による単結晶半導体層を上面に有する半導体
基板の構造に関し、 ヘテロ接合部の格子定数や熱膨張係数の不整合により、
素子が形成される単結晶半導体層に転位やストレスが発
生するのを抑制するヘテロエピタキシ基板の構造を提供
し、ヘテロエピタキシャル成長による単結晶半導体層に
形成される半導体素子の性能劣化を防止することを目的
とし、支持基板上に絶縁層を介して積層されている厚さ
１５００Å以下の単結晶シリコン層上に、該単結晶シリ
コン層とヘテロ接合を形成する単結晶半導体層が形成さ
れた構成を有する。
シャル成長による単結晶半導体層を上面に有する半導体
基板の構造に関し、 ヘテロ接合部の格子定数や熱膨張係数の不整合により、
素子が形成される単結晶半導体層に転位やストレスが発
生するのを抑制するヘテロエピタキシ基板の構造を提供
し、ヘテロエピタキシャル成長による単結晶半導体層に
形成される半導体素子の性能劣化を防止することを目的
とし、支持基板上に絶縁層を介して積層されている厚さ
１５００Å以下の単結晶シリコン層上に、該単結晶シリ
コン層とヘテロ接合を形成する単結晶半導体層が形成さ
れた構成を有する。
本発明は半導体基板、特に素子を形成するヘテロエピタ
キシャル成長による半導体層を上面に有する半導体基板
の構造に関する。
キシャル成長による半導体層を上面に有する半導体基板
の構造に関する。
近年、化合物半導体装置等においては、基板の大口径化
を図って製造原価を低減することを主たる目的として、
シリコン（Ｓｉ）基板上にヘテロエピタキシャル成長に
より形成した単結晶化合物半導体層を用いて半導体装置
を形成する技術が提供されているが、上記単結晶化合物
半導体層の結晶品質が充分でなく、半導体装置の性能劣
化を生ずるので、」１記ヘテロエピタキシャル成長によ
る単結晶半導体層の結晶品質の改善が望まれている。
を図って製造原価を低減することを主たる目的として、
シリコン（Ｓｉ）基板上にヘテロエピタキシャル成長に
より形成した単結晶化合物半導体層を用いて半導体装置
を形成する技術が提供されているが、上記単結晶化合物
半導体層の結晶品質が充分でなく、半導体装置の性能劣
化を生ずるので、」１記ヘテロエピタキシャル成長によ
る単結晶半導体層の結晶品質の改善が望まれている。
〔従来の技術に余囮バ゛＠決しようとＩる牌、急〕従来
の、例えばＳｉ基板上にヘテロエピタキシャル成長した
単結晶化合物半導体層を用いた半導体装置においては、
ヘテロ接合界面でのＳｉ基板と単結晶化合物半導体層と
の間の格子定数及び熱膨張係数の不整合により、この接
合界面からＳｉ基板に対して極端に薄い単結晶化合物半
導体層内に、高密度の転位が発生ずると共に大きな残留
スＩ・レスも形成され、その結果、この単結晶化合物半
導体層に形成される半導体素子に、接合リーク等による
性能劣化を多発していた。
の、例えばＳｉ基板上にヘテロエピタキシャル成長した
単結晶化合物半導体層を用いた半導体装置においては、
ヘテロ接合界面でのＳｉ基板と単結晶化合物半導体層と
の間の格子定数及び熱膨張係数の不整合により、この接
合界面からＳｉ基板に対して極端に薄い単結晶化合物半
導体層内に、高密度の転位が発生ずると共に大きな残留
スＩ・レスも形成され、その結果、この単結晶化合物半
導体層に形成される半導体素子に、接合リーク等による
性能劣化を多発していた。
そのため従来は、上記単結晶化合物半導体層の内部に中
間層としてアニール層や歪み超格子層を設け、これらの
層にヘテロ接合面からの転位やス１−レスを吸収して、
素子が形成される単結晶化合物半導体層の表面部の結晶
性を高める方法が試みられているが、転位やス１ヘレス
の除去が充分でなく、素子性能の劣化を充分に防止する
ことはできなかった。
間層としてアニール層や歪み超格子層を設け、これらの
層にヘテロ接合面からの転位やス１−レスを吸収して、
素子が形成される単結晶化合物半導体層の表面部の結晶
性を高める方法が試みられているが、転位やス１ヘレス
の除去が充分でなく、素子性能の劣化を充分に防止する
ことはできなかった。
そこで本発明は、ヘテロ接合部の格子定数や熱膨張係数
の不整合により、素子が形成される単結晶半導体層に転
位やストレスが発生するのを抑制するヘテロエピタキシ
基板の構造を提供し、ヘテロエピタキシャル成長による
単結晶半導体層に形成される半導体素子の性能低下を防
止することを目的とする。
の不整合により、素子が形成される単結晶半導体層に転
位やストレスが発生するのを抑制するヘテロエピタキシ
基板の構造を提供し、ヘテロエピタキシャル成長による
単結晶半導体層に形成される半導体素子の性能低下を防
止することを目的とする。
〔課題を解決するだめの手段］
上記課題は、支持基板上に絶縁層を介して積層されてい
る厚さ１５００Å以下の単結晶シリコン層上に、該単結
晶シリコン層とヘテロ接合を形成する単結晶半導体層が
形成された本発明による半導体基板によって解決される
。
る厚さ１５００Å以下の単結晶シリコン層上に、該単結
晶シリコン層とヘテロ接合を形成する単結晶半導体層が
形成された本発明による半導体基板によって解決される
。
即ち、本発明においては半導体素子の形成されるヘテロ
エピタキシャル成長による単結晶半導体層の支持基板に
５ＯＴ（Ｓｉｌｉｃｏｎ Ｏｎ Ｔｎｓｕｌａｔｏｒ）
基板を用い、絶縁膜上に積層されている５ｊＮ（ＳＯＩ
Ｎ）上にヘテロエピタキシャル成長により素子が形成さ
れる単結晶半導体層を形成する。そして、第３図に示す
８０１層の膜厚と、その上にヘテロエピタキシャル成長
される通常の２〜３μｍ程度の厚さの単結晶半導体（Ｇ
ａＡｓ）層内に発生する転位の密度との関係から、８０
１層の厚さを５０〜１５００人程度に充分薄＜シ、単結
晶半導体層をそれに比べて充分に厚く形成することによ
り、ヘテロ接合部に生ずる結晶格子及び熱膨張係数の不
整合による応力を８０１層におけるＳｉ結晶の格子の変
形によって吸収し、上記応力が素子を形成する単結晶半
導体層に及ぼされる大きさを減少させて、この単結晶半
導体層内に発生する転位密度を少なくとも１０’／ｃｍ
２以下に減少させると同時に、これに伴ってストレスの
大きさをも減少せしめる。
エピタキシャル成長による単結晶半導体層の支持基板に
５ＯＴ（Ｓｉｌｉｃｏｎ Ｏｎ Ｔｎｓｕｌａｔｏｒ）
基板を用い、絶縁膜上に積層されている５ｊＮ（ＳＯＩ
Ｎ）上にヘテロエピタキシャル成長により素子が形成さ
れる単結晶半導体層を形成する。そして、第３図に示す
８０１層の膜厚と、その上にヘテロエピタキシャル成長
される通常の２〜３μｍ程度の厚さの単結晶半導体（Ｇ
ａＡｓ）層内に発生する転位の密度との関係から、８０
１層の厚さを５０〜１５００人程度に充分薄＜シ、単結
晶半導体層をそれに比べて充分に厚く形成することによ
り、ヘテロ接合部に生ずる結晶格子及び熱膨張係数の不
整合による応力を８０１層におけるＳｉ結晶の格子の変
形によって吸収し、上記応力が素子を形成する単結晶半
導体層に及ぼされる大きさを減少させて、この単結晶半
導体層内に発生する転位密度を少なくとも１０’／ｃｍ
２以下に減少させると同時に、これに伴ってストレスの
大きさをも減少せしめる。
なお、第３図において、＾はＳｉ基板上にヘテロエピタ
キシャル成長させた厚さ３μｍのＧａＡｓ層の転位密度
を示し、Ｂは３０１層の厚さとその上にヘテロエピタキ
シャル成長された厚さ３μｍの単結晶ＧａＡｓ層内に発
生ずる転位の密度との関係のカーブである。
キシャル成長させた厚さ３μｍのＧａＡｓ層の転位密度
を示し、Ｂは３０１層の厚さとその上にヘテロエピタキ
シャル成長された厚さ３μｍの単結晶ＧａＡｓ層内に発
生ずる転位の密度との関係のカーブである。
以下本発明を、図示実施例により具体的に説明する。
第１図は本発明に係る半導体基板の一実施例の模式断面
図、第２図（ａ）乃至（Ｃ）は本発明に係る半導体基板
の形成方法の一実施例を示す工程断面図、第３図は５０
１層の膜厚と、ヘテロエピタキシャル成長ＧａＡｓ層の
転位密度との関係図、第４図は本発明に係る半導体基板
を用いて形成した半導体素子の一例の模式断面図である
。
図、第２図（ａ）乃至（Ｃ）は本発明に係る半導体基板
の形成方法の一実施例を示す工程断面図、第３図は５０
１層の膜厚と、ヘテロエピタキシャル成長ＧａＡｓ層の
転位密度との関係図、第４図は本発明に係る半導体基板
を用いて形成した半導体素子の一例の模式断面図である
。
全図を通じ同一対象物は同一符合で示す。
ＧａＡｓ半導体装置を形成する際に用いられる本発明に
係る半導体基板は、例えば、Ｓｔ支持基板１上に厚さ４
５００人程度０二酸化シリコン（ＳｉＯ□）絶縁層２を
介して積層された５０〜１５００人の範囲内の例えば１
０００人の厚さを有する単結晶Ｓｉ層（ＳＯＩ層）３上
に、厚さ１００人程鹿の非晶質ＧａＡｓ層４を介してヘ
テロエピタキシャル成長による厚さ２〜３μｍの単結晶
ＧａＡｓ層５が形成された構造を有する。
係る半導体基板は、例えば、Ｓｔ支持基板１上に厚さ４
５００人程度０二酸化シリコン（ＳｉＯ□）絶縁層２を
介して積層された５０〜１５００人の範囲内の例えば１
０００人の厚さを有する単結晶Ｓｉ層（ＳＯＩ層）３上
に、厚さ１００人程鹿の非晶質ＧａＡｓ層４を介してヘ
テロエピタキシャル成長による厚さ２〜３μｍの単結晶
ＧａＡｓ層５が形成された構造を有する。
このような本発明に係るＧａＡｓ基板は、例えば以下に
説明する方法で形成される。
説明する方法で形成される。
第２図（ａ）参照
即ち、（１００）面を有し、（０１１）方向２°オフの
Ｓｉ単結晶基板１０１に酸素イオン（０゛）をドーズ量
２．０Ｘ１０１０ｃｍ−”、加速エネルギー１５０Ｋｅ
Ｖでイオン注入し、窒素中において１３００°Ｃで６時
間程度アニールし、弗酸等により表面の自然酸化膜を除
去しＳＯＩ基板１１を形成する。なおここで、前記Ｓｉ
単結晶基板１０１には、表面部に３０１層３となる厚さ
１０００人程度人程結晶Ｓｉ層１０１八を残してその下
部に厚さ４５００人程度０二ｉＯ□絶縁層２が形成され
る。
Ｓｉ単結晶基板１０１に酸素イオン（０゛）をドーズ量
２．０Ｘ１０１０ｃｍ−”、加速エネルギー１５０Ｋｅ
Ｖでイオン注入し、窒素中において１３００°Ｃで６時
間程度アニールし、弗酸等により表面の自然酸化膜を除
去しＳＯＩ基板１１を形成する。なおここで、前記Ｓｉ
単結晶基板１０１には、表面部に３０１層３となる厚さ
１０００人程度人程結晶Ｓｉ層１０１八を残してその下
部に厚さ４５００人程度０二ｉＯ□絶縁層２が形成され
る。
なおこのＳｉＯ□絶縁層２の下部に残留するＳｉ基板１
０１Ｂは支持基板１として機能する。
０１Ｂは支持基板１として機能する。
第２図（ｂ）参照
次いで、このＳＯＩ基板１１をＭＯＣＶＤ （有機金属
気相成長）装置内に搬入し、例えば、 水素（Ｈ２） ： １２ ＳＬＭ とアルシン（八５
Ｈ３） ： ３０ ＳＣＣＭの混合ガスの７０〜８０Ｔ
ｏｒｒの減圧雰囲気中で、１０００°Ｃに約１０分間保
持して、単結晶Ｓｉ層１０１Ａ上の自然酸化膜を除去し
た後、 例えば、トリメチルガリウム（ＴＭＧ） ： ７０
ＳＣＣＭと八ｓ１１． ： ２００ ＳＣＣＭの混合ガ
スの７０Ｔｏｒｒ程度の減圧雰囲気中で４５０’Ｃ程度
に加熱し、単結晶Ｓｉ層１０１Ａ上に厚さ１００人程鹿
の非晶質ＧａＡｓ層４を形成し、次いで成長温度を通常
のＧａＡｓの成長温度である７００°Ｃに昇温し、成長
ガスの混合比を、ＴＭＧ：１４ＳＣＣＭ 、ＡＳｌ＋３
： １００３ＣＣＭとしてＧａＡｓのヘテロエピタキ
シャル成長を行い、前記非晶質ＧａＡｓ層４上に厚さ１
μｍ程度の第１の単結晶ＧａＡｓ層５Ａを形成し、次い
で同雰囲気中で、８００°Ｃと２００ ”Ｃとの間の昇
降温を５回程度繰り返す熱サイクルアニールを行い、上
記第１の単結晶ＧａＡｓ層島の表面部にアニル層５ａｎ
を形成する。
気相成長）装置内に搬入し、例えば、 水素（Ｈ２） ： １２ ＳＬＭ とアルシン（八５
Ｈ３） ： ３０ ＳＣＣＭの混合ガスの７０〜８０Ｔ
ｏｒｒの減圧雰囲気中で、１０００°Ｃに約１０分間保
持して、単結晶Ｓｉ層１０１Ａ上の自然酸化膜を除去し
た後、 例えば、トリメチルガリウム（ＴＭＧ） ： ７０
ＳＣＣＭと八ｓ１１． ： ２００ ＳＣＣＭの混合ガ
スの７０Ｔｏｒｒ程度の減圧雰囲気中で４５０’Ｃ程度
に加熱し、単結晶Ｓｉ層１０１Ａ上に厚さ１００人程鹿
の非晶質ＧａＡｓ層４を形成し、次いで成長温度を通常
のＧａＡｓの成長温度である７００°Ｃに昇温し、成長
ガスの混合比を、ＴＭＧ：１４ＳＣＣＭ 、ＡＳｌ＋３
： １００３ＣＣＭとしてＧａＡｓのヘテロエピタキ
シャル成長を行い、前記非晶質ＧａＡｓ層４上に厚さ１
μｍ程度の第１の単結晶ＧａＡｓ層５Ａを形成し、次い
で同雰囲気中で、８００°Ｃと２００ ”Ｃとの間の昇
降温を５回程度繰り返す熱サイクルアニールを行い、上
記第１の単結晶ＧａＡｓ層島の表面部にアニル層５ａｎ
を形成する。
ここで、前記非晶質ＧａＡｓ層４は単結晶化され単結晶
ＧａＡｓ層論と一体化する。
ＧａＡｓ層論と一体化する。
第２図（Ｃ）参照
次いで」１記エピタキシャル成長と同一条件で、第１の
単結晶ＧａＡｓ層５Ａ」二に厚さ１μｍ程度の第２の単
結晶ＧａＡｓ層５Ｂをエピタキシャル成長させる。
単結晶ＧａＡｓ層５Ａ」二に厚さ１μｍ程度の第２の単
結晶ＧａＡｓ層５Ｂをエピタキシャル成長させる。
以」−のような方法により形成した単結晶ＧａＡｓ層５
表面部の転位密度は、第３図に示すｓｏｒ層の厚さと転
位密度の関係図から、Ｓｉ単結晶基板上に、直に、上記
実施例と同様の方法で形成した単結晶ＧａＡｓ層の転位
密度（八）の値に比べ、＜Ｃ＞ の点で示されるように
１／２程度に改善されていることがわかる。
表面部の転位密度は、第３図に示すｓｏｒ層の厚さと転
位密度の関係図から、Ｓｉ単結晶基板上に、直に、上記
実施例と同様の方法で形成した単結晶ＧａＡｓ層の転位
密度（八）の値に比べ、＜Ｃ＞ の点で示されるように
１／２程度に改善されていることがわかる。
第４図は、例えば」１記の方法で形成した３０１層３上
に単結晶ＧａＡｓ層５がヘテロエピタキシャル成長され
ているＧａＡｓ５ＯＩ基板２１を用いて形成したＭＥＳ
ＦＩＥＴを示した模式断面図で、６はリセス、７はア
ルミニウム（Ａ１）ゲート、８は金ゲルマニウム合金（
ＡｕＧｅ）層上に金（Ａｕ＞層が積層されてなるＡｕ／
ＡｕＧｅソース電極、９はＡｕ／ＡｕＧｅ ドレイン
電極、その他の符号は第１図と同一対称物を示す。
に単結晶ＧａＡｓ層５がヘテロエピタキシャル成長され
ているＧａＡｓ５ＯＩ基板２１を用いて形成したＭＥＳ
ＦＩＥＴを示した模式断面図で、６はリセス、７はア
ルミニウム（Ａ１）ゲート、８は金ゲルマニウム合金（
ＡｕＧｅ）層上に金（Ａｕ＞層が積層されてなるＡｕ／
ＡｕＧｅソース電極、９はＡｕ／ＡｕＧｅ ドレイン
電極、その他の符号は第１図と同一対称物を示す。
なお、本発明の構造は、素子が形成される半導体層に、
」１記ＧａＡｓ以外の■−Ｖ族化合物半導体を用いる際
にも適用される。例えば、ガリウム燐（ＧａＰ）を用い
る場合、ｓｏｒ層」−に単結晶ＧａＰ層形成する条件は
、例えば 反応ガス ｔイ２ １２ＳＬＭＰＨ３
３００ＳＣＣＭ ＴＭＣ１４ＳＣＣＭ 圧力 ７ＱＴｏｒｒ成長温
度 ９００ °Ｃである。
」１記ＧａＡｓ以外の■−Ｖ族化合物半導体を用いる際
にも適用される。例えば、ガリウム燐（ＧａＰ）を用い
る場合、ｓｏｒ層」−に単結晶ＧａＰ層形成する条件は
、例えば 反応ガス ｔイ２ １２ＳＬＭＰＨ３
３００ＳＣＣＭ ＴＭＣ１４ＳＣＣＭ 圧力 ７ＱＴｏｒｒ成長温
度 ９００ °Ｃである。
また、本発明の構造は、素子が形成される半導体層にゲ
ルマニウム（Ｇｅ）を用いる際にも適用される。単結晶
Ｇｅ層を気相成長で形成する場合の条件は、例えば 反応ガス Ｈｚ ８ ＳＬ？ｌ
ＧｅＨ４１ｏ ＳＣＣＭ 圧力 １０Ｔｏｒｒ成長温
度 ６００ °Ｃである。
ルマニウム（Ｇｅ）を用いる際にも適用される。単結晶
Ｇｅ層を気相成長で形成する場合の条件は、例えば 反応ガス Ｈｚ ８ ＳＬ？ｌ
ＧｅＨ４１ｏ ＳＣＣＭ 圧力 １０Ｔｏｒｒ成長温
度 ６００ °Ｃである。
更にまた、本発明の構造は、素子が形成される半導体層
にＧｅとＳｉの混晶を用いる際にも適用される。その場
合の気相成長条件は、例えば反応ガス Ｈｚ
８ ＳＬＭＧｅＨ４１０ＳＣＣＭ Ｓ ！ Ｈ２Ｃ１２９ＳＣＣＭ ０Ｔｏｒｒ ６０ °Ｃ 圧力 成長温度 である。
にＧｅとＳｉの混晶を用いる際にも適用される。その場
合の気相成長条件は、例えば反応ガス Ｈｚ
８ ＳＬＭＧｅＨ４１０ＳＣＣＭ Ｓ ！ Ｈ２Ｃ１２９ＳＣＣＭ ０Ｔｏｒｒ ６０ °Ｃ 圧力 成長温度 である。
以上説明したように本発明によれば、単結晶Ｓｉ上にヘ
テロエピタキシャル成長せしめたＧａＡｓ等の単結晶半
導体層内に発生する転位の密度を、従来に比べて１７２
程度に減少することができ、またそれと同時にストレス
も減少できるので、ヘテロエピタキシャル成長による半
導体層を用いて形成されるＧａＡｓ ＭＥＳＦＥＴ等の
半導体素子の、リーク電流による性能劣化を防止する効
果が生ずる。
テロエピタキシャル成長せしめたＧａＡｓ等の単結晶半
導体層内に発生する転位の密度を、従来に比べて１７２
程度に減少することができ、またそれと同時にストレス
も減少できるので、ヘテロエピタキシャル成長による半
導体層を用いて形成されるＧａＡｓ ＭＥＳＦＥＴ等の
半導体素子の、リーク電流による性能劣化を防止する効
果が生ずる。
第１図は本発明に係る半導体基板の一実施例の模式断面
図、 第２図（ａ）乃至（Ｃ）は本発明に係る半導体基板の形
成方法の一実施例の工程断面図、 第３図は３０１層の厚さと、ヘテロエビクキシャル成長
ＧａＡｓ層の転位密度との関係図、第４図は本発明に係
る半導体基板を用いて形成した半導体素子の模式断面図 である。 図において、 １はＳｉ支持基板、 １は ２−！ｌ！−３ｉＯ２絶縁膜、 ３は単結晶Ｓｉ層（ＳＯＴ層）、 ４は非晶質ＧａＡｓ層、 ５ば単結晶ＧａＡｓ層、 ６はリセス、 ７はΔ１ゲート、 ８は八ｕ／ＡｕＧｅ ソース電極、 ９はＡｕ／八ｕへｅ ドレイン電極 １１はＳＯ■基板、 ２１はＧａＡｓ Ｓｏｌ基板、 １０１は単結晶Ｓｉ基板 を示す。 （２−改９）Ｖ赤患獅ω＆９■’り一
図、 第２図（ａ）乃至（Ｃ）は本発明に係る半導体基板の形
成方法の一実施例の工程断面図、 第３図は３０１層の厚さと、ヘテロエビクキシャル成長
ＧａＡｓ層の転位密度との関係図、第４図は本発明に係
る半導体基板を用いて形成した半導体素子の模式断面図 である。 図において、 １はＳｉ支持基板、 １は ２−！ｌ！−３ｉＯ２絶縁膜、 ３は単結晶Ｓｉ層（ＳＯＴ層）、 ４は非晶質ＧａＡｓ層、 ５ば単結晶ＧａＡｓ層、 ６はリセス、 ７はΔ１ゲート、 ８は八ｕ／ＡｕＧｅ ソース電極、 ９はＡｕ／八ｕへｅ ドレイン電極 １１はＳＯ■基板、 ２１はＧａＡｓ Ｓｏｌ基板、 １０１は単結晶Ｓｉ基板 を示す。 （２−改９）Ｖ赤患獅ω＆９■’り一
Claims (5)
- （１）支持基板上に絶縁層を介して積層されている厚さ
１５００Å以下の単結晶シリコン層上に、該単結晶シリ
コン層とヘテロ接合を形成する単結晶半導体層が形成さ
れていることを特徴とする半導体基板。 - （２）前記支持基板が、単結晶シリコン基板よりなるこ
とを特徴とする請求項（１）記載の半導体基板。 - （３）前記絶縁層が前記単結晶シリコン支持基板の内部
に形成した酸素のイオン注入によって形成された酸化シ
リコン層からなり、該単結晶シリコン層が該酸化シリコ
ン層の上部に残留する該単結晶シリコン層よりなること
を特徴とする請求項（２）記載の半導体基板。 - （４）前記単結晶シリコン層が、前記絶縁層上に積層さ
れた再結晶シリコン層よりなることを特徴とする請求項
（１）及び（２）記載の半導体基板。 - （５）前記単結晶半導体層が、III−Ｖ族化合物半導体
混晶、又はゲルマニウム、又はシリコンとゲルマニウム
の混晶よりなることを特徴とする請求項（１）、（２）
、（３）及び（４）記載の半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12972390A JPH0425135A (ja) | 1990-05-18 | 1990-05-18 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12972390A JPH0425135A (ja) | 1990-05-18 | 1990-05-18 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425135A true JPH0425135A (ja) | 1992-01-28 |
Family
ID=15016607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12972390A Pending JPH0425135A (ja) | 1990-05-18 | 1990-05-18 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425135A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501318B2 (en) | 2003-05-30 | 2009-03-10 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
| JP2010226079A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
-
1990
- 1990-05-18 JP JP12972390A patent/JPH0425135A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501318B2 (en) | 2003-05-30 | 2009-03-10 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
| JP2010226079A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5281834A (en) | Non-silicon and silicon bonded structure and method of manufacture | |
| US6787793B2 (en) | Strained Si device with first SiGe layer with higher Ge concentration being relaxed to have substantially same lattice constant as second SiGe layer with lower Ge concentration | |
| EP1482549B1 (en) | Method of fabrication of a heteroepitaxial microstructure | |
| US5037774A (en) | Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| EP0291346B1 (en) | A laminated structure of compound semiconductors | |
| JPH0794408A (ja) | ２つの結晶化半導体材料を整合させる方法及び半導体素子 | |
| US7968438B2 (en) | Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing | |
| EP0430562A1 (en) | Semiconductor heterostructure and method of producing the same | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP2557546B2 (ja) | 半導体装置の製造方法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| JPS61189621A (ja) | 化合物半導体装置 | |
| JPH0425135A (ja) | 半導体基板 | |
| JPS63182811A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
| JPS61241911A (ja) | 化合物半導体装置 |