JPH04259866A - Diagnosing apparatus - Google Patents
Diagnosing apparatusInfo
- Publication number
- JPH04259866A JPH04259866A JP3042686A JP4268691A JPH04259866A JP H04259866 A JPH04259866 A JP H04259866A JP 3042686 A JP3042686 A JP 3042686A JP 4268691 A JP4268691 A JP 4268691A JP H04259866 A JPH04259866 A JP H04259866A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- scan path
- lsis
- diagnostic
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010276 construction Methods 0.000 abstract 2
- 238000003745 diagnosis Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000013480 data collection Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】0001
【技術分野】本発明は診断装置に関し、特に集積回路装
置の障害解析に使用される診断装置に関するものである
。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diagnostic device, and more particularly to a diagnostic device used for failure analysis of integrated circuit devices.
【0002】0002
【従来技術】従来の診断装置では、障害発生時に障害の
解析を行うために、スキャンするレジスタの全てを直列
接続してスキャンパス構成とし、このスキャンパスをス
キャン動作制御することによりデータの収集をなすよう
になっている。[Prior Art] In conventional diagnostic equipment, in order to analyze a failure when a failure occurs, all registers to be scanned are connected in series to form a scan path configuration, and data collection is performed by controlling the scan operation of this scan path. It is supposed to be done.
【0003】図2はかかる従来の診断装置の概略ブロッ
ク図である。複数のLSI30〜32の各々にはスキャ
ンパス構成可能とされたレジスタ群35〜37が設けら
れており、これ等全レジスタ群35〜37を直列接続す
ることにより、診断スキャンパス3,5が形成されるよ
うになっている。FIG. 2 is a schematic block diagram of such a conventional diagnostic device. Each of the plurality of LSIs 30 to 32 is provided with a register group 35 to 37 that can be configured with a scan path, and by connecting all these register groups 35 to 37 in series, the diagnostic scan paths 3 and 5 are formed. It is now possible to do so.
【0004】スキャン制御部35は診断部34からの診
断指示信号80によりスキャンモード信号2を発生して
、各レジスタ群35〜37によるスキャンパスを形成指
示する。これにより、データパス90よりスキャン制御
部33へ入力されたデータはスキャンパス3を介してL
SI30のレジスタ群35によるスキャンパス,LSI
31のレジスタ群36によるスキャンパス,LSI32
のレジスタ群37によるスキャンパス,更にはスキャン
パス5を介してスキャンパス制御部33へ導出されてく
る。The scan control section 35 generates a scan mode signal 2 based on the diagnosis instruction signal 80 from the diagnosis section 34, and instructs the formation of a scan path by each register group 35-37. As a result, data input from the data path 90 to the scan control unit 33 is transmitted via the scan path 3 to the L
Scan path by register group 35 of SI30, LSI
Scan path by 31 register groups 36, LSI 32
It is led out to the scan path control unit 33 via the scan path by the register group 37 and further through the scan path 5.
【0005】スキャンパス制御部33はスキャン制御部
信号81により診断部34へスキャンデータを送出する
ことを通知して、データパス91より採取したデータを
診断部34へ転送する。[0005] The scan path control section 33 notifies the diagnosis section 34 of sending scan data using a scan control section signal 81, and transfers the data collected from the data path 91 to the diagnosis section 34.
【0006】この様な従来の診断装置では、直列の一本
のスキャンパスで全LSIのレジスタから診断データを
収集しているので、スキャンするレジスタ数が多く、よ
ってデータ収集に時間がかかるという欠点がある。[0006] In such a conventional diagnostic device, diagnostic data is collected from all LSI registers using a single serial scan path, so the drawback is that the number of registers to be scanned is large, and therefore it takes time to collect data. There is.
【0007】[0007]
【発明の目的】そこで、本発明は、この様な従来のもの
の欠点を解決すべくなされたものであって、その目的と
するところは、診断データの収集時間を縮小することが
できる診断装置を提供することにある。OBJECTS OF THE INVENTION The present invention has been made to solve these drawbacks of the conventional devices, and its purpose is to provide a diagnostic device that can reduce the time required to collect diagnostic data. It is about providing.
【0008】[0008]
【発明の構成】本発明によれば、複数の集積回路装置の
各々のレジスタ群をスキャンパス構成とし、更にこれ等
スキャンパス構成のレジスタ群を互いに直列接続して診
断スキャンパスを形成し、この診断スキャンパスによる
スキャン動作によるスキャン出力により回路の診断をな
すようにした診断装置であって、前記集積回路の各々に
設けられて対応集積回路内部のエラーの発生表示をなす
エラーインジケータと、前記エラーインジケータの少な
くとも1つが表示点灯しているときに、そのエラーイン
ジケータに対応する集積回路のみのレジスタ群の内容を
診断スキャンパスによりスキャンアウトして読出す制御
手段とを含むことを特徴とする診断装置が得られる。According to the present invention, each register group of a plurality of integrated circuit devices has a scan path configuration, and further these register groups having the scan path configuration are connected in series to form a diagnostic scan path. A diagnostic device is configured to diagnose a circuit by scanning output through a scanning operation using a diagnostic scan path, the diagnostic device comprising: an error indicator provided in each of the integrated circuits to indicate the occurrence of an error within the corresponding integrated circuit; A diagnostic device comprising: control means for scanning out and reading out the contents of a register group of only the integrated circuit corresponding to the error indicator using a diagnostic scan path when at least one of the indicators is lit. is obtained.
【0009】[0009]
【実施例】次に、本発明の実施例を図面を参照しつつ詳
細に説明する。Embodiments Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0010】図1は本発明の実施例のブロック図であり
、図2と同等部分は同一符号により示している。尚、本
例では、LSIとして単に2個示すに止まるが、一般に
3個以上にも同様に適用される。FIG. 1 is a block diagram of an embodiment of the present invention, and parts equivalent to those in FIG. 2 are designated by the same reference numerals. In this example, only two LSIs are shown, but the same applies to three or more LSIs.
【0011】各LSI30,31には、対応LSIの内
部エラーの発生を示すエラーインジケータ38,39が
設けられている。このエラーインジケータ38,39の
内容10,20は共にスキャン制御部33へ通知されて
いると共に、対応LSIのセレクタ40,41の選択指
示信号ともなっている。Each LSI 30, 31 is provided with an error indicator 38, 39 that indicates the occurrence of an internal error in the corresponding LSI. The contents 10 and 20 of the error indicators 38 and 39 are both notified to the scan control section 33 and also serve as selection instruction signals for the selectors 40 and 41 of the corresponding LSI.
【0012】各セレクタ40,41は対応レジスタ群3
5,36の出力パス12,22と対応レジスタ群35,
36の入力パス11,21との各一方を選択して、診断
用スキャンパス3,4,5へ接続するためのものである
。Each selector 40, 41 corresponds to a register group 3.
5, 36 output paths 12, 22 and corresponding register group 35,
This is for selecting one of the 36 input paths 11 and 21 and connecting it to the diagnostic scan paths 3, 4, and 5.
【0013】全てのLSI30,31のエラーインジケ
ータ38,39が消灯している場合(各LSI全てがエ
ラー発生していない場合)、診断部34より診断指示信
号80によってスキャン制御部33にスキャン動作指示
がなされると、スキャン制御部33は全LSIに対して
全LSIスキャン信号1及びスキャンモード信号2を出
力して、全レジスタ数分のビット数に相当するクロック
サイクルの間、全LSI内部のレジスタ群35,36の
スキャン動作を行う。When the error indicators 38 and 39 of all the LSIs 30 and 31 are off (when no error has occurred in all of the LSIs), the diagnostic section 34 instructs the scan control section 33 to perform a scan operation using the diagnosis instruction signal 80. When the scan control unit 33 outputs the all LSI scan signal 1 and the scan mode signal 2 to all LSIs, the registers inside all LSIs are scanned for a clock cycle corresponding to the number of bits for all the registers. Scanning operations for groups 35 and 36 are performed.
【0014】すなわち、このときは各セレクタ40,4
1がレジスタ群35,36の各出力12,22を夫々選
択する様に動作しているものとして、全レジスタ群35
,36が診断スキャンパスに直列接続されることになる
。これにより、全レジスタのスキャンアウトが可能とな
るのである。That is, in this case, each selector 40, 4
1 is operating to select each output 12, 22 of register groups 35, 36, respectively, all register groups 35
, 36 will be connected in series to the diagnostic scan path. This makes it possible to scan out all registers.
【0015】次に、LSI内部障害が発生した場合につ
いて説明する。例えば、LSI30の内部に障害が発生
したとすると、対応するエラーインジケータ38が点灯
すると、LSI30の内部を動作停止状態にすると同時
に、このインジケータ38の出力10によりスキャン制
御部33へ障害の発生が通知される。Next, a case where an LSI internal failure occurs will be explained. For example, if a failure occurs inside the LSI 30, when the corresponding error indicator 38 lights up, the inside of the LSI 30 is stopped, and at the same time, the output 10 of this indicator 38 notifies the scan control unit 33 of the occurrence of the failure. be done.
【0016】スキャン制御部33は診断部34に対して
障害の発生をスキャン制御部信号81により通知する。
これに応答して診断部34はスキャン制御部33に対し
て診断指示信号80を送り、スキャン動作開始を指示す
る。The scan control section 33 notifies the diagnosis section 34 of the occurrence of a failure using a scan control section signal 81. In response, the diagnostic unit 34 sends a diagnostic instruction signal 80 to the scan control unit 33 to instruct it to start a scan operation.
【0017】スキャンが開始されると、スキャン制御部
はエラーインジケータが点灯しているLSI30の内部
のレジスタ群35のビット数分のクロックサイクルの間
だけスキャンモード信号2を発生する。When the scan is started, the scan control section generates the scan mode signal 2 only for a clock cycle corresponding to the number of bits in the register group 35 inside the LSI 30 whose error indicator is lit.
【0018】LSI30では、エラーインジケータ38
の出力によりセレクタ40がレジスタ群35の出力パス
12を選択しており、他のLSI31では、エラーイン
ジケータ39の出力によりセレクタ41がレジスタ群3
6の入力パス21を選択している。すなわち、エラーイ
ンジケータが点灯しているLSIのみのレジスタ群がス
キャンパス構成となり、他のLSIのレジスタ群はスキ
ャンパスからはバイパスされスキャンパス構成とはなら
ないのである。[0018] In the LSI 30, the error indicator 38
The selector 40 selects the output path 12 of the register group 35 based on the output of
6 input path 21 is selected. That is, the register group of only the LSI whose error indicator is lit becomes the scan path configuration, and the register groups of other LSIs are bypassed from the scan path and do not form the scan path configuration.
【0019】スキャン制御部33は診断部34に対して
スキャン動作により採取したデータを転送することを、
スキャン制御部信号81を送信することにより通知し、
スキャンアウトデータパス91を介して診断部へ採取し
たデータを転送する。The scan control unit 33 instructs the diagnosis unit 34 to transfer the data collected by the scan operation.
notification by transmitting a scan control unit signal 81;
The collected data is transferred to the diagnostic unit via the scan-out data path 91.
【0020】[0020]
【発明の効果】以上述べた如く、本発明によれば、障害
発生LSIが存在すれば、そのLSIのレジスタ群のみ
によりスキャンパスを構成し、他のLSIのレジスタ群
はスキャンパスからバイパスするようにしたので、障害
発生のLSIのみのレジスタ群のデータ内容が収集でき
、高速なデータ収集が可能となるという効果がある。As described above, according to the present invention, if a faulty LSI exists, a scan path is constructed from only the register group of that LSI, and the register groups of other LSIs are bypassed from the scan path. Therefore, the data contents of the register group of only the LSI in which the failure has occurred can be collected, and there is an effect that high-speed data collection is possible.
【図1】本発明の実施例の回路ブロック図である。FIG. 1 is a circuit block diagram of an embodiment of the present invention.
【図2】従来の診断装置の回路ブロック図である。FIG. 2 is a circuit block diagram of a conventional diagnostic device.
1 全LSIスキャン信号 2 スキャンモード信号 3〜5 診断スキャンパス 30〜32 LSI 33 スキャン制御部 34 診断部 38,39 エラーインジケータ 35〜37 レジスタ群 40,41 セレクタ 1 All LSI scan signals 2 Scan mode signal 3-5 Diagnostic scan path 30~32 LSI 33 Scan control section 34 Diagnosis Department 38, 39 Error indicator 35-37 Register group 40, 41 Selector
Claims (1)
群をスキャンパス構成とし、更にこれ等スキャンパス構
成のレジスタ群を互いに直列接続して診断スキャンパス
を形成し、この診断スキャンパスによるスキャン動作に
よるスキャン出力により回路の診断をなすようにした診
断装置であって、前記集積回路の各々に設けられて対応
集積回路内部のエラーの発生表示をなすエラーインジケ
ータと、前記エラーインジケータの少なくとも1つが表
示点灯しているときに、そのエラーインジケータに対応
する集積回路のみのレジスタ群の内容を診断スキャンパ
スによりスキャンアウトして読出す制御手段とを含むこ
とを特徴とする診断装置。Claim 1: Each register group of a plurality of integrated circuit devices has a scan path configuration, and the register groups having the scan path configuration are connected in series to form a diagnostic scan path, and a scan operation using the diagnostic scan path is performed. A diagnostic device configured to diagnose a circuit by scanning output from the integrated circuit, wherein an error indicator is provided in each of the integrated circuits and indicates the occurrence of an error inside the corresponding integrated circuit, and at least one of the error indicators is displayed. A diagnostic device comprising control means for scanning out and reading out the contents of a register group of only the integrated circuit corresponding to the error indicator using a diagnostic scan path when the error indicator is lit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3042686A JPH04259866A (en) | 1991-02-14 | 1991-02-14 | Diagnosing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3042686A JPH04259866A (en) | 1991-02-14 | 1991-02-14 | Diagnosing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04259866A true JPH04259866A (en) | 1992-09-16 |
Family
ID=12642922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3042686A Pending JPH04259866A (en) | 1991-02-14 | 1991-02-14 | Diagnosing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04259866A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841792A (en) * | 1995-10-06 | 1998-11-24 | Fujitsu Limited | Processing system having a testing mechanism |
KR19990047438A (en) * | 1997-12-04 | 1999-07-05 | 윤종용 | Semiconductor device with bypass circuit using pin sharing |
-
1991
- 1991-02-14 JP JP3042686A patent/JPH04259866A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841792A (en) * | 1995-10-06 | 1998-11-24 | Fujitsu Limited | Processing system having a testing mechanism |
KR19990047438A (en) * | 1997-12-04 | 1999-07-05 | 윤종용 | Semiconductor device with bypass circuit using pin sharing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3005250B2 (en) | Bus monitor integrated circuit | |
JPH03256297A (en) | Method for operating linear feedback shift register as series shift registor accompanied by cross check lattice structure | |
US4183461A (en) | Fault-diagnosing method for an electronic computer | |
US4335425A (en) | Data processing apparatus having diagnosis function | |
JPS6226734B2 (en) | ||
JPH04259866A (en) | Diagnosing apparatus | |
JPS60239836A (en) | Troubleshooting system of logical circuit | |
US7237168B2 (en) | Design for test of analog module systems | |
JPH1164450A (en) | Semiconductor-testing device | |
JPH06213972A (en) | Boundary scan cell circuit, boundary scan test circuit and their using method | |
SU836635A1 (en) | Device for shaping tests of combination logic units | |
JPH0766030B2 (en) | How to diagnose logical packages | |
JP2000338188A (en) | Testing circuit for semiconductor integrated circuit | |
JP2815041B2 (en) | LSI internal state check circuit | |
JPS60239835A (en) | Trouble shooting system of logical circuit | |
JPH04174375A (en) | Trouble detection apparatus | |
JP3180303B2 (en) | Diagnosis method of connection state between logic elements on printed board | |
JPH0566960A (en) | Diagnostic control system | |
JPS60245053A (en) | Diagnostic system for logical circuit | |
JPH04238544A (en) | Shift path fault diagnostic system | |
JPH0836509A (en) | Fault diagnostic device for scan path | |
JPH0949863A (en) | Inspection of trouble of semiconductor integrated circuit device | |
JPH0493675A (en) | Integrated circuit with trouble shooting device | |
JPH1040126A (en) | Monitor device for circuit data | |
JPH0782071B2 (en) | Logic circuit with fault diagnosis function |