JPH0423060A - デバイス共有制御方式 - Google Patents
デバイス共有制御方式Info
- Publication number
- JPH0423060A JPH0423060A JP12711290A JP12711290A JPH0423060A JP H0423060 A JPH0423060 A JP H0423060A JP 12711290 A JP12711290 A JP 12711290A JP 12711290 A JP12711290 A JP 12711290A JP H0423060 A JPH0423060 A JP H0423060A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- control
- transmitted
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、複数台の制御装置で1台のデバイスを共有す
るための分岐装置におけるデバイス共有制御方式に関し
、特に分岐装置を接続していない状態と同等な処理能力
を有しながらデバイスを共有して使用するのに好適なデ
バイス共有制御方式[従来の技術] 従来の分岐装置では、複数の制御装置で1台のデバイス
を共有して使用する場合、例えば特開昭60−2115
89号公報に記載されているように、複数の制御装置の
中から1台の制御装置を選ぶ方法として、切替え制御部
からのセレクト信号により、その何れかがイネーブル信
号になると、対応する制制装置がデバイスに接続される
方法が提案されている。これにより、特別な切替制御信
号を用いず、デバイスへのデータ転送時に使用れる信号
を切替え制御に利用して、複数の制御】置で1台のデバ
イスを共用可能とする。
るための分岐装置におけるデバイス共有制御方式に関し
、特に分岐装置を接続していない状態と同等な処理能力
を有しながらデバイスを共有して使用するのに好適なデ
バイス共有制御方式[従来の技術] 従来の分岐装置では、複数の制御装置で1台のデバイス
を共有して使用する場合、例えば特開昭60−2115
89号公報に記載されているように、複数の制御装置の
中から1台の制御装置を選ぶ方法として、切替え制御部
からのセレクト信号により、その何れかがイネーブル信
号になると、対応する制制装置がデバイスに接続される
方法が提案されている。これにより、特別な切替制御信
号を用いず、デバイスへのデータ転送時に使用れる信号
を切替え制御に利用して、複数の制御】置で1台のデバ
イスを共用可能とする。
この方法では、制御装置とデバイスとが接続(の状態に
なっても、ff1J御回路を通ってデータ信Jが送信さ
れ、デバイスと制御装置の接続状態後C処理能力維持に
ついては述べられていない。
なっても、ff1J御回路を通ってデータ信Jが送信さ
れ、デバイスと制御装置の接続状態後C処理能力維持に
ついては述べられていない。
上記従来技術では、複数の制御装置で1台のラバイスを
使用する際、制御装置とデバイスとが#1統状態となっ
た後の処理能力が、制御装置とデノイスとを直接接続し
た場合に比べて劣るというm題があった。
使用する際、制御装置とデバイスとが#1統状態となっ
た後の処理能力が、制御装置とデノイスとを直接接続し
た場合に比べて劣るというm題があった。
本発明の目的は、このような問題点を改善し、制御装置
とデバイスの間に分岐装置を接続した銀金でも、制御装
置とデバイスを直接接続した揚台と同等の処理能力でデ
ータ信号を簡易に制御することが可能なデバイス共有制
御方式を提供することにある。
とデバイスの間に分岐装置を接続した銀金でも、制御装
置とデバイスを直接接続した揚台と同等の処理能力でデ
ータ信号を簡易に制御することが可能なデバイス共有制
御方式を提供することにある。
上記目的を達成するため、本発明のデバイス共有制御方
式は、複数の制御装置と、それらの制御装置が共有して
使用する1台のデバイスと、1台の制御装置を選択して
デバイスと接続し、他の制御装置とデバイスとを切離す
分岐装置とを備えたシステムのデバイス共有制御方式に
おいて、上記分岐装置には、上記制御装置から送信され
た最初のデータ信号を認識する手段(認識回路)と、そ
の最初のデータ信号を通過させる第1の手段と、その制
御装置から送信される2回目以降のデータ信号を通過さ
せる第2の手段と、それらの通過手段の何れを通過させ
るかを制御するスイッチとを備え、制御装置から送信さ
れた最初のデータ信号を認識すると、その他の制御装置
を切離した後、各スイッチを制御して、第1通過手段を
通し、最初のデータ信号を上記デバイスに対して送信し
、2回目以降のデータ信号を送信する際は、第2通過手
段を通し、直接接続したデバイスに送信することに特徴
がある。
式は、複数の制御装置と、それらの制御装置が共有して
使用する1台のデバイスと、1台の制御装置を選択して
デバイスと接続し、他の制御装置とデバイスとを切離す
分岐装置とを備えたシステムのデバイス共有制御方式に
おいて、上記分岐装置には、上記制御装置から送信され
た最初のデータ信号を認識する手段(認識回路)と、そ
の最初のデータ信号を通過させる第1の手段と、その制
御装置から送信される2回目以降のデータ信号を通過さ
せる第2の手段と、それらの通過手段の何れを通過させ
るかを制御するスイッチとを備え、制御装置から送信さ
れた最初のデータ信号を認識すると、その他の制御装置
を切離した後、各スイッチを制御して、第1通過手段を
通し、最初のデータ信号を上記デバイスに対して送信し
、2回目以降のデータ信号を送信する際は、第2通過手
段を通し、直接接続したデバイスに送信することに特徴
がある。
〔作用J
本発明においては、制御装置がらの最初のデータ信号、
および2回目以降のデータ信号の送信制御は、最初のデ
ータ信号の中の特定の信号を利用し、各回路上のスイッ
チを動作させて、データ信号が通るための回路を選択す
ることにより行う。
および2回目以降のデータ信号の送信制御は、最初のデ
ータ信号の中の特定の信号を利用し、各回路上のスイッ
チを動作させて、データ信号が通るための回路を選択す
ることにより行う。
これにより、最初のデータ信号と2回目以降のデータ信
号とは、分岐装置内ではそれぞれ別々の回路を通ってデ
バイスに送信されるので、誤動作することはなく、制御
装置とデバイスを直接接続した場合と同等の処理能力を
実現することができる。
号とは、分岐装置内ではそれぞれ別々の回路を通ってデ
バイスに送信されるので、誤動作することはなく、制御
装置とデバイスを直接接続した場合と同等の処理能力を
実現することができる。
〔実施例]
以下、本発明の一実施例を図面により説明する。
第2図は、本発明の一実施例におけるデバイス共有制御
システムの構成図である。
システムの構成図である。
第2図において、21は制御装r1123〜2Gの中の
1台を選択してデバイス22に接続する分岐装置、22
は4台の制御装置23〜26に共有されるデバイス、2
3〜26はデバイス22を共有する制御装置、D、〜D
、は制御装置23〜26がらデバイス22に送信される
データ信号である。
1台を選択してデバイス22に接続する分岐装置、22
は4台の制御装置23〜26に共有されるデバイス、2
3〜26はデバイス22を共有する制御装置、D、〜D
、は制御装置23〜26がらデバイス22に送信される
データ信号である。
本実施例では、4台の制御装置23〜26はそれぞれデ
ータ信号Da−D、を送信する。
ータ信号Da−D、を送信する。
これらのデータ信号Da〜D1は、分岐装fi21に入
り、1台のデータ信号のみが選択されて、接続、切離し
の処理が行われた後、接続状態となった制御装置からの
データ信号のみ、デバイス22に送信される。
り、1台のデータ信号のみが選択されて、接続、切離し
の処理が行われた後、接続状態となった制御装置からの
データ信号のみ、デバイス22に送信される。
次に1分岐装置21の構成例および動作について述べる
。なお、本実施例では、第2図の2台の制御装置23.
24を制御する場合を示す。
。なお、本実施例では、第2図の2台の制御装置23.
24を制御する場合を示す。
第1図は、本発明の一実施例における分岐装置の動作を
示すタイミングチャート、第3図は本発明の一実施例に
おける分岐装置の構成図である。
示すタイミングチャート、第3図は本発明の一実施例に
おける分岐装置の構成図である。
第3図において、31a、 3 lb、 32a、
32b。
32b。
はデータ信号Da、Dbが通過する回路を選択/制御す
るためのスイッチ、33はデータ信号内の特定の信号を
利用してデバイス22を使用する制御装置を選択するス
イッチ13441134bは送信されたデータ信号が最
初のデータ信号であるが否がを識別する認識回路、35
6.35bは1度データを記憶するための記憶回路、3
6a、36b、37はオアゲートである。
るためのスイッチ、33はデータ信号内の特定の信号を
利用してデバイス22を使用する制御装置を選択するス
イッチ13441134bは送信されたデータ信号が最
初のデータ信号であるが否がを識別する認識回路、35
6.35bは1度データを記憶するための記憶回路、3
6a、36b、37はオアゲートである。
本実施例では、制御装@23.24から送信されたデー
タ信号Da、Dbは、スイッチ31a、31bを各々通
り、認識回路34&、34bに入力される。
タ信号Da、Dbは、スイッチ31a、31bを各々通
り、認識回路34&、34bに入力される。
このとき、スイッチ32..32bbはオフされている
。さらに、データ信号Da、Dbは、記憶回路35a、
35bに送信されて記憶される。
。さらに、データ信号Da、Dbは、記憶回路35a、
35bに送信されて記憶される。
なお、認識回路34□345から記憶回路352゜35
bにデータ信号D&、D、を送信する際、時間的に検知
し、送信時間をずらして送信する。
bにデータ信号D&、D、を送信する際、時間的に検知
し、送信時間をずらして送信する。
また、スイッチ33では、特定の信号Ea、 Ebを利
用し、より早くスイッチ33に到達した信号を検知し、
デバイス22に送信するデータ信号を決定する。
用し、より早くスイッチ33に到達した信号を検知し、
デバイス22に送信するデータ信号を決定する。
従って、データ信号Da、Dbが同時に送信された場合
、認識回路3411,341)にて検知、送信時間をず
らすことによ番ハそれらの信号E、、Ebがスイッチ3
3に到達する時間がずれ、より早くスイッチ33に到達
した側に接続される。
、認識回路3411,341)にて検知、送信時間をず
らすことによ番ハそれらの信号E、、Ebがスイッチ3
3に到達する時間がずれ、より早くスイッチ33に到達
した側に接続される。
例えば、データ信号Daが選択されると、そのデータ信
号Daのみを記憶回路35aから読み出し、オアゲート
:36..37を通してデータ信号りをデバイス22に
送信する。
号Daのみを記憶回路35aから読み出し、オアゲート
:36..37を通してデータ信号りをデバイス22に
送信する。
なお、データ信号りは、データ信号り、、Dbに認識、
記憶、接続、送信という制御を行っているため、データ
信号Da、Dbよりは遅れてデバイス22に送信される
。
記憶、接続、送信という制御を行っているため、データ
信号Da、Dbよりは遅れてデバイス22に送信される
。
また、特定の信号””&+Ebによりスイッチ31&。
31bをオフし、スイッチ32a、32bをオンするこ
とにより、2回目以降のデータ信号Da、Dbは、スイ
ッチ32a、32b側を通り、デバイス22に送信する
ことができ、2回目以降のデータ信号りはデータ信号E
aまたはEbよりも遅れることなく送信できる。
とにより、2回目以降のデータ信号Da、Dbは、スイ
ッチ32a、32b側を通り、デバイス22に送信する
ことができ、2回目以降のデータ信号りはデータ信号E
aまたはEbよりも遅れることなく送信できる。
また、スイッチ31&、 3 lb、 32a、
32b。
32b。
33は、特定信号EaまたはEbにより、デバイス22
に送信するデータ信号が最後のデータ信号か否かを判別
し、最後のデータ信号であれば、データ信号送信後、ス
イッチ31&、31bはオン、スイッチ32a、32b
はオフ、スイッチ33は何れでもないという初期状態に
戻る。なお、i&後のデータ信号でなければ、全データ
信号が送信されるまで状態を保持し続ける。
に送信するデータ信号が最後のデータ信号か否かを判別
し、最後のデータ信号であれば、データ信号送信後、ス
イッチ31&、31bはオン、スイッチ32a、32b
はオフ、スイッチ33は何れでもないという初期状態に
戻る。なお、i&後のデータ信号でなければ、全データ
信号が送信されるまで状態を保持し続ける。
従って、このような動作を示すタイミングチャートは、
第1図に示される。
第1図に示される。
まず、制御装置23.24よりデータ信号Da。
Dbが送信されると、認識回路34a、34bは最初の
データ信号であることを認識して、記憶回路356.3
5bに送信する。また、認識装置34a。
データ信号であることを認識して、記憶回路356.3
5bに送信する。また、認識装置34a。
34bを経て送られる特定の信号EII、E、により、
スイッチ33は制御装置23側に倒れる。この後、デー
タ信号Daを記憶回路35aより読み出して(データ信
号Fa)、オアゲート3611,37を通し、データ信
号りとしてデバイス22に送信する。
スイッチ33は制御装置23側に倒れる。この後、デー
タ信号Daを記憶回路35aより読み出して(データ信
号Fa)、オアゲート3611,37を通し、データ信
号りとしてデバイス22に送信する。
これにより、初回のデータ信号りは、データ信号I)a
に比べ、時間F(だけ遅れてデバイス22に送信される
。なお、スイッチ31aはオン状態、スイッチ32aは
オフ状態にある。
に比べ、時間F(だけ遅れてデバイス22に送信される
。なお、スイッチ31aはオン状態、スイッチ32aは
オフ状態にある。
一方、特定の信号EIIにより、スイッチ31.はオフ
、スイッチ32aはオンとなる。
、スイッチ32aはオンとなる。
これにより、2回目以降のデータ信号Daは、スイッチ
328側を通り(データ信号G、)、デバイス22に送
信される。従って、時点lではデータ信号■〕のデータ
信号D&に対する遅れは無くなる。
328側を通り(データ信号G、)、デバイス22に送
信される。従って、時点lではデータ信号■〕のデータ
信号D&に対する遅れは無くなる。
さらに、制御装置23からのデータ信号D&が全て終了
するまでこの状態は保持されるので、データ信号りに遅
れが生じることはない。
するまでこの状態は保持されるので、データ信号りに遅
れが生じることはない。
〔発明の効果)
本発明によれば、複数台の制御装置で1台のデバイスを
共有するための分岐装置において、簡易な方法により、
制御装置とデバイス間に分岐装置を接続した状態でも、
制御装置とデバイスを直接接続している状態と同等の処
理能力を保持することができるので、1台のデバイスを
効率的に使用することができる。
共有するための分岐装置において、簡易な方法により、
制御装置とデバイス間に分岐装置を接続した状態でも、
制御装置とデバイスを直接接続している状態と同等の処
理能力を保持することができるので、1台のデバイスを
効率的に使用することができる。
第1図は本発明の一実施例における分岐装置の動作を示
すタイミングチャート、第2図は本発明の一実施例にお
けるデバイス共有制御システムの構成図、第3図は本発
明の一実施例における分岐装置の構成図である。 21:分岐装置、22:デバイス、23〜26二制御装
置、31..3 lb、 32a、 32b、 33
:スイッチ、34a、34b二認識回路、35&、35
b:記憶回路、36..361)、37 ニオアゲート
IDID&”””’dr EJ1+ Ebr FMn
Ebr GJl+ cb’データ信号。 第 図 最初のデータ 2回目以降のデータ 第 図
すタイミングチャート、第2図は本発明の一実施例にお
けるデバイス共有制御システムの構成図、第3図は本発
明の一実施例における分岐装置の構成図である。 21:分岐装置、22:デバイス、23〜26二制御装
置、31..3 lb、 32a、 32b、 33
:スイッチ、34a、34b二認識回路、35&、35
b:記憶回路、36..361)、37 ニオアゲート
IDID&”””’dr EJ1+ Ebr FMn
Ebr GJl+ cb’データ信号。 第 図 最初のデータ 2回目以降のデータ 第 図
Claims (1)
- 1、複数の制御装置と、該複数の制御装置が共有して使
用する1台のデバイスと、1台の制御装置を選択して該
デバイスと接続し、該制御装置以外の制御装置と該デバ
イスとを切離す分岐装置とを備えたシステムのデバイス
共有制御方式において、上記分岐装置には、上記制御装
置から送信された最初のデータ信号を認識する手段と、
該最初のデータ信号を通過させる第1の手段と、該制御
装置から送信される2回目以降のデータ信号を通過させ
る第2の手段と、両該通過手段の何れを通過させるかを
制御するスイッチとを備え、制御装置から送信された最
初のデータ信号を認識すると、該制御装置以外の制御装
置を切離した後、該第1通過手段を通し、最初のデータ
信号を上記デバイスに対して送信し、2回目以降のデー
タ信号を送信する際は、該第2通過手段を通して送信す
ることを特徴とするデバイス共有制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12711290A JPH0423060A (ja) | 1990-05-17 | 1990-05-17 | デバイス共有制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12711290A JPH0423060A (ja) | 1990-05-17 | 1990-05-17 | デバイス共有制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0423060A true JPH0423060A (ja) | 1992-01-27 |
Family
ID=14951907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12711290A Pending JPH0423060A (ja) | 1990-05-17 | 1990-05-17 | デバイス共有制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0423060A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214126A (ja) * | 2006-02-02 | 2007-08-23 | Phoenix Contact Gmbh & Co Kg | 電気的な接続クランプ |
-
1990
- 1990-05-17 JP JP12711290A patent/JPH0423060A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214126A (ja) * | 2006-02-02 | 2007-08-23 | Phoenix Contact Gmbh & Co Kg | 電気的な接続クランプ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4212080A (en) | Data transmission control system | |
JPH0423060A (ja) | デバイス共有制御方式 | |
JPS63175913A (ja) | クロツク供給方式 | |
JPH04286239A (ja) | 通信装置 | |
JPH03201840A (ja) | 無瞬断切替回路 | |
KR200214405Y1 (ko) | 중계시스템의 입력신호 바이패스 장치 | |
KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
JPH0431948A (ja) | 入出力制御装置 | |
JPS6043550B2 (ja) | 通信回線制御装置 | |
KR200258764Y1 (ko) | 다중 프로세서 모니터 장치 | |
JPS63299625A (ja) | デ−タ転送方式 | |
JPH02226933A (ja) | トランクライン接続方式 | |
JPH0795282B2 (ja) | 2重化マイクロプロセッサの自動切換装置 | |
JPS63236425A (ja) | ダイバシテイ受信装置 | |
JPS63236155A (ja) | システム内通信方式 | |
JPH0363995A (ja) | デュアルポートメモリ | |
JPH11288399A (ja) | アドレス設定方法 | |
JPH02257351A (ja) | 通信制御方式 | |
JPH01251259A (ja) | 接続チャネル切替装置 | |
JPH04101260A (ja) | バス制御方式 | |
JPS635455A (ja) | バス接続方式 | |
JPH0738655B2 (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
JPS59188244A (ja) | 系切替え方式 | |
JPH04355854A (ja) | データ転送方式 |