JPH04162420A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04162420A JPH04162420A JP28617290A JP28617290A JPH04162420A JP H04162420 A JPH04162420 A JP H04162420A JP 28617290 A JP28617290 A JP 28617290A JP 28617290 A JP28617290 A JP 28617290A JP H04162420 A JPH04162420 A JP H04162420A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- base layer
- active base
- window
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に高周波ト
ランジスタの製造方法に関する。
ランジスタの製造方法に関する。
従来高周波トランジスタは、ベース領域に比較的低濃度
の活性ベース領域と、高濃度のコンタクｌ−ベース領域
がある。第３図（ａ）〜（ｆ）に示すように、この高周
波トランジスタにおいては、Ｎ−型半導体基板３１上に
選択的に比較的濃度の低いＰ−型活性ベース層３７を形
成し、さらにその活性ベース層３７の中に選択的にＰ＋
型コンタクトベース層３８を形成していた。このコンタ
クトベース層は、高周波トランジスタにおいては、活性
ベース層と電極とのコンタクト抵抗を下げる効果及び活
性ベース層の反転防止に効果があるため必要である。
の活性ベース領域と、高濃度のコンタクｌ−ベース領域
がある。第３図（ａ）〜（ｆ）に示すように、この高周
波トランジスタにおいては、Ｎ−型半導体基板３１上に
選択的に比較的濃度の低いＰ−型活性ベース層３７を形
成し、さらにその活性ベース層３７の中に選択的にＰ＋
型コンタクトベース層３８を形成していた。このコンタ
クトベース層は、高周波トランジスタにおいては、活性
ベース層と電極とのコンタクト抵抗を下げる効果及び活
性ベース層の反転防止に効果があるため必要である。
しかしながら上述した半導体装置の製造方法においては
、活性ベース層３７とコンタクトベース層３８をおのお
の独立して形成するなめ、製造工程が複雑になるという
問題がある。
、活性ベース層３７とコンタクトベース層３８をおのお
の独立して形成するなめ、製造工程が複雑になるという
問題がある。
本発明の目的は、この濃度のちがう、活性ベース層とコ
ンタクトベース層を１度に形成し製造工程の簡略化を可
能とする半導体装置の製造方法を提供することにある。
ンタクトベース層を１度に形成し製造工程の簡略化を可
能とする半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、第１導電型半導体基
板の表面に選択的に第１の酸化膜を形成する工程と、前
記工程により形成された第１の酸化膜の開口部にさらに
選択的に第２の酸化膜を形成する工程と、前記第１およ
び第２の酸化膜をマスクにして第２導電型不純物を第１
導電型半導体基板に導入する工程とを有し、不純物濃度
において、高濃度層と低濃度層を１度の不純物導入工程
で形成することを特徴として構成される。
板の表面に選択的に第１の酸化膜を形成する工程と、前
記工程により形成された第１の酸化膜の開口部にさらに
選択的に第２の酸化膜を形成する工程と、前記第１およ
び第２の酸化膜をマスクにして第２導電型不純物を第１
導電型半導体基板に導入する工程とを有し、不純物濃度
において、高濃度層と低濃度層を１度の不純物導入工程
で形成することを特徴として構成される。
すなわち本発明においては、例えば第１導電型半導体基
板の表面に形成した比較的厚い酸化膜に活性ベース層と
なる部分に選択的に窓を開口し、次にこの窓に対して１
０００〜２００ＯＡ程度の薄い酸化膜を成長させる工程
と、前記活性ベース層の窓の中にさらにコンタクトベー
ス層となる窓を開口し、イオン注入すれは比較的不純物
濃度の高いコンタクトベース層が形成される。活性ベー
ス層の窓は］０００〜２００ＯＡ程度の薄い酸化膜があ
るなめ比較的不純物濃度が低い拡散層が同時に形成でき
る。
板の表面に形成した比較的厚い酸化膜に活性ベース層と
なる部分に選択的に窓を開口し、次にこの窓に対して１
０００〜２００ＯＡ程度の薄い酸化膜を成長させる工程
と、前記活性ベース層の窓の中にさらにコンタクトベー
ス層となる窓を開口し、イオン注入すれは比較的不純物
濃度の高いコンタクトベース層が形成される。活性ベー
ス層の窓は］０００〜２００ＯＡ程度の薄い酸化膜があ
るなめ比較的不純物濃度が低い拡散層が同時に形成でき
る。
次に、本発明について図面を参照して説明する。第１図
（ａ）〜（ｆ）は本発明の第１の実施例を工程順に示す
断面図である。
（ａ）〜（ｆ）は本発明の第１の実施例を工程順に示す
断面図である。
まず、第１図（ａ）に示す第１導電型基板１に第１図（
ｂ）に示すように酸化膜２を成長させる。次に第１図（
ｃ）に示すようにその酸化膜２に活性ベースの窓３を開
口する。次に第１図（ｄ）に示すように活性ベース窓３
に薄い酸化膜４を１−０００〜２００ ＯＡ成長させる
。次に第１図＜ｅ）に示すように、活性ベース領域の薄
い酸化膜４にコンタク１へベースの窓５を開［１する。
ｂ）に示すように酸化膜２を成長させる。次に第１図（
ｃ）に示すようにその酸化膜２に活性ベースの窓３を開
口する。次に第１図（ｄ）に示すように活性ベース窓３
に薄い酸化膜４を１−０００〜２００ ＯＡ成長させる
。次に第１図＜ｅ）に示すように、活性ベース領域の薄
い酸化膜４にコンタク１へベースの窓５を開［１する。
次に第１図（ｆ）に示すように第２導電型となるイオン
６をイオン注入法でドープすると、活性ベース層７とコ
ンタクトベース８と同時に形成できるので工程数を増大
することなくベース形成が構成できる。
６をイオン注入法でドープすると、活性ベース層７とコ
ンタクトベース８と同時に形成できるので工程数を増大
することなくベース形成が構成できる。
第２図は本発明の他の実施例を説明するための半導体装
置の断面図である。本実施例ではコンタクトベース層と
活性ベース層をガードリング層と活性ベース層に応用し
た例である。この構成においても、第１の実施例と同様
の比較的不純物濃度の高いガードリング層と比較的不純
物濃度の低い活性ベース層を同時に形成することができ
、工程短縮の効果が得られる。
置の断面図である。本実施例ではコンタクトベース層と
活性ベース層をガードリング層と活性ベース層に応用し
た例である。この構成においても、第１の実施例と同様
の比較的不純物濃度の高いガードリング層と比較的不純
物濃度の低い活性ベース層を同時に形成することができ
、工程短縮の効果が得られる。
以上説明したように本発明は半導体基板上に厚い酸化膜
と薄い酸化膜領域を有し、半導体基板の露出した開口部
と薄い酸化膜の形成された開口部を通してイオン注入す
ることにより濃度のちがう２つの領域、例えばトランジ
スタにおける活性ベース層とコンタクトベース層を１度
に形成することができ、半導体装置の製造工程を簡略化
できるという効果が得られる。
と薄い酸化膜領域を有し、半導体基板の露出した開口部
と薄い酸化膜の形成された開口部を通してイオン注入す
ることにより濃度のちがう２つの領域、例えばトランジ
スタにおける活性ベース層とコンタクトベース層を１度
に形成することができ、半導体装置の製造工程を簡略化
できるという効果が得られる。
第１図（ａ）〜（ｆ）は本発明の一実施例を工程順に示
す断面図、第２図は本発明の他の実施例を説明するため
の半導体装置の断面図、第３図（ａ）〜（ｆ）は従来の
半導体装置の製造方法を説明するなめに工程順に示した
半導体装置の断面図である。 １．２］、、３１・・・第１導電型半導体基板、２゜２
２．３２・・・酸化膜、３，２３．３３・・・活性ベー
スの窓、４，２４・・・薄い酸化膜、５，３５・・・コ
ンタクトベースの窓、６，２６．３６・・・イオン注入
、７，２７．３７・・・活性ベース層、８，３８・・・
コンタクトベース層、２９・・・ガードリング層。
す断面図、第２図は本発明の他の実施例を説明するため
の半導体装置の断面図、第３図（ａ）〜（ｆ）は従来の
半導体装置の製造方法を説明するなめに工程順に示した
半導体装置の断面図である。 １．２］、、３１・・・第１導電型半導体基板、２゜２
２．３２・・・酸化膜、３，２３．３３・・・活性ベー
スの窓、４，２４・・・薄い酸化膜、５，３５・・・コ
ンタクトベースの窓、６，２６．３６・・・イオン注入
、７，２７．３７・・・活性ベース層、８，３８・・・
コンタクトベース層、２９・・・ガードリング層。
Claims (1)
- 【特許請求の範囲】 １、第１導電型半導体基板の表面に選択的に第１の酸化
膜を形成する工程と、前記工程により形成された第１の
酸化膜の開口部にさらに選択的に第２の酸化膜を形成す
る工程と、前記第１および第２の酸化膜をマスクにして
第２導電型不純物を導入する工程とを有し、不純物濃度
において、高濃度層と低濃度層を１度の不純物導入工程
で、形成することを特徴とする半導体装置の製造方法。 ２、前記第１の酸化膜は、前記第２の酸化膜より厚さが
厚いことを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28617290A JPH04162420A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28617290A JPH04162420A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162420A true JPH04162420A (ja) | 1992-06-05 |
Family
ID=17700876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28617290A Pending JPH04162420A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162420A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010090090A1 (ja) * | 2009-02-05 | 2010-08-12 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2021002621A (ja) * | 2019-06-24 | 2021-01-07 | 信越半導体株式会社 | 半導体基板の評価方法および評価用半導体基板 |
-
1990
- 1990-10-24 JP JP28617290A patent/JPH04162420A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010090090A1 (ja) * | 2009-02-05 | 2010-08-12 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
| JPWO2010090090A1 (ja) * | 2009-02-05 | 2012-08-09 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2021002621A (ja) * | 2019-06-24 | 2021-01-07 | 信越半導体株式会社 | 半導体基板の評価方法および評価用半導体基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63133678A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH04162420A (ja) | 半導体装置の製造方法 | |
| JPH0342869A (ja) | 半導体装置の製造方法 | |
| JP3394562B2 (ja) | Ｍｏｓｆｅｔ製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPS63260174A (ja) | 半導体装置の製造方法 | |
| JPS63177561A (ja) | 半導体装置の製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0387034A (ja) | 半導体装置の製造方法 | |
| JPH11238812A (ja) | マスクｒｏｍセル及びその製造方法 | |
| JPS63136669A (ja) | 半導体装置 | |
| JPH0251265A (ja) | 半導体装置の製造方法 | |
| JPH02211622A (ja) | 半導体装置及びその製造方法 | |
| JPS59132649A (ja) | 半導体固定記憶装置およびその製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPH06310721A (ja) | 半導体素子の製造方法 | |
| JPS62206886A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPS61142756A (ja) | 半導体装置の製造方法 | |
| JPH04321233A (ja) | 半導体装置の製造方法 | |
| JPS61242057A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH0267756A (ja) | 半導体装置 | |
| JPH01123416A (ja) | 半導体装置の製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 |