JPH04168061A - サーマルヘッドの通電制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、感熱記録紙面に文字や画像を印字するための
発熱抵抗体を有するサーマルヘッドにおいて、その発熱
抵抗体の電流加熱を制御するサーマルヘッドの通電制御
回路に関するものである。

（従来の技術） 従来、この種の分野の技術としては、例えば第２図のよ
うなものがあった。以下、その構成を図を用いて説明す
る。

第２図は、従来のサーマルヘッドの通電制御回路の一構
成例を示す構成１９７７図である。

この通電制御回路には、サーマルヘッドを制御及び駆動
するための複数の外部引出し端子１が設けられており、
その外部引出し端子１は、例えば印字データＤＴ入力用
のデータ入力端子１−１、クロック信号ＣＬ入力用のク
ロック入力端子１−２、ラッチ信号ＬＴ入力用のラッチ
入力端子１−３、ストローブ信号ＳＴ入力用ストローブ
入力端子１−４〜１−１１、発熱抵抗体用電源端子１−
１２．１−１３、回路駆動用電源端子１−１４゜１−１
５、及びサーミスタ端子１−１６．１−１７を有してい
る。そして、これら端子からなる外部引出し端子１が図
示しない外部制御回路に接続されている。

さらに、データ入力端子１−１及びクロック入力端子１
−２には、例えば２０４８ビツトシフトレジスタ２を介
してラッチ回路３が接続され、そのラッチ回ｎ３には、
ラッチ入力端子１−３及びドライバ部４が接続されてい
る。ドライバ部４は、例えば２５６ビツトの縦続接続さ
れたドライバ４ａ〜４ｈで構成されており、その各ドラ
イバ４ａ〜４ｈがストローブ入力端子１−４〜１−１１
にそれぞれ接続されている。その上、各ドライバ４ａ〜
４ｈには、電源端子１−１３が接続されると共に、発熱
抵抗体５を介して電源端子１−１２が接続されている。

そして、サーミスタ端子１−１６．１−１７間にはサー
ミスタ６が接続されている。

次に動作を説明する。

クロック信号ＣＬの同期に基づき、データ入力端子１−
１から印字データＤＴをシフトレジスタ２に取り込む。

その後、ラッチ信号ＬＴが“Ｌ”レベルから“Ｈ′°レ
ベルに切換わるタイミングで、シフトレジスタ２中の印
字データＤＴが、ラッチ回路３に記憶される。

続いて、外部制御回路の制御により一定時間（印字パル
ス幅）　“Ｈ”レベルとなるストローブ信号ＳＴを、ス
トローブ入力端子１−４〜１−１１に順次供給すると、
各ストローブ入力端子１−４〜１−１１に対応したドラ
イバ４ａ〜４ｈが発熱抵抗体５への通電を可能とする。

その結果、ラッチ回路３中の印字データＤＴに応じて前
記一定時間、発熱抵抗体５が通電される。このようにし
て、１ライン分の通電が終了する。次のラインの印字デ
ータＤＴは、各ドライバ４ａ〜４ｈが動作している印字
中に伝送することができる。

なお、印字パルス幅は、サーミスタ６によって発熱抵抗
体５の周辺温度を抵抗値に変換して、その抵抗値に基づ
いて外部制御回路で制御するようにしている。

（発明が解決しようとする課題） しかしながら、上記構成のサーマルヘッドの通電制御回
路では、次のような課題があった。

（１）外部引出し端子１を介して多数の信号線により外
部制御回路とサーマルヘッドとが接続されている。この
ため、外部制御回路とサーマルヘッドとの距離が長い場
合には、信号線の配線材やスペース等が多く必要となり
、その分、コスト高となる。

（２）前記信号線を介して外部制御回路とサーマルヘッ
ドとの間を伝搬する信号数も多くなり、さらにサーミス
タ６を用いて、サーマルヘッドの温度により印字パルス
幅を外部制御回路で制御するようにしているので、外部
制御回路に対する機能的負担も大きく、複雑な制御が必
要であった。これにより、外部制御回路の小形化やコス
トダウンの妨げになる。

本発明は前記従来技術の持っていた課題として、サーマ
ルヘッドと外部制御回路との間の信号線が多いため、コ
メ１〜高を招く点、外部制御回路の小形化を妨げる点に
ついて解決したサーマルヘッドのを提供するものである
。

（課題を解決するための手段） 本発明は、前記課題を解決するために、印字開始信号に
基づき送出された所定の印字パルス幅を有するストロー
ブ信号により、印字データに応じて該印字パルス幅に対
応した時間、発熱抵抗体を通電させる複数のドライバと
、前記印字パルス幅を制御するため、前記発熱抵抗体の
近傍の温度を検知する温度検知手段とを、備えたサーマ
ルヘッドの通電制御回路において、次のような手段を講
じたものである。

前記印字開始信号に基づきセットされ、前記発熱抵抗体
に対する通電終了時にリセットされるセット／リセット
手段と、前記セット／リセット手段のセット時に、前記
温度検知手段を用いて前記印字パルス幅を有する印字パ
ルスを出力するパルス発生回路と、前記パルス発生回路
の出力をカウントするカウンタと、前記カウンタの出力
に応じて前記各ドライバへ順次、前記ストローブ信号を
送出する分配回路とを、設けたものである。

（作用） 本発明は、以上のようにサーマルヘッドの通電制御回路
を構成しなので、セット／リセット手段は、印字開始信
号に基づきセットされ、そのセット時にパルス発生回路
は、温度検知手段を用いて所定の印字パルス幅を有する
印字パルスを出力する。カウンタは、パルス発生回路の
出力をドライバの数だけカウントし、そのカウント結果
に応じて分配回路は、各ドライバへ順次、ストローブ信
号を送出する。このストローブ信号に基づき、各ドライ
バは印字データに応じて印字パルス幅に対応した時間だ
け、発熱抵抗体を通電させる。すべてのドライバに対し
てストローブ信号が送出されると、セット／リセット手
段がリセットされ、１ライン分の印字が終了する。

これにより、サーマルヘッド内でストローブ信号を発生
させることができ、発熱抵抗体の近傍の温度変化に対応
して一定の印字濃度が得られる。

したがって、前記課題を解決できるのである。

（実施例） 第１図は、本発明の実施例を示すサーマルヘッドの通電
制御回路の構成ブロック図である。

この通電制御回路は、サーマルヘッドを制御及び駆動す
るための複数の外部引出し端子１０が設けられており、
その外部引出し端子１０は、例えば印字データＤＴ入力
用のデータ入力端子１０−１、クロック信号ＣＬ入力用
のクロック入力端子１０−２、ラッチ信号ＬＴ及び印字
開始信号ＰＳ入力用のラッチ／ストローブ入力端子１０
−３、印字中か否かを示すビジー信号ＢＹ出力用ビジー
入力端子１０−４、発熱抵抗体用電源端子１０−５．１
．０−６、及び回路駆動用電源端子１０−７゜１０−８
を有している。そして、これら端子からなる外部引出し
端子１０が、図示しない外部制御回路が接続されている
。

さらに、データ入力端子１０−１及びタロツク入力端子
１０−２には、例えば２０４８ビツトシフトレジスタ１
１を介してラッチ回路１２が接続され、そのラッチ回Ｆ
ｎ　１２には、ラッチ／ストローブ入力端子１０−３及
びドライバ部１３が接続されている。ドライバ部１３は
、例えば２５６ビツトの縦続接続されたドライバ１３ａ
〜１３ｈで８分割構成されており、その各ドライバ１３
ａ〜１３ｈには、電源端子１０−６が接続されると共に
、発熱抵抗体１４を介して電源端子１０−５が接続され
ている。

一方、ラッチ／ストローブ入力端子１０−３がセット／
リセット手段であるＲ／Ｓフリップフロップ１５（以下
、単にＦ／Ｆという）の入力側に、ビジー入力端子１０
−４が同出力側にそれぞれ接続されている。さらに、そ
のＦ／Ｆ　１５の出力イ則には、温度検知手段であるサ
ーミスタ１６ａが接続されＦ／Ｆ　１５のセット時に所
定の印字パルス幅を有する印字パルスを出力する発振器
等のパルス発生回路１６と、パルス発生回路１６の出力
をカウントするアップカウンタ１７と、カウンタ１７の
出力に応じて各ドライバ１３ａ〜１３ｈへ順次、ストロ
ーブ信号ＳＴを送出する分配回路１８とが、順次接続さ
れている。

ここで、Ｆ／Ｆ　１５は、ＣＰＵ等から送出された印字
開始を示す印字開始信号ＰＳによりセットされ、ストロ
ーブ信号ＳＴがドライバ１３ｈに送出される時点でカウ
ンタ１７と共にリセットされる機能を有する。ドライバ
１３ａ〜１３ｈは、所定の印字パルス幅を有するストロ
ーブ信号ＳＴに基づき、印字データＤＴに応じて印字パ
ルス幅に対応した時間、発熱抵抗体１４を通電させる機
能を有する。また、サーミスタ１６ａは、サーマルヘッ
ド内における図示しない放熱板の近傍に設置され、前記
印字パルス幅を制御するために、放熱板からの放熱温度
を検知する機能を有する。

以上のように構成されるサーマルヘッドの通電制御回路
の動作を説明する。

まず、クロック入力端子１０−２に入力されるクロック
信号ＣＬに基づき、データ入力端子１０−１から印字デ
ータＤＴがシフトレジスタ１１に入力される。続いて、
ラッチ信号ＬＳにより、ラッチ／ストローブ入力端子１
０−３を゛Ｌ′°レベルから“Ｈ”レベルに切替えると
、シフトレジスタ１１内の印字データはラッチ回路１２
に伝送されて記憶される。

その後、印字開始信号ＰＳにより、入力端子１０−３を
１１８９ルベルから°“Ｌ”レベルに切替えると、Ｆ／
Ｆ　１５がセットされ、パルス発生回路１６が発振を開
始して、印字パルスを出力する。

その際、サーミスタ１６ａは、サーマルヘッドに設けら
れた図示しない放熱板からの放熱温度を検知し、その放
熱温度を抵抗値に変換する。そして、パルス発生回路１
６は、変換された抵抗値に基づき、出力する印字パルス
の発振周波数（印字パルス幅）を設定する。

カウンタ１７はパルス発生回路１６の出力をカウントし
、そのカウント結果を分配回路１８へ出力する。分配回
＃１１８では、カウンタ１７が１カウントする毎にスト
ローブ信号ＳＴを順次、ドライバＬ３ａ〜１３ｈへ送出
する。これにより、ドライバ１３ａ〜１３ｈは、順次、
印字パルスの１周期分の時間だけ、オン状態となる。そ
のため、ラッチ回路１２に記憶されている印字データＤ
Ｔに対応した発熱抵抗体１４が通電されて発熱する。

その結果、サーマルヘッドにセットされた感熱記録紙に
印字データＤＴに応じた印字がなされる。

そして、ドライバ１３ａ〜１３ｈが順次オン状態となっ
た後、カウンタ１７及びＦ／Ｆ　ｌ　５かリセットして
１ライン分の印字が終了し、スタンバイ状態となる。

第３図に示される動作タイミングチャートで明らかなよ
うに、始めに時刻Ｔ１〜Ｔ２において、第１のライン目
の印字データＤＴをシフトレジスタ１１に伝送し、伝送
終了と同時にラッチ信号ＬＳにより、伝送された印字デ
ータＤＴをラッチ回路１２へ伝送する。そして、印字を
開始し、その印字中の時刻Ｔ３〜Ｔ４で第２ライン目の
印字データをシフトレジスタ１１に伝送しておく。その
後、第１のライン目の印字が終了した時刻Ｔ４の時点で
、第２ライン目の印字データＤＴをラッチ回路１２に伝
送し、第２ライン目の印字データＤＴを印字する。

以後、第３ライン目、第４ライン目と次々と新しい印字
データＤＴを伝送して印字を繰り返す。

印字中はとジー信号ＢＹが“Ｈ”レベルとなっているた
め、外部制御回路ではビジー信号ＢＹをチエツクして印
字が終了したか否かを判定し、次のラインの印字を開始
する。

本実施例は、次のような利点を有している。

上述したように、サーマルヘッド内における放熱板の近
傍に設置されたサーミスタ１６ａは、放熱板からの放熱
温度を検知し、その放熱温度に応じてパルス発生回路１
６から出力される印字パルスの印字パルス幅を制御する
ように機能する。これにより、第４図に示すように、発
熱抵抗体１４の通電時間が自動的に増減され、前記放熱
温度が変動しても、はぼ一定の印字濃度が得られる。

なお、本発明は、図示の実施例に限定されず、種々の変
形が可能である。例えば、その変形例として次のような
ものがある。

（Ｉ）上記実施例では、カウンタとしてアップアンタを
用いたが、ダウンカウンタで構成してもよい。

（ｎ）温度検知手段として、サーミスタ１６ａを用いた
が、これに限定されず、例えば感温ダイオードやＩＣ温
度センサを用いてもよい。

（発明の効果） 以上詳細に説明したように、本発明によれば、サーマル
ヘッドの内部に、セット／リセット手段、パルス発生回
路、カウンタ、及び分配回路を設け、これらを用いて複
数のドライバを駆動するようにしたので、外部制御回路
とサーマルヘッドとを少ない信号線で接続することがで
きる。これにより、配線材やスペース等を大幅に削減で
き、その分、コストダウンできる。

さらに、信号線を介して外部制御回路とサーマルヘッド
との間を伝搬する信号数も少なくなり、しかも、従来の
ように印字パルス幅を外部制御回路で制御する必要かな
くなり、外部制御回路に対する機能的負担も低減できる
。このため、外部制御回路の小形化やコストダウンが可
能となる。

【図面の簡単な説明】

第１図は本発明の実施例を示すサーマルヘッドの通電制
御回路の構成ブロック図、第２図は従来におけるサーマ
ルヘッドの通電制御回路の構成ブロック図、第３図は第
１図中の動作タイミングチャート、第４図は第１図中の
発熱抵抗体の通電時間制御を示す図である。 １３・・・・・・ドライバ、１４・・・・・・発熱抵抗
体、１５・・・・・・Ｆ／Ｆ、１６・・・・・・パルス
発生回路、１６ａ・・・・・・サーミスタ、１７・・・
・・・カウンタ、１８・・・・・・分配回路、ＳＴ・・
・・・・ストローブ信号、ＤＴ・・・・・・印字データ
、ｐｓ・・・・・・印字開始信号。

Claims (1)

1. 【特許請求の範囲】 印字開始信号に基づき送出された所定の印字パルス幅を
   有するストローブ信号により、該印字パルス幅の時間、
   印字データに応じて発熱抵抗体を通電させる複数のドラ
   イバと、前記印字パルス幅を制御するため、前記発熱抵
   抗体の近傍の温度を検知する温度検知手段とを、備えた
   サーマルヘッドの通電制御回路において、前記印字開始
   信号に基づきセットされ、前記複数のドライバの発熱抵
   抗体に対する通電終了時にリセットされるセット／リセ
   ット手段と、 前記セット／リセット手段のセット時に、前記温度検知
   手段を用いて前記印字パルス幅を有する印字パルスを出
   力するパルス発生回路と、 前記パルス発生回路の出力をカウントするカウンタと、 前記カウンタの出力に応じて前記各ドライバへ順次、前
   記ストローブ信号を送出する分配回路とを、 設けたこと特徴とするサーマルヘッドの通電制御回路。