JPH04148235A - マイクロプログラムの更新方式 - Google Patents
マイクロプログラムの更新方式Info
- Publication number
- JPH04148235A JPH04148235A JP26836390A JP26836390A JPH04148235A JP H04148235 A JPH04148235 A JP H04148235A JP 26836390 A JP26836390 A JP 26836390A JP 26836390 A JP26836390 A JP 26836390A JP H04148235 A JPH04148235 A JP H04148235A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- cluster
- clusters
- external storage
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 9
- 230000004075 alteration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発胡は、マイクロプログラムの更新技術に関し、特に
、システムの稼働現場でのマイクロプログラムの更新作
業に適用して有効な技術に関する。
、システムの稼働現場でのマイクロプログラムの更新作
業に適用して有効な技術に関する。
たとえば、電子計算機システムなどの外部記憶サブシス
テムにおいては、実際に記憶媒体を駆動する複数台のデ
ィスク装置と、上位のチャネル装置などとの間に外部８
己憶制御装萱を介在させ、ディスク装蓋の効率的な運用
を実現することが行われている。また、このような外部
記憶制御装置にふいては、内部を、独立に制御動作を行
う複数のクラスタからなる冗長構成として、長期間の無
停止運転の実現や信頼性の向上を図ることが知られてい
る。
テムにおいては、実際に記憶媒体を駆動する複数台のデ
ィスク装置と、上位のチャネル装置などとの間に外部８
己憶制御装萱を介在させ、ディスク装蓋の効率的な運用
を実現することが行われている。また、このような外部
記憶制御装置にふいては、内部を、独立に制御動作を行
う複数のクラスタからなる冗長構成として、長期間の無
停止運転の実現や信頼性の向上を図ることが知られてい
る。
ところで、このような外部配憶制御装置においては、各
クラスタを構成するプロセッサにおける割引動作を書き
換え可能なマイクロプログラムによって行う場合があり
、増設などによるサブシステムの構成の変動に際して、
マイクロプログラムを現場にて書き換えるＦ Ｃ（Ｆｉ
ｅｌｄ Ｃｈａｎｇｅ）作業を行う必要が生じる。
クラスタを構成するプロセッサにおける割引動作を書き
換え可能なマイクロプログラムによって行う場合があり
、増設などによるサブシステムの構成の変動に際して、
マイクロプログラムを現場にて書き換えるＦ Ｃ（Ｆｉ
ｅｌｄ Ｃｈａｎｇｅ）作業を行う必要が生じる。
従来、このようなサブシステムの増設におけるマイクロ
プログラムの更新技術としては、たとえば特開昭５７−
６９５８号公報に記載されている技術が知られている。
プログラムの更新技術としては、たとえば特開昭５７−
６９５８号公報に記載されている技術が知られている。
すなわち、分散処理システムなどにおいて、待機状態の
処理装置をオンラインシステムから切り離し、増設サブ
システムのＩＭＰＬ（マイクロプログラムの初期ロード
）や各種試験などを行わせることにより、オンライン処
理を阻害することなく、サブシステムの増設を可能にし
ようとするものである。
処理装置をオンラインシステムから切り離し、増設サブ
システムのＩＭＰＬ（マイクロプログラムの初期ロード
）や各種試験などを行わせることにより、オンライン処
理を阻害することなく、サブシステムの増設を可能にし
ようとするものである。
ところが、上記の従来技術の場合には、処理装置の配下
のサブシステム全体の増設に関しては、それなりの効果
が得られるものの、サブシステムの稼働状態を維持しつ
つ、当該サブシステムの一部の構成を変更する場合につ
いては配慮されていない。
のサブシステム全体の増設に関しては、それなりの効果
が得られるものの、サブシステムの稼働状態を維持しつ
つ、当該サブシステムの一部の構成を変更する場合につ
いては配慮されていない。
このため、ンステムの稼働現場において、一部のマイク
ロプログラムの入れ替え作業などを行う場合には、当該
マイクロプログラムの内容に関係なくサブシステム全体
を停止させなければならず、顧客側からの無停止稼働の
要請などに対応できないという問題があった。すなわち
、更新された一部のマイクロプログラムを機能させるた
めには、通常、電源を投入して、ＩＭＰＬをやり直すこ
とが必要だからである。
ロプログラムの入れ替え作業などを行う場合には、当該
マイクロプログラムの内容に関係なくサブシステム全体
を停止させなければならず、顧客側からの無停止稼働の
要請などに対応できないという問題があった。すなわち
、更新された一部のマイクロプログラムを機能させるた
めには、通常、電源を投入して、ＩＭＰＬをやり直すこ
とが必要だからである。
そこで、本発明の目的は、外部記憶サブシステムの全体
を稼働停止させることなく、外部記憶制御装置の一部の
マイクロプログラムを更新することが可能なマイクロプ
ログラムの更新技術を提供することにある。
を稼働停止させることなく、外部記憶制御装置の一部の
マイクロプログラムを更新することが可能なマイクロプ
ログラムの更新技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明、らかになるであろ
う。
明細書の記述および添付図面から明、らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明になるマイクロプログラムの更新方式
は、各々がサービスプロセッサおよび少なくとも一つの
メインプロセッサからなるクラスタを少なくとも二つ備
え、個々のクラスタの電源投入および切断を独立に行う
ことが可能な外部記憶制御装置と、この外部記憶装置の
配下で稼働する外部記憶装置と、電源投入時にサービス
プロセッサおよびメインプロセッサにロードされるマイ
クロプログラムが格納される補助記憶装置とからなる外
部記憶サブシステムにおいて、補助記憶装置には、二つ
のクラスタの双方の動作に影響する第１のマイクロプロ
グラムが格納される第１の記憶領域と、１淀のクラスタ
の動作に影響する第２のマイクロプログラムが格納され
る第２の領域とを設け、特定のクラスタのいずれか一方
の電源投入時には、第２のマイクロプログラムのロード
を行い、二つのクラスタが同時に電源投入される場合に
は第１のマイクロプログラムのロードを行うようにした
ものである。
は、各々がサービスプロセッサおよび少なくとも一つの
メインプロセッサからなるクラスタを少なくとも二つ備
え、個々のクラスタの電源投入および切断を独立に行う
ことが可能な外部記憶制御装置と、この外部記憶装置の
配下で稼働する外部記憶装置と、電源投入時にサービス
プロセッサおよびメインプロセッサにロードされるマイ
クロプログラムが格納される補助記憶装置とからなる外
部記憶サブシステムにおいて、補助記憶装置には、二つ
のクラスタの双方の動作に影響する第１のマイクロプロ
グラムが格納される第１の記憶領域と、１淀のクラスタ
の動作に影響する第２のマイクロプログラムが格納され
る第２の領域とを設け、特定のクラスタのいずれか一方
の電源投入時には、第２のマイクロプログラムのロード
を行い、二つのクラスタが同時に電源投入される場合に
は第１のマイクロプログラムのロードを行うようにした
ものである。
２作用〕
上記した本発明のマイクロプログラム更新方式によれば
、サービスプロセッサにより、サブシステム全体く複数
のクラスタ）の動作に影響する内容の第１のマイクロプ
ログラムは、補助記憶装置の第１の記憶領域に格納し、
特定のクラスタの動作にのみ影響する第２のマイクロプ
ログラムは第２の記憶領域に格納する。この格納動作は
、サブシステムが通常の稼働状態であっても可能である
。
、サービスプロセッサにより、サブシステム全体く複数
のクラスタ）の動作に影響する内容の第１のマイクロプ
ログラムは、補助記憶装置の第１の記憶領域に格納し、
特定のクラスタの動作にのみ影響する第２のマイクロプ
ログラムは第２の記憶領域に格納する。この格納動作は
、サブシステムが通常の稼働状態であっても可能である
。
そして、外部記憶制御装置の次の電源投入動作に際して
は、特定のクラスタのみの電源投入か、またはクラスタ
全体の電源投入かを監視し、前者の場合には第２の記憶
領域から目的のクラスタに対して第２のマイクロプログ
ラムをロードし、後者の場合には、第１の記憶領域から
第１のマイクロプログラムをクラスタ全体にロードする
動作を行う。
は、特定のクラスタのみの電源投入か、またはクラスタ
全体の電源投入かを監視し、前者の場合には第２の記憶
領域から目的のクラスタに対して第２のマイクロプログ
ラムをロードし、後者の場合には、第１の記憶領域から
第１のマイクロプログラムをクラスタ全体にロードする
動作を行う。
これにより、外部記憶制御装置の全体を稼働停止させる
ことなく、しかもマイクロプログラムの誤った書き換え
などによる誤動作を生じることなく、一部のクラスタの
マイクロプログラムを的確に更新することができる。
ことなく、しかもマイクロプログラムの誤った書き換え
などによる誤動作を生じることなく、一部のクラスタの
マイクロプログラムを的確に更新することができる。
以下、図面を参照しながら、本発明の一実施例である外
部記憶サブシステムにおけるマイクロプログラムの更新
方式の一例を詳細に説明する。
部記憶サブシステムにおけるマイクロプログラムの更新
方式の一例を詳細に説明する。
第１図は、本実施例のマイクロプログラムの更新方式が
実施される外部記憶サブシステムの構成の一例を示すブ
ロック図であり、第２図および第３図は、その作用の一
例を示すブローチヤードである。
実施される外部記憶サブシステムの構成の一例を示すブ
ロック図であり、第２図および第３図は、その作用の一
例を示すブローチヤードである。
なお、本実施例の場合には、外部記憶サブシステムの一
例として、ディスクサブシステムの場合について説明す
る。
例として、ディスクサブシステムの場合について説明す
る。
本実施例のディスクサブシステムは、１台または複数台
の大容量の磁気ディスク装置などからなるディスク装置
１０と、当該ディスク装！［１０と上位のチャネル族［
３０との間に介在して、両者間の情報の授受を制御する
ディスク制御装置２０とで構成されている。
の大容量の磁気ディスク装置などからなるディスク装置
１０と、当該ディスク装！［１０と上位のチャネル族［
３０との間に介在して、両者間の情報の授受を制御する
ディスク制御装置２０とで構成されている。
ディスク制御装置２０は、互いに電源の投入および切断
を独立に行うことが可能な複数のクラスタＡおよびクラ
スタＢからなっている。
を独立に行うことが可能な複数のクラスタＡおよびクラ
スタＢからなっている。
クラスタＡは、複数のメインプロセッサ２２ａ。
メインプロセッサ２３ａ、メインプロセッサ２４ａ、メ
インプロセッサ２５ａと、これらに制御線２６ａを介し
て接続されるサービスプロセッサ２１ａとを備えており
、各々は付属のメモ’Ｊ２２ｍａ、メモリ２３ｍａ、
メモリ２４ｍａ、メモリ２５＋７＋ａおよびメモリ２１
ｍａに格納されたマイクロプログラムによって動作する
ように構成されている。
インプロセッサ２５ａと、これらに制御線２６ａを介し
て接続されるサービスプロセッサ２１ａとを備えており
、各々は付属のメモ’Ｊ２２ｍａ、メモリ２３ｍａ、
メモリ２４ｍａ、メモリ２５＋７＋ａおよびメモリ２１
ｍａに格納されたマイクロプログラムによって動作する
ように構成されている。
同様に、クラスタＢは、複数のメインプロセッサ２２ｂ
、メインプロセッサ２３ｂ、メインプロセッサ２４ｂ、
メインプロセッサ２５ｂと、これらに制御線２６ｂを介
して接続されるサービスプロセッサ２１ｂとを備えてお
り、各々は付属のメモリ２２ｍｂ、 メモリ２３ｍｂ
、 メモリ２４ｍｂ。
、メインプロセッサ２３ｂ、メインプロセッサ２４ｂ、
メインプロセッサ２５ｂと、これらに制御線２６ｂを介
して接続されるサービスプロセッサ２１ｂとを備えてお
り、各々は付属のメモリ２２ｍｂ、 メモリ２３ｍｂ
、 メモリ２４ｍｂ。
メモ！７２５ｍｂおよびメモ！７２１ｍｂに格納された
マイクロプログラムによって動作する。
マイクロプログラムによって動作する。
クラスタＡおよびクラスタＢのメインプロセッサ２２ａ
〜２５ａおよびメインプロセッサ２２ｂ〜２５ｂは、制
御線２８および制御線２９を介して、上位のチャネル装
置３０および配下のディスク装置１０に共通（並列的）
に接続されており、チャネル装置３０とディスク装置１
０との間における入出力命令やデータの授受を遂行する
ようになっている。
〜２５ａおよびメインプロセッサ２２ｂ〜２５ｂは、制
御線２８および制御線２９を介して、上位のチャネル装
置３０および配下のディスク装置１０に共通（並列的）
に接続されており、チャネル装置３０とディスク装置１
０との間における入出力命令やデータの授受を遂行する
ようになっている。
クラスタＡおよびＢのサービスプロセッサ２１ａおよび
２１ｂには、共通の操作パネル４０および補助記憶袋［
５０が接続されており、外部から操作者がディスク制御
装置２０のクラスタＡおよびクラスタＢの電源投入や切
断、さらには保守管理作業が行れする。また、補助記憶
装置５０には、サービスプロセッサ２１ａおよび２１ｂ
の各々に付属のフロッピィ・ディスク・ドライブ２７ａ
およびフロッピィ・ディスク・ドライブ２７ｂに外部か
ら装填される携行可能なフロッピィ・ディスク６０に記
録されているマイクロプログラムなどのデータが格納さ
れる。
２１ｂには、共通の操作パネル４０および補助記憶袋［
５０が接続されており、外部から操作者がディスク制御
装置２０のクラスタＡおよびクラスタＢの電源投入や切
断、さらには保守管理作業が行れする。また、補助記憶
装置５０には、サービスプロセッサ２１ａおよび２１ｂ
の各々に付属のフロッピィ・ディスク・ドライブ２７ａ
およびフロッピィ・ディスク・ドライブ２７ｂに外部か
ら装填される携行可能なフロッピィ・ディスク６０に記
録されているマイクロプログラムなどのデータが格納さ
れる。
そして、電源投入時などに、補助記憶装置５０に格納さ
れているマイクロプログラムがサービスプロセッサ２１
ａ、２１ｂによって読み出され、必要に応じて、各メイ
ンプロセッサ２２ａ〜２５ａ、メインプロセッサ２２ｂ
〜２５ｂに付属のメモリ２２ｍａ 〜２５ｍａ、 メ
モリ２２ｍｂ〜２５ｍｂにロードされるものである。
れているマイクロプログラムがサービスプロセッサ２１
ａ、２１ｂによって読み出され、必要に応じて、各メイ
ンプロセッサ２２ａ〜２５ａ、メインプロセッサ２２ｂ
〜２５ｂに付属のメモリ２２ｍａ 〜２５ｍａ、 メ
モリ２２ｍｂ〜２５ｍｂにロードされるものである。
この場合、補助記憶装置５０にはプログラムエリア５１
とＦＣ用エリア５２とが設けられている。
とＦＣ用エリア５２とが設けられている。
そして、ディスク制御装置２０のクラスタＡおよびクラ
スタＢの全体の動作に影響を与える内容のマイクロプロ
グラムの更新を行う場合には、フロッピィ・ディスク６
０を介して外部から与えられる当該マイクロプログラム
を補助記憶袋Ｗ５０のＦＣ用エリア５２に格納し、一方
、クラスタＡまたはＢの一方の動作にしか影響しない内
容のマイクロプログラムは、プログラムエリア５１に格
納される。
スタＢの全体の動作に影響を与える内容のマイクロプロ
グラムの更新を行う場合には、フロッピィ・ディスク６
０を介して外部から与えられる当該マイクロプログラム
を補助記憶袋Ｗ５０のＦＣ用エリア５２に格納し、一方
、クラスタＡまたはＢの一方の動作にしか影響しない内
容のマイクロプログラムは、プログラムエリア５１に格
納される。
上述のようなマイクロプログラムの内容の判別は、たと
えば当該マイクロプログラムに付与されているバージョ
ン番号などによって行われる。
えば当該マイクロプログラムに付与されているバージョ
ン番号などによって行われる。
また、フロッピィ・ディスク６０から補助記憶装置５０
へのマイクロプログラムの格納動作は、サービスプロセ
ッサ２１ａまたは２１ｂにより、ディスク制御装置２０
のが稼働中であっても容易に行うことができる（第２図
参照）。
へのマイクロプログラムの格納動作は、サービスプロセ
ッサ２１ａまたは２１ｂにより、ディスク制御装置２０
のが稼働中であっても容易に行うことができる（第２図
参照）。
次に、こうして補助記憶装置５０に格納されたマイクロ
プログラムは、ディスク制御装置２０における電源投入
を契機として、メインプロセッサ２２ａ 〜２５ａ、２
２ｂ〜２５ｂに付属のメモリ２２ｍａ 〜２５ｍａ、
メ％す２２ｍｂ〜２５ｍｂにロードされる。
プログラムは、ディスク制御装置２０における電源投入
を契機として、メインプロセッサ２２ａ 〜２５ａ、２
２ｂ〜２５ｂに付属のメモリ２２ｍａ 〜２５ｍａ、
メ％す２２ｍｂ〜２５ｍｂにロードされる。
このとき、ディスク制御装置２０の全体に影響するマイ
クロプログラムの変更の場合には、クラスタＡ、Ｂに対
して同時に電源投入が行われたか否かを判定し、クラス
タＡおよびＢの両方で、すなわちディスク制御装置２０
の全体で同時に電源が投入された場合には、補助記憶装
置５０のＦＣ用エリア５２に格納されているマイクロプ
ログラムを、プログラムエリア５１に複写し、クラスタ
ＡおよびＢに対して再ＩＭＰＬを行う。
クロプログラムの変更の場合には、クラスタＡ、Ｂに対
して同時に電源投入が行われたか否かを判定し、クラス
タＡおよびＢの両方で、すなわちディスク制御装置２０
の全体で同時に電源が投入された場合には、補助記憶装
置５０のＦＣ用エリア５２に格納されているマイクロプ
ログラムを、プログラムエリア５１に複写し、クラスタ
ＡおよびＢに対して再ＩＭＰＬを行う。
この再ＩＭＰＬにより、当該マイクロプログラムは、補
助記憶装置５０から、−旦、サービスプロセッサ２１３
．２１ｂのメモリ２１ｍａ、２１ｍｂに転送され、その
後、制御線２６ａ、２６ｂを介して、メインプロセッサ
２２ａ〜２５ａ、メインプロセッサ２２ｂ〜２５ｂに付
属のメモリ２２ｍａ 〜２５ｍａ、メモリ２２ｍｂ〜２
５ｍｂにロードされ、所定の起動命令などによって、メ
インプロセッサ２２ａ〜２５ａ、メインプロセッサ２２
ｂ〜２５ｂが制御動作を開始する。
助記憶装置５０から、−旦、サービスプロセッサ２１３
．２１ｂのメモリ２１ｍａ、２１ｍｂに転送され、その
後、制御線２６ａ、２６ｂを介して、メインプロセッサ
２２ａ〜２５ａ、メインプロセッサ２２ｂ〜２５ｂに付
属のメモリ２２ｍａ 〜２５ｍａ、メモリ２２ｍｂ〜２
５ｍｂにロードされ、所定の起動命令などによって、メ
インプロセッサ２２ａ〜２５ａ、メインプロセッサ２２
ｂ〜２５ｂが制御動作を開始する。
一方、ディスク制御装置２０のクラスタＡまたはクラス
タＢの一方の動作にのみ影響するマイクロプログラムの
変更の場合には、前述のようにプログラムエリア５１に
変更後のマイクロプログラムが格納されているので、電
源が投入された側のクラスタＡまたはクラスタ已におい
て、当該プログラムエリア５１からのＩＭＰＬ動作が行
われる。
タＢの一方の動作にのみ影響するマイクロプログラムの
変更の場合には、前述のようにプログラムエリア５１に
変更後のマイクロプログラムが格納されているので、電
源が投入された側のクラスタＡまたはクラスタ已におい
て、当該プログラムエリア５１からのＩＭＰＬ動作が行
われる。
そして、クラスタＡの側のメインプロセッサ２２ａ〜２
５ａに付属のメモリ２２ｍａ〜２５ｍａまたは、クラス
タＢ側のメインプロセッサ２２ｂ〜２５ｂに付属のメモ
リ２２ｍｂ〜２５ｍｂにロードされた変更後のマイクロ
プログラムによって、クラスタＡまたはクラスタＢは制
御動作を開始する（第３図参照）。
５ａに付属のメモリ２２ｍａ〜２５ｍａまたは、クラス
タＢ側のメインプロセッサ２２ｂ〜２５ｂに付属のメモ
リ２２ｍｂ〜２５ｍｂにロードされた変更後のマイクロ
プログラムによって、クラスタＡまたはクラスタＢは制
御動作を開始する（第３図参照）。
このように、すでに稼働中のクラスタＢまたはクラスタ
Ａはなんらの影響を受けることなく、すなわち、ディス
ク制御装置２０の全体を稼働停止させることなく、また
誤動作などを生じることなく、稼働現場において、クラ
スタＡまたはＢに関するマイクロプログラムの修正を的
確に遂行することができる。
Ａはなんらの影響を受けることなく、すなわち、ディス
ク制御装置２０の全体を稼働停止させることなく、また
誤動作などを生じることなく、稼働現場において、クラ
スタＡまたはＢに関するマイクロプログラムの修正を的
確に遂行することができる。
この結果、ディスクサブシステム全体の稼働率が確実に
向丑する。
向丑する。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、外部記憶制御装置を構成するクラスタの数は
３つ以上であってもよい。
３つ以上であってもよい。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
すなわち、本発明のマイクロプログラムの更新方式によ
れば、外部記憶サブシステムの全体を稼働停止させるこ
となく、外部配憶制御装置の一部のマイクロプログラム
を的確に更新することができるという効果が得られる。
れば、外部記憶サブシステムの全体を稼働停止させるこ
となく、外部配憶制御装置の一部のマイクロプログラム
を的確に更新することができるという効果が得られる。
第１図は、本実施例のマイクロプログラムの更新方式が
実施される外部記憶サブシステムの構成の一例を示すブ
ロック図、 第２図は、その作用の一例を示すフローチャート、 第３図は、同じくその作用の一例を示すフローチャート
である。 １０・・・ディスク装置（外部記憶装置）、２０・・・
ディスク制御装置（外部記憶制御装置）、２１ａ・・・
サービスプロセッサ、２１ｍａ・。 ・メモリ、２２ａ〜２５ａ・・・メインプロセッサ、２
２ｍａ 〜２５ｍａ ｌ ｌ ｌメモリ、２１ｂ−・・
サービスプロセッサ、２１ｍｂ・・・メモリ、２２ｂ〜
２５ｂ・・・メインプロセッサ、２２ｍｂ〜２５ｍｂ・
・・メモリ、２６ａ、２６ｂ＝・制御線、２７ａ、２７
ｂ・・・フロッピィ・ディスク・ドライブ、２８．２９
・・・制御線、３０・・・チャネル装置、４０・・・操
作パネル、５０・・・補助記憶装置、５１・・・プログ
ラムエリア、５２・・・ＦＣ用エリア、６０・・・フロ
ッピィ・ディスク、Ａ、Ｂ・・・クラスタ。 代理人 弁理士 小 川 勝 男 第 図
実施される外部記憶サブシステムの構成の一例を示すブ
ロック図、 第２図は、その作用の一例を示すフローチャート、 第３図は、同じくその作用の一例を示すフローチャート
である。 １０・・・ディスク装置（外部記憶装置）、２０・・・
ディスク制御装置（外部記憶制御装置）、２１ａ・・・
サービスプロセッサ、２１ｍａ・。 ・メモリ、２２ａ〜２５ａ・・・メインプロセッサ、２
２ｍａ 〜２５ｍａ ｌ ｌ ｌメモリ、２１ｂ−・・
サービスプロセッサ、２１ｍｂ・・・メモリ、２２ｂ〜
２５ｂ・・・メインプロセッサ、２２ｍｂ〜２５ｍｂ・
・・メモリ、２６ａ、２６ｂ＝・制御線、２７ａ、２７
ｂ・・・フロッピィ・ディスク・ドライブ、２８．２９
・・・制御線、３０・・・チャネル装置、４０・・・操
作パネル、５０・・・補助記憶装置、５１・・・プログ
ラムエリア、５２・・・ＦＣ用エリア、６０・・・フロ
ッピィ・ディスク、Ａ、Ｂ・・・クラスタ。 代理人 弁理士 小 川 勝 男 第 図
Claims (1)
- １、各々がサービスプロセッサおよび少なくとも一つの
メインプロセッサからなるクラスタを少なくとも二つ備
え、個々のクラスタの電源投入および切断を独立に行う
ことが可能な外部記憶制御装置と、この外部記憶装置の
配下で稼働する外部記憶装置と、電源投入時に前記サー
ビスプロセッサおよびメインプロセッサにロードされる
マイクロプログラムが格納される補助記憶装置とからな
る外部記憶サブシステムにおいて、前記補助記憶装置に
は、前記二つのクラスタの双方の動作に影響する第１の
マイクロプログラムが格納される第１の記憶領域と、特
定の前記クラスタの動作に影響する第２のマイクロプロ
グラムが格納される第２の領域とを設け、特定の前記ク
ラスタのいずれか一方の電源投入時には、前記第２のマ
イクロプログラムのロードを行い、前記二つのクラスタ
が同時に電源投入される場合には前記第１のマイクロプ
ログラムのロードを行うことを特徴とするマイクロプロ
グラムの更新方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26836390A JPH04148235A (ja) | 1990-10-08 | 1990-10-08 | マイクロプログラムの更新方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26836390A JPH04148235A (ja) | 1990-10-08 | 1990-10-08 | マイクロプログラムの更新方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04148235A true JPH04148235A (ja) | 1992-05-21 |
Family
ID=17457480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26836390A Pending JPH04148235A (ja) | 1990-10-08 | 1990-10-08 | マイクロプログラムの更新方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04148235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214782A (ja) * | 1992-12-15 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | プロセッサ制御コード導入システムおよび方法 |
-
1990
- 1990-10-08 JP JP26836390A patent/JPH04148235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214782A (ja) * | 1992-12-15 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | プロセッサ制御コード導入システムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8074112B1 (en) | Memory backup used in a raid system | |
| US7870405B2 (en) | Method of controlling power consumption of a memory according to mapping | |
| JP2001166993A (ja) | 記憶制御装置およびキャッシュメモリの制御方法 | |
| JPH07111713B2 (ja) | 構成変更制御方式 | |
| JPH11272427A (ja) | データ退避方法および外部記憶装置 | |
| JP2008269142A (ja) | ディスクアレイ装置 | |
| US6981093B2 (en) | Storage system including a storage control apparatus which controls operation of the system based on control information stored in shared memory | |
| US5537598A (en) | System for installing processor control code | |
| US5473776A (en) | Data backup method and data processing system having data maintenance function | |
| JPH04148235A (ja) | マイクロプログラムの更新方式 | |
| JPH01213732A (ja) | データ処理システム | |
| JP2000222285A (ja) | メモリー電力管理装置 | |
| US6687852B1 (en) | Ultra reliable disk memory for duplex processor platforms | |
| JPH0468430A (ja) | 磁気ディスクシステム | |
| JP2645175B2 (ja) | プラント制御システム | |
| JP3463696B2 (ja) | オンラインガーベッジコレクション処理方法 | |
| JP3594202B2 (ja) | 外部記憶制御装置 | |
| JPH11237959A (ja) | 多重書き込み記憶装置 | |
| JP2000305717A (ja) | ディスクアレイ装置およびディスクアクセスを高速化する方法 | |
| JPH02213964A (ja) | メモリコピー方法 | |
| JPH0277943A (ja) | システムリカバリ方法 | |
| JPH10116262A (ja) | 並列計算機、プロセッサ要素ネットワーク、および並列計算機用プログラムを記録した記録媒体 | |
| JPH0535615A (ja) | 計算機システムのデータ保存復元装置 | |
| JPH03252809A (ja) | ファイル編成装置 | |
| JP2000099360A (ja) | ２重系システム |