JPH04136981A - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JPH04136981A JPH04136981A JP2261472A JP26147290A JPH04136981A JP H04136981 A JPH04136981 A JP H04136981A JP 2261472 A JP2261472 A JP 2261472A JP 26147290 A JP26147290 A JP 26147290A JP H04136981 A JPH04136981 A JP H04136981A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- data
- signal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 33
- 238000005070 sampling Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 4
- 101001115830 Homo sapiens Prostate-associated microseminoprotein Proteins 0.000 description 3
- 102100025013 Prostate-associated microseminoprotein Human genes 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100026190 Class E basic helix-loop-helix protein 41 Human genes 0.000 description 2
- 101000765033 Homo sapiens Class E basic helix-loop-helix protein 41 Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 101000983850 Homo sapiens Phosphatidate phosphatase LPIN3 Proteins 0.000 description 1
- 101000642431 Homo sapiens Pre-mRNA-splicing factor SPF27 Proteins 0.000 description 1
- 102100025728 Phosphatidate phosphatase LPIN3 Human genes 0.000 description 1
- 102100036347 Pre-mRNA-splicing factor SPF27 Human genes 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- KXRZBTAEDBELFD-UHFFFAOYSA-N sulfamethopyrazine Chemical compound COC1=NC=CN=C1NS(=O)(=O)C1=CC=C(N)C=C1 KXRZBTAEDBELFD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は表示装置の駆動回路に関し、特に、振幅変調駆
動方式によって階調表示を行うことができる表示装置の
駆動回路に関する。以下ではマトリクス型液晶表示装置
を例にとって説明を行うが、本発明は他の種類の表示装
置、例えばＥＬ（エレクトロルミネッセンス）表示装置
、プラズマデイスプレィ等の駆動回路にも適用可能であ
る。
動方式によって階調表示を行うことができる表示装置の
駆動回路に関する。以下ではマトリクス型液晶表示装置
を例にとって説明を行うが、本発明は他の種類の表示装
置、例えばＥＬ（エレクトロルミネッセンス）表示装置
、プラズマデイスプレィ等の駆動回路にも適用可能であ
る。
（従来の技術）
液晶表示装置を駆動する場合、液晶の応答速度がＣＲＴ
（陰極線管）表示装置に使用される蛍光物質と比較し
て非常に低いことから、特別の表示駆動回路が用いられ
る。すなわち、液晶表示駆動回路では、時々刻々送られ
てくる画像信号をそのまま各絵素に与えるのではなく、
１水平期間内に各絵素に対応してサンプリングした画像
信号をその水平期間中保持し、次の水平期間の先頭又は
その途中の適当な時期に一斉に出力する。そして、各絵
素に対する画像信号電圧の出力を開始した後、液晶の応
答速度を十分に」皿回る時間だけその信号電圧を保持し
ておくのである。
（陰極線管）表示装置に使用される蛍光物質と比較し
て非常に低いことから、特別の表示駆動回路が用いられ
る。すなわち、液晶表示駆動回路では、時々刻々送られ
てくる画像信号をそのまま各絵素に与えるのではなく、
１水平期間内に各絵素に対応してサンプリングした画像
信号をその水平期間中保持し、次の水平期間の先頭又は
その途中の適当な時期に一斉に出力する。そして、各絵
素に対する画像信号電圧の出力を開始した後、液晶の応
答速度を十分に」皿回る時間だけその信号電圧を保持し
ておくのである。
この信号電圧の保持のため、従来の駆動回路はコンデン
サを用いていた。第１１図は走査信号により選択された
１走査線上のＮ個の絵素に駆動電圧を供給する信号電圧
出力回路（ソースドライバ）を示しており、第ｎ番目の
絵素に対する信号電圧出力回路は、第１２図に示すよう
に、アナログスイッチＳＷ、、 サンプリングコンデ
ンサＣ５ＭＰｓ アナログスイッチＳＷ２、ホールド
コンデンサＣＨ。
サを用いていた。第１１図は走査信号により選択された
１走査線上のＮ個の絵素に駆動電圧を供給する信号電圧
出力回路（ソースドライバ）を示しており、第ｎ番目の
絵素に対する信号電圧出力回路は、第１２図に示すよう
に、アナログスイッチＳＷ、、 サンプリングコンデ
ンサＣ５ＭＰｓ アナログスイッチＳＷ２、ホールド
コンデンサＣＨ。
及び出力バッファアンプＡにより構成されている。
これらの回路図及び第１３図の信号タイミング図により
従来の信号電圧出力の動作を説明する。アナログスイッ
チＳ Ｗ ＋に入力されるアナログの画像信号ＶＳは、
水平同期信号■１９．。毎に選択される１本の走査線上
のＮ個の絵素の各々に対応するサンプリングクロ、り信
号ＴＳｌｊρ１〜Ｔｓ１．ｌＰＮによって順次サンプリ
ングされる。このサンプリングにより、各時点における
画像信号ｖｓの瞬時電圧ＶＳ１１Ｐｌ〜■５ｌＩＰＮか
各サンプリングコンデンサＣｓｎｐに印加される。第ｎ
番目のサンプリングコンデンサｃ ｓｈｐは第ｎ番目の
絵素に対応する画像信号電圧の値ＶＳＭＰｎにより充電
され、その値を保持する。■水平期間の間にこうして順
次サンプリングされ、保持された信号電圧ＶＳｌｉＰＩ
〜ＶＳＭρＮは、全アナログスイッチＳＷ２に一斉に与
えられる出力用パルス○Ｅにより、各サンプリングコン
デンサＣｓ門ρからホールドコンデンサＣＨに移動され
、ハソファアンブＡを介して、各絵素に接続されている
ソースライン０１〜ＯＮに出力される。
従来の信号電圧出力の動作を説明する。アナログスイッ
チＳ Ｗ ＋に入力されるアナログの画像信号ＶＳは、
水平同期信号■１９．。毎に選択される１本の走査線上
のＮ個の絵素の各々に対応するサンプリングクロ、り信
号ＴＳｌｊρ１〜Ｔｓ１．ｌＰＮによって順次サンプリ
ングされる。このサンプリングにより、各時点における
画像信号ｖｓの瞬時電圧ＶＳ１１Ｐｌ〜■５ｌＩＰＮか
各サンプリングコンデンサＣｓｎｐに印加される。第ｎ
番目のサンプリングコンデンサｃ ｓｈｐは第ｎ番目の
絵素に対応する画像信号電圧の値ＶＳＭＰｎにより充電
され、その値を保持する。■水平期間の間にこうして順
次サンプリングされ、保持された信号電圧ＶＳｌｉＰＩ
〜ＶＳＭρＮは、全アナログスイッチＳＷ２に一斉に与
えられる出力用パルス○Ｅにより、各サンプリングコン
デンサＣｓ門ρからホールドコンデンサＣＨに移動され
、ハソファアンブＡを介して、各絵素に接続されている
ソースライン０１〜ＯＮに出力される。
（発明が解決しようとする課題）
以上説明した駆動回路は画像信号がアナログで与えられ
る場合のものであったか、液晶パネルの大容量化、高精
細化を進める上で次のようないくつかの問題があること
か明かとなっている。
る場合のものであったか、液晶パネルの大容量化、高精
細化を進める上で次のようないくつかの問題があること
か明かとなっている。
（ＡＩ）サンプリングコンデンサＣＩＭρに充電された
電荷をホールドコンデンサＣＨに移すとき、ホールドコ
ンデンサＣＨに現われる電圧ＶＨとサンプリングされた
電圧Ｖ ＳＭＰとの間には次の式が成立する。
電荷をホールドコンデンサＣＨに移すとき、ホールドコ
ンデンサＣＨに現われる電圧ＶＨとサンプリングされた
電圧Ｖ ＳＭＰとの間には次の式が成立する。
従って、ホールドコンデンサＣＨにより保持される電圧
ＶＨがサンプリングされた電圧Ｖ ＳＭＰとほぼ同じ値
となるためには、Ｃ５７ＩＰ＞＞ＣＨという条件を満た
す必要がある。すなわち、サンプリングコンデンサＣ８
１１ρはある程度以上の大きな値のものを使用する必要
がある。しかし、サンプリングコンデンサｃ ｓｈｐの
値があまりに大きいと、これを充電するための時間、す
なわち１サンプリング時間を大きくとる必要がある。し
かし、液晶表示装置の大型化あるいは高精細化に伴って
１水平期間に対応する絵素の数が増大するため、■サン
プリング時間はそれに反比例して短くする必要がある。
ＶＨがサンプリングされた電圧Ｖ ＳＭＰとほぼ同じ値
となるためには、Ｃ５７ＩＰ＞＞ＣＨという条件を満た
す必要がある。すなわち、サンプリングコンデンサＣ８
１１ρはある程度以上の大きな値のものを使用する必要
がある。しかし、サンプリングコンデンサｃ ｓｈｐの
値があまりに大きいと、これを充電するための時間、す
なわち１サンプリング時間を大きくとる必要がある。し
かし、液晶表示装置の大型化あるいは高精細化に伴って
１水平期間に対応する絵素の数が増大するため、■サン
プリング時間はそれに反比例して短くする必要がある。
このような理由から、アナログサンプリング方式では液
晶表示装置の大型化、高精細化に限界がある。
晶表示装置の大型化、高精細化に限界がある。
（Ａ２）アナログ画像信号はパスラインを通してソース
ドライバに供給されるが、表示装置の大型化、高精細化
に伴って画像信号の周波数帯域が広くなるとともにパス
ラインの配線容量が大きくなる。従って、画像信号を供
給する回路の側で広帯域電力増幅器が必要となり、コス
ト上昇の原因となる。
ドライバに供給されるが、表示装置の大型化、高精細化
に伴って画像信号の周波数帯域が広くなるとともにパス
ラインの配線容量が大きくなる。従って、画像信号を供
給する回路の側で広帯域電力増幅器が必要となり、コス
ト上昇の原因となる。
（Ａ３）Ｒ，Ｇ及びＢビデオ信号を用いたカラー画像表
示におけるように、複数のアナログ画像信号供給用パス
ラインが設けられる場合には、表示パネルの大容量化、
高精細化に伴い、上述の広帯域増幅器に対して、複数の
画像信号間に位相差がなく、しかも振幅特性及び周波数
特性にばらつきの生じないきわめて高い性能及び品質が
要求される。
示におけるように、複数のアナログ画像信号供給用パス
ラインが設けられる場合には、表示パネルの大容量化、
高精細化に伴い、上述の広帯域増幅器に対して、複数の
画像信号間に位相差がなく、しかも振幅特性及び周波数
特性にばらつきの生じないきわめて高い性能及び品質が
要求される。
（Ａ４）マトリクス型表示装置における駆動回路では、
ＣＲＴへの表示の場合とは異なり、クロックに従ってア
ナログ画像信号をサンプリングし、マトリクス状に配列
された絵素に表示を行う。このとき、パスラインにおけ
る遅延を含む駆動回路内での信号の遅延が避けられない
ことから、アナログ画像信号に対するサンプリング位置
の精度を確保することが非常に困難である。特に、画像
信号と表示絵素のアドレスとの間の関係を厳密に対応さ
せなければならないコンピュータグラフィックスの場合
には、駆動システム内で生じる信号遅延及び周波数特性
の劣化に起因する画像の表示位置のずれ、画像のにじみ
等が重要な問題となる。
ＣＲＴへの表示の場合とは異なり、クロックに従ってア
ナログ画像信号をサンプリングし、マトリクス状に配列
された絵素に表示を行う。このとき、パスラインにおけ
る遅延を含む駆動回路内での信号の遅延が避けられない
ことから、アナログ画像信号に対するサンプリング位置
の精度を確保することが非常に困難である。特に、画像
信号と表示絵素のアドレスとの間の関係を厳密に対応さ
せなければならないコンピュータグラフィックスの場合
には、駆動システム内で生じる信号遅延及び周波数特性
の劣化に起因する画像の表示位置のずれ、画像のにじみ
等が重要な問題となる。
アナログ画像信号を使用する場合に生ずるこれらの問題
の多くは、画像信号をデジタルデータとすることにより
解決される。画像信号がデジタルデータで与えられる場
合には、第１４図及び第１５図に示すような駆動回路が
用いられる。なお、ここでは簡単のために、画像信号デ
ータは２ピツト（ＤＩＩＳＤｌ）で構成されているもの
とする。すなわち、画像信号データはＯ〜３の４つの値
を持ち、各絵素に与えられる信号電圧は■θ〜■３の４
レベルの中のいずれかとなる。第１４図は第１１図に示
したアナログソースドライバ回路に対応するデジタルソ
ースドライバ回路の回路図であり、Ｎ個の絵素に駆動電
圧を供給するソースドライバの全体を示している。第１
５図はそのうち第ｎ番目の絵素に対する部分を示すもの
であり、この回路は、画像信号データの各ビット（Ｄθ
、Ｄ＋）毎に設けられた第１段目のＤフリップフロップ
（サンプリングフリップフロップ） ＭＨｌｐ及び第２
段目のフリップフロップ（ホールドフリップフロップ）
ＭＨ，１個のデコーダＤ Ｅ Ｃ，それに４種の外部電
圧源■８〜■３とソースラインＯｎとの間に各々設けら
れたアナログスイッチＡ Ｓ Ｗ ｅ〜Ａ Ｓ Ｗ ３
により構成される。なお、デジタル画像信号データのサ
ンプリングは、Ｄフリップフロップ以外にも種々のもの
を用いることができる。
の多くは、画像信号をデジタルデータとすることにより
解決される。画像信号がデジタルデータで与えられる場
合には、第１４図及び第１５図に示すような駆動回路が
用いられる。なお、ここでは簡単のために、画像信号デ
ータは２ピツト（ＤＩＩＳＤｌ）で構成されているもの
とする。すなわち、画像信号データはＯ〜３の４つの値
を持ち、各絵素に与えられる信号電圧は■θ〜■３の４
レベルの中のいずれかとなる。第１４図は第１１図に示
したアナログソースドライバ回路に対応するデジタルソ
ースドライバ回路の回路図であり、Ｎ個の絵素に駆動電
圧を供給するソースドライバの全体を示している。第１
５図はそのうち第ｎ番目の絵素に対する部分を示すもの
であり、この回路は、画像信号データの各ビット（Ｄθ
、Ｄ＋）毎に設けられた第１段目のＤフリップフロップ
（サンプリングフリップフロップ） ＭＨｌｐ及び第２
段目のフリップフロップ（ホールドフリップフロップ）
ＭＨ，１個のデコーダＤ Ｅ Ｃ，それに４種の外部電
圧源■８〜■３とソースラインＯｎとの間に各々設けら
れたアナログスイッチＡ Ｓ Ｗ ｅ〜Ａ Ｓ Ｗ ３
により構成される。なお、デジタル画像信号データのサ
ンプリングは、Ｄフリップフロップ以外にも種々のもの
を用いることができる。
このデジタルソースドライバは次のように動作する。画
像信号データＤｉＩ、ＤＩは第ｎ番目の絵素に対応する
サンプリングパルスＴＳＭＰｎの立ち上がり時点でサン
プリングフリップフロップＭ ９＋−１ｐからホールド
フリップフロップＭ、に取り込まれ、そこで保持される
。ｌ水平期間のサンプリングが終了した時点で出力パル
スＯＥがホールドフリップフロップＭＨに与えられ、ホ
ールドフリップフロップＭＨに保持されていた画像信号
データＤｌ１、ＤＩはデコーダＤＥＣに出力される。デ
コーダＤＥＣはこの２ビツトの画像信号データＤ２、Ｄ
ｌをデコードし、その値（０〜３）に応じてアナログス
イッチＡ Ｓ Ｗ ｓ ” Ａ Ｓ Ｗ ｓのいずれか
１個を導通として、４種の外部電圧ＶＩＩ〜■３のいず
れかをソースラインＯ１に出力する。
像信号データＤｉＩ、ＤＩは第ｎ番目の絵素に対応する
サンプリングパルスＴＳＭＰｎの立ち上がり時点でサン
プリングフリップフロップＭ ９＋−１ｐからホールド
フリップフロップＭ、に取り込まれ、そこで保持される
。ｌ水平期間のサンプリングが終了した時点で出力パル
スＯＥがホールドフリップフロップＭＨに与えられ、ホ
ールドフリップフロップＭＨに保持されていた画像信号
データＤｌ１、ＤＩはデコーダＤＥＣに出力される。デ
コーダＤＥＣはこの２ビツトの画像信号データＤ２、Ｄ
ｌをデコードし、その値（０〜３）に応じてアナログス
イッチＡ Ｓ Ｗ ｓ ” Ａ Ｓ Ｗ ｓのいずれか
１個を導通として、４種の外部電圧ＶＩＩ〜■３のいず
れかをソースラインＯ１に出力する。
このデジタル画像信号でサンプリングを行うソースドラ
イバはアナログ画像信号でサンプリングを行う場合に生
じてい′た前記（ＡＩ）〜（Ａ４）の問題を解決するも
のであるが、なお次のような解決すべき課題がある。
イバはアナログ画像信号でサンプリングを行う場合に生
じてい′た前記（ＡＩ）〜（Ａ４）の問題を解決するも
のであるが、なお次のような解決すべき課題がある。
（ＤＩ）デジタル画像信号データのビット数が増えるに
従い、駆動回路を構成する記憶セル、デコーダ等のサイ
ズが急激に大きくなり、チップサイズの大型化及びコス
トアップが著しくなる。
従い、駆動回路を構成する記憶セル、デコーダ等のサイ
ズが急激に大きくなり、チップサイズの大型化及びコス
トアップが著しくなる。
（Ｄ２）外部から供給される電圧源（第１４図及び第１
５図の■８〜Ｖ３）は、アナログスイッチにより選択さ
れた場合、そのまま液晶パネルのソースラインに接続さ
れ、ソースラインを駆動する必要がある。従って、液晶
パネルという重い負荷を十分に駆動できるだけの性能を
備える必要があり、コストアップの要因となる。
５図の■８〜Ｖ３）は、アナログスイッチにより選択さ
れた場合、そのまま液晶パネルのソースラインに接続さ
れ、ソースラインを駆動する必要がある。従って、液晶
パネルという重い負荷を十分に駆動できるだけの性能を
備える必要があり、コストアップの要因となる。
本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、前記アナログサンプリングの
場合の欠点（Ａｌ）〜（Ａ４）を解決するためにデジタ
ル画像信号データに対応した駆動回路でありながら、こ
れらの課題（Ｄｌ）、（Ｄ２）も解消した表示装置の駆
動回路を提供することにある。
その目的とするところは、前記アナログサンプリングの
場合の欠点（Ａｌ）〜（Ａ４）を解決するためにデジタ
ル画像信号データに対応した駆動回路でありながら、こ
れらの課題（Ｄｌ）、（Ｄ２）も解消した表示装置の駆
動回路を提供することにある。
（課題を解決するための手段）
本発明の表示装置の駆動回路は、並行する複数の信号電
極が設けられた表示装置の駆動回路であって、複数の互
いに異なるレベルの電圧を出力する電圧供給手段、入力
デシタル画像信号に応じて該複数レベルの中のいずれか
１つの電圧を選択し、送出する電圧選択手段、各信号電
極毎に備えられ、電圧選択手段から供給される電圧をス
イッチ素子を介して対応する信号電極に送出する信号電
圧供給手段、及び全信号電圧供給手段の該スイッチ素子
の制御端子に接続され、各スイッチ素子を順次導通とす
る選択信号を生成する選択信号生成手段を備えており、
そのことにより上記目的が達成される。
極が設けられた表示装置の駆動回路であって、複数の互
いに異なるレベルの電圧を出力する電圧供給手段、入力
デシタル画像信号に応じて該複数レベルの中のいずれか
１つの電圧を選択し、送出する電圧選択手段、各信号電
極毎に備えられ、電圧選択手段から供給される電圧をス
イッチ素子を介して対応する信号電極に送出する信号電
圧供給手段、及び全信号電圧供給手段の該スイッチ素子
の制御端子に接続され、各スイッチ素子を順次導通とす
る選択信号を生成する選択信号生成手段を備えており、
そのことにより上記目的が達成される。
また、前記電圧選択手段か複数個備えられ、各電圧選択
手段は同数本毎の信号電極に対応する信号電圧供給手段
と接続され、選択信号生成手段はデジタル画像信号の継
続期間の同数倍の期間だけ前記スイッチ素子を導通とす
ることもできる。
手段は同数本毎の信号電極に対応する信号電圧供給手段
と接続され、選択信号生成手段はデジタル画像信号の継
続期間の同数倍の期間だけ前記スイッチ素子を導通とす
ることもできる。
（作用）
選択信号生成手段により生成される選択信号により、複
数の信号電圧供給手段の中の１個づつ、あるいは複数個
づつが順次選択される。この選択された信号電圧供給手
段は、それに接続されている電圧選択手段から送出され
てくる信号電圧を信号電極に送出する。従って、電圧選
択手段に接続されている電圧供給手段は、任意の時点を
とると、すべての信号電極と接続されるのではなく、１
個または複数個ずつの選択された信号電極とのみ接続さ
れる。
数の信号電圧供給手段の中の１個づつ、あるいは複数個
づつが順次選択される。この選択された信号電圧供給手
段は、それに接続されている電圧選択手段から送出され
てくる信号電圧を信号電極に送出する。従って、電圧選
択手段に接続されている電圧供給手段は、任意の時点を
とると、すべての信号電極と接続されるのではなく、１
個または複数個ずつの選択された信号電極とのみ接続さ
れる。
（実施例）
本発明を実施例について以下に説明する。
第１図に、本発明の一実施例を用いたマトリクス型液晶
表示装置の駆動回路のうち、Ｎ本の信号線（ソースライ
ン）に信号電圧を出力するための信号電圧出力回路（ソ
ースドライバ）を示す。本実施例では、簡単のために画
像信号データは２ビツトであるものとする。第１図の信
号電圧出力回路は、デジタル画像信号データに基ついて
複数の外部電圧のいずれか１つを選択するデジタル−ア
ナログ（Ｄ／Ａ）変換回路ＤＡと、■走査線を構成する
Ｎ個の絵素毎に設けられた信号電圧保持回路Ｍ Ｏ＋
（ｉは１からＮまで）とから構成される。
表示装置の駆動回路のうち、Ｎ本の信号線（ソースライ
ン）に信号電圧を出力するための信号電圧出力回路（ソ
ースドライバ）を示す。本実施例では、簡単のために画
像信号データは２ビツトであるものとする。第１図の信
号電圧出力回路は、デジタル画像信号データに基ついて
複数の外部電圧のいずれか１つを選択するデジタル−ア
ナログ（Ｄ／Ａ）変換回路ＤＡと、■走査線を構成する
Ｎ個の絵素毎に設けられた信号電圧保持回路Ｍ Ｏ＋
（ｉは１からＮまで）とから構成される。
Ｄ／Ａ変換回路ＤＡにおいて、Ｄ８、Ｄｌの２ビツトの
画像信号データは各ビットに対応する２個のＤフリップ
フロップにより構成されるサンプリングフリノブフロノ
ブＭ ３（４ｐによりサンプリングされ、デコーダＤＥ
Ｃに入力される。デコーダＤＥＣの−Ｉ＋ 入力端子Ａ、 ＋３に入力された画像信号データＤ８
、Ｄｌに基づき、デコーダＤＥＣは４個の出力端子Ｙ８
〜Ｙ３のいずれかより、対応するアナログスイッチＡＳ
Ｗｉｉ〜ＡＳＷ３に導通制御信号を出力する。
画像信号データは各ビットに対応する２個のＤフリップ
フロップにより構成されるサンプリングフリノブフロノ
ブＭ ３（４ｐによりサンプリングされ、デコーダＤＥ
Ｃに入力される。デコーダＤＥＣの−Ｉ＋ 入力端子Ａ、 ＋３に入力された画像信号データＤ８
、Ｄｌに基づき、デコーダＤＥＣは４個の出力端子Ｙ８
〜Ｙ３のいずれかより、対応するアナログスイッチＡＳ
Ｗｉｉ〜ＡＳＷ３に導通制御信号を出力する。
アナログスイッチＡＳＷａ〜Ａ Ｓ Ｗ ３の一方の端
子には外部の電圧源ｖ８〜■３がそれぞれ接続され、他
方の端子は各信号電圧保持回路ＭＯＩ（ｉは１〜Ｎ）の
入力部のアナログスイッチＡＳＷＭに接続される。
子には外部の電圧源ｖ８〜■３がそれぞれ接続され、他
方の端子は各信号電圧保持回路ＭＯＩ（ｉは１〜Ｎ）の
入力部のアナログスイッチＡＳＷＭに接続される。
１番目の絵素に対応する信号電圧保持回路Ｍ０１につい
て、その構成を説明する。１段目のアナログスイッチＡ
ＳＷＭの他方の端子は２段目のアナログスイッチＡＳＷ
Ｈの一方の端子に接続され、また、１段目のアナログス
イッチＡＳＷＭの該他方の端子と接地点の間にはコンデ
ンサＣＭが接続される。２段目のアナログスイッチＡＳ
ＷＨの他方の端子はバッファアンプへの入力端子に接続
され、また、２段目のアナログスイッチＡＳＷＨの該他
方の端子と接地点の間にもコンデンサＣＨが接続される
。１段目のアナログスイッチＡＳＷＭの制御端子には選
択パルスＴｍ１か入力され、２段目のアナログスイッチ
ＡＳＷＨの制御端子には出力パルスＯＥか入力される。
て、その構成を説明する。１段目のアナログスイッチＡ
ＳＷＭの他方の端子は２段目のアナログスイッチＡＳＷ
Ｈの一方の端子に接続され、また、１段目のアナログス
イッチＡＳＷＭの該他方の端子と接地点の間にはコンデ
ンサＣＭが接続される。２段目のアナログスイッチＡＳ
ＷＨの他方の端子はバッファアンプへの入力端子に接続
され、また、２段目のアナログスイッチＡＳＷＨの該他
方の端子と接地点の間にもコンデンサＣＨが接続される
。１段目のアナログスイッチＡＳＷＭの制御端子には選
択パルスＴｍ１か入力され、２段目のアナログスイッチ
ＡＳＷＨの制御端子には出力パルスＯＥか入力される。
２番目以降の絵素に対応する信号電圧保持回路ＭＯ，に
ついても、その構成はＭ Ｏ１と同様であるが、選択パ
ルスＴｍｌは各ＭＯ毎に別個のタイミングで与えられ、
出力パルスＯＥは全信号電圧保持回路ＭＯ，に共通に、
同時に与えられる。
ついても、その構成はＭ Ｏ１と同様であるが、選択パ
ルスＴｍｌは各ＭＯ毎に別個のタイミングで与えられ、
出力パルスＯＥは全信号電圧保持回路ＭＯ，に共通に、
同時に与えられる。
第１図の信号電圧出力回路の動作を、第２図のタイミン
グ図により説明する。２ビツトのデジタル画像信号デー
タＤ８、ＤｌはクロックパルスＣＫの立ち下がりに同期
して送られてくる。第１図のＤ／Ａ！換回路ＤＡのサン
プリングフリップフロップＭＳＭρではクロックパルス
ＣＫの立ち上がり毎に個々の絵素に対応するデジタル画
像信号データＤ＋１１ｔａ１、Ｄａｔａ２、Ｄａｔａ３
、・・・かラッチされ、データＤＡＭとしてデコーダＤ
ＥＣに出力される。このデータＤａｔａ、を受けたデコ
ーダＤＥＣはＹ 、−Ｙ ３のいずれかの出力を有効と
し、対応するアナログスイッチＡ Ｓ Ｗ ａ〜ＡＳＷ
３のいずれか１個を導通とする。例えば、ＤａｔａＩが
（Ｄθ、Ｄ＋）＝（１，１）であったとするとＡＳＷ３
が導通となり、外部電圧■３が選択されてＤ／Ａ変換回
路ＤＡの出力ＤＡｏｕｔとなる。
グ図により説明する。２ビツトのデジタル画像信号デー
タＤ８、ＤｌはクロックパルスＣＫの立ち下がりに同期
して送られてくる。第１図のＤ／Ａ！換回路ＤＡのサン
プリングフリップフロップＭＳＭρではクロックパルス
ＣＫの立ち上がり毎に個々の絵素に対応するデジタル画
像信号データＤ＋１１ｔａ１、Ｄａｔａ２、Ｄａｔａ３
、・・・かラッチされ、データＤＡＭとしてデコーダＤ
ＥＣに出力される。このデータＤａｔａ、を受けたデコ
ーダＤＥＣはＹ 、−Ｙ ３のいずれかの出力を有効と
し、対応するアナログスイッチＡ Ｓ Ｗ ａ〜ＡＳＷ
３のいずれか１個を導通とする。例えば、ＤａｔａＩが
（Ｄθ、Ｄ＋）＝（１，１）であったとするとＡＳＷ３
が導通となり、外部電圧■３が選択されてＤ／Ａ変換回
路ＤＡの出力ＤＡｏｕｔとなる。
Ｄ／Ａ変換回路ＤＡの出力ＤＡｏ ｕ ｔはすべての信
号電圧保持回路ＭＯＨ（ｉは１−Ｎ）に送出されるが、
Ｄａｔａｌがサンプリングされた時点では１番目のソー
スラインｏ１に対応する信号電圧保持回路ＭＯ＋のアナ
ログスイッチＡＳＷＭのみが選択パルスＴｍ１により導
通とされるため、外部電圧Ｖ３は信号電圧保持回路ＭＯ
＋のコンデンサＣＭのみに印加される。
号電圧保持回路ＭＯＨ（ｉは１−Ｎ）に送出されるが、
Ｄａｔａｌがサンプリングされた時点では１番目のソー
スラインｏ１に対応する信号電圧保持回路ＭＯ＋のアナ
ログスイッチＡＳＷＭのみが選択パルスＴｍ１により導
通とされるため、外部電圧Ｖ３は信号電圧保持回路ＭＯ
＋のコンデンサＣＭのみに印加される。
次のクロックパルスＣＫの立ち上がり時点では次のデジ
タルデータＤａ ｔ ａ２がサンプリングされ、その値
がデコーダＤＥＣによりデコードされて、対応する外部
電圧がＤ／Ａ変換回路ＤＡの出力ＤＡｏｕｔとして全信
号電圧保持回路ＭＯＩ（ｉは１〜Ｎ）に送出される。し
かし、この時点では選択パルスＴｒｒ＋２により、２番
目のソースライン０２に対応する信号電圧保持回路ＭＯ
２のアナログスイッチＡＳＷＭのみが導通となり、その
コンデンサＣ１に印加される。すなわち、各デジタル画
像信号データＤａｔａＨがサンプリングされる毎に、選
択パルスＴｍ＋により１番目の信号電圧保持回路ＭＯ＋
のコンデンサＣＭのみに外部電圧■×が印加される。
タルデータＤａ ｔ ａ２がサンプリングされ、その値
がデコーダＤＥＣによりデコードされて、対応する外部
電圧がＤ／Ａ変換回路ＤＡの出力ＤＡｏｕｔとして全信
号電圧保持回路ＭＯＩ（ｉは１〜Ｎ）に送出される。し
かし、この時点では選択パルスＴｒｒ＋２により、２番
目のソースライン０２に対応する信号電圧保持回路ＭＯ
２のアナログスイッチＡＳＷＭのみが導通となり、その
コンデンサＣ１に印加される。すなわち、各デジタル画
像信号データＤａｔａＨがサンプリングされる毎に、選
択パルスＴｍ＋により１番目の信号電圧保持回路ＭＯ＋
のコンデンサＣＭのみに外部電圧■×が印加される。
こうして１水平期間中のＮ個のデジタル画像信号デー９
Ｄａｔａ１〜Ｄａｔａ）１がサンプリングされ、Ｎ番目
の信号電圧保持回路Ｍ ＯＮのコンデンサＣｎまで充電
されると、出力パルスＯＥが全信号電圧保持回路ＭＯ１
〜Ｍ ＯＮの２段目のアナログスイッチＡＳＷＨに入力
される。これにより、各コンデンサＣＭに保持されてい
たデータが一斉にコンデンサＣＨに移動し、バッファア
ンプＡを通じてそれぞれのソースライン０１〜ＯＮに出
力されて、液晶表示装置の各絵素をそれぞれの信号電圧
で充電する。
Ｄａｔａ１〜Ｄａｔａ）１がサンプリングされ、Ｎ番目
の信号電圧保持回路Ｍ ＯＮのコンデンサＣｎまで充電
されると、出力パルスＯＥが全信号電圧保持回路ＭＯ１
〜Ｍ ＯＮの２段目のアナログスイッチＡＳＷＨに入力
される。これにより、各コンデンサＣＭに保持されてい
たデータが一斉にコンデンサＣＨに移動し、バッファア
ンプＡを通じてそれぞれのソースライン０１〜ＯＮに出
力されて、液晶表示装置の各絵素をそれぞれの信号電圧
で充電する。
このように、第１図の実施例の信号電圧出力回路では、
外部電圧源ＶＸは選択パルスＴｒｒｚにより選択された
１個の信号電圧保持回路Ｍ Ｏ＋のコンデンサＣＭとし
か接続されない。このときの等節回路は第１６図（ａ）
に示す通りであり、外部電圧■Ｘの負荷は１個の選択さ
れたアナログスイッチＡＳＷＭの導通抵抗ＲＯＮ及びコ
ンデンサｃｒｔの容量がそれぞれ１個ずつだけである。
外部電圧源ＶＸは選択パルスＴｒｒｚにより選択された
１個の信号電圧保持回路Ｍ Ｏ＋のコンデンサＣＭとし
か接続されない。このときの等節回路は第１６図（ａ）
に示す通りであり、外部電圧■Ｘの負荷は１個の選択さ
れたアナログスイッチＡＳＷＭの導通抵抗ＲＯＮ及びコ
ンデンサｃｒｔの容量がそれぞれ１個ずつだけである。
アナログスイッチＡＳＷＭの導通抵抗ＲＯＮは非常に小
さい値であるし、コンデンサＣＭの容量も７ｐＦ程度と
非常に小さい値であるため、外部電圧源の負荷は極めて
軽い。
さい値であるし、コンデンサＣＭの容量も７ｐＦ程度と
非常に小さい値であるため、外部電圧源の負荷は極めて
軽い。
これに対し、例えば第１４図に示した駆動回路の場合、
外部電圧■×は液晶パネルの絵素を直接駆動するため、
第１６図（ｂ）に示すように、アナログスイッチＡＳＷ
Ｍの導通抵抗ＲＯＮの先に、絵素までの配線及び絵素自
身の抵抗ＲＣＬ及び電気容量ＣＣＬが接続される。具体
的な数値を挙げると、この抵抗ＲＣＬの値は約３０にΩ
、容ＭｃｃＬは約１０００ｐＦという大きな値である。
外部電圧■×は液晶パネルの絵素を直接駆動するため、
第１６図（ｂ）に示すように、アナログスイッチＡＳＷ
Ｍの導通抵抗ＲＯＮの先に、絵素までの配線及び絵素自
身の抵抗ＲＣＬ及び電気容量ＣＣＬが接続される。具体
的な数値を挙げると、この抵抗ＲＣＬの値は約３０にΩ
、容ＭｃｃＬは約１０００ｐＦという大きな値である。
さらに、第１４図の回路の場合、選択された外部電圧１
）ｉＸ Ｖ ｘは１走査線上のＮ個の絵素の中の複数個
（最大、Ｎ個まで）に接続される。このように、第１４
図の駆動回路では外部電圧源■θ〜ｖ３の負荷が非常に
大きいため、大容量の電圧源を用意する必要があったが
、上記第１図の実施例では外部電圧源Ｖｓ−Ｖ３はそれ
ぞれ１個のコンデンサＣＭに電圧を印加するだけである
ため、絵素の数にかかわらず、非常に簡単な電源装置で
済む。
）ｉＸ Ｖ ｘは１走査線上のＮ個の絵素の中の複数個
（最大、Ｎ個まで）に接続される。このように、第１４
図の駆動回路では外部電圧源■θ〜ｖ３の負荷が非常に
大きいため、大容量の電圧源を用意する必要があったが
、上記第１図の実施例では外部電圧源Ｖｓ−Ｖ３はそれ
ぞれ１個のコンデンサＣＭに電圧を印加するだけである
ため、絵素の数にかかわらず、非常に簡単な電源装置で
済む。
第１図の実施例の信号電圧出力回路の構成を単純化した
ブロック図を第３図に示す。この実施例の信号電圧出力
回路ではＤ／Ａ変換回路ＤＡは１個だけ備えられており
、その出力ＤＡｏｕｔはＮ個の信号電圧保持回路ＭＯ１
〜Ｍ ＯＮのそれぞれに接続されている。しかし、実際
に信号電圧が送出されるのは、その中で選択パルスＴｍ
Ｈにより選択される１個の信号電圧保持回路ＭＯ＋のみ
である。
ブロック図を第３図に示す。この実施例の信号電圧出力
回路ではＤ／Ａ変換回路ＤＡは１個だけ備えられており
、その出力ＤＡｏｕｔはＮ個の信号電圧保持回路ＭＯ１
〜Ｍ ＯＮのそれぞれに接続されている。しかし、実際
に信号電圧が送出されるのは、その中で選択パルスＴｍ
Ｈにより選択される１個の信号電圧保持回路ＭＯ＋のみ
である。
次に、本発明の第２の実施例として、Ｄ／Ａ変換回路Ｄ
Ａを２個設け、それぞれ、Ｎ本のソースライン０１〜Ｏ
Ｎの半分（（Ｎ／２）本）を分担させるようにした信号
電圧出力回路の構成を第４図（ブロック図は第６図）に
示す。この回路では２個のＤ／Ａ変換回路ＤＡがそれぞ
れデジタル画像信号データを受け、その値に従って外部
電圧ｖｌｌ〜■３のいずれか１つをＤＡｌｏｕｔ及びＤ
Ａ２ｏｕｔとして出力する。１番目のＤ／Ａ変換回路Ｄ
Ａは、１番目、３番目、・・・と、奇数番目のソースラ
イン０２に−＋の信号電圧保持回路ＭＯ２に−＋と接続
され、２番目のＤ／Ａ変換回路ＤＡは、２番目、４番目
、・・・と、偶数番目のソースライン０２にの信号電圧
保持回路Ｍ○２にと接続される。ここではクロックパル
スＣＫそのものを使用せず、それを２分周したパルスＣ
ＫＨを、１番目のＤ／Ａ変換回路ＤＡのサンプリングフ
リップフロツブＭＳＩＩＰはそのまま、２番目のＤ／Ａ
変換回路ＤＡのサンプリングフリップフロップＭｓｎＰ
はインバータＩＮＶにより反転して、サンプリングパル
スとして用いる。この回路の動作を第５図の信号タイミ
ング図により説明する。デジタル画像信号データＤ８、
Ｄｌは２分周クロックパルスＣＫ Ｉ−１の立ち上がり
毎に１番目のＤ／Ａ変換回路ＤＡのサンプリングフリッ
プフロ、プＭＳＭＰによりサンプリングされ、２分周ク
ロックパルスＣＫＨの立ち下がり毎に２番目のＤ／Ａ変
換回路ＤＡのサンプリングフリップフロップＭＳＭＰに
よりサンプリングされる。従って、１番目のサンプリン
グフリップフロノ７’ＭＳＭＰ＋は１番目のデータＤａ
ｔａ１、３番目のテ゛−夕１）ａｔａｓ、・・・と奇数
番目のデータをサンプリングし、２番目のサンプリング
フリップフロップＭＳＭＰ２は２番目のテ′−タＤａｔ
ａ２．４番目のテ゛−夕Ｄａｔａｘ、・・・と偶数番目
のデータをサンプリングする。また、各サンプリングフ
リップフロップでは２分周クロックパルスＣＫＨ毎にサ
ンプリングされるため、データはクロックパルスＣＫの
２周期分の期間、各サンプリングフリップフロップＭ
ｓｈｐ＋ＳＭ ｓｈρ２において保持される。各サンプ
リングフリップフロップＭｓＨｐ１、Ｍ ＳＭＰ２から
の出力ＤＡＭ１、ＤＡＭ２はデコーダＤＥＣＩ、ＤＥＣ
２にそれぞれ与えられ、各デコーダＤＥＣ，、ＤＥＣ２
は第１図のデコーダＤＥＣと同じ論理により外部電圧■
θ〜■３のいずれか１つを選択する。各デコーダＤＥＣ
＋、ＤＥＣ２により選択された外部電圧はそれぞれＤＡ
ｌｏ ｕｔ、ＤＡ２ｏｕｔとして奇数番目、偶数番目の
信号電圧保持回路に出力される。各信号電圧保持回路Ｍ
Ｏ１〜ＭＯＮでは１段目のアナログスイッチＡＳＷＭに
よりこれらの信号をストップし、選択パルスＴｍＢによ
り順次選択される信号電圧保持回路ＭＯ１てのみ、信号
電圧ＤＡ１ｏｕｔ又はＤＡ２ｏｕｔかコンデンサＣｎに
印加される。このとき、選択パルスＴｍｉの継続時間は
クロックパルスの２周期分となっているため、信号電圧
ＤＡ１ｏｕｔ又はＤＡ２０ｕｔは第１図（第３図）の場
合と比べて２倍の時間、コンデンサＣｎに印加される。
Ａを２個設け、それぞれ、Ｎ本のソースライン０１〜Ｏ
Ｎの半分（（Ｎ／２）本）を分担させるようにした信号
電圧出力回路の構成を第４図（ブロック図は第６図）に
示す。この回路では２個のＤ／Ａ変換回路ＤＡがそれぞ
れデジタル画像信号データを受け、その値に従って外部
電圧ｖｌｌ〜■３のいずれか１つをＤＡｌｏｕｔ及びＤ
Ａ２ｏｕｔとして出力する。１番目のＤ／Ａ変換回路Ｄ
Ａは、１番目、３番目、・・・と、奇数番目のソースラ
イン０２に−＋の信号電圧保持回路ＭＯ２に−＋と接続
され、２番目のＤ／Ａ変換回路ＤＡは、２番目、４番目
、・・・と、偶数番目のソースライン０２にの信号電圧
保持回路Ｍ○２にと接続される。ここではクロックパル
スＣＫそのものを使用せず、それを２分周したパルスＣ
ＫＨを、１番目のＤ／Ａ変換回路ＤＡのサンプリングフ
リップフロツブＭＳＩＩＰはそのまま、２番目のＤ／Ａ
変換回路ＤＡのサンプリングフリップフロップＭｓｎＰ
はインバータＩＮＶにより反転して、サンプリングパル
スとして用いる。この回路の動作を第５図の信号タイミ
ング図により説明する。デジタル画像信号データＤ８、
Ｄｌは２分周クロックパルスＣＫ Ｉ−１の立ち上がり
毎に１番目のＤ／Ａ変換回路ＤＡのサンプリングフリッ
プフロ、プＭＳＭＰによりサンプリングされ、２分周ク
ロックパルスＣＫＨの立ち下がり毎に２番目のＤ／Ａ変
換回路ＤＡのサンプリングフリップフロップＭＳＭＰに
よりサンプリングされる。従って、１番目のサンプリン
グフリップフロノ７’ＭＳＭＰ＋は１番目のデータＤａ
ｔａ１、３番目のテ゛−夕１）ａｔａｓ、・・・と奇数
番目のデータをサンプリングし、２番目のサンプリング
フリップフロップＭＳＭＰ２は２番目のテ′−タＤａｔ
ａ２．４番目のテ゛−夕Ｄａｔａｘ、・・・と偶数番目
のデータをサンプリングする。また、各サンプリングフ
リップフロップでは２分周クロックパルスＣＫＨ毎にサ
ンプリングされるため、データはクロックパルスＣＫの
２周期分の期間、各サンプリングフリップフロップＭ
ｓｈｐ＋ＳＭ ｓｈρ２において保持される。各サンプ
リングフリップフロップＭｓＨｐ１、Ｍ ＳＭＰ２から
の出力ＤＡＭ１、ＤＡＭ２はデコーダＤＥＣＩ、ＤＥＣ
２にそれぞれ与えられ、各デコーダＤＥＣ，、ＤＥＣ２
は第１図のデコーダＤＥＣと同じ論理により外部電圧■
θ〜■３のいずれか１つを選択する。各デコーダＤＥＣ
＋、ＤＥＣ２により選択された外部電圧はそれぞれＤＡ
ｌｏ ｕｔ、ＤＡ２ｏｕｔとして奇数番目、偶数番目の
信号電圧保持回路に出力される。各信号電圧保持回路Ｍ
Ｏ１〜ＭＯＮでは１段目のアナログスイッチＡＳＷＭに
よりこれらの信号をストップし、選択パルスＴｍＢによ
り順次選択される信号電圧保持回路ＭＯ１てのみ、信号
電圧ＤＡ１ｏｕｔ又はＤＡ２ｏｕｔかコンデンサＣｎに
印加される。このとき、選択パルスＴｍｉの継続時間は
クロックパルスの２周期分となっているため、信号電圧
ＤＡ１ｏｕｔ又はＤＡ２０ｕｔは第１図（第３図）の場
合と比べて２倍の時間、コンデンサＣｎに印加される。
このようにしてＮ個の信号電圧保持回路ＭＯ１〜Ｍ Ｏ
ＮのコンデンサＣＭのすべてに信号電圧が保持された時
点で出力パルスＯＥが全信号電圧保持回路Ｍ Ｏ＋〜Ｍ
ＯＨに与えられ、各ソースライン０１〜ＯＮから絵素
に信号電圧が印加される。
ＮのコンデンサＣＭのすべてに信号電圧が保持された時
点で出力パルスＯＥが全信号電圧保持回路Ｍ Ｏ＋〜Ｍ
ＯＨに与えられ、各ソースライン０１〜ＯＮから絵素
に信号電圧が印加される。
このように、第４図（第６図）の実施例では選択された
外部電圧により生成される信号電圧ＤＡｌｏｕｔ又はＤ
Ａ２ｏｕｔを、デジタル画像信号データの継続時間（す
なわち、クロックパルスの周期）の２倍だけ、コンデン
サＣ，ｌに印加することができる。逆に言えば、デンタ
ル画像信号データの継続時間が短くなっても、本実施例
の回路では十分コンデンサＣ１１を充電するだけの時間
をとることができる。
外部電圧により生成される信号電圧ＤＡｌｏｕｔ又はＤ
Ａ２ｏｕｔを、デジタル画像信号データの継続時間（す
なわち、クロックパルスの周期）の２倍だけ、コンデン
サＣ，ｌに印加することができる。逆に言えば、デンタ
ル画像信号データの継続時間が短くなっても、本実施例
の回路では十分コンデンサＣ１１を充電するだけの時間
をとることができる。
以上はデジタル画像信号データが２ビツトで与えられる
場合についての説明であったが、次にデジタル画像信号
データが４ビツトとなった場合のＤ／Ａ変換回路ＤＡの
構成を第７図に示す。この場合、サンプリングフリップ
フロップＭ ＳＭＰがデータのビット数に応じて４個の
フリップフロップにより構成され、外部電圧が２’＝１
６レベル（Ｖ［Ｉ〜■１５）必要となり、これに応じて
デコーダＤＥＣか大きくなる（４人力、１６出力）。し
かし、アナログスイッチＡ Ｓ Ｗ ａ〜ＡＳＷ＋ｓに
より選択されたいずれか１個の外部電圧ｖＸがＤＡｏｕ
ｔとして出力された後は、第１図（第３図）の回路と全
く同様に動作する。また、デジタル画像信号データか４
ビツトて、Ｄ／Ａ変換回路ＤＡが２個の場合の信号電圧
出力回路のブロック構成を第８図に示す。外部電圧かＶ
８〜ＶＩ５の１６レベルとなっていること以外は第６図
に示した回路と同じで−ある。
場合についての説明であったが、次にデジタル画像信号
データが４ビツトとなった場合のＤ／Ａ変換回路ＤＡの
構成を第７図に示す。この場合、サンプリングフリップ
フロップＭ ＳＭＰがデータのビット数に応じて４個の
フリップフロップにより構成され、外部電圧が２’＝１
６レベル（Ｖ［Ｉ〜■１５）必要となり、これに応じて
デコーダＤＥＣか大きくなる（４人力、１６出力）。し
かし、アナログスイッチＡ Ｓ Ｗ ａ〜ＡＳＷ＋ｓに
より選択されたいずれか１個の外部電圧ｖＸがＤＡｏｕ
ｔとして出力された後は、第１図（第３図）の回路と全
く同様に動作する。また、デジタル画像信号データか４
ビツトて、Ｄ／Ａ変換回路ＤＡが２個の場合の信号電圧
出力回路のブロック構成を第８図に示す。外部電圧かＶ
８〜ＶＩ５の１６レベルとなっていること以外は第６図
に示した回路と同じで−ある。
従って、絵素の数が多く、階調の数も多い液晶パネルの
駆動回路として適したものとなる。さらに、Ｄ／Ａ変換
回路ＤＡを４個とした場合の信号電圧出力回路のブロッ
ク構成を第９図、また、信号タイミングを第１０図に示
す。この場合には、クロックパルスＣＫを４分周して１
クロック周期毎にずらせたパルスＣＫＩ〜ＣＫ４を使用
し、４個のＤ／Ａ変換回路ＤＡＩ〜ＤＡ４はそれぞれ４
個のデジタル画像信号データ毎にサンプリングを行う。
駆動回路として適したものとなる。さらに、Ｄ／Ａ変換
回路ＤＡを４個とした場合の信号電圧出力回路のブロッ
ク構成を第９図、また、信号タイミングを第１０図に示
す。この場合には、クロックパルスＣＫを４分周して１
クロック周期毎にずらせたパルスＣＫＩ〜ＣＫ４を使用
し、４個のＤ／Ａ変換回路ＤＡＩ〜ＤＡ４はそれぞれ４
個のデジタル画像信号データ毎にサンプリングを行う。
すなわち、１番目のＤ／Ａ変換回路ＤＡ＋は１番目のデ
ータＤａｔａ１．５番目のデータＤａｔａ６、・・・と
４に一３番目のデータを、２番目のＤ／Ａ変換回路ＤＡ
２は２番目のデータＤａｔａ２．６番目のデータＤａｔ
ａ６、・・・と４に一２番目のデータを、３番目のＤ／
Ａ変換回路ＤＡ３は３番目のデータＤａｔａ３．７番目
のデータＤａｔａ７、・・・と４に１番目のデータを、
そして４番目のＤ／Ａ変換回路ＤＡ４は４番目のデータ
Ｄａｔａ４．８番目のデータＤａｔａｓ、・・・と４に
番目のデータをサンプリングする。そして、サンプリン
グされたデータは４クロック周期の間、各サンプリング
フリップフロップで保持され、また、選択パルスＴｒｒ
ｚも４クロック周期の間継続するため、各Ｄ／Ａ変換回
路ＤＡ１〜ＤＡ４の出力ＤＡ１ｏ ｕ ｔ−ＤＡａｏ
ｕ ｔはデジタルデータ４個分の期間、コンデンサＣＭ
に印加される。このため、絵素の数が増加し、入力され
る信号の継続時間が短くなる場合に、きわめて有効な駆
動回路となる。
ータＤａｔａ１．５番目のデータＤａｔａ６、・・・と
４に一３番目のデータを、２番目のＤ／Ａ変換回路ＤＡ
２は２番目のデータＤａｔａ２．６番目のデータＤａｔ
ａ６、・・・と４に一２番目のデータを、３番目のＤ／
Ａ変換回路ＤＡ３は３番目のデータＤａｔａ３．７番目
のデータＤａｔａ７、・・・と４に１番目のデータを、
そして４番目のＤ／Ａ変換回路ＤＡ４は４番目のデータ
Ｄａｔａ４．８番目のデータＤａｔａｓ、・・・と４に
番目のデータをサンプリングする。そして、サンプリン
グされたデータは４クロック周期の間、各サンプリング
フリップフロップで保持され、また、選択パルスＴｒｒ
ｚも４クロック周期の間継続するため、各Ｄ／Ａ変換回
路ＤＡ１〜ＤＡ４の出力ＤＡ１ｏ ｕ ｔ−ＤＡａｏ
ｕ ｔはデジタルデータ４個分の期間、コンデンサＣＭ
に印加される。このため、絵素の数が増加し、入力され
る信号の継続時間が短くなる場合に、きわめて有効な駆
動回路となる。
（発明の効果）
本発明では、まず、デジタル画像信号データをアナログ
電圧信号に変換した後、従来のアナログ駆動回路と同様
、選択パルスにより絵素毎に信号電圧を出力する。従っ
て、外部電圧源は選択された絵素としか接続されないた
め、外部の電圧源の負荷を非常に小さくすることができ
る。このため、表示装置が大容量化、高精細化して絵素
の数が増加したときでも、外部電圧源の容量は極めて小
さいままで済ませることができる。また、各絵素毎にデ
ジタルサンプリング回路を設けるものではないため、絵
素の数が増加してもフリップフロップ、デコーダ等は少
ない数で済む。さらに、デジタル画像信号データのピッ
ト数が増加しても、それにより大型化するフリップフロ
ップ、デコーダ等の数が少ないことから、表示装置が大
容量化、高精細化しても、チップサイズの急激な大型化
が避けられる。
電圧信号に変換した後、従来のアナログ駆動回路と同様
、選択パルスにより絵素毎に信号電圧を出力する。従っ
て、外部電圧源は選択された絵素としか接続されないた
め、外部の電圧源の負荷を非常に小さくすることができ
る。このため、表示装置が大容量化、高精細化して絵素
の数が増加したときでも、外部電圧源の容量は極めて小
さいままで済ませることができる。また、各絵素毎にデ
ジタルサンプリング回路を設けるものではないため、絵
素の数が増加してもフリップフロップ、デコーダ等は少
ない数で済む。さらに、デジタル画像信号データのピッ
ト数が増加しても、それにより大型化するフリップフロ
ップ、デコーダ等の数が少ないことから、表示装置が大
容量化、高精細化しても、チップサイズの急激な大型化
が避けられる。
次に、デジタル画像信号データをアナログ電圧に変換す
る回路を複数個設けることにより、デジタル画像信号デ
ータの継続時間よりも長い時間、各信号電圧保持回路の
コンデンサに外部電圧を送出することかできる。これに
より、画像信号の継続時間が短い高精細表示装置に対し
ても十分対応することのできる駆動回路とすることがで
きる。
る回路を複数個設けることにより、デジタル画像信号デ
ータの継続時間よりも長い時間、各信号電圧保持回路の
コンデンサに外部電圧を送出することかできる。これに
より、画像信号の継続時間が短い高精細表示装置に対し
ても十分対応することのできる駆動回路とすることがで
きる。
４、 の。 な８日
第１図は本発明の一実施例である液晶表示装置の信号電
圧供給回路の回路図、第２図はその実施例の信号電圧供
給回路の動作を示すタイミング図、第３図は第１図の回
路を単純化して示したブロック図、第４図は本発明の第
２実施例である２個のＤ／Ａ変換回路を備えた信号電圧
供給回路の回路図、第５図は第２実施例の信号電圧供給
回路の動作を示すタイミング図、第６図は第２実施例の
回路を単純化して示したブロック図、第７図は本発明の
第３実施例である入力されるデジタル画像信号データが
４ビツトとなったときのＤ／Ａ変換回路の部分の回路図
、第８図は第３実施例の回路を単純化して示したブロッ
ク図、第９図は本発明の第４実施例である４個のＤ／Ａ
変換回路を備えた４ビツトデータに対応する信号電圧供
給回路のブロック図、第１０図は第４実施例の信号電圧
供給回路の動作を示すタイミング図、第１１図はアナロ
グ画像信号用の駆動回路の回路図、第１２図はその中の
１ソースラインの部分のみを抜き出した回路図、第１３
図はその駆動回路の動作を示すタイミング図、第１４図
は各ソースラインに対してそれぞれデジタルサンプリン
グ回路を用意する方式の駆動回路の回路図、第１５図は
その中の１ソースラインの部分のみを抜き出した回路図
、第１６図（ａ）は本発明の第１実施例の信号電圧送出
時の等価回路図、同図（ｂ）は第１４図の回路の信号電
圧送出時の等価回路図である。
圧供給回路の回路図、第２図はその実施例の信号電圧供
給回路の動作を示すタイミング図、第３図は第１図の回
路を単純化して示したブロック図、第４図は本発明の第
２実施例である２個のＤ／Ａ変換回路を備えた信号電圧
供給回路の回路図、第５図は第２実施例の信号電圧供給
回路の動作を示すタイミング図、第６図は第２実施例の
回路を単純化して示したブロック図、第７図は本発明の
第３実施例である入力されるデジタル画像信号データが
４ビツトとなったときのＤ／Ａ変換回路の部分の回路図
、第８図は第３実施例の回路を単純化して示したブロッ
ク図、第９図は本発明の第４実施例である４個のＤ／Ａ
変換回路を備えた４ビツトデータに対応する信号電圧供
給回路のブロック図、第１０図は第４実施例の信号電圧
供給回路の動作を示すタイミング図、第１１図はアナロ
グ画像信号用の駆動回路の回路図、第１２図はその中の
１ソースラインの部分のみを抜き出した回路図、第１３
図はその駆動回路の動作を示すタイミング図、第１４図
は各ソースラインに対してそれぞれデジタルサンプリン
グ回路を用意する方式の駆動回路の回路図、第１５図は
その中の１ソースラインの部分のみを抜き出した回路図
、第１６図（ａ）は本発明の第１実施例の信号電圧送出
時の等価回路図、同図（ｂ）は第１４図の回路の信号電
圧送出時の等価回路図である。
ＣＫ・・・クロックパルス、Ｄ［１、ＤＩ・・・画像信
号データ、Ｍ ｓｈｐ・・・サンプリングフリップフロ
ップ、ＤＥＣ・・・デコーダ、■θ〜■３・・・外部電
圧、ＡＳＷｌＩ〜Ａ Ｓ Ｗ ３・・・アナログスイッ
チ、ＭＯ＋・・・信号電圧保持回路、ＡＳＷＭ、、ＡＳ
ＷＨ・・・アナログスイッチ、ＴｍＨ・・・選択パルス
、ＯＥ・・・出力用パルス、Ｏｎ・・・ソースライン、
ＤａｔａＨ・・・デジタル画像信号データ 以 上
号データ、Ｍ ｓｈｐ・・・サンプリングフリップフロ
ップ、ＤＥＣ・・・デコーダ、■θ〜■３・・・外部電
圧、ＡＳＷｌＩ〜Ａ Ｓ Ｗ ３・・・アナログスイッ
チ、ＭＯ＋・・・信号電圧保持回路、ＡＳＷＭ、、ＡＳ
ＷＨ・・・アナログスイッチ、ＴｍＨ・・・選択パルス
、ＯＥ・・・出力用パルス、Ｏｎ・・・ソースライン、
ＤａｔａＨ・・・デジタル画像信号データ 以 上
Claims (1)
- 【特許請求の範囲】 １、並行する複数の信号電極が設けられた表示装置の駆
動回路であって、 複数の互いに異なるレベルの電圧を出力する電圧供給手
段、 入力デジタル画像信号に応じて該複数レベルの中のいず
れか１つの電圧を選択し、送出する電圧選択手段、 各信号電極毎に備えられ、電圧選択手段から供給される
電圧をスイッチ素子を介して対応する信号電極に送出す
る信号電圧供給手段、及び 全信号電圧供給手段の該スイッチ素子の制御端子に接続
され、各スイッチ素子を順次導通とする選択信号を生成
する選択信号生成手段 を備えている表示装置の駆動回路。 ２、前記電圧選択手段が複数個備えられ、各電圧選択手
段は同数本毎の信号電極に対応する信号電圧供給手段と
接続され、選択信号生成手段はデジタル画像信号の継続
期間の同数倍の期間だけ前記スイッチ素子を導通とする
選択信号を生成する請求項１に記載の表示装置の駆動回
路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261472A JPH04136981A (ja) | 1990-09-28 | 1990-09-28 | 表示装置の駆動回路 |
| DE69117855T DE69117855T2 (de) | 1990-09-28 | 1991-09-27 | Steuerschaltung für ein Anzeigegerät |
| EP91308888A EP0478384B1 (en) | 1990-09-28 | 1991-09-27 | Drive circuit for a display apparatus |
| US07/767,340 US5440323A (en) | 1990-09-28 | 1991-09-27 | Drive circuit for a display apparatus having signal voltage circuits selectively controlled by selection signal |
| TW080107677A TW207571B (ja) | 1990-09-28 | 1991-09-27 | |
| KR1019910017006A KR950010136B1 (ko) | 1990-09-28 | 1991-09-28 | 표시장치의 구동회로 |
| US08/379,350 US5608421A (en) | 1990-09-28 | 1995-01-27 | Drive circuit for a display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261472A JPH04136981A (ja) | 1990-09-28 | 1990-09-28 | 表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04136981A true JPH04136981A (ja) | 1992-05-11 |
Family
ID=17362380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261472A Pending JPH04136981A (ja) | 1990-09-28 | 1990-09-28 | 表示装置の駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5440323A (ja) |
| EP (1) | EP0478384B1 (ja) |
| JP (1) | JPH04136981A (ja) |
| KR (1) | KR950010136B1 (ja) |
| DE (1) | DE69117855T2 (ja) |
| TW (1) | TW207571B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996002865A1 (fr) * | 1994-07-14 | 1996-02-01 | Seiko Epson Corporation | Circuit a sources de courant electrique, dispositif d'affichage a cristaux liquides et dispositif electronique |
| US5986649A (en) * | 1995-01-11 | 1999-11-16 | Seiko Epson Corporation | Power circuit, liquid crystal display device, and electronic equipment |
| JP2005181777A (ja) * | 2003-12-22 | 2005-07-07 | Sony Corp | 表示装置及びその駆動方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69226723T2 (de) * | 1991-05-21 | 1999-04-15 | Sharp K.K., Osaka | Verfahren und Einrichtung zum Steuern einer Anzeigeeinrichtung |
| JP2831518B2 (ja) * | 1992-10-30 | 1998-12-02 | シャープ株式会社 | 表示装置の駆動回路 |
| JP2806718B2 (ja) * | 1992-11-25 | 1998-09-30 | シャープ株式会社 | 表示装置の駆動方法及び駆動回路 |
| KR0140041B1 (ko) * | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| JPH06274133A (ja) * | 1993-03-24 | 1994-09-30 | Sharp Corp | 表示装置の駆動回路及び表示装置 |
| JP2911089B2 (ja) * | 1993-08-24 | 1999-06-23 | シャープ株式会社 | 液晶表示装置の列電極駆動回路 |
| JP3275991B2 (ja) * | 1994-07-27 | 2002-04-22 | シャープ株式会社 | アクティブマトリクス型表示装置及びその駆動方法 |
| US5648790A (en) * | 1994-11-29 | 1997-07-15 | Prime View International Co. | Display scanning circuit |
| KR0161918B1 (ko) * | 1995-07-04 | 1999-03-20 | 구자홍 | 액정표시장치의 데이타 드라이버 |
| TW315456B (ja) * | 1995-11-06 | 1997-09-11 | Matsushita Electric Ind Co Ltd | |
| KR100188113B1 (ko) * | 1996-02-28 | 1999-06-01 | 김광호 | 액정 표시 장치 |
| TWI237802B (en) | 2000-07-31 | 2005-08-11 | Semiconductor Energy Lab | Driving method of an electric circuit |
| JP3965548B2 (ja) * | 2001-02-23 | 2007-08-29 | 株式会社日立製作所 | 駆動回路および画像表示装置 |
| US6933673B2 (en) * | 2001-04-27 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| JP3970110B2 (ja) * | 2002-06-27 | 2007-09-05 | カシオ計算機株式会社 | 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置 |
| JP2005208242A (ja) * | 2004-01-21 | 2005-08-04 | Nec Electronics Corp | 発光素子駆動回路 |
| FR2922027B1 (fr) * | 2007-10-08 | 2011-04-29 | Nexter Systems | Dispositif de test du fonctionnement d'un generateur de champ magnetique |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03121415A (ja) * | 1989-06-30 | 1991-05-23 | Toshiba Corp | ディスプレイ装置 |
| JPH0452684A (ja) * | 1990-06-20 | 1992-02-20 | Nec Kansai Ltd | 液晶表示パネルの駆動方法 |
| JPH0470793A (ja) * | 1990-07-11 | 1992-03-05 | Fujitsu Ltd | 階調表示回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
| JPS6132093A (ja) * | 1984-07-23 | 1986-02-14 | シャープ株式会社 | 液晶表示装置の駆動回路 |
| JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| US4870399A (en) * | 1987-08-24 | 1989-09-26 | North American Philips Corporation | Apparatus for addressing active displays |
| US5061920A (en) * | 1988-12-20 | 1991-10-29 | Honeywell Inc. | Saturating column driver for grey scale LCD |
| US5111195A (en) * | 1989-01-31 | 1992-05-05 | Sharp Kabushiki Kaisha | Driving circuit for a matrix type display device |
| JPH0799452B2 (ja) * | 1989-04-25 | 1995-10-25 | シチズン時計株式会社 | 表示駆動回路 |
| JP2843393B2 (ja) * | 1989-12-29 | 1999-01-06 | 沖電気工業株式会社 | 多値レベル出力回路 |
-
1990
- 1990-09-28 JP JP2261472A patent/JPH04136981A/ja active Pending
-
1991
- 1991-09-27 DE DE69117855T patent/DE69117855T2/de not_active Expired - Fee Related
- 1991-09-27 EP EP91308888A patent/EP0478384B1/en not_active Expired - Lifetime
- 1991-09-27 US US07/767,340 patent/US5440323A/en not_active Expired - Lifetime
- 1991-09-27 TW TW080107677A patent/TW207571B/zh active
- 1991-09-28 KR KR1019910017006A patent/KR950010136B1/ko not_active IP Right Cessation
-
1995
- 1995-01-27 US US08/379,350 patent/US5608421A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03121415A (ja) * | 1989-06-30 | 1991-05-23 | Toshiba Corp | ディスプレイ装置 |
| JPH0452684A (ja) * | 1990-06-20 | 1992-02-20 | Nec Kansai Ltd | 液晶表示パネルの駆動方法 |
| JPH0470793A (ja) * | 1990-07-11 | 1992-03-05 | Fujitsu Ltd | 階調表示回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996002865A1 (fr) * | 1994-07-14 | 1996-02-01 | Seiko Epson Corporation | Circuit a sources de courant electrique, dispositif d'affichage a cristaux liquides et dispositif electronique |
| US5859632A (en) * | 1994-07-14 | 1999-01-12 | Seiko Epson Corporation | Power circuit, liquid crystal display device and electronic equipment |
| US5986649A (en) * | 1995-01-11 | 1999-11-16 | Seiko Epson Corporation | Power circuit, liquid crystal display device, and electronic equipment |
| US6317122B1 (en) | 1995-01-11 | 2001-11-13 | Seiko Epson Corporation | Power circuit, liquid crystal display device, and electronic equipment |
| JP2005181777A (ja) * | 2003-12-22 | 2005-07-07 | Sony Corp | 表示装置及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69117855D1 (de) | 1996-04-18 |
| EP0478384B1 (en) | 1996-03-13 |
| US5440323A (en) | 1995-08-08 |
| EP0478384A3 (en) | 1993-04-21 |
| US5608421A (en) | 1997-03-04 |
| DE69117855T2 (de) | 1996-09-05 |
| EP0478384A2 (en) | 1992-04-01 |
| TW207571B (ja) | 1993-06-11 |
| KR950010136B1 (ko) | 1995-09-07 |
| KR920006905A (ko) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04136981A (ja) | 表示装置の駆動回路 | |
| US5686933A (en) | Drive circuit for a display apparatus | |
| US9001089B2 (en) | Data driving apparatus and method for liquid crystal display device | |
| US6806854B2 (en) | Display | |
| US8339423B2 (en) | Display apparatus, display method, display monitor, and television receiver | |
| CN101256291B (zh) | 液晶显示装置及其驱动方法 | |
| US7940242B2 (en) | Driving circuit for driving liquid crystal display device and method thereof | |
| US6462728B1 (en) | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device | |
| US5621426A (en) | Display apparatus and driving circuit for driving the same | |
| US20100164925A1 (en) | Source driver, display device using the same and driving method of source driver | |
| JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JPH04218092A (ja) | 表示装置の駆動回路 | |
| US10446107B2 (en) | Data driver and display apparatus including the same | |
| JP2854621B2 (ja) | 表示装置の駆動回路 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| US6091386A (en) | Extended frame-rate acceleration with gray-scaling for multi-virtual-segment flat-panel displays | |
| JP2854620B2 (ja) | 表示装置の駆動方法 | |
| WO1995020209A1 (fr) | Affichage a cristaux liquides | |
| JP3195230B2 (ja) | 駆動装置 | |
| KR20000001129A (ko) | 액정 표시장치 | |
| WO2005096262A1 (en) | Overdriving a pixel of a matrix display | |
| JPH06266314A (ja) | 表示装置の駆動回路 | |
| JPH04100089A (ja) | アクティブマトリクス液晶ディスプレイの階調表示駆動回路 | |
| JP2002311916A (ja) | 駆動方法、表示回路、表示装置 | |
| JP2693867B2 (ja) | 表示装置の駆動回路 |