[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH04121779U - Ｔｏｔ接続ランド - Google Patents

Ｔｏｔ接続ランド

Info

Publication number
JPH04121779U
JPH04121779U JP3527091U JP3527091U JPH04121779U JP H04121779 U JPH04121779 U JP H04121779U JP 3527091 U JP3527091 U JP 3527091U JP 3527091 U JP3527091 U JP 3527091U JP H04121779 U JPH04121779 U JP H04121779U
Authority
JP
Japan
Prior art keywords
film substrate
thin film
thick film
land
connection land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3527091U
Other languages
English (en)
Inventor
秀司 小野
Original Assignee
株式会社富士通ゼネラル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社富士通ゼネラル filed Critical 株式会社富士通ゼネラル
Priority to JP3527091U priority Critical patent/JPH04121779U/ja
Publication of JPH04121779U publication Critical patent/JPH04121779U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】ＴＯＴハイブリットＩＣにおいて、厚膜フィル
ム基板に薄膜フィルム基板を実装する際、厚膜フィルム
基板のパターンに合わせ載置した薄膜フィルム基板が半
田溶融によって位置ズレし固着するのを防止することを
目的とする。 【構成】薄膜フィルム基板２に形成された接続ランド６
と対応するように厚膜フィルム基板１に凸状形接続ラン
ド３の突片部４を外向きに形成し、該凸状形接続ランド
３の肩部５を薄膜フィルム基板２の外縁に一致させ突片
部４が薄膜フィルム基板２の目印になるようにして構成
する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
ＴＯＴハイブリッドＩＣにおいて、薄膜基板を厚膜基板に実装する際の厚膜基 板に形成するパターン形状に関するものである。
【０００２】
【従来の技術】
従来、シンオンシックフィルム（Thin On Thick film（以下ＴＯＴとする）） ハイブリッドＩＣにおいて、厚膜基板に実装される薄膜基板はその一面に抵抗体 と導体より形成された回路パターンとそれらを厚膜基板と接続する端子ランドを その外縁に設けてある。従って厚膜基板に薄膜基板を実装する際薄膜基板のパタ ーン面は下向きであり厚膜基板の接続ランドとの位置合わせを容易にするため、 図３に示す如く厚膜基板の接続ランドを薄膜基板の外側に出てくるように大きく 形成していた。
【０００３】
【考案が解決しようとする課題】
前述のようにＴＯＴハイブリッドＩＣにおいて、厚膜基板に薄膜基板を実装す る際、位置合わせを容易にするため厚膜基板の接続ランドを長方形の大きなもの としているため、また半田ペーストを大きくしている接続ランド全面に塗布して いるために、半田溶融の際ランドが大きいため載置する領域より薄膜基板が不特 定の方向に引っ張られ位置ズレを生じてしまうという問題があった。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、回路部品を実装した厚膜基板上に印刷回路を形成 した薄膜基板を備えたハイブリッドＩＣにおいて、厚膜基板に形成される薄膜基 板との接続ランドを凸状形とし、該凸部の突片を外側にして凸部の肩を載置する 薄膜基板の外縁に沿うように形成したことを特徴とするＴＯＴ実装ランドを提供 する。
【０００５】
【作用】
前述のように、厚膜基板に形成される凸状形接続ランドの凸部の突片を外側に 肩部を薄膜基板の外縁に一致するように形成することにより、凸部の突片が位置 合わせの目印となるうえ凸状形接続ランド全面に半田ペーストを塗布したとして も半田の溶融する場所が載置する薄膜基板と略同一面積であるため前後左右に位 置ズレすることはない。
【０００６】
【実施例】
以下、この考案の実施例を図面を参照しながら詳細に説明する。図１は本考案 による厚膜基板の接続ランドの一実施例の平面図、図２は薄膜基板の接続ランド の一実施例の平面図である。
【０００７】 図において、１はベースとなるアルミナの厚膜基板であって、載置する薄膜基 板２の外縁に凸状形接続ランド３の突片４を外側し、肩部５を一致するように形 成してある。２はアルミナの薄膜基板であって、一面のみに図には示されていな いが印刷による抵抗体と導体で回路が形成され、それらの接続ランド６が基板の 端部に設けられている。
【０００８】 以上のように構成された厚膜基板１の凸状形接続ランド３に半田ペーストを塗 布し薄膜基板２の接続ランド６が凸状形接続ランド３に当接するようにに載置し 、リフロー炉にて半田を溶融しても半田の溶融する場所が載置する薄膜基板と略 同一面積であるため薄膜基板が引っ張られてズレることはない。
【０００９】
【考案の効果】
前述のように、厚膜基板に形成される凸状形接続ランドの凸部の突片を外側に 肩部を薄膜基板の外縁に一致するように形成することにより、凸部の突片が位置 合わせの目印となるうえ凸状形接続ランド全面に半田ペーストを塗布したとして も半田の溶融する場所が載置する薄膜基板と略同一面積であるため前後左右に位 置ズレすることなく接続ができ、回路がショートしたりオープンになったりして 不良品となることが無くなることは歩留りを向上させコスト低減に寄与すること 顕著である。
【図面の簡単な説明】
【図１】本考案による厚膜基板の接続ランドの一実施例
の平面図である。
【図２】本考案による薄膜基板の接続ランドの一実施例
の平面図である。
【図３】従来の厚膜基板の接続ランドの一実施例の平面
図である。
【符号の説明】
１ 厚膜基板 ２ 薄膜基板 ３ 凸状形接続ランド ４ 突片部 ５ 肩部 ６ 薄膜基板接続ランド ７ 接続ランド

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】回路部品を実装した厚膜基板上に印刷回路
    を形成した薄膜基板を備えたハイブリッドＩＣにおい
    て、厚膜基板に形成される薄膜基板との接続ランドを凸
    状形とし、該凸部の突片を外側にして凸部の肩を載置す
    る薄膜基板の外縁に沿うように形成したことを特徴とす
    るＴＯＴ実装ランド。
JP3527091U 1991-04-18 1991-04-18 Ｔｏｔ接続ランド Pending JPH04121779U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3527091U JPH04121779U (ja) 1991-04-18 1991-04-18 Ｔｏｔ接続ランド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3527091U JPH04121779U (ja) 1991-04-18 1991-04-18 Ｔｏｔ接続ランド

Publications (1)

Publication Number Publication Date
JPH04121779U true JPH04121779U (ja) 1992-10-30

Family

ID=31917482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3527091U Pending JPH04121779U (ja) 1991-04-18 1991-04-18 Ｔｏｔ接続ランド

Country Status (1)

Country Link
JP (1) JPH04121779U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006104032A1 (ja) * 2005-03-29 2006-10-05 Murata Manufacturing Co., Ltd. 電子部品の実装構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232485A (ja) * 1983-06-15 1984-12-27 株式会社日立製作所 厚膜回路基板
JPS6178127A (ja) * 1984-09-26 1986-04-21 Toshiba Corp 薄膜配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232485A (ja) * 1983-06-15 1984-12-27 株式会社日立製作所 厚膜回路基板
JPS6178127A (ja) * 1984-09-26 1986-04-21 Toshiba Corp 薄膜配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006104032A1 (ja) * 2005-03-29 2006-10-05 Murata Manufacturing Co., Ltd. 電子部品の実装構造
JPWO2006104032A1 (ja) * 2005-03-29 2008-09-04 株式会社村田製作所 電子部品の実装構造
JP4618298B2 (ja) * 2005-03-29 2011-01-26 株式会社村田製作所 電子部品の実装構造
US8039758B2 (en) 2005-03-29 2011-10-18 Murata Manufacturing Co., Ltd. Mounting structure for electronic component

Similar Documents

Publication Publication Date Title
US6175086B1 (en) Method for mounting terminal on circuit board and circuit board
JPS594873B2 (ja) 印刷配線板
JPH04121779U (ja) Ｔｏｔ接続ランド
US5132864A (en) Printed circuit board
JPH10335795A (ja) プリント基板
JPH03225998A (ja) 表面実装部品の電極形成方法
JP3889962B2 (ja) 回路基板及びその製造方法
JPH09260794A (ja) 電子回路用基板
JPH0533571U (ja) プリント基板装置
JP2561642B2 (ja) プリント配線板用部品位置決めマークの形成法
JPS63283051A (ja) 混成集積回路装置用基板
JPS58102597A (ja) 電子回路基板
JP3226147B2 (ja) 表面実装部品の接合構造
JPH0714673U (ja) 混成集積回路基板
JP2554012Y2 (ja) 表面実装用回路基板
JPH01189148A (ja) 電気素子用素子キャリア
JPH0121561Y2 (ja)
JP2003051664A (ja) チップ部品の取付構造
JP2706673B2 (ja) プリント配線板
JP2550219Y2 (ja) 回路基板装置
JPS6263489A (ja) プリント基板
JPH0567048U (ja) プリント基板装置
JPH03166794A (ja) 表面実装用多ピン半導体の半田付け方法
JPH0252495A (ja) フラットパッケージｉｃの実装方法
JPH02143491A (ja) 表面実装部品の実装方法