JPH04101439A - Outer lead bonding device for film carrier semiconductor device - Google Patents
Outer lead bonding device for film carrier semiconductor deviceInfo
- Publication number
- JPH04101439A JPH04101439A JP2218817A JP21881790A JPH04101439A JP H04101439 A JPH04101439 A JP H04101439A JP 2218817 A JP2218817 A JP 2218817A JP 21881790 A JP21881790 A JP 21881790A JP H04101439 A JPH04101439 A JP H04101439A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- film carrier
- stage
- semiconductor device
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 14
- 230000001681 protective effect Effects 0.000 claims description 10
- 229920006362 Teflon® Polymers 0.000 abstract description 7
- 239000004642 Polyimide Substances 0.000 abstract description 5
- 229920001721 polyimide Polymers 0.000 abstract description 5
- 238000010276 construction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 19
- 239000004809 Teflon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフィルムキャリヤ半導体装置のアウターリード
ボンディング装置に関し、特にフィルムキャリヤ半導体
装置をフェイスダウンして実装するアウターリードボン
ディング装置のチップステージの構造に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an outer lead bonding apparatus for a film carrier semiconductor device, and more particularly to a structure of a chip stage of an outer lead bonding apparatus for mounting a film carrier semiconductor device face down. .
従来、フィルムキャリヤ半導体装置のボンディング、す
なわちT A B (Tape Aut、omated
Bonding)方式によるインナーリートボンディ
ング(以下丁LB)は次のように行われる。スプロケッ
トホールを持ったポリイミドやポリエステル、ガラスエ
ポキシ等の絶縁フィルムをベースフィルムとし、このベ
ースフィルム上に接着剤を介して金属箔を接着し、この
金属箔にホトエツチング等により所望の形状のリードと
電気選別用のパッドとを形成し、このリードとICチッ
プの電極端子上にあらかじめ設けた金属突起物であるバ
ンプとを熱圧着法または共晶法によりILBを行い、フ
ィルムキャリヤテープの状態で電気選別やBT試験を実
施し、次にリードを所望の長さに切断する。Conventionally, bonding of film carrier semiconductor devices, that is, T A B (Tape Out, oriented
Inner lead bonding (hereinafter referred to as LB) using the bonding method is performed as follows. An insulating film made of polyimide, polyester, glass epoxy, etc. with sprocket holes is used as a base film, a metal foil is adhered to this base film via an adhesive, and the desired shape of leads and electricity is attached to this metal foil by photo-etching, etc. The leads and bumps, which are metal protrusions provided in advance on the electrode terminals of the IC chip, are subjected to ILB using thermocompression bonding or eutectic method, and the film carrier tape is electrically sorted. or BT test, and then cut the lead to the desired length.
この時、リード数の多い多数ピンの場合は、リードのア
ウターリードボンディング(以下0LB)部のばらつき
を防止するため、フィルムキャリヤテープを構成してい
るポリイミド等の絶縁フィルムをアウターリートの外端
に残す方法が使用されることが多い。また、信頼性向上
および機械的保護のため、樹脂をボッティングして樹脂
封止を行う場合もある。次いで、例えばプリント基板、
セラミック基板や一般のリードフレーム上のホンディン
グパッドにOL Bを行う。上記のようなフィルムキャ
リヤ半導体装置は、ボンディングがリード数と無関係に
一度で同時に可能であるため、ボンディングステージが
速いこと、またボンディング等の組立工程と電気選別工
程の作業の自動化が容易で量産性に優れている等の利点
を有している。At this time, in the case of multiple pins with a large number of leads, in order to prevent variations in the outer lead bonding (hereinafter referred to as 0LB) part of the leads, an insulating film such as polyimide that makes up the film carrier tape is attached to the outer end of the outer lead. The leaving method is often used. Further, in order to improve reliability and mechanical protection, resin sealing may be performed by botting the resin. Then, for example, a printed circuit board,
OLB is performed on the bonding pads on ceramic substrates and general lead frames. With the film carrier semiconductor device described above, bonding can be performed at once regardless of the number of leads, so the bonding stage is fast, and the assembly process such as bonding and the electrical selection process can be easily automated and mass-produced. It has advantages such as superior performance.
ところで、一般的なフィルムキャリヤ半導体装置の実装
方法には、熱圧着法とりフロー法等がある。熱圧着法は
加熱ツールを用い、リードを押圧しながらOL Bする
方法である。一方リフロー法はプリン1〜基板のOL
Bパッド上に半田ペーストをスクリーン印刷等で塗布し
、半導体パッケージを接着剤で固定してリフロー炉の中
で半田ペーストを溶かしてリードとOLBパッドとを半
田付けするという方法である。上記のような二種類の実
装方法のうち、一般には熱圧着法が用いられる場合が多
い。これはりフロー法の場合、OLBリードがテープの
反りにより浮き、リードとOLBバッドとの間隔かおい
てしまい、うまく半田付けされないという欠点があるか
らである。また多ピンになると半導体装置が大きくなる
ことから、テープの反りによるリードの浮きが顕著とな
る。また実装形態としては、ICチップ表面がプリント
基板に対面している状態でOLHするフェイスダウン方
式と、その逆であるフェイスアップ方式とがある。By the way, common methods for mounting film carrier semiconductor devices include thermocompression bonding, flow method, and the like. The thermocompression bonding method is a method of OLB while pressing the lead using a heating tool. On the other hand, the reflow method
This method involves applying solder paste onto the B pad by screen printing or the like, fixing the semiconductor package with adhesive, melting the solder paste in a reflow oven, and soldering the leads and OLB pads. Of the two types of mounting methods described above, thermocompression bonding is generally used in many cases. This is because, in the case of the flow method, the OLB lead floats due to warping of the tape, resulting in a gap between the lead and the OLB pad, which makes it difficult to solder properly. Furthermore, as the number of pins increases, the size of the semiconductor device increases, and the floating of the leads due to warping of the tape becomes noticeable. Further, as mounting formats, there are a face-down method in which OLH is carried out with the surface of the IC chip facing the printed circuit board, and a face-up method which is the opposite.
このような熱圧着法により、フェイスダウン方式てアウ
ターリードとOLBパッドとを接続する従来のOLHに
ついて、第4図の断面図を用いて説明する。フィルムキ
ャリヤテープ3のリードとICチップ1のバンブ2とが
ILBされたフィルムキャリヤ半導体装置は、アウター
リードを所望の長さに切断、成形し、このICチップ1
をボンディングステージ10に移送後、OLB装置のチ
ップステージ4dに吸着される。チップステージ4dに
は吸着孔9が設けられている。次に、プリント基板7上
のポンディングパッド8とアウターリードはパターン認
識等の方法により位置合せされ、熱と荷重を負荷された
ボンディングツール5による一度の熱圧着によって同時
に接続される。A conventional OLH that connects an outer lead and an OLB pad in a face-down manner using such thermocompression bonding method will be described with reference to the cross-sectional view of FIG. 4. A film carrier semiconductor device in which the leads of the film carrier tape 3 and the bumps 2 of the IC chip 1 are ILBed is manufactured by cutting and molding the outer leads to a desired length, and then attaching the IC chip 1 to the IC chip 1.
After being transferred to the bonding stage 10, it is attracted to the chip stage 4d of the OLB device. A suction hole 9 is provided in the chip stage 4d. Next, the bonding pads 8 on the printed circuit board 7 and the outer leads are aligned by a method such as pattern recognition, and are simultaneously connected by one-time thermocompression bonding using the bonding tool 5 loaded with heat and load.
上述した従来のフィルムキャリヤ半導体装置をフェイス
ダウンして実装するアウターリードボンディング装置は
、ICチップを載置するチップステージの上部面積がI
Cチップの面積に比較して小さいため、ICチップ表面
が直接チップステージに吸着されて接触するので、TL
Bされたフィルムキャリヤ半導体装置がアウターリード
切断、成形、ICチップ移送を経てチップステージに吸
着された際、ICチップ表面に形成された配線を傷つけ
、電気的性質を損ない、同時に歩留り低下を引き起すと
いう欠点がある。The outer lead bonding equipment that mounts the conventional film carrier semiconductor device face-down described above has an upper area of the chip stage on which the IC chip is mounted.
Since the area of the IC chip is small compared to that of the C chip, the surface of the IC chip is directly attracted to and comes into contact with the chip stage, so the TL
When a B film carrier semiconductor device is adsorbed to a chip stage after outer lead cutting, molding, and IC chip transfer, it damages the wiring formed on the IC chip surface, impairs electrical properties, and at the same time causes a decrease in yield. There is a drawback.
上述した従来のアウターリードボンディング装置に対し
、本発明はチップステージ上に保護材が取り付けられて
いるか、又はチップステージの吸着面積及び形状をrc
チップの面積及び形状と同じにし、ICチップ表面とチ
ップステージ面とを直接接触させないようにしたという
相違点を有する。In contrast to the conventional outer lead bonding apparatus described above, the present invention has a protective material attached to the chip stage, or the adsorption area and shape of the chip stage is
The difference is that the area and shape of the chip are the same, and the IC chip surface and the chip stage surface are not brought into direct contact.
本発明のアウターリードボンディング装置は、フィルム
キャリヤ半導体装置をフェイスダウン方式でプリント基
板に実装するアウターリードボンディング装置において
、チップステージ上に保護材が固定されているか、又は
チップステージ上面の面積及び形状がICチップ面積及
び形状と同じである構造を有している。The outer lead bonding apparatus of the present invention is an outer lead bonding apparatus for mounting a film carrier semiconductor device on a printed circuit board in a face-down manner, in which a protective material is fixed on the chip stage, or the area and shape of the top surface of the chip stage is It has the same structure as the IC chip area and shape.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の実施例1の断面図である。ICチップ
1の電極端子上に設けられたバンプ2とフィルムキャリ
ヤテープ3上のリートとがILBされ、アウターリード
を所望の長さに切断、リード成形、ICチップ移送後、
チップステージ4aに吸着されたフィルムキャリヤ半導
体装置は、OL B装置内に設けられた機械的な位置出
し機構やパターンマツチング等の画像認識機構により位
置合わせされ、ボンディングツール5によりアウターリ
ードとポンディングパッド8とを接続する。FIG. 1 is a sectional view of Embodiment 1 of the present invention. After the bumps 2 provided on the electrode terminals of the IC chip 1 and the leat on the film carrier tape 3 are subjected to ILB, the outer leads are cut to a desired length, the leads are formed, and the IC chip is transferred.
The film carrier semiconductor device attracted to the chip stage 4a is aligned by a mechanical positioning mechanism and an image recognition mechanism such as pattern matching provided in the OL B device, and bonded to the outer lead by the bonding tool 5. Connect with pad 8.
チップステージ4a上には、ICCチップ上の表面を傷
つけないような、例えば、テフロン等の材料を保護林6
aとして固定しておく。これによって、フィルムキャリ
ヤ半導体装置がチップステージ4aに搬送され吸着され
た際に、その衝撃によるICチップ1の表面及びチップ
内に形成された回路配線パターンの損傷を防止できると
いう効果がある。なお、保護林6aとしてテフロンを例
に上げたが、他には耐熱性を備えたポリイミドでもよい
。On the chip stage 4a, a material such as Teflon that will not damage the surface of the ICC chip is placed on the protective forest 6.
Fix it as a. This has the effect of preventing damage to the surface of the IC chip 1 and the circuit wiring pattern formed within the chip due to the impact when the film carrier semiconductor device is transported and attracted to the chip stage 4a. Although Teflon is used as an example for the protection forest 6a, it may also be made of polyimide having heat resistance.
第2図は本発明の実施例2の断面図である。FIG. 2 is a sectional view of Example 2 of the present invention.
実施例1で述べたように、チップステージ上にテフロン
等の保護材を載置した場合、通常の金属材料よりも硬度
か小さいので、チップ吸着の際チップ表面の損傷を防止
できるが、チップ表面と保護材の表面が平行でない場合
は、チップを吸着する際に保護材に対してチップ表面が
傾く格好となり、チップ表面が傷ついてしまう可能性が
ある。As described in Example 1, when a protective material such as Teflon is placed on the chip stage, the hardness is smaller than normal metal materials, so damage to the chip surface can be prevented when the chip is adsorbed. If the surface of the protective material is not parallel to the surface of the protective material, the surface of the chip will be inclined with respect to the protective material when the chip is adsorbed, and the surface of the chip may be damaged.
本実施例は、チップステージ4bの上面の面積及び形状
をICチップ1の面積及び形状と等しくするものである
。この方法によって、チップ吸着時にチップステージ4
bとICCチップ上の表面は、その間にリード及びバン
ブ2があるため直接接触しなくなり、ICチップ表面及
びチップ内に形成された回路配線パターンへの傷による
影響は全く無視でき、ICチップの表面の損傷は完全に
防止できるという利点がある。In this embodiment, the area and shape of the upper surface of the chip stage 4b are made equal to the area and shape of the IC chip 1. With this method, the chip stage 4 is
b and the surface on the ICC chip are no longer in direct contact because there are leads and bumps 2 between them, and the effect of scratches on the IC chip surface and the circuit wiring pattern formed inside the chip can be completely ignored, and the surface of the IC chip The advantage is that damage to the material can be completely prevented.
第3図は本発明の実施例3の断面図である。本実施例は
チップステージ4cの上面績及び形状をICチップ1の
面積及び形状に等しくし、がっチップステージ4c上に
チップステージと同面積、同形状のテフロン等の材料を
保護林6Cとして取り付けるものである。この方法によ
り実施例2と同様、ICチップ1の表面がチップステー
ジ4cに直接接触することがないため、チップ表面の損
傷を防止でき、同時にチップ吸着時に接触する■L B
リードのバンプへの影響を保護材によって最小限にでき
るという効果がある。FIG. 3 is a sectional view of Embodiment 3 of the present invention. In this embodiment, the top surface area and shape of the chip stage 4c are made equal to the area and shape of the IC chip 1, and a material such as Teflon having the same area and shape as the chip stage is attached as a protection forest 6C on the chip stage 4c. It is something. With this method, as in Example 2, the surface of the IC chip 1 does not come into direct contact with the chip stage 4c, so damage to the chip surface can be prevented.
The protective material has the effect of minimizing the influence on the lead bumps.
以上説明したように本発明は、フィルムキャリヤ半導体
装置をフェイスダウンしてプリント基板に実装するアウ
ターリードボンディング装置において、ICチップを載
置するチップステージ上にテフロン、ポリイミド等の保
護材を固定するか、又はチップステージの面積及び形状
をICチップの面積及び形状と同じにすることにより、
フィルムキャリヤ半導体装置をリード切断、成形、’f
cチップ移送を経てチップステージに吸着する際、IC
チップ表面に形成された配線パターンの損傷を防止する
ことができるという効果がある。As explained above, the present invention provides an outer lead bonding apparatus for mounting a film carrier semiconductor device face-down on a printed circuit board, in which a protective material such as Teflon or polyimide is fixed on a chip stage on which an IC chip is placed. , or by making the area and shape of the chip stage the same as the area and shape of the IC chip,
Film carrier semiconductor device lead cutting, molding, 'f
c When adsorbing to the chip stage after chip transfer, the IC
This has the effect of preventing damage to the wiring pattern formed on the chip surface.
第1図、第2図、第3図はそれぞれ本発明の実施例1,
2.3を示す断面図、第4図は従来のボンデインク装置
の断面図である。FIG. 1, FIG. 2, and FIG. 3 are Embodiment 1 of the present invention,
2.3, and FIG. 4 is a sectional view of a conventional bonding ink device.
Claims (1)
でプリント基板に実装するフィルムキャリヤ半導体装置
のアウターリードボンディング装置において、ICチッ
プを吸着するチップステージの上面に保護材が固定され
ていることを特徴とするフィルムキャリヤ半導体装置の
アウターリードボンディング装置。 2、チップステージ上面の面積及び形状がICチップの
面積及び形状と同じである請求項1記載のフィルムキャ
リヤ半導体装置のアウターリードボンディング装置。[Claims] 1. In an outer lead bonding device for a film carrier semiconductor device that mounts the film carrier semiconductor device on a printed circuit board in a face-down manner, a protective material is fixed to the upper surface of a chip stage that attracts an IC chip. An outer lead bonding device for a film carrier semiconductor device, characterized in that: 2. The outer lead bonding apparatus for a film carrier semiconductor device according to claim 1, wherein the area and shape of the top surface of the chip stage are the same as the area and shape of the IC chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2218817A JPH04101439A (en) | 1990-08-20 | 1990-08-20 | Outer lead bonding device for film carrier semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2218817A JPH04101439A (en) | 1990-08-20 | 1990-08-20 | Outer lead bonding device for film carrier semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04101439A true JPH04101439A (en) | 1992-04-02 |
Family
ID=16725813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2218817A Pending JPH04101439A (en) | 1990-08-20 | 1990-08-20 | Outer lead bonding device for film carrier semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04101439A (en) |
-
1990
- 1990-08-20 JP JP2218817A patent/JPH04101439A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
JP2795788B2 (en) | Semiconductor chip mounting method | |
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US7456504B2 (en) | Electronic component assemblies with electrically conductive bonds | |
JP2814966B2 (en) | Semiconductor device | |
US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
US6541872B1 (en) | Multi-layered adhesive for attaching a semiconductor die to a substrate | |
JP3565090B2 (en) | Method for manufacturing semiconductor device | |
JP2606603B2 (en) | Semiconductor device, its manufacturing method and its mounting inspection method | |
US6120301A (en) | Semiconductor device and method of manufacturing the same | |
KR100769204B1 (en) | Semiconductor Package and Manufacture Method The Same | |
JP2002026071A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
JPH04101439A (en) | Outer lead bonding device for film carrier semiconductor device | |
JPH02163950A (en) | Mounting of semiconductor device | |
JPH0789280A (en) | Ic module | |
JPH06310563A (en) | Semiconductor device and manufacture thereof | |
JPH0362935A (en) | Mounting method for film carrier type semiconductor device | |
JP2748771B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
US5706577A (en) | No fixture method to cure die attach for bonding IC dies to substrates | |
JPH0236556A (en) | Pin grid array and mounting of semiconductor element | |
JPH08191128A (en) | Electronic device | |
JP2626081B2 (en) | Film carrier semiconductor device | |
JPH04151844A (en) | Outer lead bonding equipment | |
JPH01297828A (en) | Semiconductor device |