[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7537219B2 - アレイ素子の製造方法、製造装置、および製造プログラム - Google Patents

アレイ素子の製造方法、製造装置、および製造プログラム Download PDF

Info

Publication number
JP7537219B2
JP7537219B2 JP2020170765A JP2020170765A JP7537219B2 JP 7537219 B2 JP7537219 B2 JP 7537219B2 JP 2020170765 A JP2020170765 A JP 2020170765A JP 2020170765 A JP2020170765 A JP 2020170765A JP 7537219 B2 JP7537219 B2 JP 7537219B2
Authority
JP
Japan
Prior art keywords
array element
dicing
wafer
optical elements
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020170765A
Other languages
English (en)
Other versions
JP2022062622A (ja
Inventor
良輔 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2020170765A priority Critical patent/JP7537219B2/ja
Priority to CN202111148577.3A priority patent/CN114300948A/zh
Priority to US17/493,348 priority patent/US12107382B2/en
Publication of JP2022062622A publication Critical patent/JP2022062622A/ja
Application granted granted Critical
Publication of JP7537219B2 publication Critical patent/JP7537219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/0014Measuring characteristics or properties thereof
    • H01S5/0042On wafer testing, e.g. lasers are tested before separating wafer into chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42Arrays of surface emitting lasers
    • H01S5/423Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Description

本開示はアレイ素子の製造方法、製造装置、および製造プログラムに関するものである。
ウェハに複数の面発光レーザ(垂直共振型面発光レーザ、VCSEL:Vertical Cavity Surface Emitting Laser)などの光学素子を製造する技術が知られている。ウェハを分割し、光学素子を含むアレイ素子を製造する(例えば特許文献1)。
特開2010-232502号公報
アレイ素子内の光学素子のうち1つでも不良品であれば、当該アレイ素子全体が不良品となり、歩留まりが低下してしまう。そこで、歩留まりの向上が可能なアレイ素子の製造方法、製造装置、および製造プログラムを提供することを目的とする。
本開示に係るアレイ素子の製造方法は、ウェハに複数の光学素子を形成する工程と、前記複数の光学素子を検査する工程と、前記検査する工程の後、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようにダイシングラインを決定する工程と、前記ダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成する工程と、を有する。
本開示に係るアレイ素子の製造装置は、ウェハに複数の光学素子を形成する形成部と、前記複数の光学素子を検査部と、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようなダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成するダイシング制御部と、を具備する。
本開示に係るアレイ素子の製造プログラムは、コンピュータに、ウェハに複数の光学素子を形成する処理と、前記複数の光学素子を検査する処理と、前記検査する工程の後、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようにダイシングラインを決定する処理と、前記ダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成する処理と、を実行させる。
本開示によれば歩留まりの向上が可能である。
図1Aは製造装置を例示するブロック図である。 図1Bは制御部のハードウェア構成を示すブロック図である。 図2Aはウェハを例示する平面図である。 図2Bは面発光レーザを例示する平面図である。 図3はアレイ素子の製造方法を例示するフローチャートである。 図4Aはウェハの一部を拡大した平面図である。 図4Bはウェハの一部を拡大した平面図である。 図5はウェハの一部を拡大した平面図である。 図6Aは比較例における製造方法を例示するフローチャートである。 図6Bはウェハを拡大した平面図である。
[本開示の実施形態の説明]
最初に本開示の実施形態の内容を列記して説明する。
本開示の一形態は、(1)ウェハに複数の光学素子を形成する工程と、前記複数の光学素子を検査する工程と、前記検査する工程の後、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようにダイシングラインを決定する工程と、前記ダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成する工程と、を有するアレイ素子の製造方法である。アレイ素子が検査で良品とされたものだけを含むようにダイシングラインを定める。アレイ素子が良品だけを含み、不良品を含まないため、歩留まりの向上が可能である。
(2)前記アレイ素子を形成する工程は、互いに大きさの異なる複数の前記アレイ素子を形成する工程でもよい。不良品の位置および数に応じて、不良品を避けるように、ダイシングラインを定めることができる。良品のアレイ素子が得られ、歩留まりが向上する。
(3)前記ダイシングラインを決定する工程は、含まれる前記光学素子の個数が多い第1アレイ素子を、含まれる前記光学素子の個数が少ない第2アレイ素子よりも優先して前記ウェハに割り当てるように、前記ダイシングラインを決定する工程でもよい。不良品の位置および数に応じて、アレイ素子の大きさを変えることができる。良品のアレイ素子が得られ、歩留まりが向上する。
(4)前記第1アレイ素子は4つ以上の前記光学素子を有してもよい。不良品の位置および数に応じて、アレイ素子の大きさを変えることができる。良品のアレイ素子が得られ、歩留まりが向上する。
(5)前記光学素子を形成する工程は、化合物半導体で形成された面発光レーザまたは受光素子を形成する工程でもよい。光学素子がウェハの面内において光の出射または受光を行うため、ダイシング前に検査を実施することができる。
(6)前記検査する工程は複数の項目について検査する工程であり、前記ダイシングラインを決定する工程は、前記アレイ素子が前記複数の光学素子のうち前記複数の項目のすべてにおける良品だけを含むように前記ダイシングラインを決定する工程でもよい。アレイ素子がすべての検査で良品の光学素子だけを含むため、歩留まりの向上が可能である。
(7)前記検査する工程は、前記光学素子の外観検査、電気的特性の検査、および光学特性の検査の少なくとも1つを行う工程でもよい。アレイ素子がすべての検査で良品の光学素子だけを含むため、歩留まりの向上が可能である。
(8)前記アレイ素子を形成する工程は前記ウェハにレーザダイシングを行う工程を含んでもよい。レーザダイシングによりダイシングラインに沿ってウェハを切断し、アレイ素子を形成することができる。
(9)ウェハに複数の光学素子を形成する形成部と、前記複数の光学素子を検査部と、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようなダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成するダイシング制御部と、を具備するアレイ素子の製造装置である。アレイ素子が検査で良品とされたものだけを含むようにダイシングラインを定める。アレイ素子が良品だけを含み、不良品を含まないため、歩留まりの向上が可能である。
(10)コンピュータに、ウェハに複数の光学素子を形成する処理と、前記複数の光学素子を検査する処理と、前記検査する工程の後、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようにダイシングラインを決定する処理と、前記ダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成する処理と、を実行させるアレイ素子の製造プログラムである。アレイ素子が検査で良品とされたものだけを含むようにダイシングラインを定める。アレイ素子が良品だけを含み、不良品を含まないため、歩留まりの向上が可能である。
[本開示の実施形態の詳細]
本開示の実施形態に係るアレイ素子の製造方法、製造装置、製造プログラムの具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
(製造装置)
図1Aは製造装置100を例示するブロック図である。図1Aに示すように、製造装置100は制御部10、面発光レーザ形成部20、電気特性検査部21、光学特性検査部22、外観検査部24、およびダイシング装置26を有し、ウェハ40からアレイ素子を製造する。
面発光レーザ形成部20は、ウェハ40に面発光レーザを形成する。面発光レーザ形成部20は、例えば有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)、蒸着、エッチング、CVD(Chemical Vapor Deposition)法などの各工程に用いる装置を含む。
電気特性検査部21は、例えば電流電圧源などを含み、微分抵抗など面発光レーザの電気的な特性の検査を行う。光学特性検査部22は、例えば受光素子および分光器などを含み、発光強度およびスペクトルなどを測定し、光学的な特性の検査を行う。外観検査部24は例えばカメラなどを含み、ウェハ40に形成される面発光レーザの外観検査を行う。ダイシング装置26は例えばレーザ光源およびブレードを有し、レーザダイシングおよびブレードによるダイシングを行い、ダイシングラインに沿ってウェハ40を分割する。
図1Bは制御部10のハードウェア構成を示すブロック図である。図1Bに示すように、制御部10は、CPU(Central Processing Unit、中央演算処理装置)30、RAM(Random Access Memory)32、記憶装置34、インターフェース36を備える。CPU30、RAM32、記憶装置34およびインターフェース36は互いにバスなどで接続されている。RAM32はプログラムおよびデータなどを一時的に記憶する揮発性メモリである。記憶装置34は例えばROM(Read Only Memory)、フラッシュメモリなどのソリッド・ステート・ドライブ(SSD:Solid State Drive)、ハードディスクドライブ(HDD:Hard Disc Drive)などである。記憶装置34は、後述の測定プログラムなどを記憶する。
CPU30がRAM32に記憶されるプログラムを実行することにより、制御部10に図1Aの形成制御部11、検査制御部12およびダイシング制御部14などが実現される。制御部10の各部は、回路などのハードウェアでもよい。形成制御部11は面発光レーザ形成部20を制御し、ウェハ40に面発光レーザを形成する。検査制御部12は、電気特性検査部21、光学特性検査部22および外観検査部24から検査に関するデータを取得し、良否判定を行う。電気特性検査部21、光学特性検査部22および外観検査部24がそれぞれ良否判定を行い、検査制御部12は良否判定の結果を取得してもよい。ダイシング制御部14は、良否判定の結果に基づいて、ダイシングラインを決定し、当該ダイシングラインに基づいてダイシング装置26にダイシングを実施させる。
図2Aはウェハ40を例示する平面図である。ウェハ40は例えば数万個の面発光レーザ42を有する。ウェハ40はXY平面に広がる。X軸方向およびY軸方向に複数の面発光レーザ42が二次元グリッド状に配列されている。Z軸方向は面発光レーザ42の光の出射方向である。X軸方向、Y軸方向およびZ軸方向は互いに直交する。オリエンテーションフラット41はX軸方向に延伸する。
面発光レーザ42は例えばインジウムリン(InP)、ガリウム砒素(GaAs)およびインジウムガリウム砒素リン(InGaAsP)などの化合物半導体で形成され、下側クラッド層、コア層および上側クラッド層が積層されたものである。下側クラッド層は例えばn型アルミニウムガリウム砒素(AlGaAs)などで形成されている。上側クラッド層は例えばp型AlGaAsなどで形成されている。活性層はInGaAsなどで形成され、多重井戸量子構造(MQW:Multi Quantum Well)を有する。
図2Bは面発光レーザ42を例示する平面図である。図2Bに示すように、面発光レーザ42は、メサ44、パッド46~48を有する。メサ44は面発光レーザ42の中央付近に位置する。パッド46~48は面発光レーザ42の頂点付近に位置する。パッド46とパッド47とはX軸方向に並ぶ。パッド46とパッド48とはY軸方向に並ぶ。パッド47、メサ44およびパッド48は面発光レーザ42の対角線に沿って並ぶ。
メサ44は下側クラッド層、コア層および上側クラッド層を含み、発光部として機能する。電極45はメサ44の上に設けられ、p型の上側クラッド層およびパッド46に電気的に接続されている。パッド47および48は、不図示のn型電極およびn型の下側クラッド層に電気的に接続されている。パッド46~48は例えば金(Au)などの金属で形成されている。電極45は例えばチタン、白金、および金の積層体(Ti/Pt/Au)である。n型電極は金ゲルマニウム合金(Au-Ge合金)などで形成されている。
面発光レーザ42を駆動させる際、2つのn型のパッド47および48のうち、一方を用いる。すなわち、パッド46と、パッド47および48の一方とに電圧を印加し、メサ44のコア層にキャリアを注入する。キャリアの注入によって、面発光レーザ42は例えば波長800nm~1000nmの光をZ軸方向に出射する。
図2Aに示すウェハ40から面発光レーザ42を含むアレイ素子を製造する。本実施形態におけるアレイ素子とは、1つ以上の面発光レーザ42を含む素子を意味する。
図3はアレイ素子の製造方法を例示するフローチャートである。まず、図1Aの面発光レーザ形成部20を用いて、ウェハ40に複数の面発光レーザ42を形成する(ステップS10)。具体的には、MOCVD法などでウェハ40に下側クラッド層、コア層および上側クラッド層などをエピタキシャル成長する。エッチングなどによって、図2Bに示したメサ44を形成する。例えばエッチングなどで、導電性の半導体層に溝を形成し、ウェハ40内の複数の面発光レーザ42を互いに電気的に分離する。ウェハ40の表面には、化学気相成長法(CVD:Chemical Vapor Deposition)などで、窒化シリコン(SiN)、酸窒化シリコン(SiON)または酸化シリコン(SiO)など絶縁体の保護膜を設ける。レジストパターニングおよび蒸着などで電極45、およびパッド46~48を形成する。
電気特性検査部21および光学特性検査部22は、面発光レーザ42の特性の検査を行う(ステップS12)。電気特性検査部21は例えば微分抵抗などの測定を行う。光学特性検査部22は例えば光強度、発振波長、スペクトルなどの測定を行う。外観検査部24は面発光レーザ42の外観検査を行う(ステップS14)。特性の検査および外観検査は、ウェハ40内のすべての面発光レーザ42に行ってもよいし、一部の面発光レーザ42のみに行ってもよい。
制御部10は、電気特性検査部21、光学特性検査部22および外観検査部24から検査結果を取得し、ウェハ40内の良品および不良品を認識する。ダイシング制御部14は、良品および不良品の位置に基づいてダイシングライン50を決定する(ステップS16)。ダイシングライン50の幅は例えば50μmである。ダイシングライン50からは半導体層が露出する。ダイシング装置26は、ダイシングライン50に沿ってダイシングを行い、アレイ素子を形成する(ステップS18)。以上で図3の工程は終了する。
図4Aから図5はウェハ40の一部を拡大した平面図であり、ダイシングの例を示す。図4Aから図5にかけてダイシングが進行する。面発光レーザ42aは、検査において良品と判定されたものである。図4Aから図5において黒塗りの面発光レーザ42bは不良品と判定されたものである。実線はダイシングライン50を示す。点線は複数の面発光レーザ42間の境界52を示す。ダイシングライン50および境界52は格子状に延伸する。ダイシングライン50は、境界52のいずれかに重なる。
図5に示すように、ウェハ40から、面発光レーザ42の数および配置の異なる、複数種類のアレイ素子60、62、64、66および68を形成する。アレイ素子内においてX軸方向に並ぶ面発光レーザ42の数をA、Y軸方向に並ぶ面発光レーザ42の数をBとすると、当該アレイ素子をB×Aの素子と記載することがある。アレイ素子60は1×8の素子であり、アレイ素子62は1×4の素子である。アレイ素子64は1×1の素子である。アレイ素子66は1×2の素子であり、アレイ素子68は2×1の素子である。
図4Aの実線に示すように、アレイ素子が不良品の面発光レーザ42bを含まず、良品の面発光レーザ42aのみを含むように、ダイシング制御部14はダイシングライン50を定める(図3のステップS16)。ダイシング制御部14は、例えば優先順位の高い順にアレイ素子60、アレイ素子62、アレイ素子64をウェハ40に割り当て、ウェハ40の残りの部分にアレイ素子66および68を割り当てる。
ダイシング制御部14は、図4Aの左下から順にアレイ素子60をウェハ40に割り当てる。図4A中の最下段のように良品の面発光レーザ42aが8個並んでいれば、1×8のアレイ素子60を割り当てることができる。一方、下から2段目のように、不良品の面発光レーザ42bを含む部分には、アレイ素子60を割り当てることができない。ダイシング制御部14は、面発光レーザ42aが4個並んだ部分に1×4のアレイ素子62を割り当て、さらに1×1のアレイ素子64を3つ割り当てる。ダイシング制御部14は、ウェハ40の残りの部分にもアレイ素子を割り当てる。ダイシング制御部14は、例えば良品の面発光レーザ42aが6個並ぶ部分には、1×4のアレイ素子62と、1×2のアレイ素子66とを割り当てる。
図4Bに示すように、ダイシング装置26は、ダイシングライン50に沿ってダイシングを行い、ウェハ40からアレイ素子60を切り離す。図4Bのようにウェハ40をX軸方向に切断する際には、ダイシング装置26はブレードによるダイシングを行ってもよいし、レーザダイシングを行ってもよい。
図5に示すように、ダイシング装置26はさらにダイシングを行い、アレイ素子60、62、64、66および68を形成する。図5のようにウェハ40をX軸方向およびY軸方向に切断する際には、方向の制御が容易なレーザダイシングを行うことが好ましい。アレイ素子60を4個、アレイ素子62を4個、アレイ素子66を2個、アレイ素子64を5個、アレイ素子68を1個製造することができる。
(比較例)
比較例では検査の前にダイシングライン50を定め、ウェハ40から同一の形状のアレイ素子だけを形成する。図6Aは比較例における製造方法を例示するフローチャートである。図6Aに示すように、まずダイシングライン50を定める(ステップS16)。例えば1×8のアレイ素子60だけを形成するような、ダイシングライン50とする。ウェハ40に面発光レーザ42を形成し(ステップS10)、特性の検査および外観検査を行う(ステップS12およびS14)。ダイシングライン50に沿ってダイシングを行い、複数のアレイ素子60を形成する(ステップS18)。
図6Bはウェハ40を拡大した平面図である。アレイ素子60が不良の面発光レーザ42bを含むと、アレイ素子60も不良品とされる。図6Bの例では、4個のアレイ素子60を製造することができるが、斜線を付された4個のアレイ素子60が不良品である。この結果、歩留まりが低下する。
本実施形態によれば、ウェハ40のダイシング前に複数の面発光レーザ42の検査を行う。アレイ素子が検査において良品とされた面発光レーザ42aだけを含むように、ダイシング制御部14はダイシングライン50を定める。図5に示すように、アレイ素子は良品の面発光レーザ42aのみを有し、不良品の面発光レーザ42bは含まない。この結果、アレイ素子の歩留まりが向上する。
図4A~図5の例のように、不良品の面発光レーザ42bの位置および数に応じて、面発光レーザ42bを避け、異なる形状を有する複数種類のアレイ素子を形成してもよい。良品のアレイ素子が得られ、歩留まりが向上する。ダイシング制御部14は、含まれる面発光レーザ42の個数が多いアレイ素子を、含まれる面発光レーザ42の個数が多いアレイ素子よりも優先して、ウェハ40に割り当てる。例えば、含まれる面発光レーザ42の個数が多いアレイ素子は、ウェハ40の中の不良品が少ない領域に割り当てられる。面発光レーザ42の個数が少ないアレイ素子は不良品が多い領域に割り当てられる。
図4A~図5に示すように、例えばウェハ40のうち不良品が少ない部分からは、4個、6個または8個など複数の面発光レーザ42を含むアレイ素子を取得する。不良品が多い部分からは、例えば1個の面発光レーザ42を含むアレイ素子64を取得する。アレイ素子が不良品となることを抑制し、歩留まりが向上する。アレイ素子は4個以上の面発光レーザ42を含んでもよいし、8個以上の面発光レーザ42を含んでもよい。アレイ素子は1×1、1×2、1×4、1×8、2×1のような1次元アレイ素子以外でもよく、2×2など2次元アレイ素子でもよい。
面発光レーザ42の2つのn型のパッド47および48はメサ44を挟んで対向する。例えば1×2のアレイ素子66においては、2つの面発光レーザ42がX軸方向に並び、パッド47および46が交互に並ぶ。X軸方向に並ぶパッド47および46を用いて電気信号を入力する。2×1のアレイ素子68においては、2つの面発光レーザ42がY軸方向に並び、パッド46および48が交互に並ぶ。Y軸方向に並ぶパッド47および46を用いて電気信号を入力する。アレイ素子内の面発光レーザの配置に応じて、パッドを使い分ければよい。
面発光レーザ42は例えば化合物半導体層を含む。化合物半導体層はMOCVD法および分子線成長法(MBE:Molecular Beam Epitaxy)などでエピタキシャル成長する。エピタキシャル成長の工程において、化合物半導体層に方向性を持った欠陥が発生する恐れがある。方向性を持たないランダムな不良が発生する恐れもある。本実施形態では、面発光レーザ42の形成および検査の後にダイシングライン50を決定することで、不良品を含まないアレイ素子を形成することができる。
面発光レーザ42はウェハ40に垂直な方向(Z軸方向)に光を出射する。ウェハ40のダイシング前において、面発光レーザ42を動作させ、検査し、良品と不良品とを識別することができる。ウェハ40には例えば受光素子などを形成し、ダイシングによって受光素子を含むアレイ素子を形成してもよい。受光素子はXY平面において光を受光し、電気信号を出力する。ウェハ40のダイシング前に光を入射し、検査することができる。
複数の項目において検査を行った後、ダイシングライン50を決定することが好ましい。いずれか1つの項目でも不良ならば、面発光レーザ42は不良品とされる。すべての項目において良品とされる面発光レーザ42aのみで、アレイ素子を形成することができる。検査項目は、例えば電気的な特性、光学特性、外観のうち少なくとも1つを含み、これらすべてを含んでもよいし、別の項目を含んでもよい。
図4Aから図5に示すように、ダイシングライン50はX軸方向およびY軸方向に延伸し、比較例に比べて複雑な形状を区画する。ダイシング装置26はレーザダイシングを行うことが好ましい。ブレードに比べてレーザダイシングは複雑な形状を形成することができる。例えば、ウェハ40を一方向に切断する際にはブレードを用いる。一方、X軸方向およびY軸方向に切断する際には、レーザダイシングを行う。ダイシングライン50に沿ってウェハ40を切断し、複数種類のアレイ素子を形成することができる。
以上、本開示の実施形態について詳述したが、本開示は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形・変更が可能である。
10 制御部
11 形成制御部
12 検査制御部
14 ダイシング制御部
20 面発光レーザ形成部
21 電気特性検査部
22 光学特性検査部
24 外観検査部
26 ダイシング装置
30 CPU
32 RAM
34 記憶装置
36 インターフェース
40 ウェハ
41 オリエンテーションフラット
42、42a、42b 面発光レーザ
44 メサ
45 電極
46、47、48 パッド
50 ダイシングライン
52 境界
60、62、64、66、68 アレイ素子
100 製造装置

Claims (9)

  1. ウェハに複数の光学素子を形成する工程と、
    前記複数の光学素子を検査する工程と、
    前記検査する工程の後、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようにダイシングラインを決定する工程と、
    前記ダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成する工程と、を有し、
    前記ダイシングラインを決定する工程は、含まれる前記光学素子の個数が多い第1アレイ素子を、含まれる前記光学素子の個数が少ない第2アレイ素子よりも優先して前記ウェハに割り当てるように、前記ダイシングラインを決定する工程であるアレイ素子の製造方法。
  2. 前記アレイ素子を形成する工程は、互いに大きさの異なる複数の前記アレイ素子を形成する工程である請求項1に記載のアレイ素子の製造方法。
  3. 前記第1アレイ素子は4つ以上の前記光学素子を有する請求項1に記載のアレイ素子の製造方法。
  4. 前記光学素子を形成する工程は、化合物半導体で形成された面発光レーザまたは受光素子を形成する工程である請求項1から請求項3のいずれか一項に記載のアレイ素子の製造方法。
  5. 前記検査する工程は複数の項目について検査する工程であり、
    前記ダイシングラインを決定する工程は、前記アレイ素子が前記複数の光学素子のうち前記複数の項目のすべてにおける良品だけを含むように前記ダイシングラインを決定する工程である請求項1から請求項4のいずれか一項に記載のアレイ素子の製造方法。
  6. 前記検査する工程は、前記光学素子の外観検査、電気的特性の検査、および光学特性の検査の少なくとも1つを行う工程である請求項1から請求項5のいずれか一項に記載のアレイ素子の製造方法。
  7. 前記アレイ素子を形成する工程は前記ウェハにレーザダイシングを行う工程を含む請求項1から請求項6のいずれか一項に記載のアレイ素子の製造方法。
  8. ウェハに複数の光学素子を形成する形成部と、
    前記複数の光学素子を検査する検査部と、
    アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようなダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成するダイシング制御部と、を具備し、
    前記ダイシング制御部は、含まれる前記光学素子の個数が多い第1アレイ素子を、含まれる前記光学素子の個数が少ない第2アレイ素子よりも優先して前記ウェハに割り当てるように、前記ダイシングラインを決定するアレイ素子の製造装置。
  9. コンピュータに、
    ウェハに複数の光学素子を形成する処理と、
    前記複数の光学素子を検査する処理と、
    前記検査する工程の後、アレイ素子が前記複数の光学素子のうち前記検査における良品だけを含むようにダイシングラインを決定する処理と、
    前記ダイシングラインにおいて前記ウェハにダイシングを行い、前記アレイ素子を形成する処理と、を実行させ、
    前記ダイシングラインを決定する処理は、含まれる前記光学素子の個数が多い第1アレイ素子を、含まれる前記光学素子の個数が少ない第2アレイ素子よりも優先して前記ウェハに割り当てるように、前記ダイシングラインを決定する処理であるアレイ素子の製造プログラム。
JP2020170765A 2020-10-08 2020-10-08 アレイ素子の製造方法、製造装置、および製造プログラム Active JP7537219B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020170765A JP7537219B2 (ja) 2020-10-08 2020-10-08 アレイ素子の製造方法、製造装置、および製造プログラム
CN202111148577.3A CN114300948A (zh) 2020-10-08 2021-09-28 阵列元件的制造方法、制造装置及存储介质
US17/493,348 US12107382B2 (en) 2020-10-08 2021-10-04 Array device manufacturing method, manufacturing apparatus, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020170765A JP7537219B2 (ja) 2020-10-08 2020-10-08 アレイ素子の製造方法、製造装置、および製造プログラム

Publications (2)

Publication Number Publication Date
JP2022062622A JP2022062622A (ja) 2022-04-20
JP7537219B2 true JP7537219B2 (ja) 2024-08-21

Family

ID=80964165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020170765A Active JP7537219B2 (ja) 2020-10-08 2020-10-08 アレイ素子の製造方法、製造装置、および製造プログラム

Country Status (3)

Country Link
US (1) US12107382B2 (ja)
JP (1) JP7537219B2 (ja)
CN (1) CN114300948A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319731A (ja) 2001-04-23 2002-10-31 Furukawa Electric Co Ltd:The 光回路及びその作製方法
CN102354699A (zh) 2011-09-30 2012-02-15 映瑞光电科技(上海)有限公司 高压氮化物led器件及其制造方法
CN111261539A (zh) 2018-11-30 2020-06-09 马鞍山杰生半导体有限公司 Led芯片分拣装置及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872386A (en) 1995-07-17 1999-02-16 Sii R&D Center Inc. Wafer layout of semiconductor device
JPH0992870A (ja) 1995-07-17 1997-04-04 S I I R D Center:Kk 半導体装置のウエハーレイアウトとその製造方法
EP2797185B1 (en) * 2005-06-22 2018-09-05 MACOM Technology Solutions Holdings, Inc. AIGalnN-based lasers produced using etched facet technology
JP5479765B2 (ja) 2009-03-27 2014-04-23 古河電気工業株式会社 一次元アレイ素子の製造方法および一次元アレイ素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319731A (ja) 2001-04-23 2002-10-31 Furukawa Electric Co Ltd:The 光回路及びその作製方法
CN102354699A (zh) 2011-09-30 2012-02-15 映瑞光电科技(上海)有限公司 高压氮化物led器件及其制造方法
CN111261539A (zh) 2018-11-30 2020-06-09 马鞍山杰生半导体有限公司 Led芯片分拣装置及方法

Also Published As

Publication number Publication date
US12107382B2 (en) 2024-10-01
JP2022062622A (ja) 2022-04-20
US20220115833A1 (en) 2022-04-14
CN114300948A (zh) 2022-04-08

Similar Documents

Publication Publication Date Title
EP3220495B1 (en) Surface emitting quantum cascade laser
US10044168B2 (en) Edge-emitting etched-facet lasers
TWI569026B (zh) Vertical resonant surface emitting laser array
US9865994B2 (en) Vertical cavity surface emitting laser array and method for manufacturing the same
EP1396914B1 (en) Multi-beam semiconductor laser element
US20070091962A1 (en) Substrate for vertical cavity surface emitting laser ( VCSEL) and method for manufacturing VCSEL device
US5869848A (en) End face light-emitting-type LED, end face light-emitting-type LED array and methods of manufacturing them
JPH01184892A (ja) 半導体レーザ装置
JP7537219B2 (ja) アレイ素子の製造方法、製造装置、および製造プログラム
US10014445B2 (en) Light-emitting device and manufacturing method thereof
JP2017188700A (ja) 面発光量子カスケードレーザ
US6351481B1 (en) Diode laser with screening window and method of fabrication
JP2007184556A (ja) 半導体レーザ、半導体レーザの製造方法および評価装置
JP7537220B2 (ja) 面発光レーザの測定方法、製造方法、測定装置、測定プログラム
JP6037484B2 (ja) 半導体レーザ装置の製造方法
US20220069548A1 (en) Surface-emitting laser measuring method, manufacturing method, measuring apparatus, and non-transitory computer-readable medium
JPH02251181A (ja) 発光ダイオード装置
JPS6058690A (ja) 半導体装置およびその製造方法
JPH08204233A (ja) 端面発光型ledの製造方法および端面発光型ledの検査方法
KR100428253B1 (ko) 표면 방출형 반도체 레이저 어레이 및 그의 제조방법
KR20240112879A (ko) 광전자 구성 요소들의 테스트를 위한 장치 및 방법
JPH1022582A (ja) 半導体レーザのフォトルミネッセンス測定方法
JP2022049592A (ja) 発光装置および発光装置の製造方法
JP2022518407A (ja) オプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
JP2007317687A (ja) 光素子ウェハ、並びに、光素子チップおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240404

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240722

R150 Certificate of patent or registration of utility model

Ref document number: 7537219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150