[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7534579B2 - SiCエピタキシャル基板の製造方法及びその製造装置 - Google Patents

SiCエピタキシャル基板の製造方法及びその製造装置 Download PDF

Info

Publication number
JP7534579B2
JP7534579B2 JP2021504118A JP2021504118A JP7534579B2 JP 7534579 B2 JP7534579 B2 JP 7534579B2 JP 2021504118 A JP2021504118 A JP 2021504118A JP 2021504118 A JP2021504118 A JP 2021504118A JP 7534579 B2 JP7534579 B2 JP 7534579B2
Authority
JP
Japan
Prior art keywords
sic
substrate
sic epitaxial
epitaxial layer
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021504118A
Other languages
English (en)
Other versions
JPWO2020179796A1 (ja
Inventor
忠昭 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical Toyota Tsusho Corp
Publication of JPWO2020179796A1 publication Critical patent/JPWO2020179796A1/ja
Application granted granted Critical
Publication of JP7534579B2 publication Critical patent/JP7534579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635Carbides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5873Removal of material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/06Heating of the deposition chamber, the substrate or the materials to be evaporated
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/08Reaction chambers; Selection of materials therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/10Heating of the reaction chamber or the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/14Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、SiCエピタキシャル基板の製造方法及びその製造装置に関する。
近年、炭化ケイ素(SiC)半導体デバイスは、シリコン(Si)やガリウムヒ素(GaAs)半導体デバイスに比べて高耐圧及び高効率であり、さらに高温動作が可能であるため、高性能半導体デバイスとして注目されている。
通常、SiC半導体デバイスは、SiC単結晶基板上にデバイスの活性領域となるSiCエピタキシャル層を成長させたSiCエピタキシャル基板を用いて作製される。このSiCエピタキシャル層は、化学的気相成長法(Chemical Vapor Deposition:CVD)によって形成されるのが一般的である(例えば、特許文献1参照。)。
化学気相成長法は、原料ガスがキャリアガス中で熱分解し、SiC単結晶基板上にシリコン(Si)原子及びカーボン(C)原子を連続的に堆積させることでSiCエピタキシャル層を形成する手法である。一般的に、原料ガスとしてモノシラン(SiH)ガス及びジメチルメタン(C)ガスが用いられ、キャリアガスとして水素(H)ガスが用いられる。
また、化学気相成長法においては、上記原料ガス及びキャリアガスに加えて、ドーパントガスが適宜添加される。このドーパントガスの流量を制御することで、半導体デバイスの耐圧層に適したドーピング濃度のSiCエピタキシャル層を形成している。ドープされるドーパントとしては、窒素(N)やリン(P)、アルミニウム(Al)やボロン(B)等を例示することができる。
特開2014-47090号公報
しかしながら、化学気相成長法においては、SiC単結晶基板の成長環境に、原料ガス、キャリアガス及びドーパントガスが混在するため、成長環境の制御が難しいという問題があった。特に、各ガスの流量やSiC単結晶基板の加熱温度等、複数のパラメータを最適化する必要があった。
本発明は、新規なSiCエピタキシャル基板の製造方法及びその製造装置を提供することを課題とする。
上記課題を解決する本発明は、SiC基板と前記SiC基板よりもドーピング濃度が低いSiC材料とを相対させて加熱し、前記SiC材料から前記SiC基板に原料を輸送してSiCエピタキシャル層を形成する、SiCエピタキシャル基板の製造方法である。
このように、SiC基板と、このSiC基板よりもドーピング濃度が低いSiC材料とを相対させて成長させることにより、従来法(化学気相成長法)と比較して制御するパラメータを削減することができる。また、所望のドーピング濃度のSiC材料を選択することにより、SiCエピタキシャル層のドーピング濃度を制御することができる。
本発明の好ましい形態では、前記SiC材料のドーピング濃度は、1×1017cm-3以下である。
このようなドーピング濃度のSiC材料を用いることにより、耐圧層に適したドーピング濃度のSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiC基板と前記SiC材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記SiC材料を高温側に、前記SiC基板を低温側に配置することで原料を輸送する。
このように、SiC基板とSiC材料との間に温度勾配を設けることにより、容易に原料を輸送することができる。
本発明の好ましい形態では、前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層中の基底面転位密度を低減する。
このようにSiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置して、加熱することにより、基底面転位密度が低減されたSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層の表面を平坦化する。
このようにSiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置して、加熱することにより、マクロステップバンチングが分解された表面を有するSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱した後、原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層中の基底面転位密度を低減する。
このように原子数比Si/Cが1以下である準閉鎖空間に配置して加熱した後、原子数比Si/Cが1を超える準閉鎖空間に配置して、加熱することにより、基底面転位密度が低減されたSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiC基板を1600℃以上の温度領域で加熱する。
このような温度領域で加熱することにより、高速にSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、表面の基底面転位密度が1.0個cm-2以下であるSiCエピタキシャル層を形成する。
また、本発明はSiCエピタキシャル基板の製造装置にも関する。すなわち、上記課題を解決する本発明は、SiC基板を収容可能な本体容器を備え、前記本体容器は、前記SiC基板を設置する基板設置部と、この基板設置部に相対するSiC材料と、を有し、前記SiC材料は、前記SiC基板よりもドーピング濃度が低い、SiCエピタキシャル基板の製造装置である。
本発明の好ましい形態では、前記本体容器は、前記SiC材料で構成されている。
このように、本体容器自体をSiC材料で構成することにより、本体容器を用いることで、準閉鎖空間を形成しつつ、原料の供給源となることができる。
また、上記課題を解決する本発明は、SiC基板を収容可能な本体容器を備え、前記本体容器は、前記SiC基板を設置する基板設置部と、この基板設置部に相対する位置にSiC材料を設置するSiC材料設置部と、を有し、前記SiC材料は、前記SiC基板よりもドーピング濃度が低い、SiCエピタキシャル基板の製造装置である。
このように、SiC材料を設置するSiC材料設置部を設けることにより、本体容器を任意の材料で構成することができる。
本発明の好ましい形態では、前記SiC材料のドーピング濃度は、1×1017cm-3以下である。
本発明の好ましい形態では、前記本体容器は、前記SiC基板と前記SiC材料の間に設けられる支持具を有する。
本発明の好ましい形態では、前記SiC基板と前記SiC材料の間に温度勾配が形成されるように加熱する加熱炉を、さらに備える。
本発明の好ましい形態では、前記加熱炉は、前記本体容器を収容可能な高融点容器と、この高融点容器内にSi蒸気を供給可能なSi蒸気供給源と、を有する。
本発明の好ましい形態では、前記本体容器は、容器内にSi蒸気を供給可能なSi蒸気供給源を有し、前記Si蒸気供給源は、前記本体容器内の原子数比Si/Cが1を超えるよう配置される。
また、本発明はSiC半導体基板の製造方法にも関する。すなわち、本発明の一態様のSiC半導体基板の製造方法は、SiC基板とSiC材料とを相対させて加熱することで、前記SiC材料から前記SiC基板に原料を輸送し、1.0μm/min以上の成長速度でSiCエピタキシャル層を形成する。
このように、SiC基板と、このSiC基板よりもドーピング濃度が低いSiC材料とを相対させて成長させることにより、従来法(化学気相成長法)と比較して制御するパラメータを削減することができる。また、SiCエピタキシャル層の成長速度を1.0μ/min以上に設定することができる。
本発明の好ましい形態では、前記成長速度は、2.0μm/min以上である。
本発明の好ましい形態では、前記SiC材料は、SiC基板よりもドーピング濃度が低い。
また、本発明の好ましい形態では、前記SiC材料のドーピング濃度は、1×1017cm-3以下である。
このようなドーピング濃度のSiC材料を用いることにより、耐圧層に適したドーピング濃度のSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiC基板を1900℃以上の温度領域で加熱する。
このような温度領域で加熱することにより、高速にSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiCエピタキシャル層を30μm以上成長させる。
このように、30μm以上SiCエピタキシャル層を成長させることにより、高耐圧半導体デバイスに適した耐圧層を形成することができる。
本発明の好ましい形態では、前記SiCエピタキシャル層を100μm以上成長させる。
本発明の好ましい形態では、前記SiC基板と前記SiC材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記SiC材料を高温側に、前記SiC基板を低温側に配置することで原料を輸送する。
このように、SiC基板とSiC材料との間に温度勾配を設けることにより、容易に原料を輸送することができる。
本発明の好ましい形態では、前記SiC基板と前記SiC材料を準閉鎖空間に配置し加熱する。
本発明の好ましい形態では、前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層中の基底面転位密度を低減する。
このようにSiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することにより、基底面転位密度が低減されたSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層の表面を平坦化する。
このようにSiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することにより、マクロステップバンチングが分解された表面を有するSiCエピタキシャル層を形成することができる。
本発明の好ましい形態では、前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱した後、前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層中の基底面転位密度を低減する。
このように原子数比Si/Cが1以下である準閉鎖空間に配置し加熱した後、原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することにより、基底面転位(BPD)密度が低減されたSiCエピタキシャル層を形成することができる。
開示した技術によれば、新規なSiCエピタキシャル基板の製造方法及びその製造装置を提供することができる。
他の課題、特徴及び利点は、図面及び特許請求の範囲とともに取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
一実施の形態のSiCエピタキシャル基板の製造方法の説明図である。 一実施の形態のSiCエピタキシャル基板の製造方法の説明図である。 実施形態1に係るSiCエピタキシャル基板の製造装置の説明図である。 実施形態1に係るSiCエピタキシャル基板の製造装置の説明図である。 実施形態1に係るSiCエピタキシャル基板の製造装置の説明図である。 実施形態2に係るSiCエピタキシャル基板の製造装置の説明図である。 実施形態3に係るSiCエピタキシャル基板の製造装置の説明図である。 一実施の形態のSiCエピタキシャル基板の製造方法でSiCエピタキシャル層を形成したSiC基板の断面SEM像である。 一実施の形態のSiCエピタキシャル基板の製造方法のBPD変換率を求める手法の説明図である。 一実施の形態のSiCエピタキシャル基板の製造方法のSiCエピタキシャル層成長前に観察されるSiC基板表面のSEM像である。 一実施の形態のSiCエピタキシャル基板の製造方法のSiCエピタキシャル層成長後に観察されるSiC基板表面のSEM像である。 一実施の形態のSiCエピタキシャル基板の製造方法の成長速度を示すアレニウスプロットである。
以下、本発明を図面に示した好ましい実施形態について、図1~図12を用いて詳細に説明する。本発明の技術的範囲は、添付図面に示した実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。
《SiCエピタキシャル基板の製造方法》
本発明は、SiC基板10とSiC基板10よりもドーピング濃度が低いSiC材料20とを相対させて加熱し、SiC材料20からSiC基板10に原料を輸送してSiCエピタキシャル層11を形成する、SiCエピタキシャル基板の製造方法として把握できる。
具体的には、本発明に係るSiCエピタキシャル基板の製造方法は、図1に示すように、SiC基板10とSiC基板10よりもドーピング濃度が低いSiC材料20とを相対させて配置する配置工程と、加熱することによりSiC材料20からSiC基板10に原料を輸送してSiCエピタキシャル層11を形成する加熱工程と、を含む。
また、本発明は、SiC基板10とSiC材料20とを相対させて加熱することで、SiC材料20からSiC基板10に原料を輸送し、1.0μm/min以上の成長速度でSiCエピタキシャル層11を形成する、SiCエピタキシャル基板の製造方法として把握できる。
具体的には、本発明に係るSiCエピタキシャル基板の製造方法は、図1に示すように、SiC基板10とSiC基板10よりもドーピング濃度が低いSiC材料20とを相対させて配置する配置工程と、加熱することによりSiC材料20からSiC基板10に原料を輸送して、1.0μm/min以上の成長速度でSiCエピタキシャル層11を形成する加熱工程と、を含む。
〈配置工程〉
本発明に係る配置工程は、SiC基板10と、このSiC基板10のSiCエピタキシャル層11の原料となるSiC材料20と、を相対(対峙)させて配置する工程である。このSiC基板10とSiC材料20との間には、SiC材料20からSiC基板10の表面へ原料を輸送する原料輸送空間S1が形成されている。
なお、SiCエピタキシャル層11が均一に成長するよう、SiC基板10とSiC材料20とは、SiC基板10表面とSiC材料20表面とが略平行となるよう配置することが好ましい。
また、SiC基板10とSiC材料20は、準閉鎖空間に配置されることが好ましい。この準閉鎖空間は、例えば、本体容器30内に収容することで形成することができる。
なお、本明細書における「準閉鎖空間」とは、容器内の真空引きは可能であるが、容器内に発生した蒸気の少なくとも一部を閉じ込め可能な空間のことをいう。
(SiC基板)
SiC基板10は、昇華法等で作製したインゴットから円盤状にスライスしたSiCウェハや、単結晶SiCを薄板状に加工したSiC基板を含む。なお、単結晶SiCの結晶多形としては、何れのポリタイプのものも採用することができる。
ドーパントは、一般的にSiC基板10にドープされる元素であればよい。具体的には、窒素(N)やリン(P)、アルミニウム(Al)やボロン(B)などが好ましい。
SiC基板10のドーピング濃度は、好ましくは1×1017cm-3より高濃度であり、より好ましくは1×1018cm-3以上であり、更に好ましくは1×1019cm-3以上である。
ドーパント及びドーピング濃度は、ラマン分光法や二次イオン質量分析法(SIMS)により確認することができる。
本明細書中の説明においては、SiC基板10の半導体素子を作る面(具体的にはSiCエピタキシャル層11を堆積する面)を主面101といい、この主面101に相対する面を裏面102という。また、主面101及び裏面102を合わせて表面といい、主面101と裏面102を貫通する方向を表裏方向という。
なお、主面101としては、(0001)面や(000-1)面から数度(例えば、0.4~8°)のオフ角を設けた表面を例示することができる(なお、本明細書では、ミラー指数の表記において、“-”はその直後の指数につくバーを意味する。)。
原子レベルで平坦化されたSiC基板10の表面には、ステップ/テラス構造が確認される。このステップ/テラス構造は、1分子層以上の段差部位であるステップと、{0001}面が露出した平坦部位であるテラスと、が交互に並んだ階段構造となっている。
ステップは、1分子層(0.25nm)が最小高さ(最小単位)であり、この1分子層が複数層重なることで、様々なステップ高さを形成している。本明細書中の説明においては、ステップが束化(バンチング)して巨大化し、各ポリタイプの1ユニットセルを超えた高さを有するものをマクロステップバンチング(Macro Step Bunching:MSB)という。
すなわち、MSBとは、4H-SiCの場合には4分子層を超えて(5分子層以上)バンチングしたステップであり、6H-SiCの場合には6分子層を超えて(7分子層以上)バンチングしたステップである。
なお、SiC基板10上に成長させるSiCエピタキシャル層11は、表面に基底面転位(Basal Plane Dislocation:BPD)が存在していないことが好ましい。そのため、表面にBPDが存在していないSiC基板10上にSiCエピタキシャル層11を形成することが好ましい。また、SiCエピタキシャル層11の形成中に、BPDから他の欠陥・転位に変換することが好ましい。
なお、SiC基板10の大きさとしては、数センチ角のチップサイズから、6インチウェハや8インチウェハ、若しくはそれ以上の大きさを例示することができる。
(SiC材料)
SiC材料20は、SiC基板10と相対させて加熱することで、SiC基板10にSi元素と、C元素と、ドーパントと、を供給可能なSiCで構成される。例えば、SiC製の容器(本体容器30)やSiC製の基板(SiC部材36)を含む。なお、SiC材料の結晶多形としては、何れのポリタイプのものも採用することができ、多結晶SiCを採用しても良い。
ドーパントは、SiC基板10と同様の元素を採用することができる。具体的には、窒素(N)やリン(P)、アルミニウム(Al)やボロン(B)などが好ましい。
SiC材料20のドーピング濃度は、好ましくは1×1017cm-3以下であり、より好ましくは1×1016cm-3以下であり、更に好ましくは1×1015cm-3以下である。
ドーパント及びドーピング濃度は、ラマン分光法や二次イオン質量分析法(SIMS)により確認することができる。
(準閉鎖空間)
準閉鎖空間は、原子数比Si/Cが1以下となるよう構成しても良い。例えば、化学量論比1:1を満たすSiC製の本体容器30内に、化学量論比1:1を満たすSiC基板10と、化学量論比1:1を満たすSiC材料20と、を配置した場合には、本体容器30内の原子数比Si/Cは1となる(図4参照)。また、C蒸気供給源(Cペレット等)を配置して原子数比Si/Cを1以下としても良い。
また、準閉鎖空間は、原子数比Si/Cが1を超えるよう構成しても良い。例えば、化学量論比1:1を満たすSiC製の本体容器30内に、化学量論比1:1を満たすSiC基板10と、化学量論比1:1を満たすSiC材料20と、Si蒸気供給源35(Siペレット等)と、を配置した場合には、本体容器30内の原子数比Si/Cは1を超える(図5参照)。
〈加熱工程〉
本発明に係る加熱工程は、SiC基板10とSiC材料20を加熱することで、原料輸送空間S1を介して、SiC材料20の原料(Si元素、C元素及びドーパント)をSiC基板10表面へ輸送する工程である。
原料を輸送する駆動力としては、温度勾配やSiC基板10とSiC材料20間の化学ポテンシャル差を採用することができる。
具体的には、準閉鎖空間内で、SiC材料20から昇華したSi元素とC元素とドーパントからなる蒸気が、原料輸送空間S1中を拡散することにより輸送され、SiC材料20より温度の低く設定されたSiC基板10上に過飽和となって凝結する。
また、SiC基板10に単結晶SiCを、SiC材料20に多結晶SiCを、それぞれ採用する場合には、多結晶SiCと単結晶SiCの表面で発生する分圧差(化学ポテンシャル差)を輸送の駆動力とすることができる。
図2は、成長機構の概要を示す説明図である。SiC基板10とSiC材料20を相対させて配置し、1400℃以上2300℃以下の温度範囲で加熱することで、以下1)~5)の反応が原料輸送空間S1内で持続的に行われ、結果としてSiCエピタキシャル層11の成長が進行すると考えられる。
1) SiC(s)→Si(v)+C(s)
2) 2C(s)+Si(v)→SiC(v)
3) C(s)+2Si(v)→SiC(v)
4) Si(v)+SiC(v)→2SiC(s)
5) SiC(v)→Si(v)+SiC(s)
1)の説明:SiC材料20(SiC(s))が加熱されることで、熱分解によりSiCからSi原子(Si(v))が脱離する。
2)及び3)の説明:Si原子(Si(v))が脱離することでSiC基板10表面に残存したC(C(s))は、原料輸送空間S1のSi蒸気(Si(v))と反応することで、SiC又はSiC等となって原料輸送空間S1に昇華する。
4)及び5)の説明:昇華したSiC又はSiC等が、温度勾配や化学ポテンシャル差によってSiC基板10のテラスに到達・拡散し、ステップに到達することでSiC基板10の結晶多形を引き継いでSiCエピタキシャル層11が成長する(ステップフロー成長)。
この時、SiC材料20のドーパントも原料と共に輸送されるため、SiC材料20のドーピング濃度を引きついでSiCエピタキシャル層11が成長する。
加熱工程における加熱温度は、好ましくは1400~2300℃の範囲に設定され、より好ましくは1600℃以上に設定される。
また、加熱工程における加熱温度は、好ましくは1400~2300℃の範囲であり、より好ましくは1900℃以上であり、より好ましくは1950℃以上であり、より好ましくは2000℃以上であり、更に好ましくは2050℃以上である。
加熱工程におけるSiCエピタキシャル層11の成長速度は、上記温度領域によって制御することができ、0.001~2μm/minの範囲で選択することが可能である。
また、加熱工程におけるSiCエピタキシャル層11の成長速度は、上記温度領域によって制御することができ、好ましくは、1.0μm/min以上であり、より好ましくは1.5μm/min以上であり、より好ましくは1.8μm/min以上であり、更に好ましくは2.0μm/min以上である。
加熱工程における加熱時間は、所望の成長量となるよう任意の時間に設定することができる。例えば、成長速度が1μm/minの時に、成長量を1μmとしたい場合には、加熱時間は1分間となる。
加熱工程におけるSiCエピタキシャル層11の成長量は、成長温度と成長時間により、所望の成長量となるよう設定することができる。例えば、SiCエピタキシャル層11を30μm以上成長させることが好ましい。また、SiCエピタキシャル層11を100μm以上成長させることが好ましい。
加熱工程における原料輸送空間S1の温度勾配は、0.1~5℃/mmの範囲に設定される。
また、所望のドーピング濃度に応じて、ドーパントガスを供給してもよい。
加熱工程は、SiC基板10を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することで、SiCエピタキシャル層11中のBPD密度を低減する工程(基底面転位低減工程)を含むことが好ましい。この基底面転位低減工程では、例えば、表面のBPD密度が1000個cm-2であるSiC基板10を、原子数比Si/Cが1以下である準閉鎖空間に配置し加熱する。これにより、表面のBPD密度が1.0個cm-2以下であるSiCエピタキシャル層11を形成し得る。
また、加熱工程は、SiC基板10を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、SiCエピタキシャル層11の表面を平坦化する工程(平坦化工程)を含むことが好ましい。この平坦化工程では、例えば、表面にMSBが存在するSiC基板10を、原子数比Si/Cが1を超える準閉鎖空間に配置し加熱する。これにより、MSBが分解された表面のSiCエピタキシャル層11を形成し得る。
また、加熱工程は、SiC基板10を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することで、SiCエピタキシャル層11の表面を平坦化した(平坦化工程)後、SiC基板10を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、SiCエピタキシャル層11中のBPD密度を低減する工程(基底面転位低減工程)と、を含むことが好ましい。
このように、平坦化工程にてMSBが分解された表面を有するSiC基板10を、原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することにより、BPDが低減・除去された表面のSiCエピタキシャル層11を形成し得る。
本発明に係るSiCエピタキシャル基板の製造方法は、SiC基板10とSiC基板10よりもドーピング濃度が低いSiC材料20とを相対させて加熱し、SiC材料20からSiC基板10に原料を輸送してSiCエピタキシャル層11を形成する。これにより、加熱温度をパラメータとして、SiC半導体デバイスの耐圧層となるSiCエピタキシャル層11を成長させることができる。
すなわち、本発明に係るSiCエピタキシャル基板の製造方法は、従来法(化学気相成長法)と異なり、複数のガス(原料ガスやドーピングガス)の流量を制御することなく、ドーピング濃度が制御されたSiCエピタキシャル層11を形成することができる。
本発明に係るSiCエピタキシャル基板の製造方法の一つの形態として、ドーピング濃度が3×1018cm-3であるSiC基板10の片面に対して、ドーピング濃度が1×1017cm-3以下のSiCエピタキシャル層11を成長させつつ、SiC基板10の他の片面をエッチングする形態が挙げられる。
また、本発明に係るSiCエピタキシャル基板の製造方法の一つの形態として、ドーピング濃度が3×1018cm-3であるSiC基板10の片面に対して、ドーピング濃度が1×1017cm-3以下のSiCエピタキシャル層11を成長させつつ、SiC基板10の他の片面をエッチングする形態を含まない形態が挙げられる。
《SiCエピタキシャル基板の製造装置》
〈実施形態1〉
以下、本発明の実施形態1に係るSiCエピタキシャル基板の製造装置について詳細に説明する。なお、この実施形態において、先の製造方法に示した構成と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
実施形態1に係るSiCエピタキシャル基板の製造装置は、図3に示すように、SiC基板10を収容可能でありSiC材料20で構成された本体容器30と、SiC基板10とSiC材料20との間に温度勾配が形成されるよう加熱可能な加熱炉40と、を備える。
(本体容器)
本体容器30は、SiC基板10を設置する基板設置部31と、互いに嵌合可能な上容器32及び下容器33と、を備える嵌合容器である。上容器32と下容器33の嵌合部には、微小な間隙34が形成されており、この間隙34から本体容器30内の排気(真空引き)が可能なよう構成されている。
基板設置部31は、下容器33の底面側に設けられており、SiC基板10が設置される。なお図示はしていないが、SiC基板10を支持する台座等を設けても良い。
上容器32は、多結晶SiCで構成されている。そのため、SiC基板10に原料を供給するSiC材料20となる。なお、この上容器32は、SiC基板10よりも低いドーピング濃度に設定されている。
下容器33は、上容器32と同様に多結晶SiCで構成されている。また、高熱に耐えられる高融点材料で構成されていればよく、後述する高融点容器50と同様の材料を採用することができる。
すなわち、本体容器30は、SiC基板10を設置する基板設置部31と、この基板設置部31に相対するSiC材料20と、SiC材料20からSiC基板10へ原料を輸送するための原料輸送空間S1と、を有する。そして、SiC材料20のドーピング濃度は、SiC基板10のドーピング濃度よりも低く設定されている。
本体容器30は、SiC基板10を収容した状態で熱処理した際に、内部空間にSi元素及びC元素を含む雰囲気を発生させる構成となっている。実施形態1に係る本体容器30は、本体容器30の全体が多結晶SiCで構成されている。この本体容器30を加熱することで、内部空間内にSi元素及びC元素を含む雰囲気を形成することができる。
また、加熱処理された本体容器30内の空間は、Si元素を含む気相種及びC元素を含む気相種の混合系の蒸気圧環境となることが望ましい。このSi元素を含む気相種としては、Si,Si,Si,SiC,SiC,SiCが例示できる。また、C元素を含む気相種としては、SiC,SiC,SiC,Cが例示できる。すなわち、SiC系ガスが準閉鎖空間に存在している状態となるのが好ましい。
原料輸送空間S1は、SiC基板10とSiC材料20との間に設けられる温度勾配や化学ポテンシャル差を駆動力として、原料をSiC基板10表面に輸送する空間である。
例えば、SiC基板10の表面(主面101又は裏面102)の温度と、この主面101に相対するSiC材料20(上容器32)の温度を比較した際に、SiC基板10側の温度が低く、上容器32の温度が高くなるよう、SiC基板10を配置する(図4参照)。このように、主面101と上容器32の間に温度差を設けた空間(原料輸送空間S1)を形成することで、温度差を駆動力として、SiC材料20の原料(Si元素、C元素及びドーパント)をSiC基板10の表面に輸送することができる。
また、本体容器30は、容器内にSi蒸気を供給可能なSi蒸気供給源35を設けても良い。このSi蒸気供給源35としては、固体のSi(単結晶Si片やSi粉末等のSiペレット)やSi化合物を例示することができる。
例えば、本実施形態のように本体容器30の全体が多結晶SiCで構成されている場合には、Si蒸気供給源を配置することで、本体容器30内の原子数比Si/Cが1を超える。
具体的には、化学量論比1:1を満たす多結晶SiCの本体容器30内に、化学量論比1:1を満たすSiC基板10と、Si蒸気供給源35(Siペレット等)と、を配置した場合には、本体容器30内の原子数比Si/Cは1を超えることとなる(図5参照)。
このように、原子数比Si/Cが1を超える空間を加熱することで、SiC(固体)とSi(液相)とが気相を介して相平衡状態となっているときの蒸気圧の環境(SiC-Si平衡蒸気圧環境)に近づけることができる。
一方、本体容器30内にSi蒸気供給源を設けない場合には、本体容器30内の原子数比Si/Cは1若しくは1以下となる。
具体的には、化学量論比1:1を満たす多結晶SiCの本体容器30内に、化学量論比1:1を満たすSiC基板10と、を配置した場合には、本体容器30内の原子数比Si/Cは1となる(図4参照)。
このように、原子数比Si/Cが1若しくは1以下の空間を加熱することで、SiC(固相)とC(固相)とが気相を介して相平衡状態となっているときの蒸気圧の環境(SiC-C平衡蒸気圧環境)に近づけることができる。
なお、本明細書におけるSiC-Si平衡蒸気圧環境及びSiC-C平衡蒸気圧環境とは、理論的な熱平衡環境から導かれた成長速度と成長温度の関係を満たす近熱平衡蒸気圧環境を含む。
SiC-Si蒸気圧環境とは、SiC(固体)とSi(液相)とが気相を介して相平衡状態となっているときの蒸気圧の環境のことを言う。
SiC-Si平衡蒸気圧環境は、例えば、原子数比Si/Cが1を超える準閉鎖空間が熱処理されることで形成される。
SiC-C平衡蒸気圧環境とは、SiC(固相)とC(固相)とが気相を介して相平衡状態となっているときの蒸気圧の環境のことを言う。
SiC-C平衡蒸気圧環境は、例えば、原子数比Si/Cが1以下である準閉鎖空間が熱処理されることで形成される。
(加熱炉)
加熱炉40は、図3に示すように、被処理物(SiC基板10等)を1000℃以上2300℃以下の温度に加熱することが可能な本加熱室41と、被処理物を500℃以上の温度に予備加熱可能な予備加熱室42と、本体容器30を収容可能な高融点容器50と、この高融点容器50を予備加熱室42から本加熱室41へ移動可能な移動手段43(移動台)と、を備えている。
本加熱室41は、平面断面視で正六角形に形成されており、その内側に高融点容器50が配置される。
本加熱室41の内部には、加熱ヒータ44(メッシュヒーター)が備えられている。また、本加熱室41の側壁や天井には多層熱反射金属板が固定されている(図示せず。)。この多層熱反射金属板は、加熱ヒータ44の熱を本加熱室41の略中央部に向けて反射させるように構成されている。
これにより、本加熱室41内において、被処理物が収容される高融点容器50を取り囲むように加熱ヒータ44が配置され、更にその外側に多層熱反射金属板が配置されることで、1000℃以上2300℃以下の温度まで昇温させることができる。
なお、加熱ヒータ44としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
また、加熱ヒータ44は、高融点容器50内に温度勾配を形成可能な構成を採用しても良い。例えば、加熱ヒータ44は、上側に多くのヒータが配置されるよう構成しても良い。また、加熱ヒータ44は、上側に向かうにつれて幅が大きくなるように構成しても良い。あるいは、加熱ヒータ44は、上側に向かうにつれて供給される電力を大きくすることが可能なよう構成しても良い。
また、本加熱室41には、本加熱室41内の排気を行う真空形成用バルブ45と、本加熱室41内に不活性ガスを導入する不活性ガス注入用バルブ46と、本加熱室41内の真空度を測定する真空計47と、が接続されている。
真空形成用バルブ45は、本加熱室41内を排気して真空引きする真空引ポンプと接続されている(図示せず。)。この真空形成用バルブ45及び真空引きポンプにより、本加熱室41内の真空度は、例えば、10Pa以下、より好ましくは1Pa以下、さらに好ましくは10-3Pa以下に調整することができる。この真空引きポンプとしては、ターボ分子ポンプを例示することができる。
不活性ガス注入用バルブ46は、不活性ガス供給源と接続されている(図示せず。)。この不活性ガス注入用バルブ46及び不活性ガス供給源により、本加熱室41内に不活性ガスを10-5~10000Paの範囲で導入することができる。この不活性ガスとしては、ArやHe、N等を選択することができる。
また、不活性ガス注入用バルブ46は、本体容器30内にドーパントガスを供給可能なドーパントガス供給手段である。すなわち、不活性ガスにドーパントガス(例えば、N等)を選択することにより、SiCエピタキシャル層11のドーピング濃度を調整することができる。
予備加熱室42は、本加熱室41と接続されており、移動手段43により高融点容器50を移動可能に構成されている。なお、本実施形態の予備加熱室42には、本加熱室41の加熱ヒータ44の余熱により昇温可能なよう構成されている。例えば、本加熱室41を2000℃まで昇温した場合には、予備加熱室42は1000℃程度まで昇温され、被処理物(SiC基板10や本体容器30、高融点容器50等)の脱ガス処理を行うことができる。
移動手段43は、高融点容器50を載置して、本加熱室41と予備加熱室42を移動可能に構成されている。この移動手段43による本加熱室41と予備加熱室42間の搬送は、最短1分程で完了するため、1~1000℃/minでの昇温・降温を実現することができる。
このように急速昇温及び急速降温が行えるため、従来の装置では困難であった、昇温中及び降温中の低温成長履歴を持たない表面形状を観察することが可能である。
また、図3においては、本加熱室41の下方に予備加熱室42を配置しているが、これに限られず、何れの方向に配置しても良い。
また、本実施形態に係る移動手段43は、高融点容器50を載置する移動台である。この移動台と高融点容器50の接触部から、微小な熱を逃がしている。これにより、高融点容器50内(及び本体容器30内)に温度勾配を形成することができる。
すなわち、本実施形態の加熱炉40は、高融点容器50の底部が移動台と接触しているため、高融点容器50の上容器51から下容器52に向かって温度が下がるように温度勾配が設けられる。この温度勾配は、SiC基板10の表裏方向に沿って形成されていることが望ましい。
また、上述したように、加熱ヒータ44の構成により、温度勾配を形成してもよい。
(高融点容器)
加熱炉40は、Si元素を含む雰囲気を形成し、この雰囲気内で本体容器30を加熱可能であることが好ましい。本実施形態に係る加熱炉40内のSi元素を含む雰囲気は、高融点容器50及びSi蒸気供給源54を用いて形成している。
なお、本体容器30の周囲にSi元素を含む雰囲気を形成可能な方法であれば、当然に採用することができる。
高融点容器50は、高融点材料を含んで構成されている。例えば、汎用耐熱部材であるC、高融点金属であるW,Re,Os,Ta,Mo、炭化物であるTa,HfC,TaC,NbC,ZrC,TaC,TiC,WC,MoC、窒化物であるHfN,TaN,BN,TaN,ZrN,TiN、ホウ化物であるHfB,TaB,ZrB,NB,TiB,多結晶SiC等を例示することができる。
この高融点容器50は、本体容器30と同様に、互いに嵌合可能な上容器51と下容器52とを備える嵌合容器であり、本体容器30を収容可能に構成されている。上容器51と下容器52の嵌合部には、微小な間隙53が形成されており、この間隙53から高融点容器50内の排気(真空引き)が可能なよう構成されている。
高融点容器50は、高融点容器50内にSi元素を含む気相種の蒸気圧を供給可能なSi蒸気供給源54を有していることが好ましい。Si蒸気供給源54は、加熱処理時にSi蒸気を高融点容器50内に発生させる構成であれば良く、例えば、固体のSi(単結晶Si片やSi粉末等のSiペレット)やSi化合物を例示することができる。
本実施形態に係るSiC基板の製造装置は、高融点容器50の材料としてTaCを採用し、Si蒸気供給源54としてタンタルシリサイドを採用している。すなわち、図4に示すように、高融点容器50の内側にタンタルシリサイド層が形成されており、加熱処理時にタンタルシリサイド層からSi蒸気が容器内に供給されることにより、Si蒸気圧環境が形成されるように構成されている。
この他にも、加熱処理時に高融点容器50内にSi元素を含む気相種の蒸気圧が形成される構成であれば採用することができる。
本発明に係るSiCエピタキシャル基板の製造装置は、SiC基板10とSiC基板10よりもドーピング濃度が低いSiC材料20とを相対させて加熱し、SiC材料20からSiC基板10に原料を輸送してSiCエピタキシャル層11を形成する。これにより、加熱温度をパラメータとして、SiC半導体デバイスの耐圧層として機能するSiCエピタキシャル層11を成長させることができる。
また、本発明に係るSiCエピタキシャル基板の製造装置は、SiC材料20のドーピング濃度を引き継いだドーピング濃度のSiCエピタキシャル層11を形成することができる。そのため、所望のドーピング濃度のSiC材料20を選択することにより、SiCエピタキシャル層11のドーピング濃度を制御することができる。
〈実施形態2〉
図6は、実施形態2に係るSiCエピタキシャル基板の製造装置の説明図である。この実施形態2に係る本体容器30は、SiC部材36からSiC基板10へ原料を供給可能に構成されている。なお、同実施形態において、先の実施形態と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
(本体容器)
実施形態2に係る本体容器30は、SiC基板10を設置する基板設置部31と、この基板設置部31に相対する位置にSiC部材36(SiC材料20)を設置するSiC材料設置部37と、SiC部材36からSiC基板10へ原料を輸送するための原料輸送空間S1と、SiC基板10とSiC部材36の間に設けられる支持具38と、を有する。
そして、SiC部材36のドーピング濃度は、SiC基板10のドーピング濃度よりも低く設定されている。
支持具38は、高融点容器50と同様の高融点材料で構成されていることが望ましい。
本実施形態に係るSiC基板の製造装置は、本体容器30内にSiC部材36を設置し、このSiC部材36からSiC基板10に原料を輸送する構成となっている。そのため、本体容器30を任意の材料で構成することができる。具体的には、高融点容器50と同様の高融点材料を採用することができる。
〈実施形態3〉
図7は、実施形態3に係るSiCエピタキシャル基板の製造装置の説明図である。この実施形態3に係る本体容器30は、先の実施形態とは異なる温度勾配で成長可能なよう構成されている。なお、同実施形態において、先の実施形態と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
(本体容器)
実施形態3に係る本体容器30は、SiC基板10を設置する基板設置部31と、SiC基板10とSiC材料20の間に設けられる支持具38と、SiC材料20からSiC基板10へ原料を輸送するための原料輸送空間S1と、を有する。
SiC材料20は、図6に示すように、多結晶SiCで構成された下容器33を採用してもよいし、SiC部材36を支持具38の下に配置しても良い。
(加熱炉)
本実施形態の加熱炉40は、高融点容器50の下容器52から上容器51に向かって温度が下がるように温度勾配が形成される。
この温度勾配は、例えば、移動台との接触部を高融点容器50の天井に設け、上方向に熱が逃げるように構成することで形成される。
また、例えば、加熱ヒータ44は、上側に多くのヒータが配置されるよう構成しても良い。また、加熱ヒータ44は、上側に向かうにつれて幅が大きくなるように構成しても良い。あるいは、加熱ヒータ44は、上側に向かうにつれて供給される電力を大きくすることが可能なよう構成しても良い。
本実施形態に係るSiC基板の製造装置は、SiC基板10の主面101を下に向けた状態でSiCエピタキシャル層11を成長させることができる。そのため、重力方向に移動するダウンフォールがSiC基板10表面に混入することを抑制することができる。
実施例1、実施例2を挙げて本発明をより具体的に説明する。
《実施例1》
〈配置工程〉
以下の条件で、SiC基板10を本体容器30に収容し、さらに本体容器30を高融点容器50に収容した。
(SiC基板)
多型:4H-SiC
基板サイズ:横幅10mm×縦幅10mm×厚み0.3mm
オフ方向及びオフ角:<11-20>方向4°オフ
成長面:(0001)面
ドーパント:N
ドーピング濃度:3×1018cm-3
マクロステップバンチングの有無:無し
なお、SiC基板10のドーパント及びドーピング濃度は、ラマン分光法により確認した。
(本体容器)
材料:多結晶SiC
容器サイズ:直径60mm×高さ4mm
SiC基板10とSiC材料20との距離:2mm
ドーパント:N
ドーピング濃度:1×1017cm-3以下(ラマン分光法検出限界以下)
容器内の原子数比Si/C:1以下
(高融点容器)
材料:TaC
容器サイズ:直径160mm×高さ60mm
Si蒸気供給源54(Si化合物):TaSi
〈加熱工程〉
上記条件で配置したSiC基板10を、以下の条件で加熱処理した。
加熱温度:1700℃
加熱時間:300min
温度勾配:1℃/mm
成長速度:5nm/min
本加熱室41真空度:10-5Pa
図8は、上記条件で成長及びエッチングした実施例1のSiC基板を断面から倍率×10000で観察したSEM像である。この実施例1のSiCエピタキシャル層11の厚みは1.5μmであった。
また、この実施例1のSiCエピタキシャル層11のドーピング濃度は1×1017cm-3以下であり、SiC基板10のドーピング濃度は3×1018cm-3であった。図8に示すように、SiCエピタキシャル層11がSiC基板10よりもSEM像コントラストが明るいことから、SiCエピタキシャル層11のドーピング濃度はSiC基板10よりも低いことが把握できる。
〈SiCエピタキシャル成長層中のBPD変換率〉
図9は、SiCエピタキシャル層11において、BPDから他の欠陥・転位(TED等)に変換した変換率を求める手法の説明図である。
図9(a)は、加熱工程によりSiCエピタキシャル層11を成長させた様子を示している。この加熱工程では、SiC基板10に存在していたBPDが、ある確率でTEDに変換される。そのため、SiCエピタキシャル層11の表面には、100%変換されない限り、TEDとBPDが混在していることとなる。
図9(b)は、KOH溶解エッチング法を用いてSiCエピタキシャル層11中の欠陥を確認した様子を示している。このKOH溶解エッチング法は、約500℃に加熱した溶解塩(KOH等)にSiC基板を浸し、転位や欠陥部分にエッチピットを形成し、そのエッチピットの大きさ・形状により転位の種類を判別する手法である。この手法により、SiCエピタキシャル層11表面に存在しているBPD数を得る。
図9(c)は、KOH溶解エッチング後にSiCエピタキシャル層11を除去する様子を示している。本手法では、エッチピット深さまで機械研磨やCMP等により平坦化した後、熱エッチングによりSiCエピタキシャル層11を除去して、SiC基板10の表面を表出させている。
図9(d)は、SiCエピタキシャル層11を除去したSiC基板10に対し、KOH溶解エッチング法を用いてSiC基板10中の欠陥を確認した様子を示している。この手法により、SiC基板10表面に存在しているBPD数を得る。
図9に示した一連の順序により、SiCエピタキシャル層11表面に存在するBPDの数(図9(b)参照)と、SiC基板10表面に存在するBPDの数(図9(d)参照)と、を比較することで、加熱工程中にBPDから他の欠陥・転位に変換したBPD変換率を得ることができる。
実施例1のSiCエピタキシャル層11表面に存在するBPDの数は約0個cm-2であり、SiC基板10表面に存在するBPDの数は1000個cm-2であった。
すなわち、表面にMSBが存在しないSiC基板10を、原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することにより、BPDが低減・除去されることが把握できる。
本発明によれば、SiC基板10とSiC基板10よりもドーピング濃度が低いSiC材料20とを相対させて加熱し、SiC材料20からSiC基板10に原料を輸送してSiCエピタキシャル層11を形成する。これにより、半導体デバイスの耐圧層として機能し得るドーピング濃度のSiCエピタキシャル層11を成長させることができる。
また、本発明によれば、SiC基板10を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することにより、耐圧層として機能し、かつ、BPDが低減・除去された表面のSiCエピタキシャル層11を形成し得る。
《実施例2》
〈配置工程〉
以下の条件で、SiC基板10を本体容器30に収容し、さらに本体容器30を高融点容器50に収容した。
(SiC基板)
多型:4H-SiC
基板サイズ:横幅10mm×縦幅10mm×厚み0.3mm
オフ方向及びオフ角:<11-20>方向4°オフ
成長面:(0001)面
ドーパント:N
ドーピング濃度:3×1018cm-3
マクロステップバンチングの有無:有り
なお、SiC基板10のドーパント及びドーピング濃度は、ラマン分光法により確認した。
(本体容器)
材料:多結晶SiC
容器サイズ:直径60mm×高さ4mm
SiC基板10とSiC材料20との距離:2mm
ドーパント:N
ドーピング濃度:1×1017cm-3以下(ラマン分光法検出限界以下)
Si蒸気供給源35:Si片
容器内の原子数比Si/C:1を超える
本体容器30内に、SiC基板10と共にSi片を収容することで、容器内の原子数比Si/Cが1を超える。
(高融点容器)
材料:TaC
容器サイズ:直径160mm×高さ60mm
Si蒸気供給源54(Si化合物):TaSi
〈加熱工程〉
上記条件で配置したSiC基板10を、以下の条件で加熱処理した。
加熱温度:1800℃
加熱時間:60min
温度勾配:1℃/mm
成長速度:68nm/min
本加熱室41真空度:10-5Pa
図10は、SiCエピタキシャル層11成長前のSiC基板10表面のSEM像である。図10(a)は倍率×1000で観察したSEM像であり、図10(b)は倍率×100000で観察したSEM像である。
このSiCエピタキシャル層11成長前のSiC基板10表面には、MSBが形成されており、高さ3nm以上のステップが、平均42nmのテラス幅で配列していることが把握できる。なお、ステップ高さは、AFMにより測定した。
図11は、SiCエピタキシャル層11成長後のSiC基板10表面のSEM像である。図11(a)は倍率×1000で観察したSEM像であり、図11(b)は倍率×100000で観察したSEM像である。
この実施例2のSiCエピタキシャル層11表面には、MSBは形成されておらず、1.0nm(フルユニットセル)のステップが、14nmのテラス幅で規則正しく配列していることが把握できる。なお、ステップ高さは、AFMにより測定した。
そのため、表面にMSBが存在するSiC基板10を、原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することにより、MSBが分解された表面のSiCエピタキシャル層11を形成されることが把握できる。
本発明によれば、SiC基板10を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することにより、耐圧層として機能し、かつ、MSBが分解された表面のSiCエピタキシャル層11を形成し得る。
〈SiCエピタキシャル成長層の成長速度〉
図12は、本発明に係るSiCエピタキシャル基板の製造方法にて成長させた加熱温度と成長速度の関係を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸は成長速度を対数表示している。SiC基板10を原子数比Si/Cが1を超える空間(本体容器30内)に配置して、SiC基板10にSiCエピタキシャル層11を成長させた結果を〇印で示す。また、SiC基板10を原子数比Si/Cが1以下である空間(本体容器30内)に配置して、SiC基板10にSiCエピタキシャル層11を成長させた結果を×印で示している。
また、図12のグラフでは、SiC-Si平衡蒸気圧環境におけるSiC基板成長の熱力学計算の結果を破線(アレニウスプロット)で、SiC-C平衡蒸気圧環境におけるSiC基板成長の熱力学計算の結果を二点鎖線(アレニウスプロット)にて示している。
本手法においては、SiC原料とSiC基板間の蒸気圧環境が、SiC-C平衡蒸気圧環境又はSiC-C平衡蒸気圧環境となる条件下で、化学ポテンシャル差や温度勾配を成長駆動力として、SiC基板10を成長させている。この化学ポテンシャル差は、多結晶SiC(SiC材料20)と単結晶SiC(SiC基板10)の表面で発生する気相種の分圧差を例示することができる。
ここで、SiC原料とSiC基板から発生する蒸気の分圧差を成長量とした場合、SiCの成長速度は以下の数1で求められる。
Figure 0007534579000001
ここで、TはSiC原料側の温度、mは気相種(Six)の分子量、kはボルツマン定数である。
また、P原料-P基板は、原料ガスが過飽和な状態となって、SiCとして析出した成長量であり、原料ガスとしてはSiC,SiC,SiCが想定される。
すなわち、破線は、SiC(固体)とSi(液相)とが気相を介して相平衡状態となっているときの蒸気圧環境において、多結晶SiCを原料として単結晶SiCを成長させた際の熱力学計算の結果である。
具体的には、数1を用いて、以下の条件(i)~(iv)で熱力学計算を行った。(i)体積一定のSiC-Si平衡蒸気圧環境であること,(ii)成長駆動力は、本体容器30内の温度勾配と、多結晶SiCと単結晶SiCの蒸気圧差(化学ポテンシャル差)であること,(iii)原料ガスは、SiC,SiC,SiCであること,(iv)原料がSiC基板10のステップに吸着する吸着係数は0.001であること。
また、二点鎖線は、SiC(固相)とC(固相)とが気相を介して相平衡状態となっているときの蒸気圧環境において、多結晶SiCを原料として単結晶SiCを成長させた際の熱力学計算の結果である。
具体的には、数1を用いて、以下の条件(i)~(iv)で熱力学計算を行った。(i)体積一定のSiC-C平衡蒸気圧環境であること,(ii)成長駆動力は、本体容器30内の温度勾配と、多結晶SiCと単結晶SiCの蒸気圧差(化学ポテンシャル差)であること,(iii)原料ガスはSiC,SiC,SiCであること,(iv)原料がSiC基板10のステップに吸着する吸着係数は0.001であること。
なお、熱力学計算に用いた各化学種のデータはJANAF熱化学表の値を採用した。
この図12のグラフによれば、SiC基板10を原子数比Si/Cが1を超える空間(本体容器30内)に配置して、SiC基板10にSiCエピタキシャル層11を成長させた結果(〇印)は、SiC-Si平衡蒸気圧環境におけるSiC基板成長の熱力学計算の結果と傾向が一致していることがわかる。
また、SiC基板10を原子数比Si/Cが1以下である空間(本体容器30内)に配置して、SiC基板10にSiCエピタキシャル層11を成長させた結果(×印)は、SiC-C平衡蒸気圧環境におけるSiC基板成長の熱力学計算の結果と傾向が一致していることがわかる。
SiC-Si平衡蒸気圧環境下においては、1960℃の加熱温度で1.0μm/min以上の成長速度を達成することが推定される。また、2000℃以上の加熱温度で2.0μm/min以上の成長速度を達成することが推定される。
一方、SiC-C平衡蒸気圧環境下においては、2000℃の加熱温度で1.0μm/min以上の成長速度を達成することが推定される。また、2030℃以上の加熱温度で2.0μm/min以上の成長速度を達成することが推定される。
また、本発明によれば、SiCエピタキシャル層の成長速度を1.0μ/min以上に設定することができ、高速に耐圧層を成長させることができる。
10 SiC基板
11 SiCエピタキシャル層
20 SiC材料
30 本体容器
31 基板設置部
40 加熱炉
50 高融点容器
54 Si蒸気供給源
S1 原料輸送空間

Claims (28)

  1. SiC基板と前記SiC基板よりもドーピング濃度が低いSiC材料とを相対させて加熱し、前記SiC材料から前記SiC基板に原料を輸送してSiCエピタキシャル層を形成する工程を含む、SiCエピタキシャル基板の製造方法であって、
    前記SiCエピタキシャル層を形成する工程は、
    前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱した後、前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、基底面転位密度を低減させたSiCエピタキシャル層を形成する、SiCエピタキシャル基板の製造方法。
  2. SiC基板と前記SiC基板よりもドーピング濃度が低いSiC材料とを相対させて加熱し、前記SiC材料から前記SiC基板に原料を輸送してSiCエピタキシャル層を形成する工程を含み、
    前記SiC材料は、本体容器であり、
    前記SiC基板は前記本体容器内に収容された状態で加熱される、
    SiCエピタキシャル基板の製造方法。
  3. 前記SiC材料のドーピング濃度は、1×1017cm-3以下である、請求項1又は2に記載のSiCエピタキシャル基板の製造方法。
  4. 前記SiC基板と前記SiC材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記SiC材料を高温側に、前記SiC基板を低温側に配置することで原料を輸送する、請求項1~3の何れかに記載のSiCエピタキシャル基板の製造方法。
  5. 前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層中の基底面転位密度を低減する、請求項の何れかに記載のSiCエピタキシャル基板の製造方法。
  6. 前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層の表面を平坦化する、請求項1~の何れかに記載のSiCエピタキシャル基板の製造方法。
  7. 前記SiC基板を1600℃以上の温度領域で加熱する、請求項1~6の何れかに記載のSiCエピタキシャル基板の製造方法。
  8. 表面の基底面転位密度が1.0個cm-2以下であるSiCエピタキシャル層を形成する、請求項1~7の何れかに記載のSiCエピタキシャル基板の製造方法。
  9. SiC基板を収容可能な本体容器を備え、
    前記本体容器は、前記SiC基板を設置する基板設置部と、
    この基板設置部に相対するSiC材料と、を有し、
    前記SiC材料は、ドーパントを含み、ドーピング濃度が1×10 17 cm -3 以下であり、
    前記SiC材料は前記本体容器である、
    SiCエピタキシャル基板の製造装置。
  10. 前記SiC材料のドーピング濃度は、1×1017cm-3以下である、請求項9に記載のSiCエピタキシャル基板の製造装置。
  11. 前記本体容器は、前記SiC基板と前記SiC材料の間に設けられる支持具を有する、請求項9又は10に記載のSiCエピタキシャル基板の製造装置。
  12. 前記SiC基板と前記SiC材料の間に温度勾配が形成されるように加熱する加熱炉を、さらに備える、請求項9~11の何れかに記載のSiCエピタキシャル基板の製造装置。
  13. 前記加熱炉は、前記本体容器を収容可能な高融点容器と、
    この高融点容器内にSi蒸気を供給可能なSi蒸気供給源と、を有する、請求項12に記載のSiCエピタキシャル基板の製造装置。
  14. 前記本体容器は、容器内にSi蒸気を供給可能なSi蒸気供給源を有し、
    前記Si蒸気供給源は、前記本体容器内の原子数比Si/Cが1を超えるよう配置される、請求項9~13の何れかに記載のSiCエピタキシャル基板の製造装置。
  15. SiC基板とSiC材料とを相対させて加熱することで、前記SiC材料から前記SiC基板に原料を輸送し、1.0μm/min以上の成長速度でSiCエピタキシャル層を形成する工程を含む、SiCエピタキシャル基板の製造方法であって、
    前記SiCエピタキシャル層を形成する工程は、
    前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱した後、前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、基底面転位密度を低減させたSiCエピタキシャル層を形成することを含む、SiCエピタキシャル基板の製造方法。
  16. SiC基板とSiC材料とを相対させて、SiC-Si平衡蒸気圧環境下で1960℃以上に加熱することで、又は
    SiC基板とSiC材料とを相対させて、SiC-C平衡蒸気圧環境下で2000℃以上に加熱することで、
    前記SiC材料から前記SiC基板に原料を輸送し、1.0μm/min以上の成長速度でSiCエピタキシャル層を形成する、SiCエピタキシャル基板の製造方法。
  17. 前記成長速度は、2.0μm/min以上である、請求項15又は16に記載のSiCエピタキシャル基板の製造方法。
  18. 前記SiC材料は、SiC基板よりもドーピング濃度が低い、請求項15~17の何れかに記載のSiCエピタキシャル基板の製造方法。
  19. 前記SiC材料のドーピング濃度は、1×1017cm-3以下である、請求項18に記載のSiCエピタキシャル基板の製造方法。
  20. 前記SiC基板を1900℃以上の温度領域で加熱する、請求項15~19の何れかに記載のSiCエピタキシャル基板の製造方法。
  21. 前記SiCエピタキシャル層を30μm以上成長させる、請求項15~20の何れかに記載のSiCエピタキシャル基板の製造方法。
  22. 前記SiCエピタキシャル層を100μm以上成長させる、請求項15~21の何れかに記載のSiCエピタキシャル基板の製造方法。
  23. 前記SiC基板と前記SiC材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記SiC材料を高温側に、前記SiC基板を低温側に配置することで原料を輸送する、請求項15~22の何れかに記載のSiCエピタキシャル基板の製造方法。
  24. 前記SiC基板と前記SiC材料を準閉鎖空間に配置し加熱する、請求項15~23の何れかに記載のSiCエピタキシャル基板の製造方法。
  25. 前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層中の基底面転位密度を低減する、請求項15~24の何れかに記載のSiCエピタキシャル基板の製造方法。
  26. 前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層の表面を平坦化する、請求項15~25の何れかに記載のSiCエピタキシャル基板の製造方法。
  27. 前記SiC基板を原子数比Si/Cが1以下である準閉鎖空間に配置し加熱した後、前記SiC基板を原子数比Si/Cが1を超える準閉鎖空間に配置し加熱することで、前記SiCエピタキシャル層中の基底面転位密度を低減する、請求項15~26の何れかに記載のSiCエピタキシャル基板の製造方法。
  28. 請求項1~8の何れかに記載の製造方法により製造されたSiC基板。



JP2021504118A 2019-03-05 2020-03-03 SiCエピタキシャル基板の製造方法及びその製造装置 Active JP7534579B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019040072 2019-03-05
JP2019040072 2019-03-05
JP2019069280 2019-03-29
JP2019069281 2019-03-29
JP2019069280 2019-03-29
JP2019069281 2019-03-29
PCT/JP2020/008967 WO2020179796A1 (ja) 2019-03-05 2020-03-03 SiCエピタキシャル基板の製造方法及びその製造装置

Publications (2)

Publication Number Publication Date
JPWO2020179796A1 JPWO2020179796A1 (ja) 2020-09-10
JP7534579B2 true JP7534579B2 (ja) 2024-08-15

Family

ID=72337464

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021504118A Active JP7534579B2 (ja) 2019-03-05 2020-03-03 SiCエピタキシャル基板の製造方法及びその製造装置
JP2021504117A Active JP7518325B2 (ja) 2019-03-05 2020-03-03 SiC基板の製造方法及びその製造装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021504117A Active JP7518325B2 (ja) 2019-03-05 2020-03-03 SiC基板の製造方法及びその製造装置

Country Status (6)

Country Link
US (2) US12065758B2 (ja)
EP (3) EP3936644A4 (ja)
JP (2) JP7534579B2 (ja)
CN (3) CN114174567B (ja)
TW (2) TWI824118B (ja)
WO (2) WO2020179796A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022153951A1 (ja) 2021-01-14 2022-07-21
EP4415026A1 (en) * 2021-10-05 2024-08-14 Kwansei Gakuin Educational Foundation Method for achieving uniform carrier concentration in epitaxial layer, and structure created by means of said method
JPWO2023058492A1 (ja) * 2021-10-05 2023-04-13
CN117637463A (zh) * 2024-01-26 2024-03-01 希科半导体科技(苏州)有限公司 碳化硅衬底的位错缺陷的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003104799A (ja) 2001-09-28 2003-04-09 Nippon Steel Corp 炭化珪素単結晶インゴットおよびその製造方法
JP2008074664A (ja) 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2014047090A (ja) 2012-08-30 2014-03-17 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2017065996A (ja) 2015-09-30 2017-04-06 新日鐵住金株式会社 炭化珪素単結晶インゴット

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214108B1 (en) * 1998-05-19 2001-04-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing silicon carbide single crystal and silicon carbide single crystal manufactured by the same
JP3758528B2 (ja) 2001-06-25 2006-03-22 豊田合成株式会社 Iii族窒化物系化合物半導体の製造装置及びそれを用いたiii族窒化物系化合物半導体の製造方法
US6897138B2 (en) * 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
JP4505202B2 (ja) * 2002-09-19 2010-07-21 昭和電工株式会社 炭化珪素単結晶の製造方法および製造装置
US7052546B1 (en) * 2003-08-28 2006-05-30 Cape Simulations, Inc. High-purity crystal growth
JP4513446B2 (ja) * 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5839315B2 (ja) * 2010-07-30 2016-01-06 株式会社デンソー 炭化珪素単結晶およびその製造方法
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) * 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
PL2881498T3 (pl) * 2013-12-06 2020-06-15 Shin-Etsu Chemical Co., Ltd. Sposób hodowli kryształu węgliku krzemu
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 SiCエピタキシャルウェハの製造装置およびSiCエピタキシャルウェハの製造方法
CN103820768A (zh) 2014-03-11 2014-05-28 中国科学院半导体研究所 4H-SiC衬底上同质快速外延生长4H-SiC外延层的方法
CN103943510B (zh) 2014-04-18 2016-09-14 江苏大学 一种氮掺杂SiC基底的外延石墨烯背栅晶体管的制备方法
CN104018217A (zh) 2014-06-12 2014-09-03 西安电子科技大学 4H-SiC同质外延生长方法
KR101640313B1 (ko) * 2014-11-14 2016-07-18 오씨아이 주식회사 잉곳 제조 장치
CN107004592B (zh) * 2014-11-18 2020-12-08 东洋炭素株式会社 碳化硅基板的蚀刻方法及收容容器
JP2017105697A (ja) 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のSiCウエハの製造方法及び薄型のSiCウエハ
US9805935B2 (en) * 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
CN114351248B (zh) 2016-04-28 2024-08-16 学校法人关西学院 SiC基板的制造装置
US20170321345A1 (en) * 2016-05-06 2017-11-09 Ii-Vi Incorporated Large Diameter Silicon Carbide Single Crystals and Apparatus and Method of Manufacture Thereof
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
CN106894091B (zh) * 2017-03-28 2020-03-20 山东大学 用于物理气相传输法生长碳化硅晶体的坩埚
EP3382067B1 (en) * 2017-03-29 2021-08-18 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
JP6869077B2 (ja) * 2017-03-30 2021-05-12 昭和電工株式会社 炭化珪素単結晶インゴットの製造方法
CN113227465B (zh) * 2018-11-05 2024-03-29 学校法人关西学院 SiC半导体衬底及其制造方法和制造装置
EP4012078A4 (en) * 2019-08-06 2023-11-15 Kwansei Gakuin Educational Foundation SEED CRYSTAL SEED OF SIC AND PRODUCTION METHOD THEREFOR, SIC INGOT PRODUCED BY GROWING SAID SEED CRYSTAL SEED OF SIC AND PRODUCTION METHOD THEREFOR, AND SIC WAFER PRODUCED FROM SAID SIC INGOT AND EPITAXIAL FILM SIC WAFER AND METHODS RESPECTIVE PRODUCTION RESPECTS OF SAID SIC WAFER AND SAID EPITAXIAL FILM SIC WAFER

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003104799A (ja) 2001-09-28 2003-04-09 Nippon Steel Corp 炭化珪素単結晶インゴットおよびその製造方法
JP2008074664A (ja) 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2014047090A (ja) 2012-08-30 2014-03-17 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2017065996A (ja) 2015-09-30 2017-04-06 新日鐵住金株式会社 炭化珪素単結晶インゴット

Also Published As

Publication number Publication date
CN118087035A (zh) 2024-05-28
TWI850344B (zh) 2024-08-01
TW202044351A (zh) 2020-12-01
EP3936644A4 (en) 2023-03-22
JPWO2020179796A1 (ja) 2020-09-10
CN114174567B (zh) 2023-12-15
US12065758B2 (en) 2024-08-20
US20220178048A1 (en) 2022-06-09
EP3936643A1 (en) 2022-01-12
EP4209626A1 (en) 2023-07-12
JP7518325B2 (ja) 2024-07-18
US20220181156A1 (en) 2022-06-09
CN114174567A (zh) 2022-03-11
TWI824118B (zh) 2023-12-01
WO2020179796A1 (ja) 2020-09-10
EP3936643A4 (en) 2022-11-09
EP3936644A1 (en) 2022-01-12
WO2020179795A1 (ja) 2020-09-10
CN114174565A (zh) 2022-03-11
JPWO2020179795A1 (ja) 2020-09-10
TW202039944A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
JP7534579B2 (ja) SiCエピタキシャル基板の製造方法及びその製造装置
JP7278550B2 (ja) SiC半導体基板及びその製造方法及びその製造装置
JP7578870B2 (ja) SiC基板、SiCエピタキシャル基板、SiCインゴット及びこれらの製造方法
JP7464806B2 (ja) SiC半導体基板及びその製造方法及びその製造装置
WO2020218483A1 (ja) 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
JP7557701B2 (ja) SiC基板の製造方法、その製造装置、及び、エピタキシャル成長方法
US11932967B2 (en) SiC single crystal manufacturing method, SiC single crystal manufacturing device, and SiC single crystal wafer
JP7464807B2 (ja) SiC基板の製造方法及びその製造装置及びSiC基板のマクロステップバンチングを低減する方法
WO2021060365A1 (ja) 半導体基板の製造方法及び半導体基板の製造装置
US12098476B2 (en) Method for producing a SiC substrate via an etching step, growth step, and peeling step

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240703

R150 Certificate of patent or registration of utility model

Ref document number: 7534579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150