JP7524223B2 - 受信信号のコード及び位相の両方の分類を用いて時間飛行を決定するシステム及び方法 - Google Patents

Description

（関連出願の相互参照）
本発明は、（ｉ）２０１９年５月１０日出願の「Ｓｙｓｔｅｍ ｏｆ Ｍｅｔｈｏｄ Ｆｏｒ Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ Ｄｅｔｅｒｍｉｎａｔｉｏｎ Ｕｓｉｎｇ Ｃａｔｅｇｏｒｉｚａｔｉｏｎ ｏｆ Ｂｏｔｈ Ｃｏｄｅ ａｎｄ Ｐｈａｓｅ ｉｎ Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ」なる標題の米国仮特許出願第６２／８４６、２４０号、及び、（ｉｉ）２０２０年１月２３日出願の「Ｓｙｓｔｅｍ ｏｆ Ｍｅｔｈｏｄ Ｆｏｒ Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ Ｄｅｔｅｒｍｉｎａｔｉｏｎ Ｕｓｉｎｇ Ｃａｔｅｇｏｒｉｚａｔｉｏｎ ｏｆ Ｂｏｔｈ Ｃｏｄｅ ａｎｄ Ｐｈａｓｅ ｉｎ Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ」なる標題の米国仮特許出願第６２／９６４、９５０号に基づく優先権を主張するものである。

本発明はまた、２０１４年８月１３日出願の「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ」なる標題の米国仮特許出願第６２／０３７、６０７号に基づく優先権を主張する、２０１５年８月１３日出願の「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ」なる標題の米国特許出願第１４／８２６、１２８号（現米国特許９、４３９、０４０号）の継続出願である、２０１６年７月２６日出願の「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ」なる標題の米国特許出願第１５／２２０、３６０号（現米国特許９、７２３、４４４号）の継続出願である、２０１７年７月２７日出願の「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ」なる標題の米国特許出願第１５／６６１、４７７号（現米国特許１０、２８５、００９号）の継続出願である、２０１９年３月２０日出願の「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ」なる標題の米国特許出願第１６／３５９、３１５号（現米国特許１０、４７７、３５３号）の継続出願である、２０１９年９月３０日出願の「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ」なる標題の米国特許出願（「関連出願」）第１６／５８７、７７９号明細書に関連する。この関連出願の開示内容の全体は、参照により本明細書に援用される。

（技術分野）
本発明は、信号の発信源からの距離を求めるために、受信信号を処理することに関する。特に、本発明は、直接拡散符号分割多重アクセス（ＣＤＭＡ）信号を処理して、その符号列及び位相の両方を用いて、その信号の発信源から受信機までの距離を求めることに関する。

所与の時刻における信号受信機の位置は、その時刻における位置が非常に正確に分かっている複数の信号送信衛星から受信した信号を用いて、非常に正確に三角測量することができる。現在、位置情報の取得に利用できる衛星としては、Ｂｅｉｄｏｕ、ＧＬＯＮＡＳＳ、ＧＮＳＳ、及びＧＰＳの各システムから送信されるものが挙げられる。例えば、ＧＰＳシステムの各衛星は、１．０２３Ｍｂｐｓの１０２３チップの擬似乱数（ＰＲＮ）コードによって変調されたキャリア信号と、１５７５．４２ＭＨｚ及び５０ｂｐｓの航法データとを含む「プローブ信号」を送信する。受信機は、衛星と受信機との間で検出されたプローブ信号の送信時間（「飛行時間」または「コード遅延」）に基づいて、衛星からの距離を正確に求めることができる。また、受信機は、複数の衛星（例えば、５個以上）からの信号を検出することにより、その位置を三角測量によって正確に求めることが可能となる。

本発明の一実施形態によれば、推定コード遅延及び推定ドップラー周波数でプローブ信号を検出する方法であって、（ｉ）プローブ信号の期間を、予め定められた持続時間を各々有する複数のセクションに分割するステップと、（ｉｉ）プローブ信号の各セクションに、複数のコードカテゴリのうちの１つを割り当てるステップであって、各コードカテゴリが、それに対応するセクション内のプローブ信号の信号パターンを示す、該ステップと、（ｉｉｉ）正弦波信号の位相カテゴリを複数の位相カテゴリから選択するステップであって、各位相カテゴリが、それに対応する正弦波信号の位相の範囲を示す、該ステップと、（ｉｖ）プローブ信号を含む受信信号を受信するステップと、（ｖ）受信信号を、予め定められた持続時間を各々有する各セクションに分割するステップと、（ｖｉ）推定コード遅延及び推定ドップラー周波数に基づいて、受信信号の各セクションに、それに対応するコードカテゴリ及び位相カテゴリの両方を割り当てるステップと、（ｖｉｉ）各セクションに割り当てられたコードカテゴリ及び位相カテゴリにしたがって、受信信号の各セクションを個別に累積するステップと、を含む、方法が提供される。いくつかの実施形態では、予め定められた持続時間は、最大１チップである。また、いくつかの実施形態では、受信信号の各セクションは、複数のサンプルを含む。また、いくつかの実施形態では、各サンプルは、同相成分と、直交成分とを含む。また、いくつかの実施形態では、プローブ信号は、擬似乱数コードの繰り返しサイクルで変調されている。

また、本発明の一実施形態によれば、受信した信号中のプローブ信号を検出するための集積回路であって、プローブ信号を含む受信信号の、予め定められた持続時間を各々有する１以上のセクションを記憶するメモリ回路と、１以上の個別にアドレス指定可能なアキュムレータを各々有する複数の処理回路と、ディスパッチ回路と、を備え、ディスパッチ回路は、（ｉ）プローブ信号の連続的な複数のセクションのうちの対応する１つに各々割り当てられた複数のコードカテゴリを記憶するための記憶素子であって、プローブ信号の各セクションが予め定められた持続時間を有し、かつ、各コードカテゴリが、それに対応するセクション内のプローブ信号の信号遷移パターンを示す、該記憶素子と、（ｉｉ）プローブ信号と受信信号との間の推定コード遅延に基づいて、受信信号の各セクションを、記憶素子に記憶された複数のコードカテゴリのうちの対応する１つにマッピングするコードカウンタ回路と、（ｉｉｉ）プローブ信号と受信信号との間の推定ドップラー周波数に基づいて、受信信号の各セクションを、正弦波信号の複数の位相カテゴリのうちの対応する１つにマッピングする位相カウンタ回路と、を含み、ディスパッチ回路は、受信信号の各セクションを、それに対応するコードカテゴリ及び位相カテゴリに基づいて、複数のアドレス指定可能なアキュムレータのうちの１つにマッピングする、集積回路が提供される。

本発明のいくつかの実施形態では、各アキュムレータは、各サンプルの同相成分及び直交成分を個別に累積し、各アキュムレータは、各サンプルの同相成分及び直交成分を個別に累積するための、ベクトルレジスタ、ベクトル加算器、及びベクトル累積素子をさらに含む。

本発明のいくつかの実施形態では、本開示の集積回路は、プローブ信号のコードカテゴリを記憶素子に記憶させる制御回路をさらに含む。制御回路は、集積回路内の回路素子の全体的な制御を提供し、プローブ信号検出のためのリソース（例えば、各処理ユニット内のアキュムレータ回路）を割り当てる。ディスパッチ回路は、制御回路によって指定された擬似ランダムコードに基づいて記憶素子に記憶させるコードカテゴリを決定するコードカテゴリ生成回路をさらに含んでもよい。コードカテゴリは、ソフトウェアまたはファームウェアを実行する制御回路によって生成してもよい。さらに、ディスパッチ回路は、ゴールドコード生成回路をさらに含んでもよい。

本発明の一実施形態では、制御回路は、マイクロプロセッサまたはマイクロコントローラによってシステムオンチップ方式で提供される。

本発明の一実施形態では、ディスパッチ回路は、複数のプローブ信号、複数の推定コード遅延、及び複数の推定ドップラー周波数を検出するための、複数の組の記憶素子、コードカウンタ回路、及び位相カウンタ回路を含む。

本発明は、添付の図面と共に以下の詳細な説明を参照することによって、より良く理解することができる。

図１Ａは、ＧＰＳ受信機の信号処理回路１００を示すブロック図である。 図１Ｂは、図１Ａにおける各チャンネル１０３－１、１０３－２、・・・、１０３－ｎの例示的な実装１５０を示す図である。 図２Ａは、例示的な１２チップＰＲＮコード６０３のサンプルをどのようにしてセクションに時間的に分割したかを示す図である。 図２Ｂは、周波数ｆ_Ｄの正弦波信号６５０の位相変化（モジュロ２π）を、３周期にわたって示す図である。 図３Ａは、本発明の一実施形態による、演算論理装置（ＡＬＣ）３０１と、ディスパッチ回路（またはカテゴリ割り当て回路）３０２と、メモリ回路３０３と、処理回路３０４－１、３０４－２、・・・、３０４－ｎとを含むデジタル回路３００を示すブロック図である。 図３Ｂは、セクション累積中のディスパッチ回路３０２の機能表現３１５を示す図である。 図３Ｃは、本発明の一実施形態による、処理回路３０４－１、３０４－２、・・・、３０４－ｎのうちのいずれかにおける累積を支援するためのアキュムレータの実装３２０を示す図である。 図３Ｄは、機能表現３１５の実装を支援するためにディスパッチ回路３０２に設けられたデータレジスタを示す図である。 図４は、受信信号の或るセクションにおける累積した同相サンプルに対応する波形４０１（すなわち、信号の実数部の値）と、受信信号における同一のセクションの累積した直交サンプルに対応する波形４０２（すなわち、信号の虚数部の値）とを示す図である。 図５は、衛星捕捉における周波数探索空間の相対的な大きさを示す図であり、相対速度｜ｖ^ｋ－ｖ｜の不確かさに起因する周波数探索空間５０１と、全ドップラー成分の不確かさに起因する周波数探索空間５０２とを示している。

図１Ａは、ＧＰＳ受信機の信号処理回路１００を示すブロック図である。図１Ａに示すように、アンテナ１０１は、衛星信号１２０を受信する。アンテナ１０１が受信した衛星信号１２０は、無線周波数（ＲＦ）フロントエンド回路１０２において局部発振器生成信号１２２と混合させることによって、中間周波数（ＩＦ）信号１２１（例えば４ＭＨｚ）にダウンコンバートされる。局部発振器生成信号１２２は、例えば、発振器１２５（例えば、温度補償水晶発振器（「ＴＣＸＯ」））によって生成される。上述のダウンコンバートは、例えば、ＲＦフロントエンド回路１０２内のアナログミキサにおいて、衛星信号１２０と、局部生成信号１２２（例えば、１４７１．４２ＭＨｚの信号）とを混合させることにより実現される。本発明は、複数のコンステレーション（例えば、ＧＰＳ、ＧＬＯＮＡＳＳ、Ｇａｌｉｌｅｏ、及びＢｅｉｄｏｕ）を有する衛星からの信号を処理するのに適用可能である。これらのコンステレーションは、互いに異なる複数のキャリア周波数を使用しているため、ＩＦ信号１２１は、互いにわずかに異なる中間周波数で変調された、互いに異なるコンステレーションからの信号を含む。

その後、ＩＦ信号１２１をアナログ／デジタル（ＡＤＣ）回路１０３で（例えば、３２ＭＨｚで）サンプリングすることによって、デジタル化信号１２３が得られる。このデジタル化信号１２３は、その後、並行して検出するために、各チャンネル１０４－１、１０４－２、・・・、１０４－ｎに提供される。多くの実施形態では、デジタル化信号１２３は、複素数形式で、すなわち、同相（Ｉ）成分及び直交（Ｑ）成分を有する形式で提供される（例えば、Ｉ成分及びＱ成分の各成分が２ビット提供される）。受信機に対する衛星の相対的な移動により、受信信号１２０の周波数にシフトｆ_Ｄが生じる（「ドップラー周波数」）。多くの実施形態では、ドップラー周波数は、通常、±５ＫＨｚの範囲に決定される。通常、任意の所与の時刻において受信信号１２０を検出するために、各チャンネル１０４－１、１０４－２、・・・、１０４－ｎは、推定されるコード遅延（推定コード遅延）及びドップラーシフト（推定ドップラー周波数）の両方を仮定して試験を行う。

図１Ｂは、図１Ａにおける各チャンネル１０４－１、１０４－２、・・・、１０４－ｎの例示的な実装１５０を示す図である。図１Ｂに示すように、チャンネルの実施形態１５０は、ドップラー周波数除去（ＤＦＲ）回路１５１と、マッチフィルタ回路１５２とを含む。ドップラー周波数除去回路１５１は、デジタル化された受信信号１２３を、推定ドップラー周波数を有する正弦波信号のデジタルサンプルに乗算することにより、ドップラー周波数が除去された入力信号１２４を提供する。マッチフィルタ回路１５２は、ドップラー周波数が除去された入力信号１２４と、推定コード遅延におけるプローブ信号のＰＲＮコードのレプリカとの間の相関値１２５を算出する。マッチフィルタ回路１５２の出力値１２５がバックグラウンドノイズレベルよりも大幅に大きい場合、推定コード遅延及び推定ドップラー周波数で衛星が検出されたと判断する。

図１Ａのプロセッサ１８０は、検出された衛星のコード遅延を処理して、受信機の位置、速度、及びＧＰＳ時間を決定するために使用される。プロセッサ１８０は、例えば、任意のマイクロプロセッサ（例えば、信号処理用にカスタマイズされたマイクロプロセッサ、または汎用マイクロプロセッサ）、または任意の適切なホストコンピュータによって実現される。

相関を算出するための非常に効率的な方法は、上記の関連出願に開示されている（その開示内容は、この参照により本明細書に援用される）。上記の関連出願は、例示的な１２チップＰＲＮコード６０３のサンプルを、時間にしたがって各セクションに分割する方法を教示している（その方法は、図２Ａと併せて本明細書に説明されている）。なお、図２ＡのＰＲＮコード６０３は、単に説明のために構成されたものであり、任意のプローブ信号（例えば、ＧＰＳ衛星から送信されたプローブ信号）における実際のＰＲＮコードは、非常に多数のチップ（すなわち、コード長）を有する。また、図２Ａは、推定コード遅延でＰＲＮコード６０３に整列させた受信信号６０４を示す。受信信号６０４は、ダウンコンバートされており、かつ、そのドップラー周波数は除去されている。セクションの境界６０１は、それぞれ、プローブ信号６０３の１２チップＰＲＮコードにおける対応するチップの中間点に設定されている。各セクションは、１チップ時間ｔ_ｃだけ持続する。図２Ａに示すように、各セクションは、セクション内におけるＰＲＮコード６０３のビット遷移にしたがって分類されている。例えば、互いに隣接するセクション６０２は、カテゴリ「０」及び「１」に分類される。残りのセクションのカテゴリも、同様にラベル付けされる。図２Ａの例では、各セクションのカテゴリｋは、（ａ）ｋ＝０（セクション内のすべての信号値が＋１レベルに等しい場合）、（ｂ）ｋ＝１（セクション内の信号値が＋１レベルから－１レベルに１回遷移する場合）、（ｃ）ｋ＝２（セクション内のすべての信号値が－１レベルに等しい場合）、（ｄ）ｋ＝３（セクション内の信号値が－１レベルから＋１レベルに遷移する場合）、の４つのカテゴリのうちのいずれかである。

上記の関連出願に開示されている方法では、受信信号６０４の各セクションのサンプルは、そのセクションのカテゴリに対応するアキュムレータに累積される。例えば、図２Ａに示す分類方法では、４つのカテゴリにそれぞれ対応する４つのアキュムレータを使用して、受信信号６０４における、対応するカテゴリに分類されたセクションのサンプルを、それぞれ並行して累積する。各アキュムレータでは、検出された信号（すなわち、その推定コード遅延及び推定ドップラー周波数は、実際のコード遅延及び実際のドップラー周波数に近い）により、各アキュムレータの累積サンプルを、そのセクションにおけるＰＲＮコード中の対応するビット遷移の波形に一致させることとなる。

本発明は、上記の関連出願に記載の方法を拡張することにより、ドップラー周波数を除去する別個のステップの必要性を排除する。図２Ｂは、周波数ｆ_Ｄの正弦波信号６５０の位相変化（モジュロ２π）を、３周期（すなわち、時刻０．０から時刻３．０／ｆ_Ｄの間）にわたって示す図である。図２Ｂに示すように、正弦波信号６５０の位相は、各信号周期内で、０から２πまで、時間と共に直線的に増加する。各信号周期内において、任意の時刻における正弦波信号６５０の位相は、任意の数の「位相カテゴリ」のうちの１つに割り当てられる。例えば、図２Ｂでは、正弦波信号６５０の位相はすべて、４つの位相カテゴリ、すなわち、（ｉ）間隔６５１で示される０．０からπ／２の間、（ｉｉ）間隔６５２で示されるπ／２からπの間、（ｉｉｉ）間隔６５３で示されるπから３π／２の間、及び、（ｉｖ）間隔６５４で示される３π／２から２πの間（すなわち０．０）のうちのいずれかに割り当てられる。図２Ｂは、説明のみを目的として、正弦波信号の各周期における位相変化を４つの位相カテゴリにマッピングした様子を示したものである。正弦波信号の各サイクルにおける位相変化は、任意の数の位相カテゴリにマッピングしてもよい。例えば、図２Ｂでは、正弦波信号の各サイクルにおける位相変化は、８つの位相カテゴリ、すなわち、（ｉ）０．０からπ／４の間、（ｉｉ）π／４からπ／２の間、（ｉｉｉ）π／２から３π／４の間、（ｉｖ）３π／４からπの間、（ｖ）πから５π／４の間、（ｖｉ）５π／４から３π／２の間、（ｖｉｉ）３π／２から７π／４の間、及び、（ｖｉｉｉ）７π／４から２πの間にマッピングしてもよい。

本発明の一実施形態によれば、図２Ａの受信信号６０４は、図２Ａに関連して上述したようなコードカテゴリだけでなく、位相カテゴリにも分類されるセクションに、時間的に分割することができる。換言すれば、受信信号６０４の各セクションにおいて、ｃをコードカテゴリとし、ｐを位相カテゴリとする複合カテゴリ（ｃ、ｐ）を割り当てることができる。このようにして複合カテゴリ（ｃ、ｐ）が割り当てられた受信信号６０４の各セクションのサンプルは、その複合カテゴリに割り当てられたアキュムレータに累積される。各アキュムレータでは、検出された信号により、各アキュムレータの累積サンプルを、推定コード遅延及び推定ドップラー周波数において、それに対応するダウンコンバートされたプローブ信号の位相及び直交波形に一致させることとなる。本発明の一実施形態によれば、図２Ａの４つのコードカテゴリと図２Ｂの４つの位相カテゴリとを併用することにより、１６個のアキュムレータを使用して、それぞれに対応するアキュムレーション（累積）を並列に実行することができる。ドップラー周波数が通常±５ＫＨｚの間であり、かつ各チップの持続時間が１．０マイクロ秒であるＧＰＳ用途では、コード期間中に、位相カテゴリの変化はほとんど発生しない。したがって、本発明の一実施形態によれば、ＧＰＳ用途では、図２Ａに示すように、同一の１チップ持続時間を使用して、信号セクションを作成することができる。

本発明の一実施形態によれば、次に示す方法によって、推定コード遅延及び推定ドップラー周波数においてプローブ信号を検出する。
（ｉ）プローブ信号の期間を、予め定められた持続時間を各々有する複数のセクションに分割するステップと、
（ｉｉ）プローブ信号の各セクションに、複数のコードカテゴリのうちの１つを割り当てるステップであって、各コードカテゴリが、それに対応するセクション内のプローブ信号の信号パターンを示す、該ステップと、
（ｉｉｉ）正弦波信号の位相カテゴリを複数の位相カテゴリから選択するステップであって、各位相カテゴリが、それに対応する正弦波信号の位相の範囲を示す、該ステップと、
（ｉｖ）プローブ信号を含む受信信号を受信するステップと、
（ｖ）受信信号を、予め定められた持続時間を各々有する各セクションに分割するステップと、
（ｖｉ）推定コード遅延及び推定ドップラー周波数に基づいて、受信信号の各セクションに、それに対応するコードカテゴリ及び位相カテゴリの両方を割り当てるステップと、
（ｖｉｉ）各セクションに割り当てられたコードカテゴリ及び位相カテゴリにしたがって、受信信号の各セクションを個別に累積するステップと、を含む、方法。

上記のステップ（ｖｉｉ）は、例えば、アキュムレータに各複合カテゴリ（ｃ、ｐ）を提供することによって実施される。上記の複合カテゴリにおいて、ｃはコードカテゴリであり、ｐは位相カテゴリである。このような構成によれば、並列性を利用することにより、高性能及び高効率を実現することができる。

本発明の一実施形態によれば、本発明による方法は、例えば図３Ａ～図３Ｃのデジタル回路３００によって示されるような、専用のデジタル回路によって実施される。図３Ａは、本発明の一実施形態による、デジタル回路３００を示すブロック図である。デジタル回路３００は、中央処理装置（ＣＰＵ）３０１（演算論理装置（ＡＬＣ）３０１）と、ディスパッチ回路（またはカテゴリ割り当て回路）３０２と、メモリ回路３０３と、処理回路３０４－１、３０４－２、・・・、３０４－ｎとを含む。デジタル回路３００は、複数の信号源（「チャンネル」）から複数のプローブ信号を同時に探索するために使用することができる。データ（例えば、デジタル化された受信信号、ＰＲＮコード、及び出力データ）は、デジタル回路３００に受信され、システムバス３０５を介して、デジタル回路３００の全体に分配されるか、またはデジタル回路３００から送出される。内部バス３０６は、デジタル回路３００の回路間での内部データ及び制御信号の通信を提供する。

いくつかの実施形態では、ＣＰＵ３０１は、任意の汎用マイクロプロセッサまたはマイクロコントローラ（例えば、ＡＲＭアーキテクチャの）であり、しばしば、カスタム「システムオンチップ」集積回路に直接組み込むことができるコンフィギュラブル回路モジュールとして利用可能である。いくつかの実施形態では、ＣＰＵ３０１は、選択された演算機能及び論理機能を実行可能なカスタム制御回路である。本発明の一実施形態によれば、ＣＰＵ３０１は、デジタル回路３００内の回路の動作を構成し、制御する。いくつかの実施形態では、各処理回路３０４－１、３０４－２、・・・、３０４－ｎは、以下でさらに詳細に説明するように、受信信号のセクションのサンプルを累積するために使用するのに適した１以上のアキュムレータ回路を含む。例えば、ＣＰＵ３０１は、各アキュムレータを、任意の所与の時刻に、受信信号のセクションを、特定のチャンネル、特定の複合カテゴリ、並びに、特定の推定コード遅延及び推定ドップラー周波数の対について、受信信号のセクションを累積させるのに使用するために割り当ててもよい。

ディスパッチ回路３０２は、受信信号の各セクションを、それに割り当てられたアキュムレータにディスパッチして、累積する論理回路である。デジタル回路３００は、複数のチャンネルからプローブ信号を探索するために使用され、受信信号の各セクションは、多数のアキュムレータにディスパッチされる。まず、ＣＰＵ３０１は、ディスパッチ回路３０２に１以上のＰＲＮコードをロードする。ディスパッチ回路３０２は、ＰＲＮコードのサイクルを所望のセクションに分割し、各セクションを、予め定められたコードカテゴリにしたがって分類する。あるいは、ＣＰＵ３０１は、ディスパッチ回路３０２にＰＲＮコードを提供するのではなく、ＰＲＮコードサイクルの各セクションに対してコードカテゴリを提供してもよい。いくつかの実施形態では、ディスパッチ回路は、所望のＰＲＮコードを生成するように構成可能なゴールドコード生成器（gold code generator）を備えている。ディスパッチ回路３０２は、受信信号のセクションを、それに対応する推定コード遅延及び対応する推定ドップラー周波数の対に基づいて、特定のプローブ信号の複合カテゴリに割り当てるのに必要なデータを格納し、かつ、さらなる処理のために、その受信信号のセクションを、処理回路３０４－１、３０４－２、・・・、３０４－ｎのうちの１以上にディスパッチするためのデータレジスタを含む。

図３Ｂは、セクション累積中のディスパッチ回路３０２の機能表現３１５を示す図である。図３Ｄは、機能表現３１５の実装を支援するためにディスパッチ回路３０２に設けられたデータレジスタを示す図である。まず、ＰＲＮコードサイクルのコードカテゴリと、それに対応する探索チャンネルのアイデンティティが、データレジスタ３４３（図３Ｄ）に提供される。図３Ｂに示すように、受信信号の各セクションのサンプル３１６は、メモリ回路３０３からディスパッチ回路３０２（例えば、図３Ｄのレジスタ３４４のサンプルデータの部分）に取り出される。例えば、ＧＰＳ用途では、３２ＭＨｚのサンプリングレート下で、３２個の複素サンプル（すなわち、同相サンプル及び直交サンプルの両方）が、１チップ持続時間を有する各セクションに提供される。ディスパッチ回路３０２は、受信したサンプルを、アキュムレータにディスパッチし、アキュムレータは、それを、探索パラメータ３１７、すなわち、割り当てられたチャンネル、推定コード遅延、及び（時間の経過に伴う位相カテゴリの遷移を決定する）ドップラー周波数の関数としてマッピングする。推定コード遅延に基づいて、受信信号のセクションは、割り当てられたチャンネルのＰＲＮコードのサイクルの開始点（先頭）にマッピングされる。オフセットカウンタ３４１（図３Ｄ）は、ＰＲＮコードの開始点に対する、受信信号の現在のセクションのオフセット３１８を示す。このオフセットに基づいて、ディスパッチ回路３０２は、コードカテゴリを決定する。推定ドップラー周波数に基づく位相カウンタ３４２は、受信したセクションの位相カテゴリを示す。チャンネル、コードカテゴリ、及び位相カテゴリの組み合わせにより、ディスパッチ回路３０２は、累積のためにＣＰＵ３０１によって割り当てられたディスネーション・アキュムレータ（destination accumulator）を決定することが可能となる。ディスネーション・アキュムレータの識別子またはアドレスは、レジスタ３４４（図３Ｄ）におけるアキュムレータアドレスの部分に提供される。レジスタ３４４のアキュムレータアドレス及びサンプルデータは、受信信号のサンプルをディスネーション・アキュムレータに送信するために、内部データバス３０６（図３Ａ）に提供される。

図３Ｃは、本発明の一実施形態による、処理回路３０４－１、３０４－２、・・・、３０４－ｎのうちのいずれかにおける累積を支援するためのアキュムレータの実装３２０を示す図である。図３Ｃに示すように、各セクションのサンプルが、データバス３２４に提供される（データバス３２４は、図３Ａの内部データバス３０６の一部であり得る）。上述のように、各セクションの各サンプルには、同相成分及び直交成分の両方が提供される（例えば、同相成分及び直交成分の各成分が２ビット提供される）。サンプルの同相成分及び直交成分は、それぞれ、ベクトルレジスタ３２５－Ｉ及び３２５－Ｑに受信される。ベクトルレジスタ３２５－Ｉ及び３２５－Ｑの各々は、例えば、セクション内の３２個のサンプルのうちの対応する１つをそれぞれ保持する３２個の２ビットサブレジスタを含む。累積レジスタ３２７－Ｉ及び３２７－Ｑは、以前に受信したセクションにおけるサンプルの対応する同相成分及び直交成分の対応する累積ベクトル和を保持する。ベクトル和算器３２６－Ｉ及び３２６－Ｑは、現在のセクションの同相成分及び直交成分を、累積レジスタ３２７－Ｉ及び３２７－Ｑ内の累積ベクトル和に加算する。累積レジスタ３２７－Ｉ及び３２７－Ｑ内の各サンプルの各同相成分または直交成分は、必要に応じて、予想されるＰＲＮコードの長さに部分的に基づいて、例えば、８ビットまたは１６ビットであってもよい。

上述したように、各アキュムレータにおいて、検出された信号（すなわち、その推定コード遅延及び推定ドップラー周波数は、実際のコード遅延及び実際のドップラー周波数に近い）により、各アキュムレータの累積サンプルを、そのセクション内のＰＲＮコード中の対応するビット遷移の波形に一致させることとなる。図４は、受信信号の或るセクションにおける累積した同相サンプルに対応する波形４０１（すなわち、信号の実数部の値）と、受信信号における同一のセクションの累積した直交サンプルに対応する波形４０２（すなわち、信号の虚数部の値）とを示す図である。なお、図４の受信信号のセクションに対応するＰＲＮコードのセクションは、信号遷移（例えば、－１から＋１、または＋１から－１への遷移）を含むことに留意されたい。波形４０１及び波形４０２は、それぞれ、ステップ関数及びその導関数（すなわち、インパルス関数）に類似している。図４において、波形４０２は、波形４０１における信号遷移の中間点４０４に先行するピーク（すなわち、ピーク４０３）を有する。本願発明者は、この構成において、受信信号が、マルチパスを介して到着する信号の重畳を表し、波形４０２のピーク４０３が、それの最も早い到着時間を表すことを見出した。

受信機と、衛星から信号を受信した位置との間の距離（「疑似距離」）は、測定されたコード遅延に光速ｃを乗じることによって算出することができる。受信機が時刻ｔに信号を受信した場合、信号はＧＰＳ時刻ｔ－τに衛星から送信されたはずである（τは、実際のコード遅延を表す）。ＧＰＳ時刻ｔ－τにおける衛星の位置は、そのエフェメリスから正確に推定することができる。受信機の位置及び速度は通常、４つ以上の衛星の疑似距離の測定値を用いて算出することができる。この計算は、例えば、上述の図１Ａに図示したプロセッサ１８０において実施され得る。例えば、書籍「Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ： Ｓｉｇｎａｌｓ， Ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ Ｐｅｒｆｏｒｍａｎｃｅ（「Ｍｉｓｒａ」）」（Ｐ．Ｍｉｓｒａ ａｎｄ Ｐ．Ｅｎｇｅ著、改訂第２版）の６．１節では、Ｍｉｓｒａは、衛星からの疑似距離の測定値ρ^ｋ（ｔ、ｔ－τ）のモデルを提供している（１≦ｋ≦Ｎ、Ｎ≧４）。

式中、ｒ（ｔ、ｔ－τ）は、実際の疑似距離である。δｔ_ｒ（ｔ）は、受信機のクロックバイアスであり、δｔ_ｓ（ｔ－τ）は、衛星のクロックバイアスである。Ａ^ｋ（ｔ）は、大気遅延補償係数を表す。ε_ρ ^ｋ（ｔ）は、ノイズ項であり、通常、ゼロ平均のガウス雑音としてモデル化される。まとめると、疑似距離は、疑似距離ベクトルρ（ｔ）を形成し、その時間微分は、疑似距離時間微分ベクトルρ^・（ｔ）を形成する。

受信機の位置ベクトルｘ及び速度ベクトルｖは、疑似距離ベクトルρ（ｔ）及び疑似距離時間微分ベクトルρ^・（ｔ）、衛星のエフェメリス、並びに、当業者に既知の統計解析技術（例えば、カルマンフィルタ）を用いて解くことができる力学系のシステム状態変数としてモデル化することができる。例えば、上記のＭｉｓｒａによる書籍の６．２節を参照されたい。

上記の数式１は、次のように書き直すことができる。

式中、｜ｘ^ｋ－ｘ｜は実際の疑似距離であり、衛星の位置ベクトルｘ^ｋと受信機の位置ベクトルｘとの間のユークリッド距離で表されている。上記の数式２の時間微分により、衛星の速度ベクトルｖ^ｋと、受信機の速度ベクトルｖとは、以下のように関係付けられる。

したがって、各衛星について、観測されたドップラー周波数（これは、疑似距離の時間変化率に対して線形関係にある）は、衛星と受信機との間の視線に沿った相対速度（ｖ^ｋ－ｖ）と、受信機のクロックバイアスレートδ^・ｔ_ｒ（ｔ）及び衛星のクロックバイアスレートδ^・ｔ_ｓ（ｔ－τ）と、大気補正係数レートＡ^・ｋ（ｔ）との合計である。衛星のクロックが高品質であり、かつ比較的緩やかに変化する大気モデルを仮定すると、これらのドップラー成分のうち、衛星のクロックバイアスレートδ^・ｔ_ｓ（ｔ－τ）及び大気補正係数レートＡ^・ｋ（ｔ）は、一般的に、受信機のクロックバイアスレートδ^・ｔ_ｒ（ｔ）及び相対視線速度｜ｖ^ｋ－ｖ｜に対して小さな値となる。上述したように、ＩＦ信号１２１は、受信信号と、局部発振器１２５（通常はＴＸＣＯ）によって生成された固定周波数信号とを混合することにより得られる。発振器１２５の安定性は、受信機のクロックバイアスレートδ^・ｔ_ｒ（ｔ）に反映される。相対速度の不確かさ｜ｖ^ｋ－ｖ｜は衛星の動きによって支配されており、この不確かさは通常１００ＫＨｚのオーダーである。しかしながら、受信機のクロックバイアスレートδ^・ｔ_ｒ（ｔ）の不確かさは、かなり大きい場合がある。図５は、衛星捕捉における周波数探索空間の相対的な大きさを示す図であり、相対速度｜ｖ^ｋ－ｖ｜の不確かさに起因する周波数探索空間５０１と、全ドップラー成分の不確かさに起因する周波数探索空間５０２とを示している。また、図５には、コード探索空間５０３も示されている。

従来技術では、周波数探索空間５０２の大きさを小さくするためには、既知の限定的なドリフトを有する高品質のＴＸＣＯを必要とし、これにより、受信機に追加のコストが生じていた。しかしながら、この従来技術では、例えばＩｏＴ用途などの多くの用途において、受信機が非常に高価になるおそれがある。受信機におけるＴＣＸＯに起因する不確かさがすべての衛星に共通であることを観測すると、本発明による方法は、コールドスタートまたはウォームスタートにおける最初の衛星の初期捕捉中にのみ、周波数探索空間５０２の全範囲を必要とする。最初の衛星の捕捉に成功すると、最初の衛星の初期捕捉中に求められた受信機のクロックバイアスδｔ_ｒ（ｔ）及び受信機のクロックバイアスレートδ^・ｔ_ｒ（ｔ）の値と、それぞれの分散とが、その後のすべての衛星の捕捉に使用される。この方法により、不確かさは、各衛星の相対速度の不確かさ以外は実質的に取り除かれ、これにより、必要とされる可能性が高い周波数探索空間は、周波数探索空間５０１のみとなる。この方法は、次のように要約される。
（ｉ）受信機の位置ベクトルｘ及び速度ベクトルｖ、並びに受信機クロックバイアスδｔ_ｒ（ｔ）及び受信機クロックバイアスレートδ^・ｔ_ｒ（ｔ）を状態変数として含むシステムモデルを用いて、受信機の位置ベクトルｘ及び速度ベクトルｖを、最良の初期推定値に初期化する。
（ｉｉ）第１の衛星（最初の衛星）の軌道に起因する不確かさと、受信機クロックバイアスδｔ_ｒ（ｔ）及び受信機クロックバイアスレートδ^・ｔ_ｒ（ｔ）に起因する不確かさとの両方をカバーする第１の周波数探索空間を用いて、第１の衛星を捕捉する。
（ｉｉｉ）受信機クロックバイアスδｔ_ｒ（ｔ）及び受信機クロックバイアスレートδ^・ｔ_ｒ（ｔ）に対応する内部状態を、第１の衛星の捕捉時に得られたそれぞれの推定値に設定する。
（ｉｖ）第２の衛星の軌道に起因する不確かさにのみを実質的にカバーする第２の周波数探索空間を用いて、第２の衛星を捕捉する。

本発明のいくつかの実施形態では、カルマンフィルタにより、受信機の位置ベクトルｘ及び速度ベクトルｖ、並びに、受信機クロックバイアスδｔ_ｒ（ｔ）及び受信機クロックバイアスレートδ^・ｔ_ｒ（ｔ）を、システムの状態変数とするシステムモデルが実現される。いくつかの実施形態では、衛星クロックバイアスδｔ_ｓ（ｔ－τ）、大気補正係数Ａ^ｋ（ｔ）、及び、疑似距離の測定値に影響を与える他の要因は、入力変数として提供してもよいし、または、別々に処理してもよい。カルマンフィルタでは、システムの状態変数ｘ及びｖ、受信機クロックバイアスδｔ_ｒ（ｔ）及び受信機クロックバイアスレートδ^・ｔ_ｒ（ｔ）、並びに、それらの共分散は、それらに対応する現在の推定値及びノイズモデルから予測される。システム変数の現在の推定値及びそれらの共分散は、次に、それぞれの衛星の疑似距離及びドップラー周波数の最新の推定値及び測定値を用いて更新される。例えば、受信機クロックバイアスレートδ^・ｔ_ｒ（ｔ）の現在の推定値は、その最新の推定値とドップラー周波数の測定値との線形関数を用いて更新される。

上記の詳細な説明は、本発明の特定の実施形態を例示するために提供されたものであり、限定することを意図するものではない。本発明の範囲内で様々な変更及び変形が可能である。本発明は、添付の特許請求の範囲に記載されている。

Claims (17)

1. 推定コード遅延及び推定ドップラー周波数でプローブ信号を検出する方法であって、
   （ｉ）プローブ信号の期間を、予め定められた持続時間を各々有する複数のセクションに分割するステップと、
   （ｉｉ）前記プローブ信号の前記各セクションに、複数のコードカテゴリのうちの１つを割り当てるステップであって、前記各コードカテゴリが、それに対応するセクション内の前記プローブ信号の信号パターンを示す、該ステップと、
   （ｉｉｉ）正弦波信号の位相カテゴリを複数の位相カテゴリから選択するステップであって、前記各位相カテゴリが、それに対応する前記正弦波信号の位相の範囲を示す、該ステップと、
   （ｉｖ）前記プローブ信号を含む受信信号を受信するステップと、
   （ｖ）前記受信信号を、予め定められた持続時間を各々有する各セクションに分割するステップと、
   （ｖｉ）前記受信信号を前記正弦波信号を含むものとして扱って、推定コード遅延及び推定ドップラー周波数にそれぞれ基づいて、前記受信信号の各セクションに、それに対応する前記コードカテゴリ及び前記位相カテゴリの両方を割り当てるステップと、
   （ｖｉｉ）前記各セクションに割り当てられた前記コードカテゴリ及び前記位相カテゴリにしたがって、前記受信信号の前記各セクションを個別に累積するステップと、を含む、方法。
2. 請求項１に記載の方法であって、
   前記予め定められた持続時間は、最大１チップである、方法。
3. 請求項１に記載の方法であって、
   前記受信信号の前記各セクションは、複数のサンプルを含む、方法。
4. 請求項３に記載の方法であって、
   前記各サンプルは、同相成分と、直交成分とを含む、方法。
5. 請求項１に記載の方法であって、
   前記プローブ信号は、擬似乱数コードの繰り返しサイクルで変調されている、方法。
6. 受信した信号中のプローブ信号を検出するための集積回路であって、
   プローブ信号を含む受信信号の、予め定められた持続時間を各々有する１以上のセクションを記憶するメモリ回路と、
   １以上の個別にアドレス指定可能なアキュムレータを各々有する複数の処理回路と、
   ディスパッチ回路と、を備え、
   前記ディスパッチ回路は、
   （ｉ）前記プローブ信号の連続的な複数のセクションのうちの対応する１つに各々割り当てられた複数のコードカテゴリを記憶するための記憶素子であって、前記プローブ信号の前記各セクションが前記予め定められた持続時間を有し、かつ、前記各コードカテゴリが、それに対応する前記セクション内の前記プローブ信号の信号遷移パターンを示す、該記憶素子と、
   （ｉｉ）前記プローブ信号と前記受信信号との間の推定コード遅延に基づいて、前記受信信号の前記各セクションを、前記記憶素子に記憶された前記複数のコードカテゴリのうちの対応する１つにマッピングするコードカウンタ回路と、
   （ｉｉｉ）前記受信信号を正弦波信号を含むものとして扱って、前記プローブ信号と前記受信信号との間の推定ドップラー周波数に基づいて、前記受信信号の前記各セクションを、前記正弦波信号の複数の位相カテゴリのうちの対応する１つにマッピングする位相カウンタ回路と、を含み、
   前記ディスパッチ回路は、前記受信信号の前記各セクションを、それに対応する前記コードカテゴリ及び前記位相カテゴリに基づいて、複数の前記アドレス指定可能なアキュムレータのうちの１つにマッピングする、集積回路。
7. 請求項６に記載の集積回路であって、
   前記プローブ信号の前記コードカテゴリを前記記憶素子に記憶させる制御回路をさらに含む、集積回路。
8. 請求項７に記載の集積回路であって、
   前記ディスパッチ回路は、前記制御回路によって指定された擬似ランダムコードに基づいて前記記憶素子に記憶させる前記コードカテゴリを決定するコードカテゴリ生成回路をさらに含む、集積回路。
9. 請求項８に記載の集積回路であって、
   前記ディスパッチ回路は、ゴールドコード生成回路をさらに含む、集積回路。
10. 請求項７に記載の集積回路であって、
    前記制御回路は、マイクロプロセッサまたはマイクロコントローラを含む、集積回路。
11. 請求項１０に記載の集積回路であって、
    前記マイクロプロセッサまたは前記マイクロコントローラは、システムオンチップ方式で当該集積回路に集積される、集積回路。
12. 請求項６に記載の集積回路であって、
    前記ディスパッチ回路は、複数のプローブ信号、複数の推定コード遅延、及び複数の推定ドップラー周波数を検出するための、複数の組の記憶素子、コードカウンタ回路、及び位相カウンタ回路を含む、集積回路。
13. 請求項６に記載の集積回路であって、
    前記予め定められた持続時間は、最大１チップである、集積回路。
14. 請求項６に記載の集積回路であって、
    前記受信信号の前記各セクションは、複数のサンプルを含む、集積回路。
15. 請求項１４に記載の集積回路であって、
    前記各サンプルは、同相成分と、直交成分とを含む、集積回路。
16. 請求項１５に記載の集積回路であって、
    前記各アキュムレータは、前記各サンプルの前記同相成分及び前記直交成分を個別に累積し、
    前記各アキュムレータは、前記各サンプルの前記同相成分及び前記直交成分を個別に累積するための、ベクトルレジスタ、ベクトル加算器、及びベクトル累積素子をさらに含む、集積回路。
17. 請求項６に記載の集積回路であって、
    前記プローブ信号は、擬似乱数コードの繰り返しサイクルで変調されている、集積回路。

Images