JP7520081B2 - 誤り率測定装置および誤り率測定方法 - Google Patents
誤り率測定装置および誤り率測定方法 Download PDFInfo
- Publication number
- JP7520081B2 JP7520081B2 JP2022125667A JP2022125667A JP7520081B2 JP 7520081 B2 JP7520081 B2 JP 7520081B2 JP 2022125667 A JP2022125667 A JP 2022125667A JP 2022125667 A JP2022125667 A JP 2022125667A JP 7520081 B2 JP7520081 B2 JP 7520081B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- error rate
- scan
- display
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000011159 matrix material Substances 0.000 claims description 125
- 238000005259 measurement Methods 0.000 claims description 87
- 238000012360 testing method Methods 0.000 claims description 85
- 230000006870 function Effects 0.000 claims description 45
- 230000005540 biological transmission Effects 0.000 claims description 22
- 238000012549 training Methods 0.000 claims description 16
- 240000004050 Pentaglottis sempervirens Species 0.000 claims description 15
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 claims description 15
- 238000000691 measurement method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 13
- 238000012937 correction Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/23—Indication means, e.g. displays, alarms, audible means
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Electromagnetism (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Computer Display Output (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示し、選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するとともに、前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示する表示制御部6bと、
前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定する操作表示部2と、
前記操作表示部にて選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行する制御部6と、を備えたことを特徴とする。
異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶する記憶部5を備え、
前記制御部は、前記記憶部に記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行することを特徴とする。
前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする。
前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示するステップと、
前記選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するステップと、
前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示するステップと、
前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定するステップと、
前記選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行するステップと、を含むことを特徴とする。
異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶するステップと、
前記記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行するステップと、を含むことを特徴とする。
前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする。
本発明に係る誤り率測定装置は、例えば拡張バスや拡張スロットの接続規格として、PCI Express Base Specification Revision 6.0 16 December 2021に示されるPCI Express6.0(以下、PCIe Gen6規格と言う)に準拠したデバイスを被測定物(DUT)とし、被測定物を信号パターン折り返しのステートに遷移させた状態のリンクトレーニング中において、PCIe Gen6規格で定義されるパラメータ値に基づくテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号のビット誤り率を測定するものである。
制御部W1は、リンク状態を管理するリンク状態管理機構として、リンク状態管理部(LTSSM(リンク・トレーニング・ステータス・ステート・マシン:Link Training and Status State Machine)W1aを備え、ビットエラー測定を行う際に、データ受信部W2とデータ送信部W3を統括制御する。
操作表示部2は、ビットエラー測定に関する各種情報を操作入力する操作部と、ビットエラー測定の設定や測定結果に関する画面を表示する表示部の両方の機能を兼ね備えたグラフィカルユーザインタフェース(GUI)で構成される。
PS1=(1-2×C+1)/(1-2×C+1-2×C-1)…補正式(2)
DE=(1-2×C+1-2×C-1)/(1-2×C-1)…補正式(3)
Boost=1/(1-2×C+1-2×C-1)…補正式(4)
2 操作表示部
3 データ送信部
3a エンファシス制御部
4 データ受信部
4a ビットエラー測定部
5 記憶部
6 制御部
6a リンク状態管理部
6b 表示制御部
11 マトリックススキャン表示画面
11a 「Start」キー
11b パラメータ設定表示領域
11c 測定結果表示領域
12a [Measurement]のタブ
12b [Starting Preset]のタブ
12c [Scan]のタブ
13 チェックボックス
14 「Scenario Edit」ボタン
15 マトリックススキャン編集画面
16 Edit選択コンボボックス
17 Scan対象選択マトリックス
18 Scan対象図
21 テーブル表示領域
22 詳細表示領域
W 被測定物
W1 制御部
W1a リンク状態管理部
W2 データ受信部
W2a イコライザ
W3 データ送信部
Claims (6)
- PCI Express6規格で定義されるFull Swing値におけるC-2、C-1、C+1の各係数値の組み合わせによる三角行列マトリックスの中から選択設定されるスキャン対象のセルのパラメータ値に基づくテスト信号をリンクトレーニング中に被測定物(W)に送信し、前記テスト信号の送信に伴って前記被測定物から折り返される被測定信号を受信してビット誤り率を測定するマトリックススキャン機能を実行する誤り率測定装置(1)であって、
前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示し、選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するとともに、前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示する表示制御部(6b)と、
前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定する操作表示部(2)と、
前記操作表示部にて選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行する制御部(6)と、を備えたことを特徴とする誤り率測定装置。 - 異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶する記憶部(5)を備え、
前記制御部は、前記記憶部に記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行することを特徴とする請求項1に記載の誤り率測定装置。 - 前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする請求項1または2に記載の誤り率測定装置。
- PCI Express6規格で定義されるFull Swing値におけるC-2、C-1、C+1の各係数値の組み合わせによる三角行列マトリックスの中から選択設定されるスキャン対象のセルのパラメータ値に基づくテスト信号をリンクトレーニング中に被測定物(W)に送信し、前記テスト信号の送信に伴って前記被測定物から折り返される被測定信号を受信してビット誤り率を測定するマトリックススキャン機能を実行する誤り率測定方法であって、
前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示するステップと、
前記選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するステップと、
前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示するステップと、
前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定するステップと、
前記選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行するステップと、を含むことを特徴とする誤り率測定方法。 - 異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶するステップと、
前記記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行するステップと、を含むことを特徴とする請求項4に記載の誤り率測定方法。 - 前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする請求項4または5に記載の誤り率測定方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022125667A JP7520081B2 (ja) | 2022-08-05 | 2022-08-05 | 誤り率測定装置および誤り率測定方法 |
US18/318,396 US20240044974A1 (en) | 2022-08-05 | 2023-05-16 | Error rate measurement apparatus and error rate measurement method |
CN202310579562.5A CN117527156A (zh) | 2022-08-05 | 2023-05-22 | 误码率测量装置及误码率测量方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022125667A JP7520081B2 (ja) | 2022-08-05 | 2022-08-05 | 誤り率測定装置および誤り率測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024022235A JP2024022235A (ja) | 2024-02-16 |
JP7520081B2 true JP7520081B2 (ja) | 2024-07-22 |
Family
ID=89750092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022125667A Active JP7520081B2 (ja) | 2022-08-05 | 2022-08-05 | 誤り率測定装置および誤り率測定方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240044974A1 (ja) |
JP (1) | JP7520081B2 (ja) |
CN (1) | CN117527156A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200304349A1 (en) | 2019-03-20 | 2020-09-24 | Toshiba Memory Corporation | Communication device and method |
JP2022040950A (ja) | 2020-08-31 | 2022-03-11 | アンリツ株式会社 | 誤り率測定装置およびパラメータ取得方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224760A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Ten Ltd | データ表示装置 |
US8316173B2 (en) * | 2009-04-08 | 2012-11-20 | International Business Machines Corporation | System, method, and computer program product for analyzing monitor data information from a plurality of memory devices having finite endurance and/or retention |
JP5443290B2 (ja) * | 2010-07-21 | 2014-03-19 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
JP2016200900A (ja) * | 2015-04-08 | 2016-12-01 | シャープ株式会社 | 画像読取装置、画像読取方法及びコンピュータプログラム |
KR102559387B1 (ko) * | 2021-05-25 | 2023-07-26 | 에스케이하이닉스 주식회사 | PCIe 인터페이스 장치 및 그 동작 방법 |
-
2022
- 2022-08-05 JP JP2022125667A patent/JP7520081B2/ja active Active
-
2023
- 2023-05-16 US US18/318,396 patent/US20240044974A1/en active Pending
- 2023-05-22 CN CN202310579562.5A patent/CN117527156A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200304349A1 (en) | 2019-03-20 | 2020-09-24 | Toshiba Memory Corporation | Communication device and method |
JP2020155916A (ja) | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 通信装置および方法 |
JP2022040950A (ja) | 2020-08-31 | 2022-03-11 | アンリツ株式会社 | 誤り率測定装置およびパラメータ取得方法 |
Also Published As
Publication number | Publication date |
---|---|
US20240044974A1 (en) | 2024-02-08 |
CN117527156A (zh) | 2024-02-06 |
JP2024022235A (ja) | 2024-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090046154A1 (en) | System and method for testing a video signal generator | |
CN102132555B (zh) | 画质调整装置、画质调整方法 | |
CN106209220B (zh) | 一种基于fpga的ux3328sfp光模块自动参数设置与测试方法 | |
CN104620573A (zh) | 多屏显示器的校准系统以及记录介质 | |
JP7520081B2 (ja) | 誤り率測定装置および誤り率測定方法 | |
JP7520080B2 (ja) | 誤り率測定装置および誤り率測定方法 | |
CN104992691A (zh) | 一种显示系统的白平衡调整方法及显示系统 | |
CN110749844A (zh) | 线缆检测工装及其使用方法 | |
CN111934788A (zh) | 一种头戴设备的射频指标测试方法、系统及相关组件 | |
CN107977290A (zh) | 一种mipi回路的测试方法及测试系统 | |
CN108573665A (zh) | 显示屏点灯参数调整方法、电路和显示屏测试设备 | |
CN101583050A (zh) | 快速自动化色温调整方法及系统 | |
CN113571008B (zh) | 拼接式显示屏的亮暗线调节方法、装置以及系统 | |
JP7162645B2 (ja) | 誤り率測定装置およびパラメータ取得方法 | |
CN108646172A (zh) | 一种芯片测试装置 | |
CN211180150U (zh) | 线缆检测工装 | |
CN102801923B (zh) | 一种视频矩阵切换延迟时确定方法、设备及系统 | |
CN106383305A (zh) | 测试板卡的方法和装置及测试工装 | |
CN116489054A (zh) | 一种基于FPGA的CoaXPress链路性能检测方法及系统 | |
CN112738502B (zh) | 一种非标显示设备自动化测试系统及方法 | |
JP6890625B2 (ja) | 誤り測定器及びそれを用いた応答時間の測定方法 | |
CN107592523A (zh) | 一种电视机图像一致性的检测方法、存储设备及检测装置 | |
CN105898262A (zh) | 一种调整白平衡的方法及装置 | |
CN106973286A (zh) | 摄像头硬件电路的检测方法、装置及系统 | |
CN118590642B (zh) | 一种视频连接线传输稳定性的评估方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7520081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |