[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7520081B2 - 誤り率測定装置および誤り率測定方法 - Google Patents

誤り率測定装置および誤り率測定方法 Download PDF

Info

Publication number
JP7520081B2
JP7520081B2 JP2022125667A JP2022125667A JP7520081B2 JP 7520081 B2 JP7520081 B2 JP 7520081B2 JP 2022125667 A JP2022125667 A JP 2022125667A JP 2022125667 A JP2022125667 A JP 2022125667A JP 7520081 B2 JP7520081 B2 JP 7520081B2
Authority
JP
Japan
Prior art keywords
matrix
error rate
scan
display
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022125667A
Other languages
English (en)
Other versions
JP2024022235A (ja
Inventor
弘季 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2022125667A priority Critical patent/JP7520081B2/ja
Priority to US18/318,396 priority patent/US20240044974A1/en
Priority to CN202310579562.5A priority patent/CN117527156A/zh
Publication of JP2024022235A publication Critical patent/JP2024022235A/ja
Application granted granted Critical
Publication of JP7520081B2 publication Critical patent/JP7520081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203Details of error rate determination, e.g. BER, FER or WER
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/3171BER [Bit Error Rate] test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/20Monitoring; Testing of receivers
    • H04B17/23Indication means, e.g. displays, alarms, audible means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Computer Display Output (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Description

本発明は、被測定物を信号パターン折り返しのステートに遷移させた状態のリンクトレーニング中において、PCI Express6規格で定義されるパラメータ値に基づくテスト信号を被測定物に送信し、テスト信号の送信に伴って被測定物から折り返される被測定信号を受信してビット誤り率(以下、BER:Bit Error Rateとも言う)を測定する誤り率測定装置および誤り率測定方法に関する。
誤り率測定装置は、固定データを含む既知パターンのテスト信号を被測定物に送信し、テスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してBERを測定する装置として従来から知られている。
この種の誤り率測定装置では、例えば下記特許文献1に開示されるように、リンクトレーニングにて被測定物の出力波形のエンファシス調整を行っているが、リンクパートナーである被測定物との通信品質を確保するには、誤り率測定装置から見た送信(Tx)側のエンファシスと被測定物の受信(Rx)側のユーザが任意に設定するイコライザの最適な組み合わせが選択される必要がある。このため、PCI Express5.0規格以前の従来の誤り率測定装置では、被測定物のレシーバに最適な送信(Tx)側のイコライザ設定をスキャンし、被測定物のレシーバに最適な設定を自動で探索できるマトリックススキャン機能を採用していた。このPCI Express1-5規格に対応したマトリックススキャン機能では、Pre-shoot1、De-emphasisの2つの係数で三角行列(X軸、Y軸)をマッピングし、係数によって求められるエンファシス設定で最適なBERを測定している。
特開2022-043738号公報
しかしながら、従来のマトリックススキャン機能では、係数によって求められるエンファシス設定で最適なBERを測定する際、Full Scanによる三角行列の全セルの測定と、三角行列において測定開始するセルから後方全ての測定との2種類の測定にしか対応していなかった。ところが、PCI Express6規格では、従来からあったCursor値(Pre-shoot1、De-emphasis)に加え、Cursor値(Pre-shoot2)が増え、3つの係数でエンファシスを計算するため、測定項目が従来の3倍以上になる。このため、従来のマトリックススキャン機能では、PCI Express6規格のBER測定試験に時間を要し、被測定物のデバッグを効率的に行えないという問題があった。
そこで、本発明は上記問題点に鑑みてなされたものであって、PCI Express6規格のBER測定試験を効率的に行ってユーザのデバッグ効率の向上を図ることができる誤り率測定装置および誤り率測定方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載された誤り率測定装置は、PCI Express6規格で定義されるFull Swing値におけるC-2、C-1、C+1の各係数値の組み合わせによる三角行列マトリックスの中から選択設定されるスキャン対象のセルのパラメータ値に基づくテスト信号をリンクトレーニング中に被測定物Wに送信し、前記テスト信号の送信に伴って前記被測定物から折り返される被測定信号を受信してビット誤り率を測定するマトリックススキャン機能を実行する誤り率測定装置1であって、
前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示し、選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するとともに、前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示する表示制御部6bと、
前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定する操作表示部2と、
前記操作表示部にて選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行する制御部6と、を備えたことを特徴とする。
本発明の請求項2に記載された誤り率測定装置は、請求項1の誤り率測定装置において、
異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶する記憶部5を備え、
前記制御部は、前記記憶部に記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行することを特徴とする。
本発明の請求項3に記載された誤り率測定装置は、請求項1または2の誤り率測定装置において、
前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする。
本発明の請求項4に記載された誤り率測定方法は、PCI Express6規格で定義されるFull Swing値におけるC-2、C-1、C+1の各係数値の組み合わせによる三角行列マトリックスの中から選択設定されるスキャン対象のセルのパラメータ値に基づくテスト信号をリンクトレーニング中に被測定物Wに送信し、前記テスト信号の送信に伴って前記被測定物から折り返される被測定信号を受信してビット誤り率を測定するマトリックススキャン機能を実行する誤り率測定方法であって、
前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示するステップと、
前記選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するステップと、
前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示するステップと、
前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定するステップと、
前記選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行するステップと、を含むことを特徴とする。
本発明の請求項5に記載された誤り率測定方法は、請求項4の誤り率測定方法において、
異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶するステップと、
前記記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行するステップと、を含むことを特徴とする。
本発明の請求項6に記載された誤り率測定方法は、請求項4または5の誤り率測定方法において、
前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする。
本発明によれば、従来のマトリックススキャン機能では、Full Scanによる三角行列の全セルの測定と、三角行列において測定開始するセルから後方全ての測定との2種類の測定にしか対応していなかったのに対し、スキャン対象の選択幅が広がり、PCI Express6規格のBER測定試験が効率的に行え、ユーザのデバッグ効率の向上を図ることができる。
本発明に係る誤り率測定装置のブロック構成図である。 本発明に係る誤り率測定装置において[Measurement]のタブを選択したときのマトリックススキャン表示画面を示す図である。 本発明に係る誤り率測定装置において[Starting Preset]のタブを選択したときのマトリックススキャン表示画面を示す図である。 本発明に係る誤り率測定装置において[Scan]のタブを選択したときの マトリックススキャン表示画面を示す図である。 本発明に係る誤り率測定装置におけるマトリックススキャン編集画面の一例を示す図である。 本発明に係る誤り率測定装置によるマトリックススキャン機能の動作フローチャートである。 PCI Express6規格で定義される係数値のPresetテーブルを示す図である。 PCI Express6規格で定義されるC-2=0/24のときの係数値の三角行列マトリックスを示す図である。 PCI Express6規格で定義されるC-2=1/24のときの係数値の三角行列マトリックスを示す図である。 PCI Express6規格で定義されるC-2=2/24のときの係数値の三角行列マトリックスを示す図である。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
[本発明の概要について]
本発明に係る誤り率測定装置は、例えば拡張バスや拡張スロットの接続規格として、PCI Express Base Specification Revision 6.0 16 December 2021に示されるPCI Express6.0(以下、PCIe Gen6規格と言う)に準拠したデバイスを被測定物(DUT)とし、被測定物を信号パターン折り返しのステートに遷移させた状態のリンクトレーニング中において、PCIe Gen6規格で定義されるパラメータ値に基づくテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号のビット誤り率を測定するものである。
なお、PCIe Gen6規格の8.3.3.3 Tx Equalization Presets for 8.0,16.0,32.0,1and64.0GT/sには、Figure8-6 Definition of Tx Voltage Levels and Equalization Ratios、Table8-1 Tx Preset Ratios and Corresponding Coefficient Values for 8.0,16.0,and32.0GT/s、Table8-2 Tx Preset Ratios and Corresponding Coefficient Values for 64.0GT/s(図7を参照)に示すように、エンファシス プリセット値に関する記述がなされている。
また、PCIe Gen6規格の8.3.3.8 Coefficient Range and Tolerance for 8.0,16.0,32.0,1and64.0GT/sには、Figure8-10 Transmit Equalization Coefficient Space Triangular Matrix Example for 64.0GT/sに示すように、三角行列マトリックスのテーブルに関する記述がなされている。
上記三角行列マトリックスのテーブルの具体例として、図8はPCIe Gen6規格で定義されるC-2=0/24のときの係数値の三角行列マトリックス、図9は同規格で定義されるC-2=1/24のときの係数値の三角行列マトリックス、図10は同規格で定義されるC-2=2/24のときの係数値の三角行列マトリックスを示している。
本発明では、特に、PCIe Gen6規格に準拠したデバイスである被測定物との間のリンクの状態を管理するためのリンクトレーニング中にPCIe Gen6規格に対応したマトリックススキャン機能を実行して被測定物のビットエラー測定を行い、PCIe Gen6規格における被測定物のレシーバに最適な設定を視覚的に把握することを目的としている。
上記マトリックススキャン機能とは、PCIe Gen6規格で定義されるFull Swing値(24,48,63の何れか)におけるC-2、C-1、C+1の各係数値の組み合わせによりマッピングされる三角行列マトリックスの中から選択設定されるスキャン対象のセルのパラメータ値に基づくテスト信号をリンクトレーニング中に被測定物に順次送信し、この送信に伴って被測定物から折り返される被測定信号を受信してビット誤り率を測定することで被測定物のレシーバに最適な設定を自動で探索する機能である。
以下の説明では、リンクトレーニング中にPCIe Gen6規格に対応したマトリックススキャン機能を実行して被測定物のビットエラー測定を行うことを「ビットエラー測定」と省略する。
図1に示すように、本実施の形態の誤り率測定装置1は、上記目的を達成するため、操作表示部2、データ送信部3、データ受信部4、記憶部5、制御部6を備えて概略構成される。
図1に示すように、被測定物Wは、制御部W1、データ受信部W2、データ送信部W3を備えて概略構成される。以下、被測定物Wおよび誤り率測定装置1の構成について図面を参照しながら説明する。
[被測定物の構成について]
制御部W1は、リンク状態を管理するリンク状態管理機構として、リンク状態管理部(LTSSM(リンク・トレーニング・ステータス・ステート・マシン:Link Training and Status State Machine)W1aを備え、ビットエラー測定を行う際に、データ受信部W2とデータ送信部W3を統括制御する。
データ受信部W2は、ビットエラー測定を行う際に、制御部W1の制御により、信号パターン折り返しのステート、いわゆるループバックに遷移させた状態で誤り率測定装置1のデータ送信部3から送信されるテスト信号を受信する。
データ受信部W2は、ユーザが任意に設定するイコライザW2aを備える。イコライザW2aは、誤り率測定装置1のデータ送信部3から受信するテスト信号の周波数特性を調整して受信感度の向上を図っている。
データ送信部W3は、ビットエラー測定を行う際に、制御部W1の制御により、データ受信部W2が誤り率測定装置1のデータ送信部3からテスト信号を受信すると、この受信したテスト信号に対する応答信号を被測定信号として誤り率測定装置1に折り返して送信する。
[誤り率測定装置の構成について]
操作表示部2は、ビットエラー測定に関する各種情報を操作入力する操作部と、ビットエラー測定の設定や測定結果に関する画面を表示する表示部の両方の機能を兼ね備えたグラフィカルユーザインタフェース(GUI)で構成される。
操作表示部2は、図2~図4に示す表示形態のマトリックススキャン表示画面11を表示する。図2~図4のマトリックススキャン表示画面11の右側上部には、マトリックススキャン機能を実行するときに押下される「Start」キー11aが設けられる。マトリックススキャン表示画面11は、マトリックススキャン機能を実行するために必要な設定を行うためのパラメータ設定表示領域11bと、マトリックススキャン機能を実行したときの測定結果を表示する測定結果表示領域11cからなる。
操作表示部2は、図2~図4のマトリックススキャン表示画面11のパラメータ設定表示領域11bにおいて、マトリックススキャン機能を実行するために必要な各種設定を行う。この各種設定は、パラメータ設定表示領域11bの「Measurement」のタブ12a、「Starting Preset」のタブ12b、「Scan」のタブ12cの何れかを選択した状態で行われる。
まず、図2のパラメータ設定表示領域11bの「Measurement」のタブ12aを選択した場合について説明する。この場合、「BER Meas. Time[sec]」では、設定範囲:1~300sec、ステップ:1sec/stepでBER測定時間を設定することができる。
「Relax Time」では、設定範囲:1~60sec、ステップ1sec/stepでBER測定を始めるまでのCursor設定時間を指定して設定することができる。
「Bypass Link Training」では、リンクトレーニングの設定でマトリックススキャン機能を実行するかを、プルダウンメニューから1.Enabled(有効)、2.Disabled(無効)の選択により設定することができる。図2では、「Enabled」が選択された状態を示している。
「CBB Controller」では、プルダウンメニューからCBB4.0に接続された被測定物Wへの電源を制御する設定(Auto Power Cycle)を選択することができる。
次に、図3のパラメータ設定表示領域11bの「Starting Preset」のタブ12bを選択した場合について説明する。この場合、「All ON」または「All OFF」のボタンを押下すれば、ビットエラー測定を行うときの初期Presetの設定を全て選択または全て解除することができる。また、「Q0」~「Q10」のボタンの何れかを押下すれば、ビットエラー測定を行うときの初期Presetの設定を個別に選択または解除することができる。なお、初期Presetの設定は、DUT毎の挙動を調整するための初期設定として実行されるものである。
次に、図4のパラメータ設定表示領域11bの「Scan」のタブ12cを選択した場合について説明する。この場合、「FS(Full Swing)」では、プルダウンメニューの設定値:24、48、63の中から選択してマトリックススキャン機能のFull Swing値を設定することができる。
「LF(Low Frequency)」には、マトリックススキャン機能のFull Swing値から求められるLow Frequencyが表示される。図4では、Full Swing値「24」から求められるLow Frequency:「8」が表示された状態を示している。
「Search Direction」では、プルダウンメニューの「Horizontal」(水平方向)、「Vertical」(垂直方向)、「Depth」(深さ方向)の中から選択してスキャン方向を設定することができる。図4では、「Horizontal」を選択した状態を示している。
「Full Scan」では、全てのセルについてマトリックススキャン機能を実行するときにチェックボックス13にチェックを入れることで設定することができる。なお、「Full Scan」のチェックボックス13にチェックを入れたときは、「Scan Mode」がグレイアウトする。
「Scan Mode」では、「Full Scan」のチェックボックス13にチェックが入っていない状態で「Start from Selected Cell」または「Scan Scenario」を選択してスキャン方法を設定することができる。図4では、「Scan Scenario」を選択した状態を示している。
「Full Scan」の右側には、3軸(X:横方向座標軸、Y:縦方向座標軸、Z:奥行き方向座標軸)の立体形式とテーブル形式による2つの形式でスキャン対象を表示する。立体形式によるスキャン対象の表示では、C+1を横方向座標軸(X軸)、C-1を縦方向座標軸(Y軸)、C-2を奥行き方向座標軸(Z軸)として、C-2、C-1、C+1を立体的に俯瞰表示する。また、テーブル形式によるスキャン対象の表示では、立体形式によるスキャン対象の表示の上部にC-2の各係数値(図4では0、1、2)を独立して表示し、C-2の各係数値(0、1、2)に対する組み合わせとして、C+1の各係数値(0~8)を横軸(X軸)、C-1の各係数値(0~6)を縦軸(Y軸)としてマトリックス表示する。なお、立体形式とテーブル形式によるスキャン対象の表示では、スキャン対象と非スキャン対象を色分けして識別表示する。例えばスキャン対象を緑色、非スキャン対象を灰色で色分け表示する。
ここで、上述した「Full Scan」内に設けられる「Scenario Edit」ボタン14は、「Full Scan」のチェックボックス13にチェックが入っていない状態で「Start from Selected Cell」または「Scan Scenario」を選択して図5に示すマトリックススキャン編集画面15を呼び出すときに操作される。
図5のマトリックススキャン編集画面15は、スキャン対象を選択するための画面であって、「FS(Full Swing)表示」には、現在選択されているFS設定を表示する。図5では、現在選択されているFS設定が「24」の場合を示している。
マトリックススキャン編集画面15の右側最上部には、編集するスキャン対象をプルダウンメニューから選択するための「Edit選択コンボボックス」16が表示される。
なお、ユーザがスキャン対象を変更する際、Full Swing値(例えば63を選択設定)によってはスキャン対象を選ぶ作業が大変な場合がある。その対策として、本実施の形態では、予め事前編集した異なるパラメータ値の組み合わせのセルからなる複数のシナリオ(例えばScenario0~5)を用意し、「Edit選択コンボボックス」16のプルダウンメニューの中から選択できるようにしている。図5では、「Edit選択コンボボックス」16のプルダウンメニューから「Scenario0」が選択された状態を示している。なお、用意するシナリオは、PCIe Gen6規格で指定するパラメータ値(図7のPresetQ0~Q10のパラメータ値)のセルを含むようにしてもよい。
「Edit選択コンボボックス」16の下部には、複数のボタン:「All ON」、「All OFF」、「ON」、「OFF」が縦並びに表示される。「All ON」ボタンは、スキャン対象を全選択するときに操作され、「All OFF」ボタンは、スキャン対象を全解除するときに操作される。また、「ON」ボタンは、選択したマトリックスをスキャン対象にするときに操作され、「OFF」ボタンは、選択したマトックスをスキャン対象から外すときに操作される。
マトリックススキャン編集画面15の中央には、スキャン対象とするセルをマトリックスからマウスで選択するための「Scan対象選択マトリックス」17が表示される。図5はFull Swing値が「24」の場合の「Scan対象選択マトリックス」17を示しており、C-2:0、1、2、3が独立して表示され、C-2:0、1、2、3に対するC-1:0~6,C+1:0~8の組み合わせがマトリックスとして表示される。「Scan対象選択マトリックス」17では、選択したセル、ターゲット、非ターゲットが色分け表示される。図5では、C-2:0、4に対するC-1:2,C+1:1、C-1:2,C+1:2、C-1:3,C+1:1、C-1:3,C+1:2が選択したセルとして水色(図5では黒塗り部分)で表示され、C-2:0、4におけるC-1:2,C+1:5、C-1:2,C+1:6、C-1:3,C+1:5、C-1:5,C+1:0、C-1:5,C+1:1、C-1:6,C+1:0、C-1:6,C+1:1がターゲットとして緑色(図5では右上がり斜線部分)で表示され、残りの部分が非ターゲットとして灰色(図5では白色部分)で表示される。
「Scan対象選択マトリックス」17の左側には、C-2のスキャン対象を立体的に表すための「Scan対象図」18が表示される。「Scan対象図」18では、C+1を横方向座標軸(X軸)、C-1を縦方向座標軸(Y軸)、C-2を奥行き方向座標軸(Z軸)として、C-2、C-1、C+1を立体的に俯瞰表示し、C-2のスキャン対象を色分け表示する。例えばC-2のスキャン対象を緑色、非スキャン対象を灰色で表示する。「Scan対象図」18では、どの面がC-2のスキャン対象となるかを3次元表示している。
マトリックススキャン編集画面15の右側最下部に設けられる「OK」ボタンは、編集結果を保存するときに操作される。「OK」ボタンの右隣の「Cancel」ボタンは、編集結果を破棄するときに操作される。
操作表示部2は、図2~図4のマトリックススキャン表示画面11の測定結果表示領域11cにおいて、マトリックススキャン機能を実行したときの測定結果を表示する。なお、図2~図4の測定結果表示領域11cにおいて、PS2はPre-Shoot2(dB)、PS1はPre-Shoot1(dB)、DEはDe-Emphasis(dB)をそれぞれ示している。
図2~図4に示すように、測定結果表示領域11cは、テーブル表示領域21と詳細表示領域22からなる。テーブル表示領域21には、Full Swing値に応じた数のタブ(Full Swing値が24の場合は4つのタブ、Full Swing値が48の場合は7つのタブ、Full Swing値が63の場合は9つのタブ)によりC-2の係数値を選択可能に表示する。そして、選択したタブのC-2の係数値とC+1の各係数値とC-1の各係数値の組み合わせの一つ一つ、すなわち、C-2の係数値とC+1の係数値とC-1の係数値の組み合わせの一つ一つをセルとし、マトリックススキャン機能を実行したときのセルごとのエラーカウント値(図2~図4のEC)とビット誤り率(図2~図4のBER)をマトリックス表示するとともに、セルごとのビット誤り率を誤り度合に応じて色分け表示する。
各セルには、後述する補正式(1)~(4)を用いて計算されるPS2、PS1、DE、Boostの各値とともに、エラーカウント値とビット誤り率が表示される。その際、セルごとのビット誤り率は、誤り度合として、例えばLink fail(図2~図4における黒部分:灰色)、Syncloss/Clock loss(図2~図4における白部分:赤色)、BER≧1E-8(図2~図4における右上がり斜線部分:赤橙色)、1E-8>BER≧1E-9(図2~図4における実線と点線が交互の縦線部分:橙色)、1E-9>BER≧1E-10(図2~図4における実線と点線が交互の横線部分:黄色)、1E-10>BER≧1E-11(図2~図4における実線の横線部分:黄緑色)、1E-11>BER≧1E-12(図2~図4における実線の縦線部分:緑色)、Error free(図2~図4における右下がり斜線部分:深緑色)に応じて色分け表示される。
なお、図2~図4では、C+1の各係数値を横軸(X軸)、C-1の各係数値を縦軸(Y軸)としてマトリックス表示しているが、C+1の各係数値を縦軸(Y軸)、C-1の各係数値を横軸(X軸)としてマトリックス表示してもよい。
詳細表示領域22には、セルごとのビット誤り率を誤り度合に応じて色分けした縮小画像をサムネイル表示する。このサムネイル表示では、C-2の各係数値(図2~図4では0、1、2)を独立して表示し、C-2の各係数値(0、1、2)に対する組み合わせとして、C+1の各係数値(0~8)を横軸(X軸)、C-1の各係数値(0~6)を縦軸(Y軸)としてマトリックス表示し、テーブル表示領域21の表示と同様に、セルごとのビット誤り率を誤り度合に応じて色分けし、縮小画像によるサムネイルを表示する。
詳細表示領域22におけるサムネイル表示の左側には、C+1を横方向座標軸(X軸)、C-1を縦方向座標軸(Y軸)、C-2を奥行き方向座標軸(Z軸)として、C-2、C-1、C+1を立体的に俯瞰表示する。これにより、規格の更新によって新たに追加されたC-2を奥行き方向座標軸(Z軸)とすることにより、従来からの表示を活かした立体的な俯瞰表示を行うことができる。
詳細表示領域22における俯瞰表示のC-2の近傍には、C-2の係数値を増減キーの操作により入力するための入力ボックス23aが設けられる。同様に、C-1の近傍には、C-1の係数値を増減キーの操作により入力するための入力ボックス23bが設けられ、C+1近傍には、C+1の係数値を増減キーの操作により入力するための入力ボックス23cが設けられる。そして、各入力ボックス23a,23b,23cに入力された値によるC-2、C-1、C+1の係数値に対応する部分(矩形部分)を例えば緑色に色分けして識別表示している。
なお、立体的な俯瞰表示では、C+1の座標軸とC-1の座標軸をマトリックス表示に合わせている。すなわち、図2~図4では、C+1を横軸(X軸)、C-1を縦軸(Y軸)としてマトリックス表示しているので、C+1を横方向座標軸(X軸)、C-1を縦方向座標軸(Y軸)としている。
詳細表示領域22における俯瞰表示の下部には、俯瞰表示の入力ボックス23a,23b,23cに入力されたC-2、C-1、C+1の係数値の組み合わせによるセルのBER(ビット誤り率)、EC(エラーカウント値)、PS2(dB)、PS1(dB)、DE(dB)、Boost(dB)を表示する。図4では、C-2=0、C-1=0、C+1=0の組み合わせによるセルのBER、EC、PS2(dB)、PS1(dB)、DE(dB)、Boost(dB)を表示している。
なお、操作表示部2では、不図示の設定画面において、被測定物Wに送信されるテスト信号の元になるテストパターンの選択を行うことができる。テストパターンは、PRBS(Pseudo Random Bit Sequence:疑似ランダム信号)とCompliance(PCIe Gen6規格に準拠した1b/1bエンコードのテストパターン)から選択できる。Complianceは、さらにMCP(BER測定を行うためのテストパターン)、CP(波形の校正またはInit Tx EQ.Tx LEQ Response Time Testに仕様するテストパターン)、Jitter Mesurement Pattern(Jitterを測定するための1,0パターン)から選択可能である。
また、図1では、各種情報を操作入力する操作部と、設定画面や測定画面などを表示する表示部の両方の機能を操作表示部2が兼ね備えた構成として図示しているが、操作表示部2を操作部と表示部にそれぞれ独立させた構成としてもよい。
データ送信部3は、ビットエラー測定を行う際に、テスト信号を生成して被測定物Wに送信する。テスト信号は、操作表示部2にて選択されたテストパターンに対し、PCIe Gen6規格で定義されるプリセットのカーソル値の各係数からマッピングされる三角行列マトリックスのテーブルからなるパラメータ値に基づくエンファシスをかけられた信号である。
さらに説明すると、データ送信部3は、パラメータ設定表示領域11bの[Scan]のタブ12cを選択した状態で、FS(Full Swing)において、設定可能な範囲として24、48、63の何れかの範囲を選択すると、選択した範囲においてPCIe Gen6規格で定義される全てまたは指定されたプリセットのC-2、C-1、C+1の組み合わせにおけるPS2、PS1、DE、Boostに基づくエンファシス(実際の現象としてはデエンファシス)の比率とデータ送信部(信号発生器)3の合計振幅値からVa、Vb、Vc1、Vc2、Vdを計算し、計算結果に基づいて生成されるテスト信号を被測定物Wに送信する。
データ受信部4は、ビットエラー測定を行う際に、データ送信部3からのテスト信号が被測定物Wに送信されると、このテスト信号の送信に伴って被測定物Wのデータ送信部W3が折り返して送信するデータを受信する。
記憶部5は、ビットエラー測定を行う際に操作表示部2により設定される各種設定情報、ビットエラー測定の測定結果、マトリックススキャン編集画面15におけるシナリオの編集結果などを記憶する。
記憶部5は、ビットエラー測定を行う際のテスト信号を生成するため、PCIe Gen6規格で定義されるプリセットのカーソル値の各係数からマッピングされる三角行列マトリックスのテーブルからなるパラメータ値を設定範囲(24、48、63)ごとに記憶するとともに、下記に示すPS2、PS1、DE、Boostの補正式(1)~(4)を記憶する。
PS2=(1-2×C+1-2×C-1-2×C-2)/(1-2×C+1-2×C-1)…補正式(1)
PS1=(1-2×C+1)/(1-2×C+1-2×C-1)…補正式(2)
DE=(1-2×C+1-2×C-1)/(1-2×C-1)…補正式(3)
Boost=1/(1-2×C+1-2×C-1)…補正式(4)
制御部6は、リンク状態管理部6aと表示制御部6bを含み、操作表示部2、データ送信部3、データ受信部4、記憶部5を統括制御してマトリックススキャン機能を実行する。
リンク状態管理部6aは、被測定物Wに搭載されたリンク状態管理部W1aと同一または同等の機構としてLTSSMを有し、使用するPCIe Gen6規格に従って動作する。
さらに説明すると、リンク状態管理部6aは、被測定物W(データ受信部W2、データ送信部W3)との間で通信されるトレーニングパターン(TS1 Ordered SetsとTS2 Ordered Sets)により、被測定物Wのリンク状態管理部W1aの現在のリンク状態を認識する。具体的には、リンク速度、ループバックの有無、レーンを識別するためのレーン番号、リンク番号、パターン信号の発生時間や発生回数、エンファシス量、イコライザの調整値などの各種情報を得る。
表示制御部6bは、ビットエラー測定を行う際に、マトリックススキャン機能を実行するために必要な各種情報や測定結果を例えば図2~図4に示す表示形式のマトリックススキャン表示画面11として表示するべく操作表示部2を制御する。
次に、上記のように構成される誤り率測定装置1でビットエラー測定を行う場合の動作について図6のフローチャートを参照しながら説明する。なお、ビットエラー測定を行う場合は、被測定物Wが信号パターン折り返しのステートに遷移しているものとする。
まず、誤り率測定装置1の操作表示部2の操作により、マトリックススキャン機能を実行するために必要な各種設定を行う(ST1)。必要不可欠な設定内容の一例を示すと、図2のマトリックススキャン表示画面11のパラメータ設定表示領域11bの[Measurement]のタブ12aを選択した状態において、「BER Meas. Time」ではBER測定時間を設定し、「Bypass Link Training]のプルダウンメニューから「Enabeled」を選択し、Link Trainingの設定でマトリックススキャン機能を実行する設定を有効にする。また、マトリックス表示画面11のパラメータ設定表示領域11bの[Scan]のタブ12cを選択した状態において、「FS(Full Swing)」ではFull Swing値(24、48、63の何れか)を選択設定し、「Search Direction」ではスキャン方向(例えばHorizontal(水平方向))を設定し、「Full Scan」のチェックボックス13にチェックを入れるか、「Scan Mode」の「Start from Selected Cell」または「Scan Scenario」を選択してスキャン対象を設定する。
さらに、スキャン対象の設定方法について説明する。まず、全てのセルについてマトリックススキャン機能を実行する場合は、図4のパラメータ設定表示領域11bの「Scan」のタブ12cを選択した状態で「Full Scan」のチェックボックス13にチェックを入れる。
これに対し、任意のセルについてマトリックススキャン機能を実行する場合には、「Full Scan」のチェックボックス13にチェックが入っていない状態で「Start from Selected Cell」または「Scan Scenario」を選択し、「Full Scan」内の「Scan Edit」ボタン14を押下して図5のマトリックススキャン編集画面15を表示させる。
ここで、「Full Scan」のチェックボックス13にチェックが入っていない状態で「Start from Selected Cell」を選択して「Scan Edit」ボタン14を押下した場合は、図5のマトリックススキャン編集画面15において、「Edit選択コンボボックス」16からマトリックススキャン機能の実行を開始するセルをマウスで選択し、「ON」ボタンを押下する。
また、「Full Scan」のチェックボックス13にチェックが入っていない状態で「Scan Scenario」を選択して「Scan Edit」ボタン14を押下した場合には、図5のマトリックススキャン編集画面15において、「Edit選択コンボボックス」16のプルダウンメニューから編集対象のシナリオ(例えば「Scenario0」)を選択し、「スキャン対象選択マトリックス」17においてスキャン対象とするセルをマトリックスからマウスで選択し、「ON」ボタンを押下する。
なお、「スキャン対象選択マトリックス」17のマトリックスからマウスで選択したセルをスキャン対象から外す場合には、スキャン対象から外すセルをマウスで選択した状態で「OFF」ボタンを押下する。また、マトリックスの全てのセルをスキャン対象とする場合には、「All ON」ボタンを押下し、マトリックスの全てのセルをスキャン対象から解除する場合には、「All OFF」ボタンを押下する。そして、スキャン対象となるセルの編集を終えて「OK」ボタンが押下されると、編集結果が記憶部5に保存される。
次に、誤り率測定装置1のデータ送信部3は、制御部6の制御により、スキャン対象のパラメータに基づくテスト信号を順次生成し、順次生成したテスト信号を被測定物Wに送信する(ST2)。すなわち、操作表示部2にて選択されたテストパターンに対し、PCIe Gen6規格で定義されるプリセットのカーソル値の各係数からマッピングされる三角行列マトリックスのテーブルからなるパラメータ値に基づくエンファシスをかけられたテスト信号を順次生成して被測定物Wに送信する。
ここで、テスト信号の生成方法について説明する。テスト信号を生成する場合には、スキャン対象となるセルのC-2、C-1、C+1におけるPS2、PS1、DE、Boostを、記憶部5に記憶される補正式(1)~(4)を用いて計算する。なお、スキャン対象となるセルのC-2、C-1、C+1の係数値は、Swing値/Full Swing値(24、48、63の何れか)から求めることができる。例えばC-2に関して、Swing値=2、Full Swing値=24の場合の係数値は、2/24=0.083333・・・となる。
そして、計算したPS2、PS1、DE、Boostに基づくエンファシス(実際の現象としてはデエンファシス)の比率:PS2=20log10(Vc2/Vb)、PS1=20log10(Vc1/Vb)、DE=20log10(Vb/Va)、Boost=20log10(Vd/Vb)とデータ送信部3(信号発生器)の合計振幅値(被測定物Wによって決まる値)からVa、Vb、Vc1、Vc2、Vdを計算し、操作表示部2にて選択されたテストパターンに対し、上記計算結果に基づくエンファシスをかけられたテスト信号を生成する。
被測定物Wは、制御部W1の制御により、誤り率測定装置1のデータ送信部3から順次送信されるテスト信号をデータ受信部W2が受信し、受信したテスト信号に対する応答信号をデータ送信部W3が被測定信号として誤り率測定装置1に折り返して送信する。
誤り率測定装置1は、被測定物Wのデータ送信部W3から折り返して順次送信される被測定信号をデータ受信部4が受信する(ST3)。データ受信部4は、被測定物Wから被測定信号を受信すると、ビットエラー測定部4aが被測定信号のビットエラーをカウントし、ビット誤り率を測定する(ST4)。
誤り率測定装置1は、ビットエラー測定部4aによりビット誤り率が測定されると、表示制御部6bの制御により、操作表示部2の表示画面に対し、例えば図2~図4のマトリックススキャン表示画面11に示すように、測定結果表示領域11c(テーブル表示領域21、詳細表示領域22)に測定結果の表示(セルごとのビット誤り率を誤り度合に応じて色分けしたマトリックス表示、C-2とC+1とC-1の3軸(X軸、Y軸、Z軸)による立体的な俯瞰表示、セルごとのビット誤り率を誤り度合に応じて色分けした縮小画像によるサムネイル表示)を行う(ST5)。
このように、本実施の形態では、PCIe Gen6規格で定義されるFull Swing値に応じた数のタブによりC-2の係数値を選択可能に表示し、選択したタブのC-2の係数値とC+1の各係数値とC-1の各係数値の組み合わせの一つ一つをセルとし、マトリックススキャン機能によって得られるセルごとのエラーカウント値とビット誤り率を表示画面上にマトリックス表示するとともに、セルごとのビット誤り率を表示画面上で誤り度合に応じて色分け表示している。
また、C+1とC-1を横方向座標軸(X軸)と縦方向座標軸(Y軸)の組み合わせ、C-2を奥行き方向座標軸(Z軸)として、C-2、C-1、C+1を表示画面上に立体的に俯瞰表示している。さらに、セルごとのビット誤り率を誤り度合に応じて色分けした縮小画像として表示画面上にサムネイル表示している。
これにより、従来からあったCursor値(Pre-shoot1、De-emphasis)に加え、PCIe Gen6規格で新たに定義されるCursor値(Pre-shoot2)に対する(Pre-shoot2、Pre-shoot1、De-emphasis)の各係数値の組み合わせによりマッピングされる三角行列マトリックスのスキャン対象のセルのビット誤り率をグラフィカルユーザインタフェース(GUI)により誤り度合に応じて色分けしたマトリックス表示や立体的(三次元的)な俯瞰表示、さらにはセルごとのビット誤り率を誤り度合に応じて色分けしたサムネイル表示を行うことでPCIe Gen6規格における被測定物のレシーバに最適な設定が視覚的に判別可能となる。
さらに、本実施の形態では、上述したマトリックス表示または俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定し、選択設定した範囲のパラメータ値によるマトリックススキャン機能を実行している。また、異なるパラメータ値(規格で指定するパラメータ値のセルを含むことも可能)の組み合わせのセルからなる複数のシナリオを記憶し、記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能の実行も可能である。
これにより、従来のマトリックススキャン機能では、Full Scanによる三角行列の全セルの測定と、三角行列において測定開始するセルから後方全ての測定との2種類の測定にしか対応していなかったのに対し、スキャン対象の選択幅が広がり、PCIe Gen6規格のBER測定試験が効率的に行え、ユーザのデバッグ効率の向上を図ることができる。
以上、本発明に係る誤り率測定装置および誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り率測定装置
2 操作表示部
3 データ送信部
3a エンファシス制御部
4 データ受信部
4a ビットエラー測定部
5 記憶部
6 制御部
6a リンク状態管理部
6b 表示制御部
11 マトリックススキャン表示画面
11a 「Start」キー
11b パラメータ設定表示領域
11c 測定結果表示領域
12a [Measurement]のタブ
12b [Starting Preset]のタブ
12c [Scan]のタブ
13 チェックボックス
14 「Scenario Edit」ボタン
15 マトリックススキャン編集画面
16 Edit選択コンボボックス
17 Scan対象選択マトリックス
18 Scan対象図
21 テーブル表示領域
22 詳細表示領域
W 被測定物
W1 制御部
W1a リンク状態管理部
W2 データ受信部
W2a イコライザ
W3 データ送信部

Claims (6)

  1. PCI Express6規格で定義されるFull Swing値におけるC-2、C-1、C+1の各係数値の組み合わせによる三角行列マトリックスの中から選択設定されるスキャン対象のセルのパラメータ値に基づくテスト信号をリンクトレーニング中に被測定物(W)に送信し、前記テスト信号の送信に伴って前記被測定物から折り返される被測定信号を受信してビット誤り率を測定するマトリックススキャン機能を実行する誤り率測定装置(1)であって、
    前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示し、選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するとともに、前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示する表示制御部(6b)と、
    前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定する操作表示部(2)と、
    前記操作表示部にて選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行する制御部(6)と、を備えたことを特徴とする誤り率測定装置。
  2. 異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶する記憶部(5)を備え、
    前記制御部は、前記記憶部に記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行することを特徴とする請求項1に記載の誤り率測定装置。
  3. 前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする請求項1または2に記載の誤り率測定装置。
  4. PCI Express6規格で定義されるFull Swing値におけるC-2、C-1、C+1の各係数値の組み合わせによる三角行列マトリックスの中から選択設定されるスキャン対象のセルのパラメータ値に基づくテスト信号をリンクトレーニング中に被測定物(W)に送信し、前記テスト信号の送信に伴って前記被測定物から折り返される被測定信号を受信してビット誤り率を測定するマトリックススキャン機能を実行する誤り率測定方法であって、
    前記Full Swing値に応じた数のタブにより前記C-2の係数値を選択可能に表示するステップと、
    前記選択したタブの前記C-2の係数値における前記C+1の各係数値と前記C-1の各係数値の組み合わせの一つ一つを前記セルとして表示画面上にマトリックス表示するステップと、
    前記C+1と前記C-1を横方向座標軸と縦方向座標軸の組み合わせ、前記C-2を奥行き方向座標軸として、前記C-2、C-1、C+1を前記表示画面上に立体的に俯瞰表示するステップと、
    前記マトリックス表示または前記俯瞰表示においてスキャン対象となる少なくとも1つのセルを含む範囲を選択設定するステップと、
    前記選択設定した範囲のパラメータ値による前記マトリックススキャン機能を実行するステップと、を含むことを特徴とする誤り率測定方法。
  5. 異なるパラメータ値の組み合わせのセルからなる複数のシナリオを記憶するステップと、
    前記記憶された複数のシナリオから一つのシナリオを選択設定し、選択設定したシナリオのパラメータ値によるマトリックススキャン機能を実行するステップと、を含むことを特徴とする請求項4に記載の誤り率測定方法。
  6. 前記シナリオが前記規格で指定するパラメータ値のセルを含むことを特徴とする請求項4または5に記載の誤り率測定方法。
JP2022125667A 2022-08-05 2022-08-05 誤り率測定装置および誤り率測定方法 Active JP7520081B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022125667A JP7520081B2 (ja) 2022-08-05 2022-08-05 誤り率測定装置および誤り率測定方法
US18/318,396 US20240044974A1 (en) 2022-08-05 2023-05-16 Error rate measurement apparatus and error rate measurement method
CN202310579562.5A CN117527156A (zh) 2022-08-05 2023-05-22 误码率测量装置及误码率测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022125667A JP7520081B2 (ja) 2022-08-05 2022-08-05 誤り率測定装置および誤り率測定方法

Publications (2)

Publication Number Publication Date
JP2024022235A JP2024022235A (ja) 2024-02-16
JP7520081B2 true JP7520081B2 (ja) 2024-07-22

Family

ID=89750092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022125667A Active JP7520081B2 (ja) 2022-08-05 2022-08-05 誤り率測定装置および誤り率測定方法

Country Status (3)

Country Link
US (1) US20240044974A1 (ja)
JP (1) JP7520081B2 (ja)
CN (1) CN117527156A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200304349A1 (en) 2019-03-20 2020-09-24 Toshiba Memory Corporation Communication device and method
JP2022040950A (ja) 2020-08-31 2022-03-11 アンリツ株式会社 誤り率測定装置およびパラメータ取得方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010224760A (ja) * 2009-03-23 2010-10-07 Fujitsu Ten Ltd データ表示装置
US8316173B2 (en) * 2009-04-08 2012-11-20 International Business Machines Corporation System, method, and computer program product for analyzing monitor data information from a plurality of memory devices having finite endurance and/or retention
JP5443290B2 (ja) * 2010-07-21 2014-03-19 アンリツ株式会社 誤り率測定装置および誤り率測定方法
JP2016200900A (ja) * 2015-04-08 2016-12-01 シャープ株式会社 画像読取装置、画像読取方法及びコンピュータプログラム
KR102559387B1 (ko) * 2021-05-25 2023-07-26 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200304349A1 (en) 2019-03-20 2020-09-24 Toshiba Memory Corporation Communication device and method
JP2020155916A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 通信装置および方法
JP2022040950A (ja) 2020-08-31 2022-03-11 アンリツ株式会社 誤り率測定装置およびパラメータ取得方法

Also Published As

Publication number Publication date
US20240044974A1 (en) 2024-02-08
CN117527156A (zh) 2024-02-06
JP2024022235A (ja) 2024-02-16

Similar Documents

Publication Publication Date Title
US20090046154A1 (en) System and method for testing a video signal generator
CN102132555B (zh) 画质调整装置、画质调整方法
CN106209220B (zh) 一种基于fpga的ux3328sfp光模块自动参数设置与测试方法
CN104620573A (zh) 多屏显示器的校准系统以及记录介质
JP7520081B2 (ja) 誤り率測定装置および誤り率測定方法
JP7520080B2 (ja) 誤り率測定装置および誤り率測定方法
CN104992691A (zh) 一种显示系统的白平衡调整方法及显示系统
CN110749844A (zh) 线缆检测工装及其使用方法
CN111934788A (zh) 一种头戴设备的射频指标测试方法、系统及相关组件
CN107977290A (zh) 一种mipi回路的测试方法及测试系统
CN108573665A (zh) 显示屏点灯参数调整方法、电路和显示屏测试设备
CN101583050A (zh) 快速自动化色温调整方法及系统
CN113571008B (zh) 拼接式显示屏的亮暗线调节方法、装置以及系统
JP7162645B2 (ja) 誤り率測定装置およびパラメータ取得方法
CN108646172A (zh) 一种芯片测试装置
CN211180150U (zh) 线缆检测工装
CN102801923B (zh) 一种视频矩阵切换延迟时确定方法、设备及系统
CN106383305A (zh) 测试板卡的方法和装置及测试工装
CN116489054A (zh) 一种基于FPGA的CoaXPress链路性能检测方法及系统
CN112738502B (zh) 一种非标显示设备自动化测试系统及方法
JP6890625B2 (ja) 誤り測定器及びそれを用いた応答時間の測定方法
CN107592523A (zh) 一种电视机图像一致性的检测方法、存储设备及检测装置
CN105898262A (zh) 一种调整白平衡的方法及装置
CN106973286A (zh) 摄像头硬件电路的检测方法、装置及系统
CN118590642B (zh) 一种视频连接线传输稳定性的评估方法及装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240709

R150 Certificate of patent or registration of utility model

Ref document number: 7520081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150