JP7560684B1 - 情報処理システム、情報処理装置、及び情報処理方法 - Google Patents
情報処理システム、情報処理装置、及び情報処理方法 Download PDFInfo
- Publication number
- JP7560684B1 JP7560684B1 JP2024001810A JP2024001810A JP7560684B1 JP 7560684 B1 JP7560684 B1 JP 7560684B1 JP 2024001810 A JP2024001810 A JP 2024001810A JP 2024001810 A JP2024001810 A JP 2024001810A JP 7560684 B1 JP7560684 B1 JP 7560684B1
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- hash value
- control unit
- information
- public key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 144
- 238000003672 processing method Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 83
- 230000004913 activation Effects 0.000 claims description 5
- 238000007726 management method Methods 0.000 description 40
- 238000004891 communication Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Storage Device Security (AREA)
Abstract
Description
図1に示すように、情報処理システム100は、ノートPC1と、認証装置2と、USB(Universal Serial Bus)デバイス3と、管理サーバ4とを備える。
また、認証装置2と管理サーバ4とは、ネットワークNW1を介して接続されている。
なお、本実施形態において、情報処理装置の一例として、ノートPC1について説明する。
図2は、本実施形態によるノートPC1の主要なハードウェア構成の一例を示す図である。
メインメモリ12は、CPU11の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ12は、例えば、複数個のDRAM(Dynamic Random Access Memory)チップで構成される。この実行プログラムには、BIOS、OS、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス/ユーティリティ、アプリケーションプログラム等が含まれる。
オーディオシステム24は、音データの記録、再生、出力を行う。
USBコネクタ26は、USBを利用した周辺機器類を接続するためのコネクタである。USBコネクタ26は、例えば、USBタイプCコネクタを含むものとする。
図3は、本実施形態による情報処理システム100の機能構成の一例を示す機能ブロック図である。なお、図3では、情報処理システム100が備える各種機能構成のうち、本発明に関連する構成のみを記載している。
管理サーバ4は、NW通信部41と、サーバ記憶部42と、サーバ制御部43とを備える。
BIOSメモリ22は、BIOSプログラム記憶部221と、設定記憶部222と、ロック情報記憶部223と、公開鍵記憶部224とを備える。なお、BIOSメモリ22は、SPIバスにより、エンベデッドコントローラ31からアクセス可能である。
設定記憶部222は、BIOSパスワードを含むBIOSの設定情報を記憶する。
ロック情報記憶部223は、ノートPC1がロック状態であるか否かを示す情報を記憶する。なお、ノートPC1の出荷時に、ロック情報記憶部223には、ロック状態を示す情報が記憶されている。
認証処理部311は、USBタイプCのCC信号線を用いて、エンベデッドコントローラ31(ノートPC1)と、認証装置2との間の相互の正当性を確認する認証処理を実行する。認証処理部311は、まず、乱数(例えば、ソフトウェアを用いた疑似乱数)を生成し、生成した乱数を含む情報(例えば、乱数の文字列)を、公開鍵記憶部224が記憶する公開鍵を用いて、公開鍵暗号により暗号化する。また、認証処理部311は、生成した乱数を含む情報(例えば、乱数の文字列)のハッシュ値(第1ハッシュ値)を、ハッシュ関数を用いて生成する。
なお、ここでは、認証装置2において、ノートPC1(エンベデッドコントローラ31)の正当性が確認された場合に、認証装置2からデジタル署名が送信される。
NW通信部210は、例えば、有線LAN、無線KANなどによりネットワークNW1に接続可能はネットワークアダプタであり、ネットワークNW1を介して、管理サーバ4と接続可能である。
BIOSプログラム記憶部232は、管理サーバ4又はUSBデバイス3から取得したBIOSの更新プログラムを記憶する。
装置制御部240は、認証処理部241と、BIOS設定部242とを備える。
図5は、本実施形態による情報処理システム100のロック状態の解除処理の一例を示す図である。
図6は、本実施形態による情報処理システム100のBIOS更新処理の一例を示す図である。
ここで、図7を参照して、USBデバイス3を用いる場合のロック状態の解除処理の一例について説明する。
これにより、本実施形態によるノートPC1(情報処理装置)は、上述した情報処理システム100と同様の効果を奏し、セキュリティを向上させることができる。
これにより、本実施形態による情報処理方法は、上述した情報処理システム100と同様の効果を奏し、セキュリティを向上させることができる。
例えば、上記の実施形態において、USBデバイス3又は管理サーバ4が、秘密鍵を用いて、暗号化処理又は復号処理を実行する例を説明したが、これに限定されるものではなく、認証装置2が、USBデバイス3又は管理サーバ4から秘密鍵を取得して、認証装置2が、暗号化処理又は復号処理を実行するようにしてもよい。また、認証装置2が、秘密鍵を記憶する秘密鍵記憶部を備えていてもよい。
また、「コンピュータシステム」は、インターネットやWAN、LAN、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、CD-ROM等の非一過性の記録媒体であってもよい。
2 認証装置
3 USBデバイス
4 管理サーバ
10 メイン制御部
11 CPU
12 メインメモリ
13 ビデオサブシステム
14 表示部
21 チップセット
22 BIOSメモリ
23 SSD
24 オーディオシステム
25 WLANカード
26 USBコネクタ
31 エンベデッドコントローラ(EC)
32 入力部
33 電源回路
34 PDコントローラ
41、210 NW通信部
42 サーバ記憶部
43 サーバ制御部
100 情報処理システム
101 BIOS処理部
102 OS処理部
221 BIOSプログラム記憶部
222 設定記憶部
223 ロック情報記憶部
224 公開鍵記憶部
230 装置記憶部
231 設定情報記憶部
232 BIOSプログラム記憶部
240 装置制御部
241、311 認証処理部
242、313 BIOS設定部
312 ロック制御部
421 登録情報記憶部
NW1 ネットワーク
Claims (7)
- 装置に対応して割り当てられた公開暗号の秘密鍵と公開鍵とのうちの前記公開鍵を保持し、OS(Operating System)による起動を禁止したロック状態で出荷される情報処理装置と、
USB(Universal Serial Bus)タイプCのインターフェースにより、当該情報処理装置と接続可能な上位装置と
を備え、
前記情報処理装置は、
前記OS及びBIOS(Basic Input Output System)に基づく処理を実行するメイン制御部と、
前記メイン制御部に電力が供給されていない状態で動作可能なサブ制御部であって、前記USBタイプCを用いて、前記秘密鍵と前記公開鍵とに基づく前記情報処理装置と前記上位装置との相互の正当性が確認された場合に、前記ロック状態を解除するサブ制御部と
を備え、
前記情報処理装置と前記上位装置との相互の正当性を確認する相互認証処理において、
前記サブ制御部は、乱数を含む情報を前記公開鍵により暗号化した暗号情報と、前記乱数を含む情報のハッシュ値である第1ハッシュ値とを、前記USBタイプCを用いて、前記上位装置に送信し、
前記上位装置は、受信した前記暗号情報を前記秘密鍵により復号した情報のハッシュ値である第2ハッシュ値を生成し、受信した前記第1ハッシュ値と前記第2ハッシュ値とが一致した場合に、前記情報処理装置が正当であると判定し、
前記上位装置は、前記情報処理装置が正当であると判定した場合に、前記秘密鍵により、所定の情報に基づくデジタル署名を生成し、当該デジタル署名を、前記USBタイプCを用いて、前記サブ制御部に送信し、
前記サブ制御部は、受信した前記デジタル署名と前記公開鍵とに基づいて、前記上位装置の正当性を確認し、
前記上位装置は、前記所定の情報のハッシュ値である第3ハッシュ値を、前記秘密鍵により暗号化することにより、前記デジタル署名を生成し、
前記サブ制御部は、前記第3ハッシュ値と、受信した前記デジタル署名を、前記公開鍵により復号した第4ハッシュ値とが一致する場合に、前記上位装置が正当であると判定する
情報処理システム。 - 前記サブ制御部は、前記情報処理装置と前記上位装置との相互の正当性が確認された場合に、さらに、前記BIOSの設定処理及び前記BIOSの更新処理を許可し、
前記上位装置は、前記USBタイプCを用いて、前記情報処理装置に対して、前記サブ制御部を介して、前記BIOSの設定処理及び前記BIOSの更新処理を実行する
請求項1に記載の情報処理システム。 - 前記上位装置と前記サブ制御部とは、前記USBタイプCのCC信号線を用いて、前記相互認証処理を実行する
請求項1に記載の情報処理システム。 - 前記上位装置に接続されたUSBデバイスが記憶する前記秘密鍵と、前記情報処理装置が保持する前記公開鍵とに基づいて、前記情報処理装置と前記上位装置との相互の正当性を確認する
請求項1又は請求項2に記載の情報処理システム。 - ネットワークを経由して前記上位装置に接続されたサーバ装置が記憶する前記秘密鍵と、前記情報処理装置が保持する前記公開鍵とに基づいて、前記情報処理装置と前記上位装置との相互の正当性を確認する
請求項1又は請求項2に記載の情報処理システム。 - 装置に対応して割り当てられた公開暗号の秘密鍵と公開鍵とのうちの前記公開鍵を保持し、OS(Operating System)による起動を禁止したロック状態で出荷される情報処理装置と、USB(Universal Serial Bus)タイプCのインターフェースにより、当該情報処理装置と接続可能な上位装置とを備える情報処理システムの情報処理装置であって、
前記OS及びBIOS(Basic Input Output System)に基づく処理を実行するメイン制御部と、
前記メイン制御部に電力が供給されていない状態で動作可能なサブ制御部であって、前記USBタイプCを用いて、前記秘密鍵と前記公開鍵とに基づく前記情報処理装置と前記上位装置との相互の正当性が確認された場合に、前記ロック状態を解除するサブ制御部と
を備え、
前記情報処理装置と前記上位装置との相互の正当性を確認する相互認証処理において、
前記サブ制御部は、乱数を含む情報を前記公開鍵により暗号化した暗号情報と、前記乱数を含む情報のハッシュ値である第1ハッシュ値とを、前記USBタイプCを用いて、前記上位装置に送信し、
前記上位装置は、受信した前記暗号情報を前記秘密鍵により復号した情報のハッシュ値である第2ハッシュ値を生成し、受信した前記第1ハッシュ値と前記第2ハッシュ値とが一致した場合に、前記情報処理装置が正当であると判定し、
前記上位装置は、前記情報処理装置が正当であると判定した場合に、前記秘密鍵により、所定の情報に基づくデジタル署名を生成し、当該デジタル署名を、前記USBタイプCを用いて、前記サブ制御部に送信し、
前記サブ制御部は、受信した前記デジタル署名と前記公開鍵とに基づいて、前記上位装置の正当性を確認し、
前記上位装置は、前記所定の情報のハッシュ値である第3ハッシュ値を、前記秘密鍵により暗号化することにより、前記デジタル署名を生成し、
前記サブ制御部は、前記第3ハッシュ値と、受信した前記デジタル署名を、前記公開鍵により復号した第4ハッシュ値とが一致する場合に、前記上位装置が正当であると判定する
情報処理装置。 - OS(Operating System)及びBIOS(Basic Input Output System)に基づく処理を実行するメイン制御部と、前記メイン制御部に電力が供給されていない状態で動作可能なサブ制御部とを備える情報処理装置と、USB(Universal Serial Bus)タイプCのインターフェースにより、当該情報処理装置と接続可能な上位装置とを備える情報処理システムの情報処理方法であって、
前記情報処理装置が、当該装置に対応して割り当てられた公開暗号の秘密鍵と公開鍵とのうちの前記公開鍵を保持し、前記OSによる起動を禁止したロック状態で出荷されるステップと、
前記情報処理装置が、前記USBタイプCのインターフェースにより、前記上位装置と接続されるステップと、
前記サブ制御部が、前記USBタイプCを用いて、前記秘密鍵と前記公開鍵とに基づく前記情報処理装置と前記上位装置との相互の正当性が確認された場合に、前記ロック状態を解除するステップと
を含み、
前記情報処理装置と前記上位装置との相互の正当性を確認する相互認証処理において、
前記サブ制御部が、乱数を含む情報を前記公開鍵により暗号化した暗号情報と、前記乱数を含む情報のハッシュ値である第1ハッシュ値とを、前記USBタイプCを用いて、前記上位装置に送信し、
前記上位装置が、受信した前記暗号情報を前記秘密鍵により復号した情報のハッシュ値である第2ハッシュ値を生成し、受信した前記第1ハッシュ値と前記第2ハッシュ値とが一致した場合に、前記情報処理装置が正当であると判定し、
前記上位装置が、前記情報処理装置が正当であると判定した場合に、前記秘密鍵により、所定の情報に基づくデジタル署名を生成し、当該デジタル署名を、前記USBタイプCを用いて、前記サブ制御部に送信し、
前記サブ制御部が、受信した前記デジタル署名と前記公開鍵とに基づいて、前記上位装置の正当性を確認し、
前記上位装置が、前記所定の情報のハッシュ値である第3ハッシュ値を、前記秘密鍵により暗号化することにより、前記デジタル署名を生成し、
前記サブ制御部が、前記第3ハッシュ値と、受信した前記デジタル署名を、前記公開鍵により復号した第4ハッシュ値とが一致する場合に、前記上位装置が正当であると判定する
情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024001810A JP7560684B1 (ja) | 2024-01-10 | 2024-01-10 | 情報処理システム、情報処理装置、及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024001810A JP7560684B1 (ja) | 2024-01-10 | 2024-01-10 | 情報処理システム、情報処理装置、及び情報処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7560684B1 true JP7560684B1 (ja) | 2024-10-02 |
Family
ID=92900444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024001810A Active JP7560684B1 (ja) | 2024-01-10 | 2024-01-10 | 情報処理システム、情報処理装置、及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7560684B1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010041464A1 (ja) | 2008-10-10 | 2010-04-15 | パナソニック株式会社 | 情報処理装置、認証システム、認証装置、情報処理方法、情報処理プログラム、記録媒体及び集積回路 |
JP2014057283A (ja) | 2012-09-14 | 2014-03-27 | Lenovo Singapore Pte Ltd | 秘密情報の交換方法およびコンピュータ |
US20210034733A1 (en) | 2019-07-30 | 2021-02-04 | Dell Products L.P. | Runtime Device Firmware Verification Using Trust Chaining |
-
2024
- 2024-01-10 JP JP2024001810A patent/JP7560684B1/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010041464A1 (ja) | 2008-10-10 | 2010-04-15 | パナソニック株式会社 | 情報処理装置、認証システム、認証装置、情報処理方法、情報処理プログラム、記録媒体及び集積回路 |
JP2014057283A (ja) | 2012-09-14 | 2014-03-27 | Lenovo Singapore Pte Ltd | 秘密情報の交換方法およびコンピュータ |
US20210034733A1 (en) | 2019-07-30 | 2021-02-04 | Dell Products L.P. | Runtime Device Firmware Verification Using Trust Chaining |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101571900B (zh) | 一种软件版权保护方法、设备和系统 | |
TWI272818B (en) | Authorization processing hardware, authorization processing system, and usage management hardware | |
US9942219B2 (en) | Data security | |
US20080320317A1 (en) | Electronic device and information processing method | |
JP2004021755A (ja) | 記憶装置 | |
JP2009537093A (ja) | デジタル著作権管理方法および装置 | |
JP2014501966A (ja) | ハードウェアベースセキュリティエンジンを用いるセキュアソフトウェアライセンシング及びプロビジョニング | |
JP6591495B2 (ja) | 内蔵型アクセス・コントロール機能を有するモバイル機器 | |
JP7174237B2 (ja) | 鍵生成装置、鍵更新方法および鍵更新プログラム | |
US10282549B2 (en) | Modifying service operating system of baseboard management controller | |
JP2011210129A (ja) | 記憶装置、データ処理装置、登録方法、及びコンピュータプログラム | |
JP2007336287A (ja) | 電子機器および無線接続制御方法 | |
MX2007008543A (es) | Dispositivo y metodo para manejo de derecho digital. | |
US8341728B2 (en) | Authentication device and authentication control method of a semiconductor chip | |
KR20190057677A (ko) | 전자 장치 및 전자 장치에서 보안 운영체제 기반 데이터 송수신 방법 | |
JP5806187B2 (ja) | 秘密情報の交換方法およびコンピュータ | |
JP6653029B1 (ja) | 情報処理システム、情報処理装置、及び情報処理方法 | |
JP7560684B1 (ja) | 情報処理システム、情報処理装置、及び情報処理方法 | |
US20240160740A1 (en) | Information processing system and bios update method | |
JP7090140B2 (ja) | 情報処理装置、及びbios管理方法 | |
JP2020113127A (ja) | 情報処理装置、及びセットアップ方法 | |
JP7218413B1 (ja) | 情報処理装置、及び制御方法 | |
KR20210050215A (ko) | 전자 장치의 고유 정보에 대한 무결성을 보장하는 전자 장치 및 그의 동작 방법 | |
JP2008191851A (ja) | 電子機器、および情報処理方法 | |
JP2022045994A (ja) | マザーボード交換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20240403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7560684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |