[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7542350B2 - レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法 - Google Patents

レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7542350B2
JP7542350B2 JP2020124227A JP2020124227A JP7542350B2 JP 7542350 B2 JP7542350 B2 JP 7542350B2 JP 2020124227 A JP2020124227 A JP 2020124227A JP 2020124227 A JP2020124227 A JP 2020124227A JP 7542350 B2 JP7542350 B2 JP 7542350B2
Authority
JP
Japan
Prior art keywords
substrate
detector
illumination light
along
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020124227A
Other languages
English (en)
Other versions
JP2022020938A (ja
Inventor
賢一 大森
石煥 鄭
亮介 佐藤
信夫 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSW Aktina System Co Ltd
Original Assignee
JSW Aktina System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSW Aktina System Co Ltd filed Critical JSW Aktina System Co Ltd
Priority to JP2020124227A priority Critical patent/JP7542350B2/ja
Priority to US17/375,445 priority patent/US11894229B2/en
Priority to CN202110834452.XA priority patent/CN113964033A/zh
Publication of JP2022020938A publication Critical patent/JP2022020938A/ja
Priority to US18/538,152 priority patent/US12136548B2/en
Application granted granted Critical
Publication of JP7542350B2 publication Critical patent/JP7542350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electroluminescent Light Sources (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)

Description

本発明はレーザアニール装置、レーザアニール方法、及び半導体装置の製造方法に関する。
特許文献１には、多結晶シリコン薄膜を形成するためのレーザアニール装置が開示されている。特許文献１では、レーザ光がライン状の照射領域を形成するように、プロジェクションレンズがレーザ光を基板上に集光している。これにより、アモルファスシリコン膜が結晶化して、ポリシリコン膜となる。
さらに、特許文献１では、プローブ光が基板を照明している。検出器が、シリコン膜を透過したプローブ光を検出している。このようにすることで、ポリシリコン膜の結晶状態のばらつきを評価することができる。
国際公開第２０１８／３７７５６号
このようなレーザ照射装置では、レーザ光の照射ムラをより正確に評価することが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、レーザアニール装置は、レーザ光を発生させるレーザ光源と、上面視において第１の方向に沿ったライン状の照射領域を基板上に形成するよう、前記レーザ光を前記基板に導くアニール光学系と、上面視において前記第１の方向と交差する第２の方向に沿って、前記基板に対する前記照射領域の相対的な位置を変化させる移動機構と、前記基板を第３の方向に沿って照明するための照明光を発生させる照明光源であって、前記第１の方向と鉛直方向とを含む平面視において、前記第３の方向が前記鉛直方向から傾いた方向である照明光源と、前記第１の方向に沿ったライン状の視野で前記基板のアニールされた箇所を撮像するよう、前記照明光で照明された前記基板で第４の方向に反射した検出光を検出する検出器であって、前記第１の方向と鉛直方向とを含む平面視において、前記第４の方向が前記鉛直方向から傾いた方向である検出器と、を備えている。
一実施の形態によれば、レーザアニール方法は、（ａ）レーザ光源を用いて、レーザ光を発生させるステップと、（ｂ）上面視において第１の方向に沿ったライン状の照射領域を基板上に形成するよう、前記レーザ光を前記基板に導くステップと、（ｃ）上面視において前記第１の方向と交差する第２の方向に沿って、前記基板に対する前記照射領域の相対的な位置を変化させるステップと、（ｄ）照明光源を用いて、前記基板を第３の方向に沿って照明するための照明光を発生させるステップであって、前記第１の方向と鉛直方向とを含む平面視において、前記第３の方向が前記鉛直方向から傾いた方向であるステップと、（ｅ）前記第１の方向に沿ったライン状の視野で前記基板のアニールされた箇所を撮像するよう、前記照明光で照明された前記基板で第４の方向に反射した検出光を検出器で検出するステップであって、前記第４の方向が前記第１の方向と鉛直方向とを含む平面視において、前記第４の方向が前記鉛直方向から傾いた方向であるステップと、を備えている。
前記一実施の形態によれば、照射ムラをより正確に評価することができる。
本実施形態にかかるレーザアニール装置の光学系を示す図である。 レーザアニール装置の搬送機構を模式的に示す上面図である。 基板に対する検出部の配置を示すＸＺ平面図である。 基板に対する照明光源の配置を示すＹＺ平面図である。 基板に対する検出器の配置を示すＹＺ平面図である。 回折条件を説明するための図である。 ポリシリコン膜のＳＥＭ写真を示す図である。 有機ＥＬディスプレイの構成を簡略化して示す断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。 本実施の形態にかかる半導体装置の製造方法を示す工程断面図である。
実施の形態１．
本実施の形態にかかるレーザアニール装置は、例えば、低温ポリシリコン(LTPS:Low Temperature Poly-Silicon)膜を形成するエキシマレーザアニール（ELA:Excimer laser Anneal）装置である。以下、図面を参照して本実施の形態にかかるレーザアニール装置、レーザアニール方法、及び製造方法について説明する。
（ＥＬＡ装置の光学系）
図１を用いて、本実施の形態にかかるＥＬＡ装置１の構成について説明する。図１は、ＥＬＡ装置１の光学系を模式的に示す図である。基板１００の上面（主面）には、シリコン膜１０１が形成されている。ＥＬＡ装置１は、レーザ光Ｌ１を基板１００上に形成されたシリコン膜１０１に照射する。これにより、非晶質のシリコン膜（アモルファスシリコン膜:ａ－Ｓｉ膜）１０１を多結晶のシリコン膜（ポリシリコン膜：ｐ－Ｓｉ膜）１０１に変換することができる。基板１００は、例えば、ガラス基板などの透明基板である。
なお、図１では説明の明確化のため、ＸＹＺ三次元直交座標系が示されている。Ｚ方向は鉛直方向となり、基板１００に垂直な方向である。ＸＹ平面は、基板１００のシリコン膜１０１が形成された面と平行な平面である。Ｘ方向は、矩形状の基板１００の長手方向となり、Ｙ方向は基板１００の短手方向となる。また、ＥＬＡ装置１では、搬送機構（図１では不図示）により基板１００を＋Ｘ方向に搬送しながら、シリコン膜１０１にレーザ光Ｌ１が照射される。なお、図１では、シリコン膜１０１において、レーザ光Ｌ１の照射前のシリコン膜１０１をアモルファスシリコン膜１０１ａと示し、レーザ光Ｌ１の照射後のシリコン膜１０１はポリシリコン膜１０１ｂと示している。
ＥＬＡ装置１は、ステージ１０と、レーザ光源２１、アニール光学系２０と、検出部３０と、制御部４０と、を備えている。基板１００は、ステージ１０の上に配置されている。ステージ１０は、基板１００をエア浮上させる浮上ステージ（浮上ユニット）である。ステージ１０は、下側から基板１００に向けてガスを噴出させている。よって、ステージ１０と基板１００との間に微小なエアギャップが形成された状態で、基板１００が＋Ｘ方向に搬送される。
アニール光学系２０は、アモルファスシリコン膜１０１ａを結晶化するためのレーザ光Ｌ１をシリコン膜１０１に照射するための光学系である。アニール光学系２０は、ミラー２２、プロジェクションレンズ２３、を備えている。アニール光学系２０は、レーザ光Ｌ１を基板１００に導くための光学系として機能する。
アニール光学系２０は、基板１００の上側（＋Ｚ側）に配置されている。レーザ光源２１はパルスレーザ光源であり、パルスレーザ光を発生させる。レーザ光源２１は、例えば、中心波長３０８ｎｍのエキシマレーザ光を放出するエキシマレーザ光源である。また、レーザ光源２１はパルス状のレーザ光Ｌ１を放出する。レーザ光源２１はレーザ光Ｌ１をミラー２２に向けて出射する。
基板１００の上には、ミラー２２、及びプロジェクションレンズ２３が配置されている。ミラー２２は、例えば、波長に応じて選択的に光を透過するダイクロイックミラーである。ミラー２２は、レーザ光Ｌ１を反射する。
レーザ光Ｌ１はミラー２２で反射して、プロジェクションレンズ２３に入射する。プロジェクションレンズ２３は、レーザ光Ｌ１を基板１００上、すなわち、シリコン膜１０１に投射するための複数のレンズを有している。
プロジェクションレンズ２３はレーザ光Ｌ１を基板１００上に集光している。レーザ光Ｌ１は、基板１００上において、ライン状の照射領域を形成している。すなわち、基板１００上において、レーザ光Ｌ１は、Ｙ方向（第１の方向ともいう）に沿ったラインビームとなっている。つまり、基板１００上に集光されたレーザ光Ｌ１は、Ｙ方向を長手方向（長軸方向）とし、Ｘ方向を短手方向（短軸方向）とするライン状の照射領域を形成している。また、搬送方向（第２の方向ともいう）に基板１００を搬送しながら、レーザ光Ｌ１がシリコン膜１０１に照射される。ここでは、搬送方向がＸ方向となっている。これにより、Ｙ方向における照射領域の長さを幅とする帯状の領域にレーザ光Ｌ１を照射することができる。
このように、アニール光学系２０は、レーザ光源２１からのレーザ光Ｌ１を基板１００に導いている。レーザ光Ｌ１の照射によって、アモルファスシリコン膜１０１ａが結晶化する。基板１００に対するレーザ光Ｌ１の照射位置を変えながら、レーザ光Ｌ１をシリコン膜１０１に照射する。ステージ１０の搬送機構により基板１００を＋Ｘ方向に搬送することで、基板１００上に均一なポリシリコン膜１０１ｂが形成される。もちろん、基板１００を搬送する構成ではなく、プロジェクションレンズなどの光学系を移動させてもよい。つまり、基板１００とアニール光学系２０とを相対的に移動させることで、レーザ光Ｌ１の照射領域が走査されていればよい。
さらに、基板１００の上に検出部３０が配置されている。検出部３０は、結晶化したポリシリコン膜１０１ｂを撮像するために設けられている。検出部３０の構成については後述する。
制御部４０は、検出部３０での撮像結果が入力される。レーザ光Ｌ１によって基板１００に形成されたシリコン膜１０１が結晶化している。制御部４０は、検出器３２での撮像結果に基づいて、シリコン膜１０１の結晶状態を評価している。制御部４０は評価結果に基づいて、レーザ光源２１の出力を調整する。例えば、結晶状態にばらつきがある場合、制御部４０は、レーザ光源２１の出力パワーを高くする。あるいは、制御部４０は、評価結果に応じて、基板１００の搬送速度を制御してもよい。
次に、基板１００を搬送する搬送機構について、図２を用いて説明する。図２は、基板１００を搬送させるための構成を模式的に示す上面図である。上記のようにステージ１０の上に、基板１００が配置されている。ステージ１０の＋Ｙ側には、搬送ユニット１１が配置されている。
ステージ１０は、基板１００をガス浮上させる浮上ステージである。ステージ１０は、ステージ１０の表面からガスを噴出するように構成されている。ステージ１０の表面から噴出されたガスが基板１００の下面に吹き付けられることで、基板１００が浮上する。基板１００が搬送される際、ステージ１０は、ガスの噴出量により、基板１００の浮上量を調整している。
基板１００の＋Ｙ側の端部はステージ１０からはみ出している。搬送ユニット１１は、浮上している基板１００を搬送方向（＋Ｘ方向）に搬送する。搬送ユニット１１は、保持機構１２と移動機構１３とを備える。保持機構１２は、基板１００を保持する。例えば、保持機構１２は、多孔質体を備える真空吸着機構を用いて構成することができる。あるいは、保持機構１２は、吸気孔を有する金属部材を用いて構成することも可能である。さらには、保持機構１２は、ＰＥＥＫ（ポリエーテルエーテルケトン）材などの樹脂系材料で形成されていてもよい。保持機構１２（真空吸着機構）は、排気ポート（不図示）に接続されており、排気ポートはエジェクタや真空ポンプなどに接続されている。よって、保持機構１２にはガスを吸引するための負圧が作用するため、保持機構１２を用いて基板１００を保持することができる。
本実施の形態では、保持機構１２は、基板１００のレーザ光が照射される面（上面）と逆側の面（下面）、つまり、基板１００のステージ１０と対向する側の面を吸引することで、基板１００を保持している。また、保持機構１２は、基板１００の＋Ｙ方向における端部（つまり、基板１００の搬送方向と垂直な方向における端部）を保持している。
搬送ユニット１１が備える移動機構１３は保持機構１２と連結されている。移動機構１３は、保持機構１２を搬送方向（ｘ方向）に移動可能に構成されている。搬送ユニット１１（保持機構１２及び移動機構１３）は、ステージ１０の＋Ｙ方向の端部側に設けられており、保持機構１２で基板１００を保持しつつ、移動機構１３が搬送方向に移動することで基板１００が搬送される。
例えば、移動機構１３はステージ１０の＋Ｙ方向の端部を＋Ｘ方向に沿ってスライドするように構成されている。移動機構１３がステージ１０の端部を＋Ｘ方向に沿ってスライドすることで、基板１００がＸ方向に沿って搬送される。このとき、移動機構１３の移動速度を制御することで、基板１００の搬送速度を制御することができる。移動機構１３は、例えば、図示しないモータなどのアクチュエータとリニアガイド機構やエアベアリング等を備えている。
上記のように、基板１００には、レーザ光が照射されている。図２において、レーザ光Ｌ１の照射領域１５は、ライン状に形成されている。照射領域１５は、Ｙ方向を長手方向とするライン状になっている。
さらに、照射領域１５の＋Ｘ側には、検出部３０による検出領域１６が形成されている。検出領域１６は、Ｙ方向の長手方向とするライン状の領域である。検出領域１６は、検出部３０の検出器の視野に対応する。つまり、検出部３０の検出器は、検出領域１６からの反射光を検出することで、基板１００を撮像する。基板１００がＸ方向に搬送されているため、基板１００のほぼ全面を撮像することが可能となる。
さらに、検出領域１６は、照射領域１５の近傍に配置されている。つまり、Ｘ方向において、照射領域１５と検出領域１６が若干の距離を隔てて配置されている。したがって、アニール工程の途中において、レーザ光Ｌ１でアニールされた箇所を撮像することが可能となる。したがって、制御部４０は、結晶状態のばらつきを速やかに抑制することができる。
図３～図５を用いて、検出部３０の構成について説明する。図３は、基板１００に対する検出部３０の配置を示す側面図である。図４は検出部３０の照明光源３１の配置を示す正面図である。図５は検出部３０の検出器３２の配置を示す正面図である。図３は、ＸＺ平面図となっており、図４、図５は、ＹＺ平面図となっている。図３～図５では、基板１００に形成されたシリコン膜１０１を省略して図示している。検出部３０は、照明光源３１と、検出器３２とを備えている。
照明光源３１は、基板１００の上方に配置され、基板１００を照明するための照明光Ｌ２を発生する。照明光源３１は、ライン照明光源であり、Ｙ方向を長手方向とする照明領域１７を形成する。照明光源３１は、例えば複数のＬＥＤ(Light Emitting Diode)を有するＬＥＤ照明装置である。照明光Ｌ２は、図２で示した検出領域１６全体を均一に照明している。照明光Ｌ２は白色光であってもよく、レーザや単色ＬＥＤからの単色光とであっても良い。この場合、照明光Ｌ２の波長は、４５０ｎｍ程度とすることができる。
照明光源３１は、複数のＬＥＤに対応するレンズアレイを有しており、基板１００を斜め方向から照明する。照明光源３１からの照明光Ｌ２の光軸は、Ｚ方向から傾いている。照明光源３１は、基板１００の上面に対して斜めに傾いた方向に照明光Ｌ２を出射する。照明光源３１としては、例えば、株式会社シバサキのＳＫＬＣシリーズを用いることができる。
検出器３２は、基板１００の上方に配置されている。検出器３２は、照明光源３１の－Ｘ側にずれて配置されている。検出器３２は、ポリシリコン膜１０１ｂで反射した照明光を検出する。基板１００で反射されて検出器３２に向かう照明光を検出光Ｌ３とする。検出器３２は、照明光Ｌ２で照明された照明領域１７からの検出光Ｌ３を検出する。
検出器３２は、複数の画素を有するラインカメラ（ラインセンサ）である。つまり、検出器３２の撮像面３２ａでは、Ｙ方向に沿って複数の画素が１列に並んでいる。なお、撮像面３２ａは、ＸＹ平面と平行になっており、下方を向いて配置されている。さらに、検出器３２は、各画素に対応するレンズを有するレンズアレイを備えていてもよい。
検出器３２の視野は、図２に示したように、Ｙ方向に沿ったライン状の検出領域１６を構成する。検出器３２は基板１００から斜め方向に反射した検出光Ｌ３を検出する。検出器３２は、基板１００の上面をフォーカス面（ピント面）として、基板１００を撮像する。基板１００の結晶状態に応じて、検出器３２での検出光Ｌ３の検出光量が変化する。よって、検出器３２で撮像された基板１００の撮像画像に基づいて、制御部４０が結晶状態を評価することができる。
さらに、照明光源３１は、回転機構３３に取り付けられている。回転機構３３は、照明光源３１を回転可能に保持している。回転機構３３の回転軸はＹ方向と平行になっている。つまり、回転機構３３は、照明光源３１をＹ軸周りに回転させる。これにより、基板１００に対する照明光Ｌ２の入射方向を調整することができる。回転機構３３が照明光源３１を回転させることで、照明光Ｌ２の光軸の角度が変わる。
照明光Ｌ２が基板１００に入射する方向（以下、第３の方向）と、検出器３２で検出される反射光が反射する方向（以下、第４の方向）について詳述する。第３の方向は基板１００の近傍において照明光Ｌ２が進む方向である。第３の方向は、基板１００に対する照明光Ｌ２の入射方向となる。つまり、第３の方向とは、基板１００の上面において、照明光源３１から基板１００に向かう照明光学系の光軸（中心軸）の方向である。照明光Ｌ２は、第３の方向に沿って基板１００に入射する。照明光源３１は、第３の方向に沿って照明光Ｌ２を入射させるように、斜めに配置されている。
ＹＺ平面視において、第３の方向が基板１００の上面に対して斜めになっている。ＹＺ平面視において、第３の方向がＺ方向から傾いている。したがって、基板１００の照明領域１７は、照明光源３１の直下の領域から、＋Ｙ方向にずれている。ＸＹ平面視において、Ｙ方向と第３の方向との成す角度をθlightとする。θlightは、例えば、２０°～３０°とすることができる。
照明光Ｌ２は、基板１００に対して斜入射光線となる。また、ＸＺ平面視において、第３の方向はＺ方向から傾いている。基板１００の照明領域１７は、照明光源３１の直下の領域から、Ｘ方向にずれている。
基板１００で第４の方向に反射した検出光Ｌ３が検出器３２で検出される。第４の方向は、基板１００の上面（つまり、ポリシリコン膜１０１ｂ）で検出器に向かう反射光の進む方向となる。よって、第４の方向に沿って進む検出光Ｌ３が検出器３２で検出される。例えば、第４の方向は、検出器３２の結像光学系の光軸の方向となる。検出光Ｌ３は、第４の方向に沿って検出器３２に入射する。検出器３２は、基板１００から第４の方向に反射された検出光Ｌ３を検出する。検出器３２は、基板１００で第４の方向に反射した検出光Ｌ３を検出するように、配置されている。
ＹＺ平面視において、第４の方向が基板１００の上面に対して斜めになっている。ＹＺ平面視において、第４の方向がＺ方向から傾いている。したがって、基板１００の検出領域１６は、検出器３２の直下の領域から、＋Ｙ方向にずれている。ＸＹ平面視において、Ｙ方向と第４の方向との成す角度をθcameraとする。θcameraは、例えば、７０°程度とすることができる。
検出器３２の撮像面３２ａは、基板１００の上面（フォーカス面）と平行になっているが、検出光Ｌ３は検出器３２の撮像面３２ａに対して斜入射光線となる。ＸＺ平面視において、第４の方向はＺ方向と平行になっている。Ｘ方向において、基板１００の検出領域１６は、検出器３２の直下の領域と一致している。なお、ＸＺ平面視において、第４の方向はＺ方向から傾いていてもよい。
θlightとθcameraとによって、検出器３２における検出光Ｌ３の検出光量が変わる。具体的には、ポリシリコン膜１０１ｂからの検出光Ｌ３が干渉することで、検出結果が変化する。ここでは、θlightとθcameraは干渉光が発生しやすい関係式を満たしている。これにより、結晶状態のばらつきを正確に評価することができる。
図６は、干渉光が発生する関係式を説明するための図である。図６では、基板の表面に溝が形成されている反射型回折格子を示している。溝は紙面と直交する方向に沿って形成されている。溝の凹凸の周期をｄとし、光の波長をλとする。凸部の頂面に対する光の入射角度をθαとし、検出光の角度をθβとする。以下の式（１）を満たす場合に干渉光が観察される。
ｄｃｏｓθα－ｄｃｏｓθβ＝（λ／２）×２ｎ ・・・（１）
なお、ｎは０以上の整数である。第４の方向（観察方向）によって、ムラの見え方が異なる。つまり、θαとθ β とが上記の関係を満たす場合、位相が揃って光が強め合う。したがって、第４の方向と第３の方向を所定の角度にすることで、結晶のサイズのばらつきを精度良く評価することができる。
図７は、結晶化したシリコン膜１０１のＳＥＭ写真を示す。上記のように、レーザ光Ｌ１は基板１００上において、Ｙ方向に沿ったライン状の照射領域１５を形成している。また、レーザ光Ｌ１はパルス光であり、Ｘ方向に基板１００が搬送されている。
Ｙ方向において、結晶サイズのばらつきが比較的小さく、Ｘ方向において、結晶サイズのばらつきが比較的大きい。つまり、Ｙ方向においては、結晶が等間隔に規則的に並んでいるため、結晶サイズの均一性が高い。Ｙ方向において、均一に結晶が並んでいるため、干渉光が強くなる傾向がある。一方、Ｘ方向において結晶の並びが悪いため、干渉光が弱くなる傾向がある。
そこで、本実施の形態では、ＹＺ平面視において、第３の方向及び第４の方向が、Ｚ方向から傾いている。このようにすることで、結晶状態のムラと相関が強い干渉光を検出することができる。つまり、結晶サイズが均一でないと、検出光Ｌ３の位相が揃わずに、強め合わなくなる。換言すると、結晶サイズのばらつきに応じて、検出光Ｌ３の光量が大きく変動する。よって、照明光源３１及び検出器３２を斜めに配置することで、結晶状態のばらつきを正確に評価することができる。レーザ光Ｌ１の照射ムラを適切の評価することができる。例えば、レーザ光Ｌ１のパルス間のばらつきを正確に評価することが可能となる。
従って、レーザアニールプロセス中に、レーザ光Ｌ１の最適なエネルギー密度（ＯＥＤ：Optimized Energy Density）を判定することができる。そして、制御部４０が最適なエネルギー密度となるように、レーザ光源２１の出力を決定する。これにより、最適なエネルギー密度でシリコン膜１０１をアニールすることができるため、生産性を向上することができる。
結晶サイズが式（１）の溝の周期ｄに相当する。Ｙ方向の結晶サイズに応じて、干渉光が発生しやすいθlightとθcameraが設定される。つまり、隣の結晶からの反射光の位相が揃って、強め合う角度で、照明光源３１及び検出器３２を配置する。ここでは、０次以外の干渉光を検出するようにθlightとθcameraを設定することが好ましい。例えば、±１次（ｎ＝±１）の干渉光や±２次（ｎ＝±２）の干渉光等を検出するように検出器３２及び照明光源３１が設置される。
上記の説明では、検出器３２の設置角度により、第４の方向が決められているが、基板１００と検出器３２との間にミラーなどの光学素子を設けることで、第４の方向を決めても良い。同様に、照明光源３１の設置角度により、第３の方向が決められているが、基板１００と照明光源３１との間にミラーなどの光学素子を設けることで、第３の方向を決めても良い。
このように、照明光源３１は基板１００を第３の方向に沿って照明するための照明光Ｌ２を発生させる。検出器３２は、Ｙ方向に沿ったライン状の視野で基板１００のアニールされた箇所を撮像するように、照明光Ｌ２で照明された基板１００で第４の方向に反射した検出光Ｌ３を検出する。ＹＺ平面視において、第３の方向がＺ方向（鉛直方向）から傾いており、第４の方向がＺ方向（鉛直方向）から傾いている。このようにすることで、結晶状態のムラを正確に評価することができる。
検出器３２の視野が、レーザ光の照射領域１５よりも広くなっていることが好ましい。このようにすることで、基板１００のアニールされた箇所全体の結晶状態を評価することができる。また、図２では、Ｙ方向において、検出器３２の検出領域１６と照射領域１５が基板１００のほぼ全体をカバーしていたが、一部のみに対応していても良い。この場合、基板１００の位置をＹ方向にずらして２回以上Ｘ方向に搬送すればよい。
なお、搬送ユニット１１が基板１００をＹ方向と直交するＸ方向に搬送しているが、搬送方向は、Ｙ方向と厳密に直交する方向でなくても良い。つまり、搬送方向はＹ方向と交差する方向であれば、厳密に直交する方向でなくてもよい。また、レーザ光Ｌ１によりアニールを行う材料は、シリコン膜に限定されるものではない。
本実施の形態では、ステージ１０が基板１００を浮上させる浮上ステージとなっている。移動機構が、浮上ステージ上に浮上している基板１００をＸ方向に沿って移動させる。このようにすることで、ステージ１０の表面で反射する反射光が検出されるのを防ぐことができるため、より正確に結晶状態を評価することができる。
本実施の形態にかかるレーザアニール方法では、レーザ光源２１を用いて、レーザ光Ｌ１を発生させる。上面視においてＹ方向に沿ったライン状の照射領域１５を基板１００上に形成するよう、レーザ光Ｌ１を基板１００に導く。上面視においてＹ方向と交差するＸ方向に沿って、基板１００に対する照射領域１５の相対的な位置を変化させる。照明光源３１を用いて、基板１００を第３の方向に沿って照明するための照明光Ｌ２を発生させる。Ｙ方向に沿ったライン状の視野で基板１００のアニールされた箇所を撮像するよう、照明光Ｌ２で照明された基板１００で第４の方向に反射した検出光Ｌ３を検出器３２で検出する。ＹＺ平面視において、第３の方向がＺ方向から傾いている。ＹＺ平面視において、第４の方向がＺ方向から傾いている。これにより、照射ムラを正確に評価することができる。
（有機ＥＬディスプレイ）
上記のポリシリコン膜を有する半導体装置は、有機ＥＬ（ElectroLuminescence）ディスプレイ用のＴＦＴ（Thin Film transistor）アレイ基板に好適である。すなわち、ポリシリコン膜は、ＴＦＴのソース領域、チャネル領域、ドレイン領域を有する半導体層として用いられる。
以下、本実施の形態にかかる半導体装置を有機ＥＬディスプレイディスプレイに適用した構成について説明する。図８は、有機ＥＬディスプレイの画素回路を簡略化して示す断面図である。図８に示す有機ＥＬディスプレイ３００は、各画素ＰＸにＴＦＴが配置されたアクティブマトリクス型の表示装置である。
有機ＥＬディスプレイ３００は、基板３１０、ＴＦＴ層３１１、有機層３１２、カラーフィルタ層３１３、及び封止基板３１４を備えている。図１７では、封止基板３１４側が視認側となるトップエミッション方式の有機ＥＬディスプレイを示している。なお、以下の説明は、有機ＥＬディスプレイの一構成例を示すものであり、本実施の形態は、以下に説明される構成に限られるものではない。例えば、本実施の形態にかかる半導体装置は、ボトムエミッション方式の有機ＥＬディスプレイに用いられていてもよい。
基板３１０は、ガラス基板又は金属基板である。基板３１０の上には、ＴＦＴ層３１１が設けられている。ＴＦＴ層３１１は、各画素ＰＸに配置されたＴＦＴ３１１ａを有している。さらに、ＴＦＴ層３１１は、ＴＦＴ３１１ａに接続される配線（図示を省略）等を有している。ＴＦＴ３１１ａ、及び配線等が画素回路を構成する。
ＴＦＴ層３１１の上には、有機層３１２が設けられている。有機層３１２は、画素ＰＸごとに配置された有機ＥＬ発光素子３１２ａを有している。有機ＥＬ発光素子３１２ａは、例えば、陽極、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、及び陰極が積層された積層構造を有している。トップエミッション方式の場合、陽極は金属電極であり、陰極はＩＴＯ（Indium Tin Oxide）等の透明導電膜である。さらに、有機層３１２には、画素ＰＸ間において、有機ＥＬ発光素子３１２ａを分離するための隔壁３１２ｂが設けられている。
有機層３１２の上には、カラーフィルタ層３１３が設けられている。カラーフィルタ層３１３は、カラー表示を行うためのカラーフィルタ３１３ａが設けられている。すなわち、各画素ＰＸには、Ｒ（赤色）、Ｇ（緑色）、又はＢ（青色）に着色された樹脂層がカラーフィルタ３１３ａとして設けられている。有機層３１２から放出された白色光は、カラーフィルタ３１３ａを通過すると、ＲＧＢの色の光に変換される。なお、有機層３１２に、ＲＧＢの各色を発光する有機ＥＬ発光素子が設けられている３色方式の場合、カラーフィルタ層３１３を省略してもよい。
カラーフィルタ層３１３の上には、封止基板３１４が設けられている。封止基板３１４は、ガラス基板などの透明基板であり、有機層３１２の有機ＥＬ発光素子の劣化を防ぐために設けられている。
有機層３１２の有機ＥＬ発光素子３１２ａに流れる電流は、画素回路に供給される表示信号によって変化する。よって、表示画像に応じた表示信号を各画素ＰＸに供給することで、各画素ＰＸでの発光量を制御することができる。これにより、所望の画像を表示することができる。
有機ＥＬディスプレイ等のアクティブマトリクス型表示装置では、１つの画素ＰＸに、１つ以上のＴＦＴ（例えば、スイッチング用ＴＦＴ、又は駆動用ＴＦＴ）が設けられている。そして、各画素ＰＸのＴＦＴには、ソース領域、チャネル領域、及びドレイン領域を有する半導体層が設けられている。本実施の形態にかかるポリシリコン膜は、ＴＦＴの半導体層に好適である。すなわち、上記の製造方法により製造したポリシリコン膜をＴＦＴアレイ基板の半導体層に用いることで、ＴＦＴ特性の面内ばらつきを抑制することができる。よって、表示特性の優れた表示装置を高い生産性で製造することができる。
（半導体装置の製造方法）
本実施の形態にかかるＥＬＡ装置を用いた半導体装置の製造方法は、ＴＦＴアレイ基板の製造に好適である。ＴＦＴを有する半導体装置の製造方法について、図９～図１６を用いて説明する。図９～図１６は半導体装置の製造工程を示す工程断面図である。以下の説明では、逆スタガード（inverted staggered）型のＴＦＴを有する半導体装置の製造方法について説明する。
まず、図９に示すように、ガラス基板４０１上に、ゲート電極４０２を形成する。なお、ガラス基板４０１は、上記した基板１００に相当する。ゲート電極４０２は、例えば、アルミニウムなどを含む金属薄膜を用いることができる。ガラス基板４０１上に、スパッタ法や蒸着法により金属薄膜を成膜する。そして、金属薄膜をフォトリソグラフィーにより、パターニングすることで、ゲート電極４０２が形成される。フォトリソグラフィーグラフィ法では、レジスト塗布、露光、現像、エッチング、レジスト剥離等の処理が行われる。なお、ゲート電極４０２のパターニングと同工程で、各種の配線等を形成してもよい。
次に、図１０に示すように、ゲート電極４０２の上に、ゲート絶縁膜４０３を形成する。ゲート絶縁膜４０３は、ゲート電極４０２を覆うように形成される。そして、図１１に示すように、ゲート絶縁膜４０３の上に、アモルファスシリコン膜４０４を形成する。アモルファスシリコン膜４０４は、ゲート絶縁膜４０３を介して、ゲート電極４０２と重複するように配置されている。
ゲート絶縁膜４０３は、窒化シリコン膜（ＳｉＮｘ）、酸化シリコン膜（ＳｉＯ２膜）、又はこれらの積層膜等などである。具体的には、ＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜４０３とアモルファスシリコン膜４０４とを連続成膜する。
そして、アモルファスシリコン膜４０４にレーザ光Ｌ１を照射することで、図１２に示すように、ポリシリコン膜４０５を形成する。すなわち、図１等で示したＥＬＡ装置１によって、アモルファスシリコン膜４０４を結晶化する。これにより、シリコンが結晶化したポリシリコン膜４０５がゲート絶縁膜４０３上に形成される。ポリシリコン膜４０５は、上記したポリシリコン膜１０１ｂに相当する。
この時、本実施の形態にかかる検査方法により、ポリシリコン膜４０５が検査されている。ポリシリコン膜４０５が所定の基準を満たさない場合、ポリシリコン膜４０５に再度レーザ光が照射される。このため、ポリシリコン膜４０５の特性をより均一にすることができる。面内のばらつきを抑制することができるため、表示特性の優れた表示装置を高い生産性で製造することができる。
なお、図示を省略するがポリシリコン膜４０５をフォトリソグラフィー法によりパターニングする。また、イオン注入法などにより、ポリシリコン膜４０５に不純物を導入してもよい。
その後、図１３に示すように、ポリシリコン膜４０５の上に、層間絶縁膜４０６を形成する。層間絶縁膜４０６には、ポリシリコン膜４０５を露出するためのコンタクトホール４０６ａが設けられている。
層間絶縁膜４０６は、窒化シリコン膜（ＳｉＮｘ）、酸化シリコン膜（ＳｉＯ２膜）、又はこれらの積層膜等などである。具体的には、ＣＶＤ法により、層間絶縁膜４０６を成膜する。そして、フォトリソグラフィー法により、層間絶縁膜４０６をパターニングすることで、コンタクトホール４０６ａが形成される。
次に、図１４に示すように、層間絶縁膜４０６の上に、ソース電極４０７ａ、及びドレイン電極４０７ｂを形成する。ソース電極４０７ａ、及びドレイン電極４０７ｂは、コンタクトホール４０６ａを覆うように形成される。すなわち、ソース電極４０７ａ、及びドレイン電極４０７ｂは、コンタクトホール４０６ａ内から層間絶縁膜４０６の上まで形成される。よって、コンタクトホール４０６ａを介して、ソース電極４０７ａ、及びドレイン電極４０７ｂは、ポリシリコン膜４０５と電気的に接続される。
これにより、ＴＦＴ４１０が形成される。ＴＦＴ４１０は、上記したＴＦＴ３１１ａに相当する。ポリシリコン膜４０５において、ゲート電極４０２と重複する領域がチャネル領域４０５ｃとなる。ポリシリコン膜４０５において、チャネル領域４０５ｃよりもソース電極４０７ａ側がソース領域４０５ａとなり、ドレイン電極４０７ｂ側がドレイン領域４０５ｂとなる。
ソース電極４０７ａ、及びドレイン電極４０７ｂは、アルミニウムなどを含む金属薄膜により形成されている。層間絶縁膜４０６上に、スパッタ法や蒸着法により金属薄膜を成膜する。そして、金属薄膜をフォトリソグラフィーにより、パターニングすることで、ソース電極４０７ａ、及びドレイン電極４０７ｂが形成される。なお、ソース電極４０７ａ、及びドレイン電極４０７ｂのパターニングと同工程で、各種の配線を形成してもよい。
そして、図１５に示すように、ソース電極４０７ａ、及びドレイン電極４０７ｂの上に、平坦化膜４０８を形成する。平坦化膜４０８は、ソース電極４０７ａ、及びドレイン電極４０７ｂを覆うように形成される。さらに、平坦化膜４０８には、ドレイン電極４０７ｂを露出するためのコンタクトホール４０８ａが設けられている。
平坦化膜４０８は、例えば、感光性樹脂膜により形成されている。ソース電極４０７ａ、及びドレイン電極４０７ｂの上に、感光性樹脂膜を塗布して、露光、現像する。これにより、コンタクトホール４０８ａを有する平坦化膜４０８をパターニングすることができる。
そして、図１６に示すように、平坦化膜４０８の上に、画素電極４０９を形成する。画素電極４０９は、コンタクトホール４０８ａを覆うように形成される。すなわち、画素電極４０９は、コンタクトホール４０８ａ内から平坦化膜４０８の上まで形成される。よって、コンタクトホール４０８ａを介して、画素電極４０９は、ドレイン電極４０７ｂと電気的に接続される。
画素電極４０９は、透明導電膜又はアルミニウムなどを含む金属薄膜により形成される。平坦化膜４０８の上に、スパッタ法などにより、導電膜（透明導電膜、又は金属薄膜）を成膜する。そして、フォトリソグラフィー法により導電膜をパターニングする。これにより、平坦化膜４０８の上に画素電極４０９が形成される。有機ＥＬディスプレイの駆動用ＴＦＴの場合、画素電極４０９の上に、図１６で示したような有機ＥＬ発光素子３１２ａ、カラーフィルタ（ＣＦ）３１３ａ等が形成される。なお、トップエミッション方式の有機ＥＬディスプレイの場合、画素電極４０９は、反射率の高いアルミニウムや銀などを含む金属薄膜により形成される。また、ボトムエミッション方式の有機ＥＬディスプレイの場合、画素電極４０９は、ＩＴＯなどの透明導電膜により形成される。
以上、逆スタガード（inverted staggered）型のＴＦＴの製造工程を説明したが、本実施の形態にかかる製造方法を逆スタガード（inverted staggered）型のＴＦＴの製造に適用してもよい。もちろん、ＴＦＴの製造方法は、有機ＥＬディスプレイ用のＴＦＴの製造に限られるものではなく、ＬＣＤ（Liquid Crystal Display）用のＴＦＴの製造に適用することもできる。
さらに、上記の説明では、本実施の形態にかかるレーザアニール装置が、アモルファスシリコン膜にレーザ光を照射してポリシリコン膜を形成するものとして説明したが、アモルファスシリコン膜にレーザ光を照射してマイクロクリスタルシリコン膜を形成するものであってもよい。さらには、アニールを行うレーザ光はエキシマレーザに限定されるものではない。また、本実施の形態にかかる方法は、シリコン膜以外の薄膜を結晶化するレーザアニール装置に適用することも可能である。すなわち、非晶質膜にレーザ光を照射して、結晶化膜を形成するレーザアニール装置であれば、本実施の形態にかかる方法は適用可能である。本実施の形態にかかるレーザアニール装置によれば、結晶化膜付き基板を適切に検査することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１ ＥＬＡ装置
１０ ステージ
２０ アニール光学系
２１ レーザ光源
２２ ミラー
２３ プロジェクションレンズ
３０ 検出部
３１ 照明光源
３２ 検出器
３３ 回転機構
１００ 基板
１０１ シリコン膜
１０１ａ アモルファスシリコン膜
１０１ｂ ポリシリコン膜
３００ 有機ＥＬディスプレイ
３１０ 基板
３１１ ＴＦＴ層
３１１ａ ＴＦＴ
３１２ 有機層
３１２ａ 有機ＥＬ発光素子
３１２ｂ 隔壁
３１３ カラーフィルタ層
３１３ａ カラーフィルタ（ＣＦ）
３１４ 封止基板
４０１ ガラス基板
４０２ ゲート電極
４０３ ゲート絶縁膜
４０４ アモルファスシリコン膜
４０５ ポリシリコン膜
４０６ 層間絶縁膜
４０７ａ ソース電極
４０７ｂ ドレイン電極
４０８ 平坦化膜
４０９ 画素電極
４１０ ＴＦＴ
ＰＸ 画素

Claims (15)

  1. 基板を浮上させる浮上ステージと、
    前記基板上の膜を結晶化させるためのレーザ光を発生させるレーザ光源と、
    上面視において第１の方向に沿ったライン状の照射領域を基板上に形成するよう、前記レーザ光を前記浮上ステージ上の前記基板に導くアニール光学系と、
    上面視において前記第１の方向と交差する第２の方向に沿って、前記浮上ステージ上に浮上している基板を移動させて、前記基板に対する前記照射領域の相対的な位置を変化させる移動機構と、
    前記基板を第３の方向に沿って照明するための照明光を発生させる照明光源であって、前記照明光が前記浮上ステージ上の前記基板において前記第１の方向に沿ったライン照明領域を形成するようにライン照明を行い、前記第１の方向と鉛直方向とを含む平面視において、前記第３の方向が前記鉛直方向及び第１の方向から傾いた方向である照明光源と、
    前記第１の方向に沿ったライン状の視野で前記浮上ステージ上の前記基板のアニールされた箇所を撮像するよう、前記照明光で照明された前記基板で第４の方向に反射した検出光を検出する検出器であって、前記第１の方向と鉛直方向とを含む平面視において、前記第４の方向が前記鉛直方向及び第１方向から傾いた方向である検出器と、を備えたレーザアニール装置。
  2. 前記第１の方向において、前記検出器の視野が、前記レーザ光の照射領域よりも広くなっている請求項１に記載のレーザアニール装置。
  3. 前記検出器の撮像面が、前記基板の表面と平行になっており、
    前記検出器が第１の方向に沿って設けられた複数の画素を有している請求項１、又は２に記載のレーザアニール装置。
  4. 前記検出器での撮像結果に基づいて、前記膜の結晶状態のムラが評価され、
    評価結果に基づいて、前記レーザ光源の出力が調整される請求項１～３のいずれか１項に記載のレーザアニール装置。
  5. 前記鉛直方向と前記第３の方向との間の角度を変えるように、前記照明光源を第１の方向周りに回転させる回転機構をさらに備えた請求項１～４のいずれか１項に記載のレーザアニール装置。
  6. （ａ）レーザ光源を用いて、基板上の膜を結晶化させるためのレーザ光を発生させるステップと、
    （ｂ）上面視において第１の方向に沿ったライン状の照射領域を基板上に形成するよう、浮上ステージ上を浮上している前記基板に前記レーザ光を導くステップと、
    （ｃ）上面視において前記第１の方向と交差する第２の方向に沿って、前記浮上ステージ上を浮上している前記基板を移動させて、前記基板に対する前記照射領域の相対的な位置を変化させるステップと、
    （ｄ）照明光源を用いて、前記基板を第３の方向に沿って照明するための照明光を発生させるステップであって、前記照明光が前記浮上ステージ上の前記基板において前記第１の方向に沿ったライン照明領域を形成するようにライン照明を行い、前記第１の方向と鉛直方向とを含む平面視において、前記第３の方向が前記鉛直方向及び前記第１の方向から傾いた方向であるステップと、
    （ｅ）前記第１の方向に沿ったライン状の視野で前記浮上ステージ上の前記基板のアニールされた箇所を撮像するよう、前記照明光で照明された前記基板で第４の方向に反射した検出光を検出器で検出するステップであって、前記第１の方向と鉛直方向とを含む平面視において、前記第４の方向が前記鉛直方向及び前記第１の方向から傾いた方向であるステップと、を備えたレーザアニール方法。
  7. 前記第１の方向において、前記検出器の視野が、前記レーザ光の照射領域よりも広くなっている請求項６に記載のレーザアニール方法。
  8. 前記検出器の撮像面が、前記基板の表面と平行になっており、
    前記検出器が第１の方向に沿って設けられた複数の画素を有している請求項６、又は７に記載のレーザアニール方法。
  9. 前記検出器での撮像結果に基づいて、前記膜の結晶状態のムラが評価され、
    評価結果に基づいて、前記レーザ光源の出力が調整される請求項６～８のいずれか１項に記載のレーザアニール方法。
  10. 回転機構が、前記鉛直方向と前記第３の方向との間の角度を変えるように、前記照明光源を第１の方向周りに回転する請求項６～９のいずれか１項に記載のレーザアニール方法。
  11. （Ｓ１）基板上に非晶質膜を形成するステップと、
    （Ｓ２）前記非晶質膜を結晶化して結晶化膜を形成するように、前記非晶質膜をアニールするステップと、を備え、
    前記（Ｓ２）アニールするステップは、
    （Ａ）レーザ光源を用いて、レーザ光を発生させるステップと、
    （Ｂ）上面視において第１の方向に沿ったライン状の照射領域を基板上に形成するよう、浮上ステージ上を浮上している前記基板に前記レーザ光を導くステップと、
    （Ｃ）上面視において前記第１の方向と交差する第２の方向に沿って、前記浮上ステージ上を浮上している前記基板を移動させて、前記基板に対する前記照射領域の相対的な位置を変化させるステップと、
    （Ｄ）照明光源を用いて、前記浮上ステージ上の前記基板を第３の方向に沿って照明するための照明光を発生させるステップであって、前記照明光が前記浮上ステージ上の前記基板において前記第１の方向に沿ったライン照明領域を形成するようにライン照明を行い、前記第１の方向と鉛直方向とを含む平面視において、前記第３の方向が前記鉛直方向及び第１の方向から傾いた方向であるステップと、
    （Ｅ）前記第１の方向に沿ったライン状の視野で前記浮上ステージ上の前記基板のアニールされた箇所を撮像するよう、前記照明光で照明された前記基板で第４の方向に反射した検出光を検出器で検出するステップであって、前記第１の方向と鉛直方向とを含む平面視において、前記第４の方向が前記鉛直方向及び第１の方向から傾いた方向であるステップと、を備えている半導体装置の製造方法。
  12. 前記第１の方向において、前記検出器の視野が、前記レーザ光の照射領域よりも広くなっている請求項１１に記載の半導体装置の製造方法。
  13. 前記検出器の撮像面が、前記基板の表面と平行になっており、
    前記検出器が第１の方向に沿って設けられた複数の画素を有している請求項１１、又は１２に記載の半導体装置の製造方法。
  14. 前記検出器での撮像結果に基づいて、前記結晶化膜の結晶状態のムラが評価され、
    評価結果に基づいて、前記レーザ光源の出力が調整される請求項１１～１３のいずれか１項に記載の半導体装置の製造方法。
  15. 回転機構が、前記鉛直方向と前記第３の方向との間の角度を変えるように、前記照明光源を第１の方向周りに回転する請求項１１～１４のいずれか１項に記載の半導体装置の製造方法。
JP2020124227A 2020-07-21 2020-07-21 レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法 Active JP7542350B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020124227A JP7542350B2 (ja) 2020-07-21 2020-07-21 レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法
US17/375,445 US11894229B2 (en) 2020-07-21 2021-07-14 Laser annealing apparatus, laser annealing method, and method for manufacturing semiconductor device
CN202110834452.XA CN113964033A (zh) 2020-07-21 2021-07-21 激光退火装置、激光退火方法和用于制造半导体设备的方法
US18/538,152 US12136548B2 (en) 2020-07-21 2023-12-13 Laser annealing apparatus, laser annealing method, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020124227A JP7542350B2 (ja) 2020-07-21 2020-07-21 レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022020938A JP2022020938A (ja) 2022-02-02
JP7542350B2 true JP7542350B2 (ja) 2024-08-30

Family

ID=79460454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020124227A Active JP7542350B2 (ja) 2020-07-21 2020-07-21 レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US11894229B2 (ja)
JP (1) JP7542350B2 (ja)
CN (1) CN113964033A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359194A (ja) 2001-06-01 2002-12-13 Toshiba Corp 膜質測定方法とその装置および薄膜処理装置
JP2005072313A (ja) 2003-08-26 2005-03-17 Sharp Corp 結晶膜の検査方法および検査装置
JP2006019408A (ja) 2004-06-30 2006-01-19 Au Optronics Corp レーザー結晶シリコンの検査方法及びその装置
JP2012119512A (ja) 2010-12-01 2012-06-21 Hitachi High-Technologies Corp 基板の品質評価方法及びその装置
JP2018064048A (ja) 2016-10-14 2018-04-19 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207493B1 (en) * 1998-08-19 2001-03-27 International Business Machines Corporation Formation of out-diffused bitline by laser anneal
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US20050259709A1 (en) * 2002-05-07 2005-11-24 Cymer, Inc. Systems and methods for implementing an interaction between a laser shaped as a line beam and a film deposited on a substrate
TWI249215B (en) 2001-06-01 2006-02-11 Toshiba Corp Film quality inspecting method and film quality inspecting apparatus
US20050189329A1 (en) * 2003-09-02 2005-09-01 Somit Talwar Laser thermal processing with laser diode radiation
JP2005294801A (ja) * 2004-03-11 2005-10-20 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及びレーザー結晶化方法
US7247813B2 (en) * 2004-10-13 2007-07-24 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization apparatus using pulsed laser beam
US7422988B2 (en) * 2004-11-12 2008-09-09 Applied Materials, Inc. Rapid detection of imminent failure in laser thermal processing of a substrate
US7438468B2 (en) * 2004-11-12 2008-10-21 Applied Materials, Inc. Multiple band pass filtering for pyrometry in laser based annealing systems
US7297584B2 (en) * 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner
US7732351B2 (en) * 2006-09-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and laser processing apparatus
US7599048B2 (en) * 2007-02-09 2009-10-06 Wafermasters, Inc. Optical emission spectroscopy process monitoring and material characterization
WO2010065538A1 (en) * 2008-12-02 2010-06-10 The Regents Of The University Of California Imaging arrangement and microscope
US20150069045A1 (en) * 2009-06-29 2015-03-12 Canon U.S. Life Sciences, Inc. Thermal control systems and methods using thermally guarded multiplexed sensors
JP2012015445A (ja) * 2010-07-05 2012-01-19 Japan Steel Works Ltd:The レーザアニール処理装置およびレーザアニール処理方法
NL2009853A (en) * 2011-12-23 2013-06-26 Asml Netherlands Bv Methods and apparatus for measuring a property of a substrate.
US20130341310A1 (en) * 2012-06-22 2013-12-26 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for excimer laser annealing process
US8852695B2 (en) * 2012-09-10 2014-10-07 The Research Foundation For The State University Of New York Optical barriers, waveguides, and methods for fabricating barriers and waveguides for use in harsh environments
US9454072B2 (en) * 2012-11-09 2016-09-27 Kla-Tencor Corporation Method and system for providing a target design displaying high sensitivity to scanner focus change
US11110458B2 (en) * 2013-02-01 2021-09-07 Bio-Rad Laboratories, Inc. System for detection of spaced droplets
WO2014164181A1 (en) * 2013-03-12 2014-10-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Optically stimulated luminescence dosimetry using doped lithium fluoride crystals
US9685906B2 (en) * 2013-07-03 2017-06-20 Semilab SDI LLC Photoluminescence mapping of passivation defects for silicon photovoltaics
CN105723536A (zh) * 2013-08-29 2016-06-29 密执安州立大学董事会 具有多个溶液加工层的有机电子器件
US9778021B2 (en) * 2013-08-29 2017-10-03 Carl Zeiss Meditec, Inc. Evaluation of optical coherence tomographic data prior to segmentation
US8885301B1 (en) * 2014-02-19 2014-11-11 Infinitum Solutions, Inc. Magnetic write head characterization with nano-meter resolution using nitrogen vacancy color centers
US9335276B2 (en) * 2014-03-03 2016-05-10 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for control of excimer laser annealing
US10763179B2 (en) * 2015-02-27 2020-09-01 Semilab Semiconductor Physics Laboratory Co., Ltd. Non-contact method to monitor and quantify effective work function of metals
CN104867812A (zh) * 2015-03-27 2015-08-26 京东方科技集团股份有限公司 多晶硅薄膜和半导体器件的制备方法、显示基板及装置
KR102319782B1 (ko) * 2015-04-08 2021-11-01 가부시끼가이샤 니혼 세이꼬쇼 레이저 조사 방법 및 장치
US10018565B2 (en) * 2015-05-04 2018-07-10 Semilab Semiconductor Physics Laboratory Co., Ltd. Micro photoluminescence imaging with optical filtering
CN108431692B (zh) * 2015-12-23 2021-06-18 Asml荷兰有限公司 量测方法、量测设备和器件制造方法
CN109313390B (zh) * 2016-04-28 2021-05-25 Asml荷兰有限公司 Hhg源、检查设备和用于执行测量的方法
US10048596B2 (en) * 2016-05-04 2018-08-14 Asml Netherlands B.V. Method and apparatus for generating illuminating radiation
KR20190015553A (ko) * 2016-06-09 2019-02-13 에이에스엠엘 네델란즈 비.브이. 계측 장치
JP2018037646A (ja) * 2016-08-24 2018-03-08 株式会社日本製鋼所 レーザアニール装置、結晶化膜付き基板の検査方法、及び半導体装置の製造方法
WO2018037756A1 (ja) 2016-08-24 2018-03-01 株式会社日本製鋼所 レーザアニール装置、結晶化膜付き基板の検査方法、及び半導体装置の製造方法
WO2018074283A1 (ja) * 2016-10-20 2018-04-26 株式会社日本製鋼所 レーザ処理装置およびレーザ処理方法
US20190049861A1 (en) * 2017-08-11 2019-02-14 Asml Netherlands B.V. Methods and Apparatus for Determining the Position of a Spot of Radiation, Inspection Apparatus, Device Manufacturing Method
US10510550B2 (en) * 2017-09-26 2019-12-17 The Board Of Trustees Of The University Of Illinois Polarization-dependent laser-assisted plasma etching
CN118624653A (zh) * 2018-07-05 2024-09-10 布鲁克科技公司 小角度x射线散射测量
EP3627226A1 (en) * 2018-09-20 2020-03-25 ASML Netherlands B.V. Optical system, metrology apparatus and associated method
WO2020114684A1 (en) * 2018-12-03 2020-06-11 Asml Netherlands B.V. Method of manufacturing devices
US20220118454A1 (en) * 2019-02-07 2022-04-21 University Of Washington Devices and systems for droplet generation and methods for generating droplets
JP7320975B2 (ja) * 2019-04-16 2023-08-04 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法
JP7525989B2 (ja) * 2019-09-12 2024-07-31 Ｊｓｗアクティナシステム株式会社 レーザ処理装置及びレーザ光モニタ方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359194A (ja) 2001-06-01 2002-12-13 Toshiba Corp 膜質測定方法とその装置および薄膜処理装置
JP2005072313A (ja) 2003-08-26 2005-03-17 Sharp Corp 結晶膜の検査方法および検査装置
JP2006019408A (ja) 2004-06-30 2006-01-19 Au Optronics Corp レーザー結晶シリコンの検査方法及びその装置
JP2012119512A (ja) 2010-12-01 2012-06-21 Hitachi High-Technologies Corp 基板の品質評価方法及びその装置
JP2018064048A (ja) 2016-10-14 2018-04-19 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20240112910A1 (en) 2024-04-04
US12136548B2 (en) 2024-11-05
US20220028690A1 (en) 2022-01-27
JP2022020938A (ja) 2022-02-02
US11894229B2 (en) 2024-02-06
CN113964033A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
US9453282B2 (en) Thin film deposition apparatus
US20210343531A1 (en) Laser annealing apparatus, inspection method of substrate with crystallized film, and manufacturing method of semiconductor device
US7834543B2 (en) Organic EL display apparatus and method of manufacturing the same
US10971361B2 (en) Laser annealing method, laser annealing apparatus, and thin film transistor substrate
TW201825218A (zh) 雷射照射裝置、半導體裝置的製造方法以及雷射照射裝置的動作方法
KR20210146340A (ko) 레이저 조사 장치, 레이저 조사 방법, 및 반도체 장치의 제조 방법
WO2018055840A1 (ja) レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法
US11488827B2 (en) Laser irradiation apparatus with polarizing plate
US10381602B2 (en) Deposition apparatus and method of manufacturing organic light-emitting diode display apparatus using the same
JP7542350B2 (ja) レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法
JP4568000B2 (ja) 半導体薄膜の製造方法
JP7534892B2 (ja) レーザアニール装置、レーザアニール方法、及び半導体装置の製造方法
US20220122844A1 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
WO2018037756A1 (ja) レーザアニール装置、結晶化膜付き基板の検査方法、及び半導体装置の製造方法
JP7583571B2 (ja) レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法
US20230132812A1 (en) Laser processing apparatus and laser processing method using the same
JP2022130724A (ja) レーザ照射装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20220317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240820

R150 Certificate of patent or registration of utility model

Ref document number: 7542350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150