JP7434996B2 - 電気光学装置、および電子機器 - Google Patents

Description

本発明は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のトランジスターを有する電気光学装置、および電子機器に関すものである。

投射型表示装置のライトバルブとして用いられる液晶装置等の電気光学装置は、基板本体と画素電極との間に半導体層が設けられており、半導体層を利用してトランジスターが構成される。かかる電気光学装置において、光源からの光が、半導体層において画素電極側と電気的に接続された画素電極側ソース・ドレイン領域とチャネル領域とに挟まれた低濃度領域に入射すると、トランジスターに光リーク電流が発生する原因となる。そこで、画素電極側ソース・ドレイン領域に接続する遮光性電極を構成する遮光膜を、ゲート電極の側面に重なるサイドウォール酸化膜、およびゲート絶縁膜の一部を薄くした部分を覆うように形成することによって低濃度領域への光の入射を防止した構造が提案されている（特許文献１参照）。

特開２０１３－１８２１４４号公報

しかしながら、ゲート絶縁膜は薄いため、特許文献１に記載の構成のように、ゲート絶縁膜の一部をエッチングによって薄くしようとした際、ゲート絶縁膜の厚さ方向の全体がエッチングされるおそれがある。その場合、遮光性電極が低濃度領域と電気的に接続されてしまい、トランジスター特性の低下が発生する。それ故、トランジスター特性に影響を及ぼさずに低濃度領域と遮光性電極とを接近させることが難しいという課題がある。

上記課題を解決するために、本発明に係る電気光学装置の一態様は、画素電極と、前記画素電極が電気的に接続される画素電極側ソース・ドレイン領域とチャネル領域との間に前記画素電極側ソース・ドレイン領域より不純物濃度が低い低濃度領域を有する半導体層、ゲート絶縁膜、およびゲート電極を備えたトランジスターと、前記ゲート電極を覆うとともに前記低濃度領域および前記画素電極側ソース・ドレイン領域と平面視で重なる領域が除去された凹部を有する第１絶縁膜と、前記ゲート電極と平面視で重なる領域において、前記第１絶縁膜を覆うとともに、前記凹部において、前記低濃度領域および前記画素電極側ソース・ドレイン領域と平面視で重なる領域に設けられ、前記第１絶縁膜よりも膜厚が薄い第２絶縁膜と、前記第２絶縁膜に設けられたコンタクトホールを介して前記画素電極側ソース・ドレイン領域と電気的に接続され、前記ゲート電極、前記低濃度領域および前記画素電極側ソース・ドレイン領域と平面視で重なる遮光性電極と、を有することを特徴とする。

本発明を適用した電気光学装置は各種電子機器に用いられる。本発明において、電子機器が投射型表示装置である場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。

本発明の実施形態１に係る電気光学装置の平面図。 図１に示す電気光学装置の断面図。 図１に示す電気光学装置において隣り合う複数の画素の平面図。 図３に示す画素の１つを拡大して示す平面図。 図４のＡ－Ａ′断面図。 図４のＢ－Ｂ′断面図。 図４のＣ－Ｃ′断面図。 図５、図６および図７に示す走査線、半導体層、ゲート電極等の平面図。 図５、図６および図７に示す遮光性電極および第２容量電極等の平面図。 図５、図６および図７に示すデータ線および容量線等の平面図。 図８に示すゲート電極等の平面図。 図１に示す電気光学装置の製造方法を示す説明図。 本発明の実施形態２に係る電気光学装置の説明図。 本発明の実施形態３に係る電気光学装置の説明図。 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図。

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第１基板１０に形成した各層を説明する際、上層側あるいは表面側とは基板本体１９が位置する側とは反対側（第２基板２０が位置する側）を意味し、下層側とは基板本体１９が位置する側を意味する。また、第１基板１０の面内方向で交差する２方向のうち、データ線６ａが延在する方向を第１方向Ｙとし、走査線３ａが延在する方向を第２方向Ｘとする。また、第１方向Ｙに沿う方向の一方側を第１方向Ｙの一方側Ｙ１とし、第１方向Ｙに沿う方向の他方側を第１方向Ｙの他方側Ｙ２とし、第２方向Ｘに沿う方向の一方側を第２方向Ｘの一方側Ｘ１とし、第２方向Ｘに沿う方向の他方側を第２方向Ｘの他方側Ｘ２とする。

［実施形態１］
１．電気光学装置１００の構成
図１は、本発明の実施形態１に係る電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、第１基板１０と、第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、第１基板１０と第２基板２０とが対向している。シール材１０７は第２基板２０の外縁に沿うように枠状に設けられており、第１基板１０と第２基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。

第１基板１０は、石英基板やガラス基板等の透光性基板からなる基板本体１９を備えている。基板本体１９の第２基板２０側の一方面１９ｓ側には、基板本体１９の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が設けられ、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が設けられている。図示を省略するが、端子１０２には、フレキシブル配線基板が接続され、第１基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。

基板本体１９の一方面１９ｓの側において、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａがマトリクス状に形成されている。画素電極９ａに対して第２基板２０側には第１配向膜１６が形成されており、画素電極９ａは、第１配向膜１６によって覆われている。

第２基板２０は、石英基板やガラス基板等の透光性基板からなる基板本体２９を備えている。基板本体２９において第１基板１０と対向する一方面２９ｓの側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して第１基板１０側には第２配向膜２６が形成されている。共通電極２１は、第２基板２０の略全面に形成されており、第２配向膜２６によって覆われている。第２基板２０には、基板本体２９と共通電極２１との間に樹脂、金属または金属化合物からなる遮光性の遮光層２７が形成され、遮光層２７と共通電極２１との間に透光性の保護層２８が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域にブラックマトリクスを構成する遮光層２７ｂとしても形成されている。第１基板１０の周辺領域１０ｂのうち、見切り２７ａと平面視で重なる領域には、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。なお、第２基板２０において画素電極９ａと対向する位置にレンズが設けられることがあり、この場合、遮光層２７ｂが形成されないことが多い。

第１配向膜１６および第２配向膜２６は、例えば、ＳｉＯ_ｘ（ｘ＜２）、ＳｉＯ_２、ＴｉＯ_２、ＭｇＯ、Ａｌ_２Ｏ_３等の斜方蒸着膜からなる無機配向膜であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、第１基板１０および第２基板２０に対して所定の角度を成している。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。

第１基板１０には、シール材１０７より外側において第２基板２０の角部分と重なる領域に、第１基板１０と第２基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、第２基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、第１基板１０側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位が印加される。

電気光学装置１００において、画素電極９ａおよび共通電極２１がＩＴＯ膜等の透光性導電膜により形成されており、電気光学装置１００は、透過型液晶装置として構成されている。かかる電気光学装置１００では、第１基板１０および第２基板２０のうち、一方側の基板から電気光学層８０に入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。本実施形態では、矢印Ｌで示すように、第２基板２０から入射した光が第１基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。

２．画素の概略構成
図３は、図１に示す電気光学装置１００において隣り合う複数の画素の平面図である。図４は、図３に示す画素の１つを拡大して示す平面図であり、図４には、トランジスター３０付近を拡大して示してある。図５は、図４のＡ－Ａ′断面図である。図６は、図４のＢ－Ｂ′断面図である。図７は、図４のＣ－Ｃ′断面図である。なお、図３、図４、および後述する図８～図１０では、各層を以下の線で表してある。また、図３、図４、および後述する図８～図１０では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。また、コンタクトホール４１ａ、４１ｂ、および凹部４２０をグレーの領域で示してある。
走査線３ａ＝太い実線
半導体層１ａ＝細くて短い破線
ゲート電極８ａ＝細い実線
遮光性電極４ａ＝細くて長い破線
容量電極５ａ＝細い一点鎖線
データ線６ａおよび中継電極６ｂ、６ｃ＝太くて長い破線
容量線７ａおよび中継電極７ｂ＝太い二点鎖線
画素電極９ａ＝太くて短い破線

図３および図４に示すように、第１基板１０において第２基板２０と対向する面には、複数の画素の各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って走査線３ａ、データ線６ａ、および容量線７ａが延在している。データ線６ａは、画素間領域において第１方向Ｙに延在し、走査線３ａは、画素間領域において第２方向Ｘに延在している。容量線７ａは、画素間領域において第１方向Ｙおよび第２方向Ｘに沿って延在している。また、データ線６ａと走査線３ａとの交差に対応してトランジスター３０が形成されている。ここで、走査線３ａ、データ線６ａ、および容量線７ａは、遮光性を有している。従って、走査線３ａ、データ線６ａ、容量線７ａ、およびこれらの配線と同層の電極が形成された領域は、光が通過しない遮光領域１２であり、遮光領域１２で囲まれた領域は、光が透過する開口領域１１である。

図５、図６および図７に示すように、第１基板１０において、基板本体１９と画素電極９ａとの間には、層間絶縁膜４１、４２、４３、４４、４５が基板本体１９の側から順に積層されている。層間絶縁膜４１、４２、４３、４４、４５は各々、酸化シリコン等の透光性の絶縁膜からなる。層間絶縁膜４３、４５の画素電極９ａ側の面は、化学的機械研磨等によって連続した平面になっている。本形態では、層間絶縁膜と基板本体１９との層間、および層間絶縁膜の層間を利用して、以下に説明する各種配線やトランジスター３０が設けられている。

３．各層の詳細説明
図５、図６および図７を参照するとともに、以下の図８～図１０を適宜、参照して、第１基板１０の詳細構成を説明する。図８は、図５、図６および図７に示す走査線３ａ、半導体層１ａ、ゲート電極８ａ等の平面図である。図９は、図５、図６および図７に示す遮光性電極４ａおよび容量電極５ａ等の平面図である。図１０は、図５、図６および図７に示すに示すデータ線６ａおよび容量線７ａ等の平面図である。なお、図８～図１０には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体層１ａおよび画素電極９ａを示してある。

まず、図５、図６および図７に示すように、第１基板１０において、基板本体１９と層間絶縁膜４１との間には、第２方向Ｘに沿って延在する走査線３ａが形成されている。走査線３ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。本形態において、走査線３ａは、タングステンシリサイド（ＷＳｉ）、タングステン、窒化チタン等からなる。層間絶縁膜４１と層間絶縁膜４２との間には、画素スイッチング用のトランジスター３０が構成されている。トランジスター３０は、層間絶縁膜４１の基板本体１９とは反対側の面に形成された半導体層１ａと、半導体層１ａに対して画素電極９ａ側に積層されたゲート絶縁膜２と、ゲート絶縁膜２に対して画素電極９ａ側で半導体層１ａと平面視で重なるゲート電極８ａとを備えている。半導体層１ａは、ポリシリコン層等によって構成されている。ゲート絶縁膜２は、半導体層１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁膜２ａと、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁膜２ｂとの２層構造からなる。ゲート電極８ａは、導電性のポリシリコン層、金属シリサイド膜、金属膜、あるいは金属化合物膜等の導電膜からなる。

層間絶縁膜４１には、走査線３ａとトランジスター３０のゲート電極８ａとを電気的に接続するためのコンタクトホール４１ａ、４１ｂが設けられている。かかるコンタクトホール４１ａ、４１ｂの詳細な構成は、図１１を参照して後述する。

図７に示すように、走査線３ａは、第２方向Ｘに沿って直線的に延在する配線部分３ａ０と、配線部分３ａ０から第１方向Ｙの両側にデータ線６ａと重なるように突出した突出部分３ａ１、３ａ２とを有している。

半導体層１ａは、走査線３ａと平面視で重なるように、走査線３ａとデータ線６ａとの交差部分から第２方向Ｘの他方側Ｘ２に延在しており、ゲート電極８ａと平面視で重なる部分がチャネル領域１ｃになっている。本形態において、トランジスター３０はＬＤＤ構造を有している。従って、半導体層１ａにおいて、チャネル領域１ｃに対してデータ線６ａが位置する第２方向Ｘの一方側Ｘ１の第１領域１ｓは、チャネル領域１ｃから離間するデータ線側ソース・ドレイン領域１ｔと、データ線側ソース・ドレイン領域１ｔとチャネル領域１ｃとに挟まれた低濃度領域１ｕとを有しており、低濃度領域１ｕは、データ線側ソース・ドレイン領域１ｔより不純物濃度が低い。また、半導体層１ａにおいて、チャネル領域１ｃに対してデータ線６ａと反対側の第２方向Ｘの他方側Ｘ２の第２領域１ｄは、チャネル領域１ｃから離間する画素電極側ソース・ドレイン領域１ｅと、画素電極側ソース・ドレイン領域１ｅとチャネル領域１ｃとに挟まれた低濃度領域１ｆとを有しており、低濃度領域１ｆは、画素電極側ソース・ドレイン領域１ｅより不純物濃度が低い。

ゲート電極８ａは、ゲート絶縁膜２を介して半導体層１ａと平面視で重なるように第１方向Ｙに延在する第１電極部８ａ０と、半導体層１ａの第１方向Ｙの両側で第１電極部８ａ０の第１方向Ｙの両側の端部から半導体層１ａに沿って第２方向Ｘに延在する第２電極部８ａ１、８ａ２とを有しており、第２電極部８ａ１、８ａ２は、半導体層１ａと平面視で重なっていない。ゲート電極８ａのうち、第２電極部８ａ１、８ａ２は、コンタクトホール４１ａ、４１ｂを介して走査線３ａに電気的に接続されている。

再び図５、図６および図７において、トランジスター３０の上層側には層間絶縁膜４２、４３が形成されている。層間絶縁膜４２と層間絶縁膜４３との間には、遮光性電極４ａ、誘電体層４０および容量電極５ａを有する容量素子５５が設けられている。容量素子５５は、第１基板１０の画素電極９ａと第２基板２０の共通電極２１との間に構成された液晶容量で保持される画像信号の変動を防ぐ保持容量である。遮光性電極４ａ、および容量電極５ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。

図８に示すように、遮光性電極４ａは、走査線３ａおよび半導体層１ａと平面視で重なるように第２方向Ｘに延在する本体部分４ａ１と、本体部分４ａ１からデータ線６ａと平面視で重なるように突出した突出部４ａ２とを有しており、本体部分４ａ１の端部は、層間絶縁膜４２に形成されたコンタクトホール４２ａを介して半導体層１ａの画素電極側ソース・ドレイン領域１ｅに電気的に接続されている。遮光性電極４ａは、半導体層１ａのうち、データ線６ａと重なる端部と平面視で重ならないように切り欠き４ａ３が形成されている。

容量電極５ａは、遮光性電極４ａの本体部分５ａ１と平面視で重なる本体部分５ａ１と、遮光性電極４ａの突出部４ａ２と平面視で重なる突出部５ａ２とを有している。従って、容量素子５５は、半導体層１ａと重なるように第２方向Ｘに延在する第１素子部５５１と、データ線６ａと重なるように第１方向Ｙに延在する第２素子部５５２とを有する。また、容量電極５ａは、遮光性電極４ａと同様、半導体層１ａのうち、データ線６ａと重なる端部と平面視で重ならないように切り欠き４ａ３が形成されている。また、容量電極５ａの本体部分５ａ１の第２方向Ｘの他方側Ｘ２の端部には、遮光性電極４ａの本体部分４ａ１の端部と重ならないように切り欠き５ａ４が形成されている。

再び図５、図６および図７において、層間絶縁膜４３の上層側には層間絶縁膜４４、４５が形成されている。層間絶縁膜４３と層間絶縁膜４４の層間にはデータ線６ａ、および中継電極６ｂ、６ｃが設けられている。データ線６ａ、および中継電極６ｂ、６ｃは同一の導電膜からなる。データ線６ａ、および中継電極６ｂ、６ｃはいずれも、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、データ線６ａ、および中継電極６ｂ、６ｃは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。

層間絶縁膜４２、４３にはコンタクトホール４３ａが設けられており、データ線６ａは、コンタクトホール４３ａを介してデータ線側ソース・ドレイン領域１ｔに電気的に接続されている。コンタクトホール４３ａは、図８を参照して説明した遮光性電極４ａの切り欠き４ａ３、および容量電極５ａの切り欠き５ａ３に相当する部分に形成される。従って、コンタクトホール４３ａと容量素子５５とを離間させることができる。層間絶縁膜４３にはコンタクトホール４３ｂが設けられており、中継電極６ｂは、コンタクトホール４３ｂを介して遮光性電極４ａに電気的に接続されている。コンタクトホール４３ｂは、図８を参照して説明した容量電極５ａの切り欠き５ａ４に相当する部分に形成される。層間絶縁膜４３にはコンタクトホール４３ｃが設けられており、中継電極６ｃは、コンタクトホール４３ｃを介して容量電極５ａに電気的に接続されている。

層間絶縁膜４４と層間絶縁膜４５の層間には容量線７ａ、および中継電極７ｂが設けられている。容量線７ａ、および中継電極７ｂは同一の導電膜からなる。容量線７ａ、および中継電極７ｂはいずれも、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、容量線７ａ、および中継電極７ｂは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。

層間絶縁膜４４にはコンタクトホール４４ｃが設けられており、容量線７ａは、コンタクトホール４４ｃを介して中継電極６ｃに電気的に接続されている。従って、容量線７ａは、中継電極６ｃを介して容量電極５ａに電気的に接続されており、容量電極５ａには、容量線７ａから共通電位が印加される。層間絶縁膜４４にはコンタクトホール４４ｂが設けられており、中継電極７ｂは、コンタクトホール４４ｂを介して中継電極６ｂに電気的に接続されている。

層間絶縁膜４５には、コンタクトホール４５ａが設けられており、画素電極９ａは、コンタクトホール４５ａを介して中継電極７ｂに電気的に接続されている。従って、画素電極９ａは、中継電極７ｂ、６ｂを介して遮光性電極４ａに電気的に接続されている。ここで、遮光性電極４ａは、コンタクトホール４２ａを介して画素電極側ソース・ドレイン領域１ｅに電気的に接続していることから、画素電極９ａは、遮光性電極４ａを介して画素電極側ソース・ドレイン領域１ｅに電気的に接続されている。

４．ゲート電極８ａ周辺の構成
図１１は、図８に示すゲート電極８ａ等の平面図である。なお、図１１では、ポリシリコン層８１ａに右下がりの斜線を付し、遮光層８２ａに右上がりの斜線を付してある。従って、右下がりの斜線、および右上がりの斜線が付された領域は、ポリシリコン層８１ａと遮光層８２ａとが積層されていることを示す。

図６、図８および図１１に示すように、層間絶縁膜４１には、半導体層１ａの両側で第２方向Ｘに沿って延在するコンタクトホール４１ａ、４１ｂが形成されており、コンタクトホール４１ａ、４１ｂは各々、ゲート電極８ａおよび走査線３ａの双方と平面視で重なっている。従って、ゲート電極８ａの一部は、コンタクトホール４１ａ、４１ｂの内部に配置され、遮光壁を構成している。また、ゲート電極８ａは、コンタクトホール４１ａ、４１ｂを介して走査線３ａに電気的に接続されている。従って、ゲート電極８ａは。走査線３ａに電気的に接続されているので、走査線３ａから走査信号が印加される。

ここで、コンタクトホール４１ａ、４１ｂは、少なくとも、低濃度領域１ｆに沿って設けられている。本形態において、コンタクトホール４１ａ、４１ｂは、少なくとも、低濃度領域１ｕの両側からチャネル領域１ｃの両側を通って、低濃度領域１ｆの両側まで延在している。

本形態において、ゲート電極８ａは、半導体層１ａと交差するように第１方向Ｙに延在した導電性のポリシリコン層８１ａと、ポリシリコン層８１ａを覆う遮光層８２ａとの積層膜によって構成されている。遮光層８２ａは、ポリシリコン層８１ａより遮光性が高い材料からなる。例えば、遮光層８２ａは、タングステンシリサイド等の遮光膜からなる。

遮光層８２ａは、ポリシリコン層８１ａより広い範囲にわたって形成されており、ポリシリコン層８１ａの全体を覆っている。従って、ゲート電極８ａにおいてポリシリコン層８１ａが形成されている領域では、ポリシリコン層８１ａと遮光層８２ａの２層構造になっており、ゲート電極８ａにおいてポリシリコン層８１ａが形成されていない領域では、遮光層８２ａの単層構造になっている。例えば、ゲート電極８ａにおいて、コンタクトホール４１ａ、４１ｂの内部にはポリシリコン層８１ａが形成されておらず、遮光層８２ａの単層構造になっている。従って、遮光層８２ａは、コンタクトホール４１ａ、４１ｂの内壁全体に沿って設けられている。これに対して、ゲート電極８ａにおいて第１方向Ｙに延在する第１電極部８ａ０のうち、コンタクトホール４１ａ、４１ｂの外側の部分では、ポリシリコン層８１ａと遮光層８２ａとの２層構造になっている。なお、コンタクトホール４１ａ、４１ｂの延在方向の両側の部分は、遮光層８２ａの単層構造になっている。

５．遮光性電極４ａによる遮光構造
図５および図９に示すように、第１基板１０において、画素電極９ａとトランジスター３０との間に設けられた遮光性電極４ａは、低濃度領域１ｆおよび画素電極側ソース・ドレイン領域１ｅと平面視で重なっており、遮光性電極４ａは、トランジスター３０と遮光性電極４ａとの間に配置された層間絶縁膜４２のコンタクトホール４２ａを介して画素電極側ソース・ドレイン領域１ｅと電気的に接続されている。

ここで、層間絶縁膜４２は、ゲート電極８ａと平面視で重なる領域を含む広い範囲にわたって、第１絶縁膜４２１と、第１絶縁膜４２１の画素電極９ａ側の面に積層された第２絶縁膜４２２とを備えた２層構造になっており、第２絶縁膜４２２は、第１絶縁膜４２１と遮光性電極４ａとの間に配置されている。

第１絶縁膜４２１には、低濃度領域１ｆと平面視で重なる部分に半導体層１ａに向けて凹んだ凹部４２０が設けられている。凹部４２０は、低濃度領域１ｆのうち、チャネル領域１ｃから所定の距離を隔てた位置からコンタクトホール４２ａと重なる領域まで設けられている。従って、コンタクトホール４２ａは、凹部４２０の底部と重なっている。また、低濃度領域１ｆのうち、チャネル領域１ｃと隣接する隣接領域１ｇには凹部４２０が形成されていない。それ故、第１絶縁膜４２１は、ゲート電極８ａの低濃度領域１ｆの側の側面を覆う側壁部４２１ａを備えており、側壁部４２１ａは、隣接領域１ｇの第２方向Ｘにおける幅寸法に相当する膜厚を有している。

第２絶縁膜４２２は、第１絶縁膜４２１より膜厚が薄く、凹部４２０の底部、および凹部４２０の側面を含む広い範囲にわたって一定または略一定の膜厚で形成されている。但し、コンタクトホール４２ａに相当する部分では、第２絶縁膜４２２が除去されている。

本形態において、凹部４２０は、少なくともゲート絶縁膜２まで到達する深さに設けられている。特に本形態では、凹部４２０は、低濃度領域１ｆまで到達する深さに設けられている。このため、凹部４２０の底部には、ゲート絶縁膜２が存在しない。従って、層間絶縁膜４２のうち、凹部４２０の底部で低濃度領域１ｆと平面視で重なる部分は第２絶縁膜４２２の単層構造であり、ゲート電極８ａと平面視で重なる部分は、分厚い第１絶縁膜４２１と、第２絶縁膜４２２との２層構造である。それ故、層間絶縁膜４２は、低濃度領域１ｆと平面視で重なる部分の膜厚がゲート電極８ａと面視で重なる部分の膜厚より薄い。

また、層間絶縁膜４２において、ゲート電極８ａの低濃度領域１ｆの側の側面を覆う部分は、第１絶縁膜４２１の薄い側壁部４２１ａと、第２絶縁膜４２２との２層構造である。それ故、層間絶縁膜４２において、ゲート電極８ａの低濃度領域１ｆの側の側面を覆う部分は、ゲート電極８ａと平面視で重なる部分の膜厚より薄い。

また、凹部４２０は、半導体層１ａより第１方向Ｙにおける幅が広い。しかも、凹部４２０は、半導体層１ａまで到達している。このため、図７に示すように、遮光性電極４ａの一部は、低濃度領域１ｆの幅方向の両側で低濃度領域１ｆの画素電極９ａ側の面より画素電極９ａとは反対側に位置する。従って、遮光性電極４ａは、低濃度領域１ｆを幅方向の両側から覆っている。

本形態において、第１絶縁膜４２１は、一般的な化学気相成長法（ＣＶＤ:ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成された酸化シリコンである。第２絶縁膜４２２は、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）で形成された酸化シリコンの原子層堆積膜であり、結晶が下地面に対して略鉛直方向に配置されている。原子層堆積法によれば、原子層レベルで膜厚と材質のコントロールができるので、極めて薄く緻密な成膜が可能である。それ故、遮光性電極４ａと低濃度領域１ｆとの間に薄い第２絶縁膜４２２のみが介在する構造を容易に実現できるとともに、第２絶縁膜４２２の膜厚が薄くても、遮光性電極４ａと低濃度領域１ｆとの間に十分な耐電圧を確保することができる。

６．電気光学装置１００の製造方法
図１２は、図１に示す電気光学装置１００の製造方法を示す説明図であり、層間絶縁膜４２を形成する工程の説明図である。図５および図７に示す層間絶縁膜４２を形成するにあたっては、ゲート電極８ａを形成した後、図１２に示す工程ＳＴ１において、ＣＶＤ法により、酸化シリコンからなる第１絶縁膜４２１を形成する。

次に、図１２に示す工程ＳＴ２において、エッチングマスク（図示せず）を形成した状態でエッチングを行い、低濃度領域１ｆおよび画素電極側ソース・ドレイン領域１ｅと平面視で重なる領域に凹部４２０を形成する。その際、低濃度領域１ｆおよび画素電極側ソース・ドレイン領域１ｅと平面視で重なるゲート絶縁膜２も除去し、凹部４２０の底部で低濃度領域１ｆおよび画素電極側ソース・ドレイン領域１ｅを露出させる。

次に、図１２に示す工程ＳＴ３において、原子層堆積法により、酸化シリコンからなる第２絶縁膜４２２を形成する。

次に、図１２に示す工程ＳＴ４において、エッチングマスク（図示せず）を形成した状態でエッチングを行い、画素電極側ソース・ドレイン領域１ｅの一部と平面視で重なる領域から第２絶縁膜４２２を除去し、コンタクトホール４２ａを形成する。このようにして、層間絶縁膜４２を形成する。

次に、図５および図７に示すように、ドレイン電極および容量電極としての遮光性電極４ａを形成する。

７．本形態の主な効果
以上説明したように、本形態では、トランジスター３０の半導体層１ａと遮光性電極４ａとの間の層間絶縁膜４２は、低濃度領域１ｆと平面視で重なる部分に半導体層１ａに向けて凹んだ凹部４２０が設けられた第１絶縁膜４２１と、第１絶縁膜４２１と遮光性電極４ａとの間に設けられた第２絶縁膜４２２とを有している。このため、層間絶縁膜４２は、低濃度領域１ｆと平面視で重なる部分の膜厚がゲート電極８ａと平面視で重なる部分の膜厚より薄い。従って、遮光性電極４ａは、ゲート電極８ａを低濃度領域１ｆの側から覆うとともに、低濃度領域１ｆと近接しているので、低濃度領域１ｆへの光の入射を適正に抑制することができる。それ故、トランジスター３０に光電流が発生しにくい。また、第１絶縁膜４２１の凹部４２０の内部に第２絶縁膜４を設けるため、凹部４２０を深く形成した場合でも、遮光性電極４ａと低濃度領域１ｆとの絶縁を確実に確保することができる。それ故、トランジスター３０の特性に影響を及ぼさずに低濃度領域１ｆと遮光性電極４ａとを接近させた構造を容易に実現することができる。

特に本形態のように、凹部４２０を低濃度領域１ｆまで到達する深さまで形成した場合には、遮光性電極４ａと低濃度領域１ｆとの間にゲート絶縁膜２が存在しないが、遮光性電極４ａと低濃度領域１ｆとの間に第２絶縁膜４２２が存在する。このため、遮光性電極４ａと低濃度領域１ｆとの絶縁を確保することができる。

また、本形態では、第２絶縁膜４２２を原子層堆積法により形成したため、第２絶縁膜４２２の厚さを制御しやすい。従って、第２絶縁膜４２２の膜厚によって、遮光性電極４ａと低濃度領域１ｆとの耐電圧、および遮光性電極４ａと低濃度領域１ｆとの間隔を適正に制御することができる。ここで、原子層堆積法は、一般的なＣＶＤ法より成膜速度が低いが、第２絶縁膜４２２は、第１絶縁膜４２１より膜厚が薄いので、生産性が著しくする低下するという事態が発生しない。

また、凹部４２０は、半導体層１ａより第１方向Ｙにおける幅が広く、半導体層１ａに到達する深さに形成されている。このため、図７に示すように、遮光性電極４ａは、低濃度領域１ｆの幅方向の両側から覆うので、第１方向Ｙから低濃度領域１ｆに向かう光を効果的に遮ることができる。

また、第２基板２０の側から入射した光は、半導体層１ａに対して第２基板２０の側に設けられたデータ線６ａや容量線７ａ等の配線や、容量素子５５によっても遮られるため、低濃度領域１ｆへの入射が抑制される。また、第１基板１０の側から出射した光が再び、第１基板１０の側から入射した場合でも、半導体層１ａに対して基板本体１９の側に設けられた走査線３ａによって遮られるため、半導体層１ａへの入射が抑制される。さらに、半導体層１ａに交差する第１方向Ｙに進行する光は、ゲート電極８ａと走査線３ａとを電気的に接続するコンタクトホール４１ａ、４１ｂの内部のゲート電極８ａによって遮られるため、半導体層１ａへの入射が抑制される。

また、容量素子５５は、半導体層１ａと重なるように第２方向Ｘに延在する第１素子部５５１と、データ線６ａと重なるように第１方向Ｙに延在する第２素子部５５２とを有するため、広い範囲にわたって半導体層１ａへの光に入射を抑制しているとともに、静電容量が大きい。

［実施形態２］
図１３は、本発明の実施形態２に係る電気光学装置の説明図であり、図５に示すＡ－Ａ′断面図に対応する。なお、本形態、および後述する実施形態の基本的な構成は、実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。

実施形態１では、凹部４２０が半導体層１ａに到達する深さに設けられていたが、本形態では、図１３に示すように、凹部４２０は、ゲート絶縁膜２に到達しているが、半導体層１ａに到達していない。より具体的には、凹部４２０がゲート絶縁膜２の厚さ方向の途中位置に到達している。例えば、凹部４２０は、第２ゲート絶縁膜２ｂを貫通し、第１ゲート絶縁膜２ａに到達している。かかる構造でも、実施形態１と同様、層間絶縁膜４２は、低濃度領域１ｆと平面視で重なる部分の膜厚がゲート電極８ａと平面視で重なる部分の膜厚より薄い。従って、遮光性電極４ａは、ゲート電極８ａを低濃度領域１ｆの側から覆うとともに、低濃度領域１ｆと近接しているので、低濃度領域１ｆへの光の入射を適正に抑制することができる等、実施形態１と同様な効果を奏する。

［実施形態３］
図１４は、本発明の実施形態３に係る電気光学装置の説明図であり、図５に示すＡ－Ａ′断面図に対応する。実施形態１では、凹部４２０がゲート電極８ａに対して画素電極側ソース・ドレイン領域１ｅの側に設けられていたが、本形態では、図１４に示すように、凹部４２０がゲート電極８ａに対して画素電極側ソース・ドレイン領域１ｅの側、およびデータ線側ソース・ドレイン領域１ｔの双方に設けられている。このため、遮光性電極４ａは、ゲート電極８ａを低濃度領域１ｆ、１ｕの双方から覆うとともに、低濃度領域１ｆ、1ｕと近接している。このため、データ線６ａの側から低濃度領域１ｆに向けて進行する光を遮光性電極４ａによって遮ることができる。

［他の実施形態］
上記実施形態では、凹部４２０がゲート絶縁膜２の厚さ方向の途中位置や半導体層１ａに到達している例を説明したが、ゲート絶縁膜２の半導体層１ａとは反対側の面に凹部４２０が到達している構造であってもよい。また、凹部４２０がゲート絶縁膜２に到達しておらず、凹部４２０の底部に第１絶縁膜４２１が残っている構造であってもよい。

上記実施形態では、半導体層１ａが走査線３ａに沿って第２方向Ｘに延在していたが、半導体層１ａがデータ線６ａに沿って第１方向Ｙに延在している電気光学装置１００や、半導体層１ａがデータ線６ａおよび走査線３ａに沿うように屈曲している電気光学装置１００に本発明を適用してもよい。

上記実施形態では、ＶＡモードの電気光学装置に本発明を適用したが、ＴＮモード、ＩＰＳモード、ＦＦＳモード、ＯＣＢモードの電気光学装置に本発明を適用してもよい。上記の実施形態では、電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。また、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、無機ＥＬまたは発光ポリマー等の発光素子を用いた電気光学装置に本発明を適用してもよい。また、着色された液体と、当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対して本発明を適用してもよい。

［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。図１５は、本発明を適用した電気光学装置１００を用いた投射型表示装置の概略構成図である。図１５には、偏光板等の光学素子の図示を省略してある。図１５に示す投射型表示装置２１００は、電気光学装置１００を用いた電子機器の一例である。投射型表示装置２１００において、電気光学装置１００がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット等からなる光源部２１０２が設けられている。光源部２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれ、変調される。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。

ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射光学系２１１４によってカラー画像が投射される。

［他の投射型表示装置］
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。

［他の電子機器］
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のヘッドアップディスプレイ、直視型のヘッドマウントディスプレイ、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。

１ａ…半導体層、１ｃ…チャネル領域、１ｄ…第２領域、１ｅ…画素電極側ソース・ドレイン領域、１ｆ、１ｕ…低濃度領域、１ｇ…隣接領域、１ｓ…第１領域、１ｔ…データ線側ソース・ドレイン領域、２…ゲート絶縁膜、２ａ…第１ゲート絶縁膜、２ｂ…第２ゲート絶縁膜、３ａ…走査線、４ａ…遮光性電極、５ａ…容量電極、６ａ…データ線、７ａ…容量線、８ａ…ゲート電極、９ａ…画素電極、１０…第１基板、１０ａ…表示領域、１１…開口領域、１２…遮光領域、１９、２９…基板本体、２０…第２基板、２１…共通電極、３０…トランジスター、４０…誘電体層、４２…層間絶縁膜、４２ａ…コンタクトホール、５５…容量素子、８０…電気光学層、８１ａ…ポリシリコン層、８２ａ…遮光層、１００…電気光学装置、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、４２０…凹部、４２１…第１絶縁膜、４２１ａ…側壁部、４２２…第２絶縁膜、２１００…投射型表示装置、２１０２…光源部、２１１４…投射光学系、Ｘ…第２方向、Ｙ…第１方向。

Claims (8)

1. 画素電極と、
   前記画素電極が電気的に接続される画素電極側ソース・ドレイン領域とチャネル領域との間に前記画素電極側ソース・ドレイン領域より不純物濃度が低い低濃度領域を有する半導体層、ゲート絶縁膜、およびゲート電極を備えたトランジスターと、
   前記ゲート電極を覆うとともに前記低濃度領域および前記画素電極側ソース・ドレイン領域と平面視で重なる領域が除去された凹部を有する第１絶縁膜と、
   前記ゲート電極と平面視で重なる領域において、前記第１絶縁膜を覆うとともに、前記凹部において、前記低濃度領域および前記画素電極側ソース・ドレイン領域と平面視で重なる領域に設けられ、前記第１絶縁膜よりも膜厚が薄い第２絶縁膜と、
   前記第２絶縁膜に設けられたコンタクトホールを介して前記画素電極側ソース・ドレイン領域と電気的に接続され、前記ゲート電極、前記低濃度領域および前記画素電極側ソース・ドレイン領域と平面視で重なる遮光性電極と、を有することを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置において、
   前記ゲート電極は、前記チャネル領域と平面視で重なる第１電極部と、前記半導体層の両側において、前記第１電極部から前記低濃度領域および前記画素電極側ソース・ドレイン領域に沿って延在する一対の第２電極部と、を有し、
   前記凹部は、平面視で前記一対の第２電極部間に設けられていることを特徴とする電気光学装置。
3. 請求項１または２に記載の電気光学装置において、
   前記凹部は、少なくとも前記ゲート絶縁膜まで到達する深さに設けられていることを特徴とする電気光学装置。
4. 請求項１または２に記載の電気光学装置において、
   前記凹部は、前記低濃度領域まで到達する深さに設けられていることを特徴とする電気光学装置。
5. 請求項１または２に記載の電気光学装置において、
   前記遮光性電極の少なくとも一部は、前記低濃度領域の幅方向の両側で前記低濃度領域の前記画素電極側の面より前記画素電極とは反対側に位置することを特徴とする電気光学装置。
6. 請求項１から５まで何れか一項に記載の電気光学装置において、
   前記トランジスターと前記画素電極との間には、前記遮光性電極を容量電極とする容量素子が設けられていることを特徴とする電気光学装置。
7. 請求項１から６まで何れか一項に記載の電気光学装置において、
   前記第２絶縁膜は、原子層堆積膜であることを特徴とする電気光学装置。
8. 請求項１から７までの何れか一項に記載の電気光学装置を備えることを特徴とする電子機器。