[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7425704B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
JP7425704B2
JP7425704B2 JP2020161409A JP2020161409A JP7425704B2 JP 7425704 B2 JP7425704 B2 JP 7425704B2 JP 2020161409 A JP2020161409 A JP 2020161409A JP 2020161409 A JP2020161409 A JP 2020161409A JP 7425704 B2 JP7425704 B2 JP 7425704B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
manufacturing
sealing member
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020161409A
Other languages
Japanese (ja)
Other versions
JP2022054299A (en
Inventor
憲貴 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2020161409A priority Critical patent/JP7425704B2/en
Publication of JP2022054299A publication Critical patent/JP2022054299A/en
Application granted granted Critical
Publication of JP7425704B2 publication Critical patent/JP7425704B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板の製造方法、配線基板、半導体装置の製造方法および半導体装置に関する。 The present invention relates to a method for manufacturing a wiring board, a method for manufacturing a wiring board, a semiconductor device, and a semiconductor device.

可撓性のフィルム上に配線を形成した配線基板、およびその配線基板に半導体素子を搭載した、いわゆるチップオンフィルム（ＣＯＦ）の半導体装置が提案されている（特許文献１および特許文献２参照）。 A so-called chip-on-film (COF) semiconductor device has been proposed, in which a wiring board is formed with wiring formed on a flexible film, and a semiconductor element is mounted on the wiring board (see Patent Document 1 and Patent Document 2). .

特開２００１－０５３１９４号公報Japanese Patent Application Publication No. 2001-053194 特開２００８－０１６６３３号公報Japanese Patent Application Publication No. 2008-016633

特許文献１に開示される配線基板（配線テープ）の製造方法では、基材としてのポリイミド層の表面に銅箔を貼り付け、貼り付けた銅箔にエッチング加工することにより、配線を形成している。
特許文献２に開示される配線基板の製造方法では、基材としての絶縁フィルムの表面に電解銅箔として銅を形成し、形成された銅をエッチング加工することにより配線を形成している。
これらの製造方法は、いずれもエッチング加工を伴うため、低コストで配線基板を製造することが難しいという課題がある。 In the method for manufacturing a wiring board (wiring tape) disclosed in Patent Document 1, wiring is formed by pasting copper foil on the surface of a polyimide layer as a base material and etching the pasted copper foil. There is.
In the method for manufacturing a wiring board disclosed in Patent Document 2, wiring is formed by forming copper as an electrolytic copper foil on the surface of an insulating film as a base material and etching the formed copper.
Since all of these manufacturing methods involve etching processing, there is a problem in that it is difficult to manufacture wiring boards at low cost.

第１の態様によると、配線基板の製造方法は、耐熱性の膜部材を準備すること、耐熱性の前記膜部材の第１面に金属粒子を含む金属ペーストを形成すること、形成した前記金属ペーストを焼結して、前記膜部材の第１面に金属を含む配線部を形成すること、を備える。
第２の態様によると、半導体装置の製造方法は、第１の態様の製造方法により製造された配線基板に対して、配線基板の前記配線部と電気的に接続させて半導体素子を配置すること、および、配線基板の前記第１面、前記配線部、および前記半導体素子の少なくとも一部を封止部材により封止すること、を備える。
第３の態様によると、半導体装置の製造方法は、膜部材の第１面に配線部を形成すること、前記配線部と電気的に接続させて半導体素子を配置すること、前記第１面、前記配線部、および前記半導体素子の少なくとも一部を封止部材により封止すること、前記封止部材による封止の後に、前記膜部材の少なくとも一部に前記第１面とは反対側の第２面から開口部を形成し、前記開口部を介して前記配線部の少なくとも一部を露出させること、を備える。
第４の態様によると、配線基板は、膜部材と、前記膜部材の第１面に配置された、多孔性の金属を含む配線部と、を備える。
第５の態様によると、半導体装置は、第４の態様の配線基板と、前記配線基板の前記配線部と電気的に接続されている半導体素子と、前記配線基板の前記第１面、前記配線部、および前記半導体素子の少なくとも一部を封止する封止部材と、を備える。 According to a first aspect, a method for manufacturing a wiring board includes: preparing a heat-resistant film member; forming a metal paste containing metal particles on a first surface of the heat-resistant film member; The method further includes sintering the paste to form a wiring portion containing metal on the first surface of the film member.
According to the second aspect, the method for manufacturing a semiconductor device includes arranging a semiconductor element on the wiring board manufactured by the manufacturing method according to the first aspect so as to be electrically connected to the wiring portion of the wiring board. and sealing at least a portion of the first surface of the wiring board, the wiring section, and the semiconductor element with a sealing member.
According to a third aspect, a method for manufacturing a semiconductor device includes: forming a wiring portion on a first surface of a film member; arranging a semiconductor element in electrical connection with the wiring portion; the first surface; The wiring portion and at least a part of the semiconductor element are sealed with a sealing member, and after the sealing with the sealing member, at least a part of the film member is provided with a first surface opposite to the first surface. The method includes forming an opening from two sides and exposing at least a portion of the wiring section through the opening.
According to the fourth aspect, the wiring board includes a membrane member and a wiring portion containing porous metal, which is disposed on the first surface of the membrane member.
According to a fifth aspect, a semiconductor device includes: the wiring board according to the fourth aspect; a semiconductor element electrically connected to the wiring section of the wiring board; the first surface of the wiring board; and a sealing member that seals at least a portion of the semiconductor element.

本発明によれば、配線基板を低コストで提供することができる。これにより、半導体装置を低コストで提供することができる。 According to the present invention, a wiring board can be provided at low cost. Thereby, a semiconductor device can be provided at low cost.

第１実施形態の配線基板の製造方法を説明する図。FIG. 3 is a diagram illustrating a method for manufacturing a wiring board according to the first embodiment. 第３実施形態の配線基板の製造方法を説明する図。FIG. 7 is a diagram illustrating a method for manufacturing a wiring board according to a third embodiment. 第３実施形態の配線基板の製造方法を説明する図であり、図２に続く工程を示す図。FIG. 3 is a diagram illustrating a method for manufacturing a wiring board according to a third embodiment, and is a diagram showing a process subsequent to FIG. 2; 第５実施形態および変形例の半導体装置を説明する図。FIG. 7 is a diagram illustrating a semiconductor device according to a fifth embodiment and a modified example.

（第１実施形態の配線基板の製造方法）
図１は、第１実施形態の配線基板の製造方法を説明する図である。図１（ｄ）は、本実施形態により製造された配線基板１００ａを示す図であり。図１（ａ）～図１（ｃ）の各図は、配線基板１００ａの製造工程を示す図である。 (Method for manufacturing a wiring board according to the first embodiment)
FIG. 1 is a diagram illustrating a method for manufacturing a wiring board according to a first embodiment. FIG. 1(d) is a diagram showing a wiring board 100a manufactured according to this embodiment. Each of FIGS. 1(a) to 1(c) is a diagram showing the manufacturing process of the wiring board 100a.

図１（ａ）～図１（ｄ）の各図、および後述する各図に矢印で示したＸ方向、Ｙ方向、およびＺ方向は、それぞれ各図において同一の方向を示し、その矢印の指し示す方向を＋方向とする。また、Ｘ方向、Ｙ方向、およびＺ方向は、相互に直交する方向である。
以下では、膜部材１０の一例として＋Ｚ側の面を第１面１１と呼び、－Ｚ側の面を第２面１２と呼ぶ。 The X direction, Y direction, and Z direction indicated by arrows in each figure of FIGS. 1(a) to 1(d) and each figure described later indicate the same direction in each figure, and Let the direction be the + direction. Further, the X direction, the Y direction, and the Z direction are directions orthogonal to each other.
Hereinafter, as an example of the membrane member 10, the surface on the +Z side will be referred to as the first surface 11, and the surface on the −Z side will be referred to as the second surface 12.

（膜部材の準備）
図１（ａ）は、配線基板１００ａを製造するための膜部材１０の断面図を示す図である。膜部材１０は、ＸＹ平面に平行に延在するフィルム状の部材であり、そのＺ方向の厚さｔは、一例として１０～５０μｍ程度である。
なお、配線基板１００ａの厚さをより薄くするためには、または配線基板１００ａの可撓性をより高めるために、膜部材１０の厚さｔを３０μｍ以下としても良い。 (Preparation of membrane member)
FIG. 1(a) is a diagram showing a cross-sectional view of a film member 10 for manufacturing a wiring board 100a. The membrane member 10 is a film-like member extending parallel to the XY plane, and its thickness t in the Z direction is, for example, about 10 to 50 μm.
Note that in order to further reduce the thickness of the wiring board 100a or to further increase the flexibility of the wiring board 100a, the thickness t of the film member 10 may be set to 30 μm or less.

膜部材１０は、後述するペースト材料の焼結時の加熱処理に耐えるように、２００℃程度までの温度に対する耐熱性を有する材質により形成されている。膜部材１０の材質は、一例として、ポリイミド、ガラスエポキシ、ガラス、プリプレグのうちのいずれか１つを含んでいる。 The membrane member 10 is made of a material that has heat resistance up to about 200° C. so as to withstand heat treatment during sintering of a paste material, which will be described later. The material of the membrane member 10 includes, for example, any one of polyimide, glass epoxy, glass, and prepreg.

（金属ペーストの形成）
図１（ｂ）に示すように、膜部材１０の一例として＋Ｚ側の面である第１面１１の上に、部分的に金属ペースト１３を形成する。金属ペースト１３の形成は、スクリーン印刷等の印刷により行っても良く、金属ペーストをインクジェットプリンターやディスペンサーにより膜部材１０に噴射することにより行っても良い。 (Formation of metal paste)
As shown in FIG. 1(b), as an example of the film member 10, a metal paste 13 is partially formed on the first surface 11, which is the surface on the +Z side. The metal paste 13 may be formed by printing such as screen printing, or by spraying the metal paste onto the membrane member 10 using an inkjet printer or a dispenser.

図１（ｃ）は、形成された金属ペースト１３を部分的に拡大した模式図を示す。金属ペースト１３は、金属粒子１４Ｐとバインダー１４Ｓとの混合物である。多数の金属粒子１４Ｐが部分的に相互に接合することにより、金属ペースト１３全体として導電性が生じる。
なお、図１（ｃ）においては、金属粒子１４Ｐの粒径Ｄを、金属ペースト１３のＺ方向の厚さに対して、拡大して示している。 FIG. 1(c) shows a partially enlarged schematic diagram of the formed metal paste 13. The metal paste 13 is a mixture of metal particles 14P and a binder 14S. The large number of metal particles 14P are partially bonded to each other, so that the metal paste 13 as a whole becomes electrically conductive.
Note that in FIG. 1C, the particle diameter D of the metal particles 14P is shown enlarged with respect to the thickness of the metal paste 13 in the Z direction.

（金属ペーストの焼結）
続いて、第１面１１の上に形成した金属ペースト１３を、一例として２００℃程度まで加熱し、金属ペースト１３を焼結させる。焼結された金属ペースト１３は、図１（ｄ）に示したように第１配線部１５となり、これにより配線基板１００ａが完成する。 (Sintering of metal paste)
Subsequently, the metal paste 13 formed on the first surface 11 is heated to, for example, about 200° C. to sinter the metal paste 13. The sintered metal paste 13 becomes the first wiring part 15 as shown in FIG. 1(d), thereby completing the wiring board 100a.

焼結に際して、金属ペースト１３に含まれていたバインダー１４Ｓの一部は蒸発する。従って、図１（ｃ）に示した金属ペースト１３の部分的に拡大した模式図においてバインダー１４Ｓが占めている部分の一部はナノメートルオーダーから数１０ナノメートルオーダーの大きさを有する空洞（孔）となる。この結果、第１配線部１５は金属を含む多孔性の配線部となる。 During sintering, part of the binder 14S contained in the metal paste 13 evaporates. Therefore, in the partially enlarged schematic diagram of the metal paste 13 shown in FIG. ). As a result, the first wiring section 15 becomes a porous wiring section containing metal.

金属ペースト１３に含まれる金属粒子１４Ｐは、１０ｎｍから１００ｎｍの粒径の粒子を主成分とするものとしても良い。１０ｎｍから１００ｎｍの粒径の粒子を主成分とする金属粒子１４Ｐを用いることにより、微細な金属粒子がペースト中に均一に分散することで空隙が適度に減少し、形成される第１配線部１５の電気抵抗を小さく抑えることができる。 The metal particles 14P contained in the metal paste 13 may have particles having a particle size of 10 nm to 100 nm as a main component. By using the metal particles 14P whose main component is particles with a particle size of 10 nm to 100 nm, the fine metal particles are uniformly dispersed in the paste, thereby appropriately reducing the voids and forming the first wiring part 15. The electrical resistance of can be kept low.

配線基板１００ａの第１配線部１５の電気抵抗をさらに小さく抑えるために、金属ペースト１３に含まれる金属粒子１４Ｐの主成分は、金、銀または銅であっても良い。銀または銅は、金に比べて安価であり、電気抵抗も比較的低いので、金属粒子１４Ｐの主成分を銀または銅とすることで、比較的低コストで低抵抗の配線基板１００ａを製造することができる。 In order to further reduce the electrical resistance of the first wiring section 15 of the wiring board 100a, the main component of the metal particles 14P included in the metal paste 13 may be gold, silver, or copper. Silver or copper is cheaper than gold and has a relatively low electrical resistance, so by using silver or copper as the main component of the metal particles 14P, a low-resistance wiring board 100a can be manufactured at a relatively low cost. be able to.

（第２実施形態の配線基板）
第２実施形態の配線基板は、上述した第１実施形態の配線基板の製造方法により製造された、図１（ｄ）に示した配線基板１００ａである。すなわち、配線基板１００ａは、膜部材１０と、膜部材１０の第１面１１に配置された、多孔性の金属を含む第１配線部１５と、を備えている。 (Wiring board of second embodiment)
The wiring board of the second embodiment is the wiring board 100a shown in FIG. 1(d), which is manufactured by the method of manufacturing the wiring board of the first embodiment described above. That is, the wiring board 100a includes the membrane member 10 and the first wiring part 15, which is disposed on the first surface 11 of the membrane member 10 and includes porous metal.

第２実施形態の配線基板１００ａにおいても、膜部材１０の材質および厚さ、第１配線部１５に含まれる金属粒子１４Ｐの材質および粒径等は、いずれも上述した第１実施形態の配線基板の製造方法におけるそれらの条件と同様である。
以上で説明した第１実施形態の配線基板の製造方法、および第２実施形態の配線基板においては、第１配線部１５を、単に配線部ということもできる。 Also in the wiring board 100a of the second embodiment, the material and thickness of the film member 10, the material and particle size of the metal particles 14P included in the first wiring part 15, etc. are all the same as those of the wiring board of the first embodiment. The conditions are similar to those in the manufacturing method.
In the wiring board manufacturing method of the first embodiment and the wiring board of the second embodiment described above, the first wiring section 15 can also be simply referred to as a wiring section.

（第３実施形態の配線基板の製造方法）
以下、図２から図４を参照して、第３実施形態の配線基板の製造方法について説明する。第３実施形態の配線基板の製造方法においては、上述した第１実施形態の配線基板の製造方法により製造された、図１（ｄ）に示した配線基板１００ａを用いて多層配線を有する配線基板を製造する。 (Method for manufacturing a wiring board according to the third embodiment)
Hereinafter, a method for manufacturing a wiring board according to a third embodiment will be described with reference to FIGS. 2 to 4. In the wiring board manufacturing method of the third embodiment, a wiring board having multilayer wiring is manufactured using the wiring board 100a shown in FIG. 1(d), which is manufactured by the wiring board manufacturing method of the first embodiment. Manufacture.

（第１封止部材の形成）
図２（ａ）に示したように、図１（ｄ）に示した配線基板１００ａに対し、配線基板１００ａの第１面１１、および第１面１１上に形成されている第１配線部１５を覆って、第１封止部材１６を形成する。第１封止部材１６は、後述する第２配線部１８を形成する際に使用する金属ペーストの焼結温度までの耐熱性を有する材質で形成する。第１封止部材１６として、例えば、ＡＢＦ、ポリイミド、エポキシ樹脂、シリコーン樹脂等を用いても良い。 (Formation of first sealing member)
As shown in FIG. 2(a), with respect to the wiring board 100a shown in FIG. The first sealing member 16 is formed by covering the first sealing member 16 . The first sealing member 16 is made of a material that has heat resistance up to the sintering temperature of the metal paste used when forming the second wiring section 18, which will be described later. As the first sealing member 16, for example, ABF, polyimide, epoxy resin, silicone resin, etc. may be used.

続いて、図２（ｂ）に示したように、第１封止部材１６の所定の部分に開口部１７を形成する。開口部１７の形成は、一例としてリソグラフィーにより行っても良く、レーザーアブレーションにより行っても良い。 Subsequently, as shown in FIG. 2(b), an opening 17 is formed in a predetermined portion of the first sealing member 16. The opening 17 may be formed by, for example, lithography or laser ablation.

（第２配線部の形成）
図２（ｃ）に示したように、第１封止部材１６の上（＋Ｚ側）に、第２配線部１８を形成する。第２配線部１８についても、第１配線部１５と同様に、第２配線部１８を形成すべき位置に金属ペーストを形成し、形成した金属ペーストを焼結することにより形成する。第２配線部１８の形成に際し、第２配線部１８の一部を、開口部１７を介して第１配線部１５の一部と接続させる。従って、第２配線部１８の一部は第１配線部１５の一部と電気的に接続されている。 (Formation of second wiring part)
As shown in FIG. 2C, the second wiring section 18 is formed on the first sealing member 16 (+Z side). Similarly to the first wiring part 15, the second wiring part 18 is also formed by forming a metal paste at the position where the second wiring part 18 is to be formed and sintering the formed metal paste. When forming the second wiring part 18, a part of the second wiring part 18 is connected to a part of the first wiring part 15 via the opening 17. Therefore, a part of the second wiring part 18 is electrically connected to a part of the first wiring part 15.

（第２封止部材の形成）
図３（ａ）に示したように、第１封止部材１６、および第１封止部材１６上に形成されている第２配線部１８を覆って、第２封止部材１９を形成する。第２封止部材１９についても、上述した第１封止部材１６と同様の材料を用いて形成する。
続いて、図３（ｂ）に示したように、第２封止部材１９の所定の部分に開口部２０を形成する。開口部２０についても、上述した開口部１７と同様に形成する。 (Formation of second sealing member)
As shown in FIG. 3A, a second sealing member 19 is formed to cover the first sealing member 16 and the second wiring section 18 formed on the first sealing member 16. The second sealing member 19 is also formed using the same material as the first sealing member 16 described above.
Subsequently, as shown in FIG. 3(b), an opening 20 is formed in a predetermined portion of the second sealing member 19. The opening 20 is also formed in the same manner as the opening 17 described above.

（第３配線部の形成）
図３（ｃ）に示したように、第２封止部材１９の上（＋Ｚ側）に、第３配線部２１を形成する。第３配線部２１についても、第１配線部１５と同様に、第３配線部２１を形成すべき位置に金属ペーストを形成し、形成した金属ペーストを焼結することにより形成する。第３配線部２１の形成に際し、第３配線部２１の一部を、開口部２０を介して第２配線部１８の一部と接続させる。従って、第３配線部２１の一部は第２配線部１８の一部と電気的に接続されている。
第２配線部１８および第３配線部２１の形成に用いる金属ペーストは、第１配線部１５の形成に用いる金属ペースト１３と同様のものを用いるが、各配線部で異なる金属粒子を含有する金属ペーストを用いても良い。 (Formation of third wiring part)
As shown in FIG. 3C, the third wiring section 21 is formed on the second sealing member 19 (+Z side). Similarly to the first wiring part 15, the third wiring part 21 is also formed by forming a metal paste at the position where the third wiring part 21 is to be formed and sintering the formed metal paste. When forming the third wiring part 21, a part of the third wiring part 21 is connected to a part of the second wiring part 18 via the opening 20. Therefore, a part of the third wiring part 21 is electrically connected to a part of the second wiring part 18.
The metal paste used to form the second wiring part 18 and the third wiring part 21 is the same as the metal paste 13 used to form the first wiring part 15, but the metal paste containing different metal particles for each wiring part is used. A paste may also be used.

以上により、図３（ｃ）に示した配線基板１００ｂが完成する。第３実施形態の配線基板の製造方法においては、膜部材１０の第１面１１の側に、第１配線部１５、第２配線部１８、および第３配線部２１からなる多層配線を形成する。以下では、第１配線部１５、第２配線部１８、および第３配線部２１を総称して、多層配線部２２とも呼ぶ。 Through the above steps, the wiring board 100b shown in FIG. 3(c) is completed. In the method for manufacturing a wiring board according to the third embodiment, a multilayer wiring including a first wiring part 15, a second wiring part 18, and a third wiring part 21 is formed on the first surface 11 side of the film member 10. . Hereinafter, the first wiring section 15, the second wiring section 18, and the third wiring section 21 are also collectively referred to as the multilayer wiring section 22.

（第４実施形態の配線基板）
第４実施形態の配線基板は、上述した第３実施形態の配線基板の製造方法により製造された、図３（ｃ）に示した配線基板１００ｂである。すなわち、配線基板１００ｂは、膜部材１０と、膜部材１０の第１面１１に配置された、多孔性の金属を含む多層配線部２２と、を備えている。第３実施形態の配線基板の製造方法、および第３実施形態の配線基板においては、多層配線部２２を、単に配線部ということもできる。 (Wiring board of fourth embodiment)
The wiring board of the fourth embodiment is the wiring board 100b shown in FIG. 3C, which is manufactured by the method of manufacturing the wiring board of the third embodiment described above. That is, the wiring board 100b includes the membrane member 10 and the multilayer wiring section 22 containing porous metal, which is disposed on the first surface 11 of the membrane member 10. In the wiring board manufacturing method of the third embodiment and the wiring board of the third embodiment, the multilayer wiring section 22 can also be simply referred to as a wiring section.

第４実施形態の配線基板１００ｂにおいても、多層配線部２２を構成する第１配線部１５、第２配線部１８および第３配線部２１に含まれる金属粒子１４Ｐの材質および粒径等は、上述した第１実施形態の配線基板の製造方法における条件と同様である。また、膜部材１０の材質および厚さについても、第１実施形態の配線基板の製造方法における条件と同様である。 Also in the wiring board 100b of the fourth embodiment, the material, particle size, etc. of the metal particles 14P included in the first wiring part 15, the second wiring part 18, and the third wiring part 21 constituting the multilayer wiring part 22 are as described above. The conditions are the same as those in the wiring board manufacturing method of the first embodiment. Further, the material and thickness of the film member 10 are also the same as the conditions in the wiring board manufacturing method of the first embodiment.

第４実施形態の配線基板１００ｂにおいては、配線部が多層配線部２２により構成されているので、より複雑な配線構造を持った配線基板を実現することができる。
なお、以上の説明においては、多層配線部２２は、第１配線部１５、第２配線部１８および第３配線部２１の３層の配線層を有するものしたが、多層配線部２２を構成する配線層の数はこれに限られるものではなく、例えば２層、または４層以上であっても良い。 In the wiring board 100b of the fourth embodiment, since the wiring section is constituted by the multilayer wiring section 22, it is possible to realize a wiring board with a more complicated wiring structure.
In the above description, the multilayer wiring section 22 has three wiring layers: the first wiring section 15 , the second wiring section 18 , and the third wiring section 21 . The number of wiring layers is not limited to this, and may be, for example, two layers, or four or more layers.

（第１実施形態および第３実施形態の配線基板の製造方法の効果）
（１）上述した第１実施形態および第３実施形態の配線基板の製造方法は、耐熱性の膜部材１０を準備すること、耐熱性の膜部材１０の第１面１１に金属粒子１４Ｐを含む金属ペースト１３を形成すること、形成した金属ペースト１３を焼結して、膜部材１０の第１面１１に金属を含む配線部（第１配線部１５、多層配線部２２）を形成すること、を備えている。この構成では、エッチングプロセスを用いることなく、電気抵抗が小さな配線基板１００ａ、１００ｂを低コストで製造することができる。さらに金属ペースト１３は配線部（第１配線部１５、多層配線部２２）を形成する部分にのみ形成すれば良いので、従来に比べて金属の使用量を削減できる。これにより、一層のコスト削減が図れる。 (Effects of the wiring board manufacturing methods of the first embodiment and the third embodiment)
(1) The method of manufacturing a wiring board according to the first embodiment and the third embodiment described above includes preparing a heat-resistant film member 10, and including metal particles 14P on the first surface 11 of the heat-resistant film member 10. forming a metal paste 13; sintering the formed metal paste 13 to form a metal-containing wiring part (first wiring part 15, multilayer wiring part 22) on the first surface 11 of the membrane member 10; It is equipped with With this configuration, wiring boards 100a and 100b with low electrical resistance can be manufactured at low cost without using an etching process. Further, since the metal paste 13 only needs to be formed on the portions where the wiring portions (first wiring portion 15, multilayer wiring portion 22) are to be formed, the amount of metal used can be reduced compared to the conventional method. This allows further cost reduction.

（２）金属ペースト１３に含まれる金属粒子１４Ｐを、１０ｎｍから１００ｎｍの粒径の粒子を主成分とする粒子としても良い。これにより、配線部（第１配線部１５、多層配線部２２）の電気抵抗をさらに小さくすることができる。
（３）金属ペースト１３に含まれる金属粒子１４Ｐの主成分を銀または銅としても良い。これにより、配線部（第１配線部１５、多層配線部２２）の電気抵抗を一層小さくすることができる。 (2) The metal particles 14P included in the metal paste 13 may be particles whose main component is particles with a particle size of 10 nm to 100 nm. Thereby, the electrical resistance of the wiring portion (first wiring portion 15, multilayer wiring portion 22) can be further reduced.
(3) The main component of the metal particles 14P included in the metal paste 13 may be silver or copper. Thereby, the electrical resistance of the wiring portion (first wiring portion 15, multilayer wiring portion 22) can be further reduced.

（第５実施形態の半導体装置の製造方法）
以下、図４（ａ）を参照して、第５実施形態の配線基板の製造方法について説明する。第５実施形態の半導体装置の製造方法においては、上述した第３実施形態の配線基板の製造方法により製造された、図３（ｃ）に示した配線基板１００ｂを用いて半導体装置２００ａを製造する。 (Method for manufacturing a semiconductor device according to the fifth embodiment)
Hereinafter, a method for manufacturing a wiring board according to the fifth embodiment will be described with reference to FIG. 4(a). In the method for manufacturing a semiconductor device according to the fifth embodiment, a semiconductor device 200a is manufactured using the wiring board 100b shown in FIG. 3(c) manufactured by the method for manufacturing a wiring board according to the third embodiment described above. .

（半導体素子の配置）
図４（ａ）に示したように、半導体素子２３を、その不図示の端子部が多層配線部２２を構成する第３配線部２１の一部に電気的に接続するように配置して、接合する。半導体素子２３は、ＣＰＵ等のロジック回路ＩＣ、ＤＲＡＭ等のメモリーＩＣ、ＬＥＤ等の発光素子、ＲＦ集積回路等の、半導体素子である。半導体素子２３の端子部には、第３配線部２１への接合に先立って、はんだ、またはピラー（不図示）を形成しておく。半導体素子２３の接合は、各種のフリップチップボンダーを用いて行うことができる。 (Arrangement of semiconductor elements)
As shown in FIG. 4A, the semiconductor element 23 is arranged so that its terminal portion (not shown) is electrically connected to a part of the third wiring section 21 constituting the multilayer wiring section 22, Join. The semiconductor element 23 is a semiconductor element such as a logic circuit IC such as a CPU, a memory IC such as a DRAM, a light emitting element such as an LED, or an RF integrated circuit. Solder or pillars (not shown) are formed on the terminal portions of the semiconductor element 23 prior to bonding to the third wiring portion 21 . The semiconductor elements 23 can be bonded using various types of flip chip bonders.

（封止部材による封止）
半導体素子２３、第２封止部材１９の上面（＋Ｚ側の面）、および第３配線部２１の少なくとも一部を第３封止部材２４により封止する。図４（ａ）は、半導体素子２３、第２封止部材１９の上面、および第３配線部２１の全てが、第３封止部材２４により封止された状態を示している。 (Sealing with sealing member)
The semiconductor element 23 , the upper surface (+Z side surface) of the second sealing member 19 , and at least a portion of the third wiring section 21 are sealed with the third sealing member 24 . FIG. 4A shows a state in which the semiconductor element 23, the upper surface of the second sealing member 19, and the third wiring section 21 are all sealed by the third sealing member 24.

第３封止部材２４として、例えばエポキシベースの樹脂にシリカなどのフィラーを充填した樹脂を使用しても良い。封止は、コンプレッションモールド法によって、液状の樹脂を金型で加圧して形成しても良い。あるいは、トランスファモールド法によって形成しても良い。 As the third sealing member 24, for example, an epoxy-based resin filled with a filler such as silica may be used. The sealing may be formed by applying pressure to a liquid resin using a mold using a compression molding method. Alternatively, it may be formed by a transfer molding method.

以上の工程により、半導体装置２００ａが完成する。
なお、第５実施形態の半導体装置の製造方法、および後述する第６実施形態の半導体装置においては、第１封止部材１６、第２封止部材１９、および第３封止部材２４を、総称して、単に封止部材２５ということもできる。 Through the above steps, the semiconductor device 200a is completed.
Note that in the semiconductor device manufacturing method of the fifth embodiment and the semiconductor device of the sixth embodiment described later, the first sealing member 16, the second sealing member 19, and the third sealing member 24 are collectively referred to as It can also simply be called the sealing member 25.

（第６実施形態の半導体装置）
第６実施形態の半導体装置は、上述した第５実施形態の半導体装置の製造方法により製造された、図４（ａ）に示した半導体装置２００ａである。すなわち、半導体装置２００ａは、上述した第４実施形態の配線基板１００ｂと、半導体素子２３と、配線基板１００ｂの第１面１１、配線部（多層配線部２２）、および半導体素子２３の少なくとも一部を封止する封止部材２５と、を備えている。そして、半導体素子２３の不図示の端子部は、配線基板１００ｂの配線部（多層配線部２２）と電気的に接続されている。 (Semiconductor device of sixth embodiment)
The semiconductor device of the sixth embodiment is the semiconductor device 200a shown in FIG. 4A, manufactured by the method of manufacturing the semiconductor device of the fifth embodiment described above. That is, the semiconductor device 200a includes the wiring board 100b of the fourth embodiment described above, the semiconductor element 23, the first surface 11 of the wiring board 100b, the wiring part (multilayer wiring part 22), and at least a part of the semiconductor element 23. A sealing member 25 for sealing. A terminal portion (not shown) of the semiconductor element 23 is electrically connected to a wiring portion (multilayer wiring portion 22) of the wiring board 100b.

第６実施形態の半導体装置２００ａにおいても、封止部材２５を構成する第３封止部材２４および半導体素子２３の構成は、いずれも上述した第５実施形態の半導体装置の製造方法におけるそれらの構成と同様である。 Also in the semiconductor device 200a of the sixth embodiment, the configurations of the third sealing member 24 and the semiconductor element 23 constituting the sealing member 25 are the same as those in the semiconductor device manufacturing method of the fifth embodiment described above. It is similar to

（変形例１の半導体装置の製造方法、および半導体装置）
図４（ｂ）は、変形例１の半導体装置２００ｂを示す図である。変形例１の半導体装置２００ｂは、上述した第２実施形態の配線基板１００ａと、半導体素子２３と、配線基板１００ａの第１面１１、配線部（第１配線部１５）、および半導体素子２３の少なくとも一部を封止する封止部材２５と、を備えている。そして、半導体素子２３の不図示の端子部は、配線基板１００ａの配線部（第１配線部１５）と電気的に接続されている。 (Method for manufacturing a semiconductor device of Modification 1 and semiconductor device)
FIG. 4B is a diagram showing a semiconductor device 200b of Modification 1. The semiconductor device 200b of the first modification includes the wiring board 100a of the second embodiment described above, the semiconductor element 23, the first surface 11 of the wiring board 100a, the wiring part (first wiring part 15), and the semiconductor element 23. A sealing member 25 that seals at least a portion is provided. A terminal portion (not shown) of the semiconductor element 23 is electrically connected to a wiring portion (first wiring portion 15) of the wiring board 100a.

変形例１の半導体装置２００ｂの製造方法は、配線基板として、第４実施形態の配線基板１００ｂに代えて、第２実施形態の配線基板１００ａを用いること以外は、上述した第５実施形態の半導体装置の製造方法と同様である。すなわち、第２実施形態の配線基板１００ａに対し、半導体素子２３を、その不図示の端子部が第１配線部１５の一部に電気的に接続するように配置して接合する。その後、半導体素子２３、膜部材１０の第１面１１、および第１配線部１５の少なくとも一部を封止部材２５により封止する。封止部材２５による封止は、上述した第３封止部材２４と同様の材料および工法により封止すれば良い。 The method for manufacturing the semiconductor device 200b of Modification 1 is the same as the semiconductor device of the fifth embodiment described above, except that the wiring board 100a of the second embodiment is used as the wiring board instead of the wiring board 100b of the fourth embodiment. The method is similar to the method for manufacturing the device. That is, the semiconductor element 23 is arranged and bonded to the wiring board 100a of the second embodiment so that its terminal portion (not shown) is electrically connected to a part of the first wiring portion 15. Thereafter, the semiconductor element 23, the first surface 11 of the film member 10, and at least a portion of the first wiring section 15 are sealed with a sealing member 25. The sealing with the sealing member 25 may be performed using the same material and construction method as the third sealing member 24 described above.

図４（ａ）に示した第６実施形態の半導体装置２００ａ、および図４（ｂ）に示した変形例１の半導体装置２００ｂでは、半導体素子２３は、その全面が封止部材２５により覆われているものした。しかし、例えば半導体素子２３の上面（＋Ｚ側の面）は、封止部材２５から露出していても良い。例えば半導体素子２３がＬＥＤ等の発光素子である場合には、光の放射光率を向上するために、半導体素子２３の上面を封止部材２５から露出させると良い。また、半導体素子２３の放熱効率を向上するために、半導体素子２３の上面または側面を封止部材２５から露出させても良い。 In the semiconductor device 200a of the sixth embodiment shown in FIG. 4(a) and the semiconductor device 200b of the first modification shown in FIG. 4(b), the entire surface of the semiconductor element 23 is covered with the sealing member 25. I saw what was going on. However, for example, the upper surface (+Z side surface) of the semiconductor element 23 may be exposed from the sealing member 25. For example, when the semiconductor element 23 is a light emitting element such as an LED, the upper surface of the semiconductor element 23 may be exposed from the sealing member 25 in order to improve the light emission rate. Further, in order to improve the heat dissipation efficiency of the semiconductor element 23, the upper surface or side surface of the semiconductor element 23 may be exposed from the sealing member 25.

図４（ａ）に示した第６実施形態の半導体装置２００ａ、および図４（ｂ）に示した変形例１の半導体装置２００ｂにおいて、封止部材２５の一部に不図示の開口が設けれ、配線部（第１配線部１５、多層配線部２２）の一部がその開口を介して露出していても良い。そして、不図示の開口を介して配線部（第１配線部１５、多層配線部２２）の一部を半導体装置２００ａ、２００ｂの端子部としても良い。 In the semiconductor device 200a of the sixth embodiment shown in FIG. 4(a) and the semiconductor device 200b of the first modification shown in FIG. 4(b), an opening (not shown) is provided in a part of the sealing member 25. A part of the wiring section (first wiring section 15, multilayer wiring section 22) may be exposed through the opening. Then, a part of the wiring section (first wiring section 15, multilayer wiring section 22) may be used as a terminal section of the semiconductor devices 200a, 200b through an opening (not shown).

（第５実施形態および変形例１の半導体装置の製造方法の効果）
（４）以上で説明した第５実施形態の半導体装置の製造方法、および変形例１の半導体装置の製造方法は、上述した第１実施形態または第３実施形態の配線基板の製造方法により製造された配線基板１００ａ、１００ｂに対して、配線基板１００ａ、１００ｂの配線部（第１配線１５、多層配線部２２）と電気的に接続させて半導体素子２３を配置すること、および、配線基板１００ａ、１００ｂの第１面１１、配線部、および半導体素子２３の少なくとも一部を封止部材により封止すること、を備えている。
この構成により、低抵抗な配線部を有する半導体装置２００ａ、２００ｂを、低コストで製造することができる。 (Effects of the semiconductor device manufacturing method of the fifth embodiment and modification example 1)
(4) The semiconductor device manufacturing method of the fifth embodiment and the semiconductor device manufacturing method of Modification 1 described above are manufactured by the wiring board manufacturing method of the first or third embodiment described above. arranging a semiconductor element 23 on the wiring boards 100a, 100b, electrically connected to the wiring parts (first wiring 15, multilayer wiring part 22) of the wiring boards 100a, 100b; The first surface 11 of 100b, the wiring section, and at least a portion of the semiconductor element 23 are sealed with a sealing member.
With this configuration, semiconductor devices 200a and 200b having low-resistance wiring portions can be manufactured at low cost.

（変形例２の半導体装置の製造方法、および半導体装置）
図４（ｃ）は、変形例２の半導体装置２００ｃを示す図である。変形例２の半導体装置２００ｃは、上述した第６実施形態の半導体装置２００ａに対して、その膜部材１０に、その第２面１２の側から開口部２６を形成したものである。 (Semiconductor device manufacturing method and semiconductor device of Modification 2)
FIG. 4(c) is a diagram showing a semiconductor device 200c of modification example 2. A semiconductor device 200c of a second modification is different from the semiconductor device 200a of the sixth embodiment described above in that an opening 26 is formed in the film member 10 from the second surface 12 side.

すなわち、開口部２６として膜部材１０を部分的に除去することにより、膜部材１０の第１面１１上に形成されている第１配線部１５の一部を、開口部２６を介して露出させたものである。従って、開口部２６は、第１面１１の面内方向において第１配線部１５の少なくとも一部と重なる部分に形成されている。
開口部２６は、リソグラフィーにより形成しても良く、レーザーアブレーションにより形成しても良い。 That is, by partially removing the membrane member 10 as the opening 26, a part of the first wiring section 15 formed on the first surface 11 of the membrane member 10 is exposed through the opening 26. It is something that Therefore, the opening 26 is formed in a portion that overlaps at least a portion of the first wiring portion 15 in the in-plane direction of the first surface 11 .
The opening 26 may be formed by lithography or laser ablation.

変形例２の半導体装置２００ｃにおいては、第１配線部１５の露出部１５ａを、半導体装置２００ｃの端子部として使用することができる。露出部１５ａの周囲は膜部材１０に覆われているため、端子部としての露出部１５ａは電気的な絶縁性が高い。また、第１配線部１５は、露出部１５ａのみが開口部２６から露出し、露出部１５ａ以外の部分は膜部材１０に覆われているため、化学的な腐食に対する耐性も高い。 In the semiconductor device 200c of the second modification, the exposed portion 15a of the first wiring portion 15 can be used as a terminal portion of the semiconductor device 200c. Since the exposed portion 15a is surrounded by the membrane member 10, the exposed portion 15a serving as a terminal portion has high electrical insulation. Furthermore, since only the exposed portion 15a of the first wiring portion 15 is exposed from the opening 26 and the portion other than the exposed portion 15a is covered with the film member 10, the first wiring portion 15 has high resistance to chemical corrosion.

（変形例３の半導体装置の製造方法、および半導体装置）
変形例３の半導体装置は、上述した変形例１の半導体装置２００ｂ（図４（ｂ）参照）に対して、変形例２の半導体装置２００ｃ（図４（ｃ）参照）と同様に、その膜部材１０に、その第２面１２の側から開口部を形成したものである。変形例３の半導体装置は、その膜部材１０に、変形例２の半導体装置２００ｃと同様の開口部２６を有すること以外は変形例１の半導体装置２００ｂと同様であるため、図示を省略する。変形例３の半導体装置においても、膜部材１０に対する開口部の形成は、上述した変形例２の半導体装置の製造方法と同様に行えば良い。 (Method for manufacturing a semiconductor device of Modification 3 and semiconductor device)
The semiconductor device of Modification Example 3 differs from the semiconductor device 200b of Modification Example 1 described above (see FIG. 4B) in that the semiconductor device 200c of Modification Example 2 has a different film structure. An opening is formed in the member 10 from the second surface 12 side thereof. The semiconductor device of Modification 3 is the same as the semiconductor device 200b of Modification 1 except that the film member 10 thereof has an opening 26 similar to the semiconductor device 200c of Modification 2, so illustration thereof is omitted. Also in the semiconductor device of Modification 3, the opening in the film member 10 may be formed in the same manner as in the manufacturing method of the semiconductor device of Modification 2 described above.

（５）以上で説明した変形例２および変形例３の半導体装置の製造方法は、上述した第５実施形態または変形例１の半導体装置の製造方法の構成に加えて、配線基板１００ａ、１００ｂの膜部材１０の少なくとも一部に第１面１１とは反対側の第２面１２から開口部２６を形成し、開口部２６を介して配線部（第１配線部１５）の少なくとも一部を露出させることをさらに備えている。
この構成により、第１配線部１５の化学的な腐食に対する耐性が高く、かつ、第１配線部１５の露出部１５ａの絶縁性も高い半導体装置２００ｃを低コストで製造することができる。 (5) In addition to the structure of the semiconductor device manufacturing method of the fifth embodiment or modification 1 described above, the semiconductor device manufacturing methods of Modification 2 and Modification 3 described above include the configuration of the wiring substrates 100a and 100b. An opening 26 is formed in at least a portion of the membrane member 10 from the second surface 12 opposite to the first surface 11, and at least a portion of the wiring portion (first wiring portion 15) is exposed through the opening 26. It also has a lot more to offer.
With this configuration, the semiconductor device 200c in which the first wiring part 15 has high resistance to chemical corrosion and the exposed part 15a of the first wiring part 15 has high insulation can be manufactured at low cost.

（６）以上で説明した変形例２および変形例３の半導体装置の製造方法は、別の観点からは、膜部材１０の第１面１１に配線部（第１配線部１５、多層配線部２２）を形成すること、配線部と電気的に接続させて半導体素子２３を配置すること、第１面１１、配線部、および半導体素子２３の少なくとも一部を封止部材２５により封止すること、封止部材２５による封止の後に、膜部材１０の少なくとも一部に第１面１１とは反対側の第２面１２から開口部２６を形成し、開口部２６を介して配線部の少なくとも一部を露出させること、を備えている。
この構成により、第１配線部１５の化学的な腐食に対する耐性が高く、かつ、第１配線部１５の露出部１５ａの絶縁性も高い半導体装置２００ｃを低コストで製造することができる。さらに、膜部材１０への開口部２６の形成を、配線部（第１配線部１５、多層配線部２２）を封止部材２５で封止した後、すなわち配線部が＋Ｚ側から封止部材２５により支持された状態で行うため、開口部２６から露出した配線部の機械的な強度が十分に保たれる。このため、開口部２６の形成に伴う配線部の断線または破損等を防ぐことができ、半導体装置２００ｃの製造の歩留まりを向上することができ、半導体装置２００ｃの製造コストを低減することができる。 (6) From another point of view, the method of manufacturing a semiconductor device of Modification 2 and Modification 3 described above is such that the first surface 11 of the film member 10 has a wiring portion (first wiring portion 15, multilayer wiring portion 22). ), arranging the semiconductor element 23 in electrical connection with the wiring part, sealing at least a portion of the first surface 11, the wiring part, and the semiconductor element 23 with a sealing member 25; After sealing with the sealing member 25, an opening 26 is formed in at least a portion of the membrane member 10 from the second surface 12 opposite to the first surface 11, and at least one of the wiring portions is connected through the opening 26. It has the following features:
With this configuration, the semiconductor device 200c in which the first wiring part 15 has high resistance to chemical corrosion and the exposed part 15a of the first wiring part 15 has high insulation can be manufactured at low cost. Furthermore, the opening 26 in the membrane member 10 is formed after the wiring part (first wiring part 15, multilayer wiring part 22) is sealed with the sealing member 25, that is, the wiring part is opened from the +Z side by the sealing member 25. Since this is carried out while being supported by the opening 26, the mechanical strength of the wiring exposed from the opening 26 is maintained sufficiently. Therefore, disconnection or damage to the wiring portion due to the formation of the opening 26 can be prevented, the yield of manufacturing the semiconductor device 200c can be improved, and the manufacturing cost of the semiconductor device 200c can be reduced.

なお、上述した（６）に示した観点においては、配線部（第１配線部１５、多層配線部２２）の形成は、金属ペースト１１を焼結して形成する方法に限らず、どのような方法を用いて形成しても良い。 In addition, from the viewpoint shown in (6) above, the formation of the wiring part (first wiring part 15, multilayer wiring part 22) is not limited to the method of forming by sintering the metal paste 11. It may be formed using a method.

以上の説明においては、いずれも１個の配線基板１００ａ、１００ｂ、および１個の半導体装置２００ａ～２００ｃの製造工程を示している。しかし、膜部材１０上のＸ方向またはＹ方向に、配線基板１００ａ、１００ｂ、または半導体装置２００ａ～２００ｃを複数並べて製造しても良い。 In the above description, the manufacturing process of one wiring board 100a, 100b and one semiconductor device 200a to 200c is shown. However, a plurality of wiring boards 100a, 100b or semiconductor devices 200a to 200c may be manufactured by arranging them in the X direction or Y direction on the film member 10.

本発明は以上の内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。 The present invention is not limited to the above content. Other embodiments considered within the technical spirit of the present invention are also included within the scope of the present invention.

１００ａ，１００ｂ：配線基板、２００ａ，２００ｂ，２００ｃ：半導体装置、１０：膜部材、１１：第１面、１３：金属ペースト、１４Ｐ：金属粒子、１５：第１配線部、１６：第１封止部材、１８：第２配線部、１９：第２封止部材、２１：第３配線部、２２：多層配線部、２４：第３封止部材、２５：封止部材、２６：開口部 100a, 100b: wiring board, 200a, 200b, 200c: semiconductor device, 10: film member, 11: first surface, 13: metal paste, 14P: metal particle, 15: first wiring part, 16: first sealing member, 18: second wiring section, 19: second sealing member, 21: third wiring section, 22: multilayer wiring section, 24: third sealing member, 25: sealing member, 26: opening

Claims (10)

可撓性を有する基材となる膜部材を準備すること、
前記膜部材の第１面に金属粒子を含む金属ペーストを形成すること、
形成した前記金属ペーストを焼結して、前記膜部材の第１面に金属を含む第１配線部を形成すること、
封止部材により少なくとも前記第１配線部を覆うこと、
前記第１配線部と電気的に接続させて半導体素子を配置すること、
前記膜部材の少なくとも一部に前記第１面とは反対側の第２面から第１開口部を形成し、前記第１開口部を介して前記第１配線部の少なくとも一部を露出させること、
を備える、半導体装置の製造方法であって、
前記第１配線部と電気的に接続させて半導体装置を配置することは、前記封止部材に第２開口部を形成し、前記第２開口部を介して前記第１配線部と電気的に接続された第２配線部を前記封止部材上に形成し、前記第２配線部を介して前記第１配線部と前記半導体装置とを電気的に接続させることを含む、半導体装置の製造方法。 preparing a membrane member that serves as a flexible base material;
forming a metal paste containing metal particles on the first surface of the membrane member;
sintering the formed metal paste to form a first wiring portion containing metal on the first surface of the film member;
covering at least the first wiring section with a sealing member;
arranging a semiconductor element electrically connected to the first wiring section;
forming a first opening in at least a portion of the film member from a second surface opposite to the first surface, and exposing at least a portion of the first wiring portion through the first opening; ,
A method of manufacturing a semiconductor device, comprising:
Arranging the semiconductor device in electrical connection with the first wiring section includes forming a second opening in the sealing member and electrically connecting the semiconductor device with the first wiring section through the second opening. A method for manufacturing a semiconductor device, comprising forming a connected second wiring part on the sealing member, and electrically connecting the first wiring part and the semiconductor device via the second wiring part. . 請求項１に記載の半導体装置の製造方法において、
前記金属ペーストに含まれる前記金属粒子は、１０ｎｍから１００ｎｍの粒径の粒子を主成分とする、半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the metal particles contained in the metal paste are mainly particles having a particle size of 10 nm to 100 nm. 請求項１または請求項２に記載の半導体装置の製造方法において、
前記金属粒子の主成分は銀または銅である、半導体装置の製造方法。 In the method for manufacturing a semiconductor device according to claim 1 or 2,
A method for manufacturing a semiconductor device, wherein the main component of the metal particles is silver or copper. 請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法において、
前記膜部材は、ポリイミド、ガラスエポキシ、ガラス、プリプレグのうちのいずれか１つを含む、半導体装置の製造方法。 In the method for manufacturing a semiconductor device according to any one of claims 1 to 3,
The method for manufacturing a semiconductor device, wherein the film member includes any one of polyimide, glass epoxy, glass, and prepreg. 請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法において、
前記膜部材の厚さは３０μｍ以下である、半導体装置の製造方法。 In the method for manufacturing a semiconductor device according to any one of claims 1 to 4,
A method for manufacturing a semiconductor device, wherein the thickness of the film member is 30 μm or less. 可撓性を有する基材となる膜部材と、前記膜部材の第１面に配置された、多孔性の金属を含む多層配線部と、を備える、配線基板と、
少なくとも前記多層配線部を覆う封止部材と、
前記配線基板に、前記多層配線部と電気的に接続させて配置された半導体素子と、
を備え、
前記膜部材は、前記第１面の面内方向において前記配線部の少なくとも一部と重なる部分に第１開口部を有する、半導体装置であって、
前記封止部材は、第２開口部を有し、
前記多層配線部は、前記膜部材の第１面に配置された第１配線部と、前記第２開口部を介して前記第１配線部と電気的に接続された、前記封止部材上に形成された第２配線部と、を有する、半導体装置。 A wiring board comprising a membrane member serving as a flexible base material, and a multilayer wiring section containing porous metal disposed on a first surface of the membrane member;
a sealing member that covers at least the multilayer wiring section;
a semiconductor element disposed on the wiring board so as to be electrically connected to the multilayer wiring section;
Equipped with
The film member is a semiconductor device having a first opening in a portion overlapping with at least a portion of the wiring portion in the in-plane direction of the first surface ,
The sealing member has a second opening,
The multilayer wiring section includes a first wiring section disposed on the first surface of the film member, and a first wiring section disposed on the sealing member that is electrically connected to the first wiring section through the second opening. A semiconductor device comprising: a second wiring section formed therein . 請求項６に記載の半導体装置において、
前記多孔性の金属は、１０ｎｍから１００ｎｍの粒径の粒子を主成分とする金属粒子が部分的に結合したものである、半導体装置。 The semiconductor device according to claim 6,
The porous metal is a semiconductor device in which metal particles whose main component is particles with a particle size of 10 nm to 100 nm are partially bonded. 請求項６または請求項７に記載の半導体装置において、
前記多孔性の金属の主成分は銀または銅である、半導体装置。 The semiconductor device according to claim 6 or 7,
A semiconductor device, wherein the main component of the porous metal is silver or copper. 請求項６から請求項８までのいずれか一項に記載の半導体装置において、
前記膜部材は、ポリイミド、ガラスエポキシ、ガラス、プリプレグのうちのいずれか１つを含む、半導体装置。 The semiconductor device according to any one of claims 6 to 8,
The semiconductor device, wherein the film member includes any one of polyimide, glass epoxy, glass, and prepreg. 請求項６から請求項９までのいずれか一項に記載の半導体装置において、
前記膜部材の厚さは３０μｍ以下である、半導体装置。 The semiconductor device according to any one of claims 6 to 9,
A semiconductor device, wherein the thickness of the film member is 30 μm or less.
JP2020161409A 2020-09-25 2020-09-25 Semiconductor device manufacturing method and semiconductor device Active JP7425704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020161409A JP7425704B2 (en) 2020-09-25 2020-09-25 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020161409A JP7425704B2 (en) 2020-09-25 2020-09-25 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JP2022054299A JP2022054299A (en) 2022-04-06
JP7425704B2 true JP7425704B2 (en) 2024-01-31

Family

ID=80996867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020161409A Active JP7425704B2 (en) 2020-09-25 2020-09-25 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP7425704B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024106030A1 (en) * 2022-11-15 2024-05-23 株式会社村田製作所 Module and method for manufacturing module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224229A (en) 2003-02-07 2003-08-08 Hitachi Ltd Ball grid array semiconductor device
JP2005063989A (en) 2003-08-08 2005-03-10 Ngk Spark Plug Co Ltd Method for manufacturing wiring board
JP2006228919A (en) 2005-02-17 2006-08-31 Nec Corp Wiring board, semiconductor device, and their manufacturing method
JP2007227848A (en) 2006-02-27 2007-09-06 Teijin Ltd Polyimide film for forming circuit substrate and circuit substrate
JP2008243946A (en) 2007-03-26 2008-10-09 Dainippon Printing Co Ltd Conductive substrate and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224229A (en) 2003-02-07 2003-08-08 Hitachi Ltd Ball grid array semiconductor device
JP2005063989A (en) 2003-08-08 2005-03-10 Ngk Spark Plug Co Ltd Method for manufacturing wiring board
JP2006228919A (en) 2005-02-17 2006-08-31 Nec Corp Wiring board, semiconductor device, and their manufacturing method
JP2007227848A (en) 2006-02-27 2007-09-06 Teijin Ltd Polyimide film for forming circuit substrate and circuit substrate
JP2008243946A (en) 2007-03-26 2008-10-09 Dainippon Printing Co Ltd Conductive substrate and its manufacturing method

Also Published As

Publication number Publication date
JP2022054299A (en) 2022-04-06

Similar Documents

Publication Publication Date Title
US7790270B2 (en) Wiring board and semiconductor device
JP5305148B2 (en) Electronic component, electronic component device using the same, and manufacturing method thereof
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
KR100921919B1 (en) Copper pillar tin bump on semiconductor chip and method of forming of the same
TWI483363B (en) Package substrate, package structure and method for manufacturing package structure
TWI495026B (en) Package substrate, package structure and methods for manufacturing same
JP3277997B2 (en) Ball grid array package and manufacturing method thereof
JP2006295127A (en) Flip chip package texture and its manufacturing method
TW200845319A (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US11488911B2 (en) Flip-chip package substrate
JP2017034059A (en) Printed wiring board, semiconductor package and manufacturing method for printed wiring board
KR101208028B1 (en) Method of fabricating a semiconductor package and the semiconductor package
JP5272922B2 (en) Semiconductor device and manufacturing method thereof
JP2009194079A (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2008159682A (en) Multilayer printed wiring board and its manufacturing method
JP2003007916A (en) Method of manufacturing circuit device
JP7425704B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2009016377A (en) Multilayer wiring board and multilayer wiring board manufacturing method
JP2013065811A (en) Printed circuit board and method for manufacturing the same
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
TWI503941B (en) Chip package substrate and method for manufacturing same
JP4396533B2 (en) Manufacturing method of mounting body
JP5456970B2 (en) Electronic component packaging structure and method of manufacturing electronic component package having this structure
JP2007035864A (en) Semiconductor package
TWI404466B (en) Printed circuit board

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240119

R150 Certificate of patent or registration of utility model

Ref document number: 7425704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150