[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7495817B2 - 電子回路およびインバータ - Google Patents

電子回路およびインバータ Download PDF

Info

Publication number
JP7495817B2
JP7495817B2 JP2020096894A JP2020096894A JP7495817B2 JP 7495817 B2 JP7495817 B2 JP 7495817B2 JP 2020096894 A JP2020096894 A JP 2020096894A JP 2020096894 A JP2020096894 A JP 2020096894A JP 7495817 B2 JP7495817 B2 JP 7495817B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
current
switching element
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020096894A
Other languages
English (en)
Other versions
JP2021190939A (ja
Inventor
武司 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020096894A priority Critical patent/JP7495817B2/ja
Priority to US17/186,880 priority patent/US11876450B2/en
Publication of JP2021190939A publication Critical patent/JP2021190939A/ja
Application granted granted Critical
Publication of JP7495817B2 publication Critical patent/JP7495817B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明の実施形態は、電子回路およびインバータに関する。
半導体スイッチング素子に電流を供給する電子回路において、参照する電流に応じた電流を流すカレントミラー回路を用いて、半導体スイッチング素子へ供給する電流を決定する電子回路が知られている。このような電子回路において、消費電力を低減させることができる電子回路およびインバータが望まれる。
特許第６０４２０９１号公報
本発明の実施形態が解決しようとする課題は、消費電力を低減させることができる電子回路およびインバータを提供することである。
上記課題を解決するために、実施形態の電子回路は、第１スイッチング素子を駆動する電子回路であって、第１電流を生成し、第１電圧として、この第１電流に基づく電圧または第１所定電圧を出力する第１回路と、この第１電圧に基づいて、第１出力電流を生成する第２回路と、この第１出力電流をこの第１スイッチング素子に出力する第１出力端子と、この第１スイッチング素子の駆動および非駆動に関する第１入力信号が入力される第１入力端子と、この第１入力信号に基づいて、この第１電圧をこの第１所定電圧に切り替えてこの第１電流を停止させる第１制御信号を生成する第３回路を備える。
第１の実施形態における電子回路１００の構成を含む駆動システム図。 第１の実施形態における駆動システムのタイミングチャート。 第１の実施形態に適用可能な電子回路１５０の構成を含む駆動システム図。 第２の実施形態における電子回路２００の構成を含む駆動システム図。 第２の実施形態における駆動システムのタイミングチャート。 第２の実施形態に適用可能な電子回路２５０の構成を含む駆動システム図。 第２の実施形態に適用可能な電子回路２６０の構成を含む駆動システム図。 第２の実施形態における駆動システム図。
以下、発明を実施するための実施形態について図面を参照して説明する。開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、対応する要素には同じ参照数字を付して、詳細な説明を省略する場合もある。
（第１の実施形態）
図１に、本実施形態における駆動システムを示す。この駆動システムは、スイッチング素子ＭＳＷＬ、基準電流源１０、電流－電圧変換回路２０（以降、Ｉ－Ｖ変換回路２０とも称する）、スイッチング素子ＭＳＷＬのオンまたはオフに応じて、電流が流れる先が変わる電流調整回路３０、およびスイッチング素子ＭＳＷＬを駆動する電子回路１００を備える。
スイッチング素子ＭＳＷＬは、電子回路１００から供給される電流により、駆動状態（オン状態）と非駆動状態（オフ状態）が切り替わる（以降、スイッチングを行うとも称する）半導体素子である。スイッチング素子ＭＳＷＬは一般にゲート端子、ドレイン端子およびソース端子を備え、駆動状態ではドレイン端子からソース端子へ電流を流し、非駆動状態ではドレイン端子からソース端子へ電流を流さない。本実施形態では、このスイッチング素子ＭＳＷＬは高耐圧パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｉｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以降ＭＯＳＦＥＴはＭＯＳトランジスタと称する）とする。なお、高耐圧パワーＭＯＳトランジスタは例示であり、他の種類の素子でもよい。例えば、このスイッチング素子ＭＳＷＬは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、サイリスタなどでもよいし、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）などの化合物半導体を用いた素子でもよい。また、スイッチング素子ＭＳＷＬは、今後開発される半導体を用いた素子を含む。
スイッチング素子ＭＳＷＬは、スイッチングを行うことで、スイッチング素子ＭＳＷＬに接続される負荷を駆動させる（図示せず）。この負荷は電子機器や電気機器であり、例えばエアコンや冷蔵庫、電車、ロボット等に搭載されるモータ、サーバ電源用のＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路などである。
また、スイッチング素子ＭＳＷＬのゲート端子は電子回路１００と接続され、スイッチング素子ＭＳＷＬのドレイン端子は電流調整回路３０に接続され、スイッチング素子ＭＳＷＬのソース端子は基準電位に接続される。基準電位とは例えばグランドであるが、グランドの０Ｖに限定されない。ここで、スイッチング素子ＭＳＷＬのゲート端子は制御端子とも称される。スイッチング素子ＭＳＷＬが例えばバイポーラトランジスタであれば、この制御端子はベース端子に相当する。なお、ソース端子はエミッタ端子に相当し、ドレイン端子はコレクタ端子に相当する。
基準電流源１０は、電子回路１００がスイッチング素子ＭＳＷＬに出力する電流の基準となる電流（以降、電流Ｉｒｅｆとも称する）を生成する回路である。基準電流源１０は、トランジスタＭｒｅｆ、増幅器ＯＰｒｅｆ、電圧源Ｖｒｅｆ、抵抗Ｒｒｅｆを備える。トランジスタＭｒｅｆは、本実施形態ではＮ型トランジスタである。トランジスタＭｒｅｆのゲート端子は増幅器ＯＰｒｅｆの出力側端子と接続され、ドレイン端子はＩ－Ｖ変換回路２０と接続され、ソース端子は抵抗Ｒｒｅｆの一端とおよび増幅器ＯＰｒｅｆの－の入力側端子と接続される。抵抗Ｒｒｅｆのもう一端は基準電位に接続される。電圧源Ｖｒｅｆは、増幅器ＯＰｒｅｆの＋の入力側端子に接続される。増幅器ＯＰｒｅｆは、＋の入力側端子の電圧と、－の入力側端子の電圧の差分を増幅し、出力側端子から出力する。電圧源Ｖｒｅｆは、所定の電圧（以降、電圧Ｖｒｅｆとも称する）を生成する。基準電流源１０は、電圧Ｖｒｅｆおよび抵抗Ｒｒｅｆの抵抗値（以降、抵抗Ｒｒｅｆとも称する）に基づいた電流Ｉｒｅｆを生成し、Ｉ－Ｖ変換回路２０へ供給する。
Ｉ－Ｖ変換回路２０は、基準電流源１０から供給された電流Ｉｒｅｆを電圧Ｖｂｉａｓに変換し、電子回路１００へ入力電圧として入力する。Ｉ－Ｖ変換回路２０はトランジスタＭｂｉａｓを備える。トランジスタＭｂｉａｓは本実施形態ではＰ型トランジスタである。トランジスタＭｂｉａｓのゲート端子は電子回路１００と接続され、ソース端子は電圧源Ｖｄｄ１と接続され、ドレイン端子とゲート端子が接続される。トランジスタＭｂｉａｓのゲート端子とドレイン端子を接続することで、Ｉ－Ｖ変換回路２０は電流ＩｒｅｆおよびトランジスタＭｂｉａｓのゲート・ソース間の電圧で定まる電圧（以降、電圧Ｖｂｉａｓとも称する）に変換することができる。
電流調整回路３０は、スイッチング素子ＭＳＷＬのオンまたはオフに応じて、電流を流す先を変える回路である。電流調整回路３０は、スイッチング素子ＭＳＷＬのドレイン端子および電圧源Ｖｂｂと接続される。電流調整回路３０は、インダクタＬ１およびダイオードＤ１を備える。インダクタＬ１およびダイオードＤ１が並列に接続される。スイッチング素子ＭＳＷＬがオンの場合、電流調整回路３０からスイッチング素子ＭＳＷＬに電流ＩＳＷＬが流れる。一方、スイッチング素子ＭＳＷＬがオフの場合、電流ＩＳＷＬは電流調整回路３０の内部においてインダクタＬ１からダイオードＤ１へと流れ、スイッチング素子ＭＳＷＬには電流ＩＳＷＬは流れない。
電子回路１００は、スイッチング素子の駆動および非駆動に関する入力信号ＶｉｎＬを受けて、スイッチング素子ＭＳＷＬに対して供給する電流（以降、電流ＩｏｕｔＬとも称する）を制御することにより、スイッチング素子ＭＳＷＬのスイッチングを行う。電子回路１００は、電圧－電圧変換回路１１０（以降、Ｖ－Ｖ変換回路１１０とも称する）、電圧－電流変換回路１２０（以降、Ｖ－Ｉ変換回路１２０）、および生成回路１３０、および電圧源Ｖｄｄ１を備える。Ｖ－Ｖ変換回路１１０はＶ－Ｉ変換回路１２０と接続されＶ－Ｉ変換回路１２０は出力端子ＧＬとも接続される。生成回路１３０は、入力端子ＩＮＬと接続されて、入力信号ＶｉｎＬを受け取る。電圧源Ｖｄｄ１は、所定の電圧（以降、電圧Ｖｄｄ１とも称する）を生成する。
Ｖ－Ｖ変換回路１１０は、Ｖ－Ｉ変換回路１２０に印加する電圧を生成する。Ｖ－Ｖ変換回路１１０が生成する電圧は、電圧ＶＬＰおよび電圧ＶＬＮとも称する。電圧ＶＬＰおよび電圧ＶＬＮとして、入力電圧、電圧Ｖｄｄ１または電圧源Ｖｄｄ２が生成する所定の電圧（以降、電圧Ｖｄｄ２とも称する）、およびＶ－Ｖ変換回路１１０内において流れる電流に基づいた電圧（以降、電圧Ｖｂｉａｓ２とも称する。説明は後述する）のいずれかが出力される。本実施形態では図２に示すように、電圧ＶＬＰとして電圧Ｖｄｄ１または電圧Ｖｂｉａｓを供給し、電圧ＶＬＮとして電圧Ｖｄｄ２、基準電位または電圧Ｖｂｉａｓ２のいずれかを供給する。
Ｖ－Ｖ変換回路１１０は、トランジスタＭＬＰ２、トランジスタＭＬＮ２、スイッチＳＷＬＰ１、スイッチＳＷＬＰ２、スイッチＳＷＬＰ３、スイッチＳＷＬＮ１、スイッチＳＷＬＮ２、スイッチＳＷＬＮ３、電圧源Ｖｄｄ２を備える。
トランジスタＭＬＰ２は、本実施形態ではＰ型トランジスタである。トランジスタＭＬＰ２のゲート端子はＩ－Ｖ変換回路２０と接続され、ソース端子は電圧源Ｖｄｄ１と接続され、ドレイン端子はスイッチＳＷＬＮ２と接続される。トランジスタＭＬＮ２は、本実施形態ではＮ型トランジスタである。トランジスタＭＬＮ２のゲート端子はスイッチＳＷＬＮ１、スイッチＳＷＬＰ２、およびＶ－Ｉ変換回路１２０と接続される。トランジスタＭＬＮ２のドレイン端子はスイッチＳＷＬＮ２と接続され、ソース端子はスイッチＳＷＬＮ３と接続される。また、トランジスタＭＬＮ２のゲート端子とドレイン端子は接続される。
スイッチＳＷＬＰ１、スイッチＳＷＬＰ２、スイッチＳＷＬＰ３、スイッチＳＷＬＮ１、スイッチＳＷＬＮ２、およびスイッチＳＷＬＮ３は、生成回路１３０からの信号により、それぞれ短絡または開放する。以降、スイッチが短絡する状態をオン、スイッチが開放する状態をオフとも称する。Ｖ－Ｖ変換回路１１０は、スイッチＳＷＬＰ１～ＳＷＬＰ３、ＳＷＬＮ１～ＳＷＬＮ３のそれぞれの短絡または開放の状態に応じて、入力電圧、電圧Ｖｄｄ１またはＶｄｄ２、およびＶ－Ｖ変換回路１１０内において流れる電流に基づいた電圧のいずれかを切り替え、電圧ＶＬＰおよび電圧ＶＬＮとしてＶ－Ｉ変換回路１２０に印加する。
スイッチＳＷＬＰ１は、電圧源Ｖｄｄ１およびＶ－Ｉ変換回路１２０の間に接続される。スイッチＳＷＬＰ２は、電圧源Ｖｄｄ２およびＶ－Ｉ変換回路１２０の間に接続される。スイッチＳＷＬＰ３は、Ｉ－Ｖ変換回路２０およびＶ－Ｉ変換回路１２０との間に接続される。スイッチＳＷＬＮ１は、Ｖ－Ｉ変換回路１２０と基準電位の間に接続される。スイッチＳＷＬＮ２は、トランジスタＭＬＰ２のドレイン端子およびトランジスタＭＬＮ２のドレイン端子の間に接続される。スイッチＳＷＬＮ３は、トランジスタＭＬＮ２のソース端子と基準電位の間に接続される。
Ｖ－Ｉ変換回路１２０は、Ｖ－Ｖ変換回路１１０から印加された電圧ＶＬＰおよびＶＬＮの少なくとも一方に基づいて、スイッチング素子ＭＳＷＬのゲート端子に出力する出力電流ＩｏｕｔＬを生成する。この出力電流は、出力端子ＧＬを通じてスイッチング素子ＭＳＷＬのゲート端子に供給される。図１では、出力端子ＧＬにおける電圧をＶｏｕｔＬ（以降、電圧ＶｏｕｔＬとも称する）と表している。Ｖ－Ｉ変換回路１２０は、トランジスタＭＬＰ１およびトランジスタＭＬＮ１を備える。
トランジスタＭＬＰ１は、本実施形態では一例としてＰ型トランジスタである。トランジスタＭＬＰ１のゲート端子はスイッチＳＷＬＰ１およびＳＷＬＰ３と接続される。Ｖ－Ｖ変換回路１１０が生成した電圧ＶＬＰはトランジスタＭＬＰ１のゲート端子に印加される。トランジスタＭＬＰ１のソース端子は電圧源Ｖｄｄ１に接続される。トランジスタＭＬＰ１のドレイン端子は出力端子ＧＬおよびトランジスタＭＬＮ１のドレイン端子と接続される。トランジスタＭＬＮ１は、本実施形態では一例としてＮ型トランジスタである。トランジスタＭＬＮ１のゲート端子はスイッチＳＷＬＮ１、ＳＷＬＰ２、およびトランジスタＭＬＮ２のゲート端子と接続される。Ｖ－Ｖ変換回路１１０が生成した電圧ＶＬＮはトランジスタＭＬＮ１のゲート端子に印加される。トランジスタＭＬＮ１のソース端子は基準電位に接続される。トランジスタＭＬＰ１のドレイン端子は出力端子ＧＬおよびトランジスタＭＬＰ１のドレイン端子と接続される。
生成回路１３０は、入力端子ＩＮＬから、スイッチング素子ＭＳＷＬの駆動または非駆動に関する信号である入力信号ＶｉｎＬを受け取る。生成回路１３０は、入力信号ＶｉｎＬに基づいて、スイッチＳＷＬＰ１、スイッチＳＷＬＰ２、スイッチＳＷＬＰ３、スイッチＳＷＬＮ１、スイッチＳＷＬＮ２、およびスイッチＳＷＬＮ３のそれぞれを短絡または開放を制御する制御信号Ｌを生成する。制御信号Ｌは信号ＬＰ１、ＬＰ２、ＬＰ３、ＬＮ１、ＬＮ２、およびＬＮ３を含む。信号ＬＰ１はスイッチＳＷＬＰ１に、信号ＬＰ２はスイッチＳＷＬＰ２に、信号ＬＰ３はスイッチＳＷＬＰ３に、信号ＬＮ１はスイッチＳＷＬＮ１に、信号ＬＮ２はスイッチＳＷＬＮ２に、信号ＬＮ３はスイッチＳＷＬＮ３にそれぞれ対応する。生成回路１３０は、信号ＬＰ１～ＬＰ３、ＬＮ１～ＬＮ３を、対応するスイッチに伝送する。信号ＬＰ１～ＬＰ３、ＬＮ１～ＬＮ３を伝送する方法は任意であり、有線であってもよいし、無線であってもよい。
以上、本実施形態の駆動システムの構成を説明した。電子回路１００は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの集積回路で実装されてもよい。１チップ上にまとめて実装されてもよいし、一部の回路が別のチップ上に実装されてもよい。また、生成回路１３０の機能は、プロセッサなどの処理部で実現するようにしてもよい。
図２は、本実施形態の駆動システムのタイミングチャートである。本実施形態の駆動システムの動作を、図２を用いて説明する。図２のタイミングチャートでは、入力信号ＶｉｎＬについて、時刻Ｔ０からＴ２までハイ信号、時刻Ｔ２からＴ４までロー信号が入力される。図２は、時刻Ｔ０からＴ４までのスイッチング素子ＭＳＷＬおよび電子回路１００の構成要素の状態を表している。図２では、ハイ信号はＨとして表され、ロー信号はＬとして表される。電子回路１００は、入力信号ＶｉｎＬとしてハイ信号を受けた場合、スイッチング素子ＭＳＷＬを駆動するように出力電流を生成する。電子回路１００は、入力信号ＶｉｎＬとしてロー信号を受けた場合、スイッチング素子ＭＳＷＬを非駆動とするように出力電流を生成する。なお、詳細は後述するが、電子回路１００が入力信号ＶｉｎＬとしてハイ信号を受けてからスイッチング素子ＭＳＷＬが実際に駆動するまで、または電子回路１００が入力信号ＶｉｎＬとしてロー信号を受けてからスイッチング素子ＭＳＷＬが実際に非駆動となるまでは、タイムラグが生じる。また、電子回路１００には、基準電流源１０で生成された電流Ｉｒｅｆに基づく電圧ＶｂｉａｓがＩ－Ｖ変換回路２０によって印加されている。このＩ－Ｖ変換回路２０のトランジスタＭｂｉａｓはオンである。
時刻Ｔ０において、ハイ信号が入力信号ＶｉｎＬとして電子回路１００に入力される。生成回路１３０は、信号ＬＰ１、ＬＰ２、ＬＮ２、およびＬＮ３としてロー信号、信号ＬＰ３およびＬＮ１としてハイ信号を生成し、対応するスイッチに伝達する。その結果、スイッチＳＷＬＰ１、ＳＷＬＰ２、ＳＷＬＮ２、およびＳＷＬＮ３はオフ、スイッチＳＷＬＰ３およびＳＷＬＮ１はオンとなる。この場合、Ｖ－Ｖ変換回路１１０は電圧Ｖｂｉａｓを電圧ＶＬＰとしてＶ－Ｉ変換回路１２０に印加する。電圧Ｖｂｉａｓは、電圧Ｖｄｄ１よりも小さい。この電圧Ｖｂｉａｓにより、トランジスタＭＬＰ１はオンとなる。一方、Ｖ－Ｉ変換回路１２０に印加される電圧ＶＬＮは基準電位となり、トランジスタＭＬＮ１はオフとなる。このとき、Ｖ－Ｖ変換回路１１０には、電流は流れていない。なお、電流が流れていないとは、厳密に電流０であることに限定されず、回路の設計上電流が流れていないとみなせる程度の電流が流れることは許容する。
この場合、トランジスタＭｂｉａｓのゲート端子とトランジスタＭＬＰ１のゲート端子が接続され、カレントミラー回路を構成する。カレントミラー回路とは、一方のトランジスタのソース・ドレイン間を流れる電流に応じた電流を、もう一方のトランジスタのソース・ドレイン間に流す回路である。トランジスタＭｂｉａｓのソース・ドレイン間に流れる電流は電流Ｉｒｅｆであるため、トランジスタＭＬＰ１のソース・ドレイン間には電流Ｉｒｅｆに応じた電流（以降、この電流をＩ１とする）が流れる。電流Ｉ１は、電流Ｉｒｅｆと、トランジスタＭｂｉａｓおよびトランジスタＭＬＰ１のサイズ比に応じて決まる。トランジスタのサイズは、トランジスタの幅とゲートの長さの比で表される。例えば、トランジスタＭｂｉａｓのサイズとトランジスタＭＬＰ１のサイズが１：ｎ（ｎは０より大きい数）の場合、電流Ｉ１はｎ×Ｉｒｅｆとなる。電流Ｉ１は、電流ＩｏｕｔＬとして出力端子ＧＬから出力され、スイッチング素子ＭＳＷＬのゲート端子に供給される。電流Ｉ１を通じて、スイッチング素子ＭＳＷＬのゲート・ソース間の寄生容量に電荷が溜まっていく。この寄生容量に電荷が溜まっていくにつれて、出力端子ＧＬにおける電圧ＶｏｕｔＬが上昇する。時刻Ｔ０から時刻Ｔ０１までは、スイッチング素子ＭＳＷＬはオフである。
時刻Ｔ０からスイッチング素子ＭＳＷＬのゲート端子に電流Ｉ１が供給され続け、時刻Ｔ０１において、スイッチング素子ＭＳＷＬのドレイン・ソース間に電流（以降、この電流をＩＳＷＬとする）が流れ始める。時刻Ｔ０２において、出力端子ＧＬにおける電圧ＶｏｕｔＬが特定の値であるＶＬｐｌａｔｅａｕに到達する。このＶＬｐｌａｔｅａｕにおいて、電流ＩＳＷＬはＩＳＷＬ１に到達し、スイッチング素子ＭＳＷＬのドレイン端子の電圧ＶＳＷがＶｂｂから低下し始める。時刻Ｔ０２から時刻Ｔ０３において、電圧ＶｏｕｔＬはＶＬｐｌａｔｅａｕを保ち、電流ＩＳＷＬはＩＳＷＬ１を保ち、電圧ＶＳＷは低下し続ける。なお、ＶＬｐｌａｔｅａｕおよびＩＳＷＬ１を保つとは、厳密に同じ値を保つことに限定されず、同様のレベルであればよい。電圧ＶＳＷは、時刻Ｔ０３において０となる。スイッチング素子ＭＳＷＬは、時刻Ｔ０３においてはオンとなっている。スイッチング素子ＭＳＷＬは、時刻Ｔ０１からＴ０３の間（時間Ｔｔ）は、オフからオンへと切り替わっている最中である。スイッチング素子ＭＳＷＬがオフからオンに、またはオンからオフに切り替わる時間Ｔｔを、遷移時間、遷移している間などと称する。
電圧ＶｏｕｔＬは、時刻Ｔ０３から再び電圧が上昇していき、時刻Ｔ１において電圧ＶＬｍａｘとなる。電圧ＶＬｍａｘとは、スイッチング素子ＭＳＷＬのゲート・ソース間の寄生容量に電荷が溜まり切ったことを意味する。このとき、トランジスタＭＬＰ１のソース端子における電圧（＝Ｖｄｄ１）と、ドレイン端子における電圧（＝ＶＬｍａｘ）が同じレベルとなるため、トランジスタＭＬＰ１はオンからオフとなる。トランジスタＭｂｉａｓとトランジスタＭＬＰ１はカレントミラー回路として機能しないため、電流ＩｏｕｔＬは０となる。電流ＩｏｕｔＬ＝０、電圧ＶｏｕｔＬ＝ＶＬｍａｘ、電流ＩＳＷＬ＝ＩＳＷＬ１、電圧ＶＳＷ＝０の状態は、時刻Ｔ１から時刻Ｔ２まで続く。なお、時刻Ｔ０からＴ２までの間、Ｖ－Ｖ変換回路１１０には、電流は流れていない。
時刻Ｔ２において、ロー信号が入力信号ＶｉｎＬとして電子回路１００に入力される。生成回路１３０は、信号ＬＰ２、ＬＰ３、およびＬＮ１としてロー信号、信号ＬＰ１、ＬＮ２、およびＬＮ３としてハイ信号を生成し、対応するスイッチに伝達する。その結果、スイッチＳＷＬＰ２、ＳＷＬＰ３、およびＳＷＬＮ１はオフ、スイッチＳＷＬＰ１、ＳＷＬＮ２、およびＳＷＬＮ３はオンとなる。この場合、Ｖ－Ｖ変換回路１１０は電圧Ｖｄｄ１を電圧ＶＬＰとしてＶ－Ｉ変換回路１２０に印加する。トランジスタＭＬＰ１のゲート端子における電圧と、ソース端子における電圧は同じ電圧Ｖｄｄ１となり、トランジスタＭＬＰ１はオフとなる。
この場合におけるＶ－Ｖ変換回路１１０がＶ－Ｉ変換回路１２０に印加する電圧ＶＬＮを説明する。スイッチＳＷＬＮ２およびＳＷＬＮ３がオンとなったことにより、トランジスタＭｂｉａｓとトランジスタＭＬＰ２とはカレントミラー回路を構成する。これにより、トランジスタＭＬＰ２のソース・ドレイン間およびトランジスタＭＬＮ２のドレイン・ソース間に電流Ｉ２が流れる。すなわち、Ｖ－Ｖ変換回路１１０において電流Ｉ２が流れる。電流Ｉ２は、電流Ｉ１での説明と同様に、電流Ｉｒｅｆと、トランジスタＭｂｉａｓおよびトランジスタＭＬＰ２のサイズ比に応じた電流となる。例えば、トランジスタＭｂｉａｓとトランジスタＭＬＰ２のサイズ比が１：ｍ（ｍは０より大きい数）である場合、電流Ｉ２はｍ×Ｉｒｅｆとなる。これにより、トランジスタＭＬＮ２のゲート端子には、電流Ｉ２とトランジスタＭＬＮ２のゲート・ソース間の電圧の関係で定まる電圧Ｖｂｉａｓ２が生成される。Ｖ－Ｖ変換回路１１０は、電圧Ｖｂｉａｓ２を電圧ＶＬＮとしてＶ－Ｉ変換回路１２０に印加する。
ゲート端子に電圧ＶＬＮが印加されたトランジスタＭＬＮ１はオンとなる。ここで、トランジスタＭＬＮ１とトランジスタＭＬＮ２とはカレントミラー回路を構成する。これにより、トランジスタＭＬＮ１のドレイン・ソース間に電流Ｉ３が流れる。電流Ｉ３は、電流Ｉ１およびＩ２の説明と同様に、電流Ｉｒｅｆと、トランジスタＭＬＮ２およびトランジスタＭＬＮ１のサイズ比に応じた電流となる。例えば、トランジスタＭＬＮ２とトランジスタＭＬＮ１のサイズ比が１：ｌ（ｌは０より大きい数）である場合、電流Ｉ３はｌ×ｍ×Ｉｒｅｆとなる。Ｖ－Ｉ変換回路１２０は、電流Ｉ３を電流ＩｏｕｔＬとして出力端子ＧＬに出力し、スイッチング素子ＭＳＷＬのゲート端子に供給する。電流ＩｏｕｔＬは、図１に表されるように、矢印の方向を正とするため、電流Ｉ３は負の値となる。すなわち、スイッチング素子ＭＳＷＬのゲート・ソース間の寄生容量に溜まっている電荷は、トランジスタＭＬＮ１を通じて基準電位に流される。この寄生容量から電荷が抜けていくにつれて、出力端子ＧＬにおける電圧ＶｏｕｔＬが低下する。時刻Ｔ２から時刻Ｔ２１までは、スイッチング素子ＭＳＷＬはオンである。
時刻Ｔ２からスイッチング素子ＭＳＷＬのゲート端子に電流Ｉ３が供給され続け、時刻Ｔ２１において、電圧ＶｏｕｔＬがＶＬｐｌａｔｅａｕに到達する。時刻Ｔ２１から、電圧ＶＳＷが上昇し始める。時刻Ｔ２１から時刻Ｔ２２において、電圧ＶｏｕｔＬはＶＬｐｌａｔｅａｕを保ち、電流ＩＳＷＬはＩＳＷＬ１を保ち、電圧ＶＳＷは上昇し続ける。時刻Ｔ２２において、電圧ＶＳＷはＶｂｂに到達し、電流ＩＳＷＬがＩＳＷＬ１から低下し始め、電圧ＶｏｕｔＬがＶＬｐｌａｔｅａｕから低下し始める。電流ＩＳＷＬは、時刻Ｔ２３において０となる。スイッチング素子ＭＳＷＬは、時刻Ｔ２３においてはオフとなっている。スイッチング素子ＭＳＷＬは、時刻Ｔ２１からＴ２３の間は、オンからオフへと切り替わっている最中である。ここで、スイッチング素子ＭＳＷＬがオフからオンに切り替わる場合の遷移時間は、電流Ｉ１の値に応じて決まり、スイッチング素子ＭＳＷＬがオンからオフに切り替わる場合の遷移時間は、電流Ｉ３の値に応じて定まる。すなわち、遷移時間Ｔｔは、基準電流源１０が生成する電流Ｉｒｅｆと、Ｉ－Ｖ変換回路２０、Ｖ－Ｖ変換回路１１０、およびＶ－Ｉ変換回路１２０が備えるトランジスタの大きさによって、任意に設定することができる。図２では一例として、これらの遷移時間をともにＴｔとして表しているが、必ずしも同じ時間長に限定されない。
時刻Ｔ３において、生成回路１３０は制御信号Ｌの一部を切り替える。生成回路１３０は、信号ＬＰ２としてハイ信号、信号ＬＮ２およびＬＮ３としてロー信号を生成し、対応するスイッチに伝達する。その結果、スイッチＳＷＬＰ２はオン、スイッチＳＷＬＮ２およびＳＷＬＮ３はオフに切り替わる。信号ＬＰ２、ＬＮ２、およびＬＮ３以外の制御信号Ｌについては、時刻Ｔ３以前のオンオフを維持する。この時刻Ｔ３は、スイッチング素子ＭＳＷＬがオフになったと考えられる時刻となるように設定される。例えば、生成回路１３０は、スイッチング素子ＭＳＷＬの駆動および非駆動の切り替わりに関する所定の時間として、あらかじめ時間Ｔｄを定めておく。生成回路１３０は、時刻Ｔ２から時間Ｔｄ経過した時刻を時刻Ｔ３としてもよいし、電圧ＶｏｕｔＬが時刻Ｔ２以降であらかじめ定めた電圧ＶｔＮになった時刻を時刻Ｔ３としてもよい。本実施形態では、生成回路１３０は時刻Ｔ２から時間Ｔｄ経過した時刻を時刻Ｔ３として制御信号Ｌの一部を切り替える。
スイッチＳＷＬＰ２、ＳＷＬＮ２、およびＳＷＬＮ３の切り替えにより、トランジスタＭＬＮ１のゲート端子には電圧源Ｖｄｄ２が接続される。これにより、トランジスタＭＬＮ１のゲート端子には電圧Ｖｄｄ２が印加される。電圧Ｖｄｄ２は、電圧Ｖｂｉａｓ２よりも大きい電圧である。トランジスタＭＬＮ１のゲート端子に印加される電圧が大きくなったことにより、電流ＩｏｕｔＬは電流Ｉ３よりも絶対値が大きい負の電流となる（以降、この電流を電流ＩＬｍｉｎとも称する）。電流ＩｏｕｔＬが電流ＩＬｍｉｎとなることで、電圧ＶｏｕｔＬはより早く低下し、スイッチング素子ＭＳＷＬのゲート・ソース間の寄生容量に溜まっていた電荷をより短い時間で抜くことができる。電圧ＶＬＮを電圧Ｖｂｉａｓ２から電圧Ｖｄｄ２に切り替えても、スイッチング素子ＭＳＷＬはすでにオフとなっているため、スイッチング素子ＭＳＷＬのスイッチングへの影響は小さい。電圧ＶｏｕｔＬが０に近づくと、電流ＩｏｕｔＬは０に漸近する。時刻Ｔ３において、スイッチＳＷＬＮ２およびＳＷＬＮ３がオフとなったことにより、トランジスタＭＬＰ２およびＭＬＮ２に電流が流れなくなる。したがって、スイッチング素子ＭＳＷＬがオフである時刻Ｔ３以降、時刻Ｔ４までのＶ－Ｖ変換回路１１０の消費電力を低減させることができる。
時刻Ｔ３以降も電圧ＶｏｕｔＬは低下し続け、時刻Ｔ３１において、電圧ＶｏｕｔＬが０となるとする。電圧ＶｏｕｔＬが０となることは、スイッチング素子ＭＳＷＬのゲート・ソース間の寄生容量に溜まっていた電荷が抜けたことを意味する。トランジスタＭＬＮ１のゲート端子の電圧レベルとソース端子の電圧レベルが同程度となるため、トランジスタＭＬＮ１はオフとなる。以降、時刻Ｔ４までスイッチング素子ＭＳＷＬ、電子回路１００の状態に変化はない。
時刻Ｔ４において、ハイ信号が入力信号ＶｉｎＬとして電子回路１００に入力される。以降、駆動システムは、上記に説明した時刻Ｔ０からＴ４までと同様に動作する。
以上、本実施形態における駆動システムを説明した。本実施形態の図などは説明のための一例であり、表現が一部異なっているものも含まれる。例えば、スイッチング素子ＭＳＷＬ、基準電流源１０、Ｉ－Ｖ変換回路２０、電流調整回路３０は電子回路１００とは分けて説明したが、電子回路１００は、これらのうち少なくとも１つを含んでいてもよい。また、本実施形態では、電圧源Ｖｒｅｆは基準電流源１０に含まれ、電圧源Ｖｄｄ１およびＶｄｄ２は電子回路１００に含まれているが、これらの電圧源のうち少なくとも１つを外部に設置し、外部の電圧源から対応する電圧を基準電流源１０または電子回路１００に印加してもよい。また、図２では、説明のために電流ＩｏｕｔＬおよびＩＳＷＬの電流レベル、電圧ＶｏｕｔＬおよびＶＳＷの電圧レベルは直線により表されているが、一部が曲線であってもよい。信号ＬＰ１～ＬＮ３は同時に切り替わっているように見えるが、スイッチング素子ＭＳＷＬの切り替わりに影響を及ぼさない程度であれば、同時でなくてもよい。
さらに、本実施形態の変形例は様々に実装、実行可能である。以降、本実施形態の変形例を説明する。
（変形例）
変形例の電子回路１５０は、電圧源ＶｔＮと、生成装置１３０に電圧ＶｏｕｔＬと電圧源ＶｔＮが生成する所定の電圧（以降、電圧ＶｔＮとも称する）を比較する比較回路ＶｇｄｅｔＬＮを備える。図３は、電子回路１５０の構成図を含む駆動システムを表す。本実施形態で説明したように、生成装置１３０は電圧ＶｏｕｔＬが電圧ＶｔＮとなった時刻（時刻Ｔ３）において、制御信号Ｌの一部を切り替える。時刻Ｔ３の制御信号Ｌの切り替えにより、Ｖ－Ｖ変換回路１１０に電流が流れなくなり、電子回路１００の消費電力を低減させることができる。電圧ＶｔＮは、スイッチング素子ＭＳＷＬがオフであるゲート電圧から設定される。なお、電圧源ＶｔＮおよび比較回路ＶｇｄｅｔＬＮの少なくとも一方は電子回路１００の外部に設置し、生成回路１３０に電圧ＶｔＮまたは比較回路ＶｇｄｅｔＬＮとＶｏｕｔＬの比較結果を入力してもよい。
以上、本実施形態の変形例を説明した。本実施形態の電子回路は、スイッチング素子ＭＳＷＬのスイッチングにおいて、スイッチング素子ＭＳＷＬの遷移後に制御信号の一部を切り替える。これにより、スイッチング素子ＭＳＷＬのスイッチングへの影響を抑えつつ、電子回路の消費電力を低減することができる。
（第２の実施形態）
図４に、本実施形態における駆動システムを示す。この駆動システムは、スイッチング素子ＭＳＷＬおよびＭＳＷＨ、基準電流源１０、Ｉ－Ｖ変換回路２０、およびスイッチング素子ＭＳＷＬおよびＭＳＷＨを駆動する電子回路２００を備える。
スイッチング素子ＭＳＷＨは、第１の実施形態で説明したスイッチング素子ＭＳＷＬと同様であるため、説明を省略する。スイッチング素子ＭＳＷＨのゲート端子は電子回路２００と接続され、ドレイン端子は電圧源Ｖｂｂと接続され、ソース端子はスイッチング素子ＭＳＷＬのドレイン端子と接続される。ここで、スイッチング素子ＭＳＷＨの基準電位はスイッチング素子ＭＳＷＬのドレイン端子における電電位であり、スイッチング素子ＭＳＷＬの基準電位（例えばグランド）とは異なる。本実施形態では、スイッチング素子ＭＳＷＨの基準電位を、電圧ＶＳＷと表す。スイッチング素子ＭＳＷＬとＭＳＷＨのような、直列されたスイッチング素子は、ハーフブリッジとも称される。本実施形態のＶＳＷはスイッチング素子ＭＳＷＨの基準電位であるが、一定の電圧に限定されず、様々な値を取りうる。
電子回路２００は、スイッチング素子ＭＳＷＬの駆動および非駆動に関する入力信号ＶｉｎＬおよびスイッチング素子ＭＳＷＨの駆動および非駆動に関する入力信号ＶｉｎＨを受けて、スイッチング素子ＭＳＷＬおよびＭＳＷＨに対して供給する電流を制御することにより、スイッチング素子ＭＳＷＬおよびＭＳＷＨのスイッチングを行う。以降、電子回路２００がスイッチング素子ＭＳＷＨに対して供給する電流を、ＩｏｕｔＨとも称する。電子回路２００のような、ハーフブリッジを駆動する電子回路２００は、ハーフブリッジドライバとも称される。電子回路２００は、第１の実施形態で説明した電子回路１５０に加えて、電圧－電圧変換回路２１０（以降、Ｖ－Ｖ変換回路２１０とも称する）、電圧－電流変換回路２２０（以降、Ｖ－Ｉ変換回路２２０とも称する）、生成回路２３０、レベルシフト回路２３１ａ、２３１ｂ、２３１ｃ、電圧源Ｖｄｄ３、ＶｔＰ、ＶｔＮ’、比較回路ＶｇｄｅｔＨＮ、およびＶｇｄｅｔＨＰを備える。
電子回路２００の基準電位は、電子回路２００の構成要素によって異なる。例えば、第１の実施形態で説明した構成要素や、Ｖ－Ｖ変換回路２１０に含まれる一部の要素の基準電位は、スイッチング素子ＭＳＷＬの基準電位となる。一方、Ｖ－Ｖ変換回路２１０に含まれる一部の要素の基準電位、Ｖ－Ｉ変換回路２２０、電圧源Ｖｄｄ３、ＶｔＰ、ＶｔＮ’、比較回路ＶｇｄｅｔＨＮ、およびＶｇｄｅｔＨＰなその基準電位は、電圧ＶＳＷとなる。
Ｖ－Ｖ変換回路２１０はＩ－Ｖ変換回路２０、Ｖ－Ｉ変換回路２２０、および電圧源Ｖｄｄ３と接続される。Ｖ－Ｉ変換回路２２０は出力端子ＧＨとも接続される。生成回路２３０は、レベルシフト回路２３１ｃを通じて入力端子ＩＮＨと接続され、比較回路ＶｇｄｅｔＨＰおよびＶｇｄｅｔＨＮと接続される。レベルシフト回路２３１ａは生成回路２３０と比較回路ＶｇｄｅｔＨＮの間と、生成回路１３０と接続される。レベルシフト回路２３１ｂは生成回路２３０と比較回路ＶｇｄｅｔＨＰの間と、生成回路１３０と接続される。比較回路ＶｇｄｅｔＨＮはさらに電圧源ＶｔＮおよびＶ－Ｉ変換回路２２０と接続される。比較回路ＶｇｄｅｔＨＰはさらに電圧源ＶｔＰおよび電圧ＶＳＷと接続される。
Ｖ－Ｖ変換回路２１０は、Ｖ－Ｉ変換回路２２０に印加する電圧を生成する。Ｖ－Ｖ変換回路２１０が生成する電圧は、電圧ＶＨＰおよび電圧ＶＨＮとも称する。電圧ＶＨＰおよび電圧ＶＨＮとして、電圧源Ｖｄｄ３が生成する所定の電圧（以降、電圧Ｖｄｄ３とも称する）、電圧源Ｖｄｄ４が生成する所定の電圧（以降、電圧Ｖｄｄ４とも称する）、電圧源Ｖｄｄ５が生成する所定の電圧（以降、電圧Ｖｄｄ５とも称する）、およびＶ－Ｖ変換回路２１０内において流れる電流に基づいた電圧（以降、電圧Ｖｂｉａｓ３、電圧Ｖｂｉａｓ４とも称する。それぞれ説明は後述する）のいずれかが出力される。これらの電圧は基準電位が電圧ＶＳＷであるため、スイッチング素子ＭＳＷＬの基準電位を基準とすると、電圧ＶＳＷが付加される。本実施形態では図５に示すように、電圧ＶＨＰとして電圧Ｖｄｄ３＋ＶＳＷ、電圧Ｖｄｄ５＋ＶＳＷ、または電圧Ｖｂｉａｓ３＋ＶＳＷを供給し、電圧ＶＨＮとして電圧Ｖｄｄ４＋ＶＳＷ、電圧ＶＳＷまたは電圧Ｖｂｉａｓ４＋ＶＳＷのいずれかを供給する。
Ｖ－Ｖ変換回路２１０は、トランジスタＭＨＰ２、トランジスタＭＨＰ３、トランジスタＭＨＰ４、トランジスタＭＨＮ２、トランジスタＭＨＮ３、トランジスタＭＨＮ４、トランジスタＭＨＮ５、スイッチＳＷＨＰ１、スイッチＳＷＨＰ２、スイッチＳＷＨＰ３、スイッチＳＷＨＰ４、スイッチＳＷＨＰ５、スイッチＳＷＨＰ６、スイッチＳＷＨＮ１、スイッチＳＷＨＮ２、スイッチＳＷＨＮ３、スイッチＳＷＨＮ４、電圧源Ｖｄｄ４、電圧源Ｖｄｄ５を備える。
Ｖ－Ｖ変換回路２１０の基準電位は、Ｖ－Ｖ変換回路２１０の構成要素によって基準電位が異なる。例えばトランジスタＭＨＰ３、ＭＨＮ３、ＭＨＮ４の基準電位は、スイッチング素子ＭＳＷＬの基準電位となる。一方、トランジスタＭＨＰ１、ＭＨＰ２、ＭＨＰ４、ＭＨＮ１、ＭＨＮ２、電圧源Ｖｄｄ４、Ｖｄｄ５の基準電位は電圧ＶＳＷとなる。
トランジスタＭＨＰ２、ＭＨＰ３、およびＭＨＰ４は、本実施形態ではＰ型トランジスタである。トランジスタＭＨＰ２のゲート端子はトランジスタＭＨＰ４のゲート端子と接続され、ソース端子は電圧源Ｖｄｄ１と接続され、ドレイン端子はスイッチＳＷＨＮ２と接続される。トランジスタＭＨＰ３のゲート端子はＩ－Ｖ変換回路２０と接続され、ソース端子は電圧源Ｖｄｄ１と接続され、ドレイン端子はスイッチＳＷＨＮ４と接続される。トランジスタＭＨＰ４のソース端子はスイッチＳＷＨＰ５と接続され、ドレイン端子はスイッチＳＷＨＰ６と接続される。また、トランジスタＭＨＰ４は、ゲート端子とドレイン端子が接続される。
トランジスタＭＨＮ２、トランジスタＭＨＮ３、トランジスタＭＨＮ４、およびトランジスタＭＨＮ５は、本実施形態ではＮ型トランジスタである。トランジスタＭＨＮ２のゲート端子はＶ－Ｉ変換回路２２０と接続され、ソース端子はスイッチＳＷＨＮ３と接続され、ドレイン端子はスイッチＳＷＨＮ２と接続される。また、トランジスタＭＨＮ２は、ゲート端子とドレイン端子が接続される。
トランジスタＭＨＮ２のドレイン端子はスイッチＳＷＨＮ２と接続され、ソース端子はスイッチＳＷＨＮ３と接続される。また、トランジスタＭＨＮ２のゲート端子とドレイン端子は接続される。トランジスタＭＨＮ３のゲート端子はトランジスタＭＨＮ４のゲート端子と接続され、ソース端子は基準電位と接続され、ドレイン端子はスイッチＳＷＨＮ４と接続される。また、トランジスタＭＨＮ３のトランジスタのゲート端子とドレイン端子は接続される。トランジスタＭＨＮ４のソース端子は基準電位と接続され、ドレイン端子はトランジスタＭＨＮ５のソース端子と接続される。トランジスタＭＨＮ５は、高耐圧トランジスタである。トランジスタＭＨＮ５のソース端子と接続される側の基準電位はスイッチング素子ＭＳＷＬの基準電位であり、トランジスタＭＨＮ５のドレイン端子と接続される側の基準電位は電圧ＶＳＷであるため、基準電位の差分を吸収し、回路の破壊を防止することができる。トランジスタＭＨＮ５のゲート端子は電圧源Ｖｄｄ１と接続され、ドレイン端子は、スイッチＳＷＨＰ６と接続される。
スイッチＳＷＨＰ１、スイッチＳＷＨＰ２、スイッチＳＷＨＰ３、スイッチＳＷＨＰ４、スイッチＳＷＨＰ５、スイッチＳＷＨＰ６、スイッチＳＷＨＮ１、スイッチＳＷＨＮ２、およびスイッチＳＷＨＮ３は、生成回路２３０からの信号により、それぞれ短絡または開放する。スイッチＳＷＨＮ４は、生成回路１３０からの信号により、短絡または開放する。Ｖ－Ｖ変換回路２１０は、スイッチＳＷＨＰ１～ＳＷＨＰ６、ＳＷＨＮ１～ＳＷＨＮ４のそれぞれの短絡または開放の状態に応じて、電圧Ｖｄｄ３、Ｖｄｄ４、またはＶｄｄ５、およびＶ－Ｖ変換回路２１０内において流れる電流に基づいた電圧のいずれかを切り替え、電圧ＶＨＰおよび電圧ＶＨＮとしてＶ－Ｉ変換回路２２０に印加する。
スイッチＳＷＨＰ１は、電圧源Ｖｄｄ３およびＶ－Ｉ変換回路２２０の間に接続される。スイッチＳＷＨＰ２は、電圧源Ｖｄｄ４とＶ－Ｉ変換回路２２０の間に接続される。スイッチＳＷＨＰ３は、トランジスタＭＨＰ２のゲート端子およびＭＨＰ４とゲート端子の間と、Ｖ－Ｉ変換回路２２０の間に接続される。スイッチＳＷＨＰ４は、電圧源Ｖｄｄ５およびＶ－Ｉ変換回路２２０の間に接続される。スイッチＳＷＨＰ５は、電圧源Ｖｄｄ３およびトランジスタＭＨＰ４のソース端子の間に接続される。スイッチＳＷＨＰ６は、トランジスタＭＨＰ４のドレイン端子およびトランジスタＭＨＮ５のドレイン端子の間に接続される。スイッチＳＷＨＮ１は、電圧ＶＳＷおよびＶ－Ｉ変換回路２２０の間に接続される。スイッチＳＷＨＮ２は、トランジスタＭＨＰ２のドレイン端子およびトランジスタＭＨＮ２のドレイン端子の間に接続される。スイッチＳＷＨＮ３は、トランジスタＭＨＮ２のソース端子および電圧ＶＳＷの間に接続される。スイッチＳＷＨＮ４は、トランジスタＭＨＰ３のドレイン端子およびトランジスタＭＨＮ３のドレイン端子の間に接続される。
Ｖ－Ｉ変換回路２２０は、Ｖ－Ｖ変換回路２１０から印加された電圧ＶＨＰおよびＶＨＮの少なくとも一方に基づいて、スイッチング素子ＭＳＷＨのゲート端子に出力する出力電流を生成する。この出力電流は、出力端子ＧＨを通じてスイッチング素子ＭＳＷＨのゲート端子に供給される。図１では、出力端子ＧＨにおける電圧をＶｏｕｔＨ（以降、電圧ＶｏｕｔＨとも称する）、出力電流をＩｏｕｔＨと表している。Ｖ－Ｉ変換回路２２０は、トランジスタＭＨＰ１およびトランジスタＭＨＮ１を備える。
トランジスタＭＨＰ１は、本実施形態では一例としてＰ型トランジスタである。トランジスタＭＨＰ１のゲート端子はスイッチＳＷＨＰ１、ＳＷＨＰ３、ＳＷＨＰ４、およびトランジスタＭＨＰ２のゲート端子とトランジスタＭＨＰ４のゲート端子の間と接続される。Ｖ－Ｖ変換回路２１０が生成した電圧ＶＨＰはトランジスタＭＨＰ１のゲート端子に印加される。トランジスタＭＨＰ１のソース端子は電圧源Ｖｄｄ１に接続される。トランジスタＭＨＰ１のドレイン端子は出力端子ＧＨおよびトランジスタＭＨＮ１のドレイン端子と接続される。トランジスタＭＨＮ１は、本実施形態では一例としてＮ型トランジスタである。トランジスタＭＨＮ１のゲート端子はスイッチＳＷＨＮ１、ＳＷＨＰ２、およびトランジスタＭＨＮ２のゲート端子と接続される。Ｖ－Ｖ変換回路２１０が生成した電圧ＶＨＮはトランジスタＭＨＮ１のゲート端子に印加される。トランジスタＭＨＮ１のソース端子は電圧ＶＳＷに接続される。トランジスタＭＨＰ１のドレイン端子は出力端子ＧＨおよびトランジスタＭＨＰ１のドレイン端子と接続される。
生成回路２３０は、入力端子ＩＮＨからの入力信号ＶｉｎＨに基づいて、スイッチＳＷＨＰ１、スイッチＳＷＨＰ２、スイッチＳＷＨＰ３、スイッチＳＷＨＰ４、スイッチＳＷＨＰ５、スイッチＳＷＨＰ６、スイッチＳＷＨＮ１、スイッチＳＷＨＮ２、およびスイッチＳＷＨＮ３のそれぞれを短絡または開放を制御する制御信号Ｈを生成する。この入力信号ＶｉｎＨは、スイッチング素子ＭＳＷＨの駆動または非駆動に関する信号である。制御信号Ｈは信号ＨＰ１、ＨＰ２、ＨＰ３、ＨＰ４、ＨＰ５、ＨＰ６、ＨＮ１、ＨＮ２、およびＨＮ３を含む。信号ＨＰ１はスイッチＳＷＨＰ１に、信号ＨＰ２はスイッチＳＷＨＰ２に、信号ＨＰ３はスイッチＳＷＨＰ３に、信号ＨＰ４はスイッチＳＷＨＰ４に、信号ＨＰ５はスイッチＳＷＨＰ５に、信号ＨＰ６はスイッチＳＷＨＰ６に、信号ＨＮ１はスイッチＳＷＨＮ１に、信号ＨＮ２はスイッチＳＷＨＮ２に、信号ＨＮ３はスイッチＳＷＨＮ３にそれぞれ対応する。生成回路２３０は、信号ＨＰ１～ＨＰ６、ＨＮ１～ＨＮ３を、対応するスイッチに伝送する。信号ＨＰ１～ＨＰ６、ＨＮ１～ＨＮ３を伝送する方法は任意であり、有線であってもよいし、無線であってもよい。
また、第１の実施形態で説明した生成回路１３０は、入力端子ＩＮＨからの入力信号ＶｉｎＨに基づいて、さらにスイッチＳＷＨＮ４を短絡または開放を制御する信号ＨＮ４を生成する。信号ＨＮ４は、制御信号Ｌに含まれる。生成回路１３０は、信号ＨＮ４をスイッチＳＷＨＮ４に伝送する。信号ＨＮ４を伝送する方法は、有線であっても無線であってもよい。
レベルシフト回路２３１ａ、２３１ｂ、および２３１ｃは、入力される信号の電圧レベルを調整する回路である。レベルシフト回路２３１ａおよび２３１ｂは、電圧ＶＳＷを基準とする比較回路ＶｇｄｅｔＨＮおよびＶｇｄｅｔＨＰの比較結果を表す信号が入力される。レベルシフト回路２３１ａおよび２３１ｂは、この比較結果を表す信号を、スイッチング素子ＭＳＷＬの基準電位を基準とする生成回路１３０に適した電圧に調整し、生成回路１３０に送る。レベルシフト回路２３１ｃは、基準電位を基準とする入力信号ＶｉｎＨを、電圧ＶＳＷを基準とする生成回路２３０に適した電圧に調整し、生成回路２３０に送る。
レベルシフト回路２３１ａは、生成回路２３０および比較回路ＶｇｄｅｔＨＮの間、および生成回路１３０と接続される。レベルシフト回路２３１ｂは、生成回路２３０および比較回路ＶｇｄｅｔＨＰの間、および生成回路１３０と接続される。レベルシフト回路２３１ｃは、入力端子ＩＮＨおよび生成回路２３０と接続される。
比較回路ＶｇｄｅｔＨＮは、電圧ＶｏｕｔＨおよび電圧ＶｔＮ’を比較し、比較した結果を表す信号を生成回路２３０およびレベルシフト回路２３１ａを通じて生成回路１３０に送る。詳細には、電圧源ＶｔＮ’の基準電位は電圧ＶＳＷなので、比較回路ＶｇｄｅｔＨＮは電圧ＶｏｕｔＨ－ＶＳＷと電圧ＶｔＮ’を比較する。比較回路ＶｇｄｅｔＨＰは、電圧ＶｏｕｔＨ－ＶＳＷおよび電圧ＶｔＰを比較し、比較した結果を表す信号を生成回路２３０およびレベルシフト回路２３１ｂを通じて生成回路１３０に送る。詳細には、電圧源ＶｔＰの基準電位は電圧ＶＳＷなので、比較回路ＶｇｄｅｔＨＰは電圧ＶｏｕｔＨ－ＶＳＷと電圧ＶｔＰを比較する。比較した結果を表すこれらの信号は、生成回路１３０が生成する制御信号Ｌおよび生成回路２３０が生成する制御信号Ｈのうち、一部の信号の切り替えに使われる。
以上、本実施形態の駆動システムの構成を説明した。電子回路２００は、第１の実施形態で説明した電子回路１００と同様の実装・実現方法が適用可能である。
図５は、本実施形態の駆動システムのタイミングチャートであり、スイッチング素子ＭＳＷＨの駆動に関わる部分のタイミングチャートを表している。図５を用いて、本実施形態の駆動システムのうち、スイッチング素子ＭＳＷＨの駆動に関わる部分の動作を、時刻Ｔ０’から時刻Ｔ４’に沿って説明する。これらの時刻は、第１の実施形態の時刻Ｔ０から時刻Ｔ４と連動してもよいし、連動しなくてもよい。すなわち、スイッチング素子ＭＳＷＬの駆動と、スイッチング素子ＭＳＷＨの駆動は独立に行われてもよいし、一方がもう一方に従属して行われてもよい。なお、本実施形態の駆動システムのうち、スイッチング素子ＭＳＷＬの駆動に関わる部分の動作については、第１の実施形態で説明したタイミングチャートと同様であるので、説明を省略する。なお、図５では、電圧ＶＨＰ、ＶＨＮ、ＶｏｕｔＨ、について、スイッチング素子ＭＳＷＨの基準電位である電圧ＶＳＷを差し引いて表している。また、電圧ＶＳＷ’＝Ｖｂｂ－ＶＳＷと表している。
入力信号ＶｉｎＨについて、時刻Ｔ０’からＴ２’までハイ信号、時刻Ｔ２’からＴ４’までロー信号が入力される。図５では、ハイ信号はＨとして表され、ロー信号はＬとして表される。電子回路２００は、入力信号ＶｉｎＨとしてハイ信号を受けた場合、スイッチング素子ＭＳＷＨを駆動するように出力電流を生成する。電子回路２００は、入力信号ＶｉｎＨとしてロー信号を受けた場合、スイッチング素子ＭＳＷＨを非駆動とするように出力電流を生成する。なお、第１の実施形態での説明と同様に、電子回路２００が入力信号ＶｉｎＨとしてハイ信号を受けてからスイッチング素子ＭＳＷＨが実際に駆動するまで、または電子回路２００が入力信号ＶｉｎＨとしてロー信号を受けてからスイッチング素子ＭＳＷＨが実際に非駆動となるまでは、タイムラグが生じる。また、電子回路２００には、基準電流源１０で生成された電流Ｉｒｅｆに基づく電圧ＶｂｉａｓがＩ－Ｖ変換回路２０によって印加されている。このＩ－Ｖ変換回路２０のトランジスタＭｂｉａｓはオンである。トランジスタＭＨＮ５のゲート端子には電圧Ｖｄｄ１が印加され、トランジスタＭＨＮ５はオンとなる。
時刻Ｔ０’において、ハイ信号が入力信号ＶｉｎＨとして電子回路２００に入力される。生成回路１３０は信号ＨＮ４としてハイ信号を生成し、スイッチＳＷＨＮ４に伝達する。生成回路２３０は、信号ＨＰ１、ＨＰ２、ＨＰ４、ＨＮ２、およびＨＮ３としてロー信号、信号ＨＰ３、ＨＰ５、およびＨＰ６としてハイ信号を生成し、対応するスイッチに伝達する。その結果、スイッチＳＷＨＰ１、ＳＷＨＰ２、ＳＷＨＰ４、ＳＷＨＮ２、およびＳＷＨＮ３はオフ、スイッチＳＷＨＰ３、ＳＷＨＰ５、ＳＷＨＰ６、およびＳＷＨＮ４はオンとなる。
スイッチＳＷＨＮ４がオンとなったことにより、トランジスタＭｂｉａｓとトランジスタＭＨＰ３とはカレントミラー回路を構成する。これにより、トランジスタＭＨＰ３のソース・ドレイン間およびトランジスタＭＨＮ３のドレイン・ソース間に電流Ｉ４が流れる。すなわち、Ｖ－Ｖ変換回路２１０の一部において電流Ｉ４が流れる。電流Ｉ４は、電流Ｉ１～Ｉ３での説明と同様に、電流Ｉｒｅｆと、トランジスタＭｂｉａｓおよびトランジスタＭＨＰ３のサイズ比に応じた電流となる。例えば、トランジスタＭｂｉａｓとトランジスタＭＨＰ３のサイズ比が１：ｋ（ｋは０より大きい数）である場合、電流Ｉ４は電流ｋ×Ｉｒｅｆとなる。
また、スイッチＳＷＨＰ５およびＳＷＨＰ６がオンとなったことにより、トランジスタＭＨＮ３とトランジスタＭＨＮ４とはカレントミラー回路を構成する。これにより、スイッチＳＷＨＰ５からトランジスタＭＨＰ４、スイッチＳＷＨＰ６、トランジスタＭＨＮ５、およびトランジスタＭＨＮ４を通じて、電流Ｉ５が流れる。すなわち、Ｖ－Ｖ変換回路２１０の一部において電流Ｉ５が流れる。電流Ｉ５は、電流Ｉ１～Ｉ４での説明と同様に、電流Ｉｒｅｆと、トランジスタＭＨＮ３およびトランジスタＭＨＮ４のサイズ比に応じた電流となる。例えば、トランジスタＭＨＮ３とトランジスタＭＨＮ４のサイズ比が１：ｊ（ｊは０より大きい数）である場合、電流Ｉ５は電流ｊ×ｋ×Ｉｒｅｆとなる。これにより、トランジスタＭＨＰ４のゲート端子には、電流Ｉ５とトランジスタＭＨＰ４のゲート・ソース間の電圧の関係で定まる電圧Ｖｂｉａｓ３＋ＶＳＷが生成される。Ｖ－Ｖ変換回路２１０は、電圧Ｖｂｉａｓ３＋ＶＳＷを電圧ＶＨＰとしてＶ－Ｉ変換回路２２０に印加する。この電圧Ｖｂｉａｓ３＋ＶＳＷにより、トランジスタＭＨＰ１はオンとなる。一方、電圧ＶＨＮは電圧ＶＳＷとなり、スイッチング素子ＭＳＷＨの基準電位であるため、トランジスタＭＨＮ１はオフとなる。
ここで、トランジスタＭＨＰ１がオンとなったため、トランジスタＭＨＰ４とトランジスタＭＨＰ１とはカレントミラー回路を構成する。これにより、トランジスタＭＨＰ１のドレイン・ソース間に電流Ｉ６が流れる。電流Ｉ６は、電流Ｉ１～Ｉ５の説明と同様に、電流Ｉｒｅｆと、トランジスタＭＨＰ４およびトランジスタＭＨＰ１のサイズ比に応じた電流となる。例えば、トランジスタＭＨＰ４とトランジスタＭＨＰ１のサイズ比が１：ｉ（ｉは０より大きい数）である場合、電流Ｉ６はｉ×ｊ×ｋ×Ｉｒｅｆとなる。Ｖ－Ｉ変換回路２２０は、電流Ｉ６を電流ＩｏｕｔＨとして出力端子ＧＨに出力し、スイッチング素子ＭＳＷＨのゲート端子に供給される。電流ＩｏｕｔＨは、図４に表されるように、矢印の方向を正とするため、電流Ｉ６は正の値となる。すなわち、スイッチング素子ＭＳＷＨのゲート・ソース間の寄生容量に電荷が溜まっていく。この寄生容量に電荷が溜まっていくにつれて、電圧ＶｏｕｔＨ－ＶＳＷが上昇する。時刻Ｔ０’から時刻Ｔ０１’までは、スイッチング素子ＭＳＷＨはオフである。
時刻Ｔ０’からスイッチング素子ＭＳＷＨのゲート端子に電流Ｉ６が供給され続け、時刻Ｔ０１’において、スイッチング素子ＭＳＷＨのドレイン・ソース間に電流（以降、この電流を電流ＩＳＷＨとする）が流れ始める。時刻Ｔ０２’において、電圧ＶｏｕｔＨ－ＶＳＷが特定の値であるＶＨｐｌａｔｅａｕに到達する。この電圧ＶｏｕｔＨ－ＶＳＷ＝ＶＨｐｌａｔｅａｕにおいて、電流ＩＳＷＨは特定の値であるＩＳＷＨ１に到達し、スイッチング素子ＭＳＷＨのドレイン・ソース間電圧ＶＳＷ’が低下し始める。電圧ＶＳＷ’は、電圧Ｖｂｂから０へと低下していく。時刻Ｔ０２’から時刻Ｔ０３’において、電圧ＶｏｕｔＨ－ＶＳＷは電圧ＶＨｐｌａｔｅａｕを保ち、電流ＩＳＷＨはＩＳＷＨ１を保ち、電圧ＶＳＷ’は低下し続ける。なお、電圧ＶＨｐｌａｔｅａｕおよびＩＳＷＨ１を保つとは、厳密に同じ値を保つことに限定されず、同様のレベルであればよい。電圧ＶＳＷ’は、時刻Ｔ０３’において０となる。スイッチング素子ＭＳＷＨは、時刻Ｔ０３’においてはオンとなっている。スイッチング素子ＭＳＷＨは、時刻Ｔ０１’からＴ０３’の間（時間Ｔｔ’）は、オフからオンへと切り替わっている最中である。時間Ｔｔ’は、スイッチング素子ＭＳＷＨがオフからオンに、またはオンからオフに切り替わる時間であり、第１の実施形態と同様に遷移時間、遷移している間などと称する。スイッチング素子ＭＳＷＨがオフからオンに切り替わる場合の遷移時間は、電流Ｉ６の値に応じて決まり、スイッチング素子ＭＳＷＨがオンからオフに切り替わる場合の遷移時間は、後述する電流Ｉ８の値に応じて定まる。すなわち、遷移時間Ｔｔ’は、基準電流源１０が生成する電流Ｉｒｅｆと、Ｉ－Ｖ変換回路２０、Ｖ－Ｖ変換回路２１０、およびＶ－Ｉ変換回路２２０が備えるトランジスタの大きさによって、任意に設定することができる。図５では一例として、これらの遷移時間をともにＴｔ’として表しているが、必ずしも同じ時間長に限定されない。また、本実施形態における遷移時間Ｔｔ’は、第１の実施形態で説明した遷移時間Ｔｔと同様でもよいし、異なってもよい。
電圧ＶｏｕｔＨ－ＶＳＷは、時刻Ｔ０３’から再び電圧が上昇していく。時刻Ｔ１’において、生成回路１３０は制御信号Ｌの一部を切り替え、生成回路２３０は制御信号Ｈの一部を切り替える。生成回路１３０は、信号ＨＮ４としてロー信号を生成し、スイッチＳＷＨＮ４に伝達する。生成回路２３０は、信号ＨＰ３、ＨＰ５、ＨＰ６としてロー信号、信号ＨＰ４としてハイ信号を生成し、対応するスイッチに伝達する。その結果、スイッチＳＷＨＰ４はオン、スイッチＳＷＨＰ３、ＳＷＨＰ５、ＳＷＨＰ６、およびＳＷＨＮ４はオフに切り替わる。信号ＨＰ３、ＨＰ４、ＨＰ５、およびＨＰ６以外の制御信号Ｈについては、時刻Ｔ０’に切り替わった信号を維持する。この時刻Ｔ１’は、スイッチング素子ＭＳＷＨがオンになったと考えられる時刻となるように設定される。例えば、生成回路１３０および２３０は、スイッチング素子ＭＳＷＨの駆動および非駆動の切り替わりに関する所定の時間として、あらかじめ時間Ｔｄ’を定めておく。生成回路１３０および２３０は、時刻Ｔ０’から時間Ｔｄ’経過した時刻を時刻Ｔ１’としてもよいし、電圧ＶｏｕｔＨ－ＶＳＷが時刻Ｔ０’以降であらかじめ定めた電圧ＶｔＰになった時刻を時刻Ｔ１’としてもよい。本実施形態では、生成回路１３０および２３０は、比較回路ＶｇｄｅｔＨＰによる電圧ＶｏｕｔＨ－ＶＳＷと電圧ＶｔＰとの比較結果を表す信号を受け取っており、電圧ＶｏｕｔＨーＶＳＷが電圧ＶｔＰとなった時刻（比較結果が変わった時刻）を時刻Ｔ１’として信号ＨＮ４および制御信号Ｈの一部を切り替える。
スイッチＳＷＨＰ３、ＳＷＨＰ４、ＳＷＨＰ５、ＳＷＨＰ６、およびＳＷＨＮ４の切り替えにより、トランジスタＭＨＰ１のゲート端子には電圧源Ｖｄｄ５が接続される。これにより、トランジスタＭＨＰ１のゲート端子には、電圧ＶＨＰとして電圧Ｖｄｄ５＋ＶＳＷが印加される。電圧Ｖｄｄ５は、電圧Ｖｂｉａｓ３よりも小さい電圧である。トランジスタＭＨＰ１のゲート端子に印加される電圧が小さくなったことにより、電流ＩｏｕｔＨは電流Ｉ６よりも大きい電流となる（以降、この電流を電流ＩＨｍａｘとも称する）。電流ＩｏｕｔＨが電流ＩＨｍａｘとなることで、電圧ＶｏｕｔＨはより早く上昇し、スイッチング素子ＭＳＷＨのゲート・ソース間の寄生容量に電荷をより短い時間で溜めることができる。電圧ＶＨＰを電圧Ｖｂｉａｓ３＋ＶＳＷから電圧Ｖｄｄ５＋ＶＳＷに切り替えても、スイッチング素子ＭＳＷＨはすでにオンとなっているため、スイッチング素子ＭＳＷＨのスイッチングへの影響は小さい。電圧ＶｏｕｔＨ－ＶＳＷがＶＨｍａｘに近づくと、電流ＩｏｕｔＨは０に漸近する。
また、時刻Ｔ１’において、スイッチＳＷＨＰ３、ＳＷＨＰ５、ＳＷＨＰ６、およびＳＷＨＮ４がオフとなったことにより、トランジスタＭＨＰ３、ＭＨＮ３、ＭＨＮ４、およびＭＨＰ４に電流が流れなくなる。したがって、スイッチング素子ＭＳＷＨがオンである時刻Ｔ１’以降、時刻Ｔ２’までのＶ－Ｖ変換回路２１０の消費電力を低減させることができる。
時刻Ｔ１’以降も電圧ＶｏｕｔＨ－ＶＳＷは上昇し続け、時刻Ｔ１１’において、電圧ＶｏｕｔＨ－ＶＳＷがＶＨｍａｘとなるとする。電圧ＶｏｕｔＨ－ＶＳＷがＶＨｍａｘとなることは、スイッチング素子ＭＳＷＨのゲート・ソース間の寄生容量に電荷が溜まり切ったことを意味する。このとき、トランジスタＭＨＰ１のソース端子における電圧（＝Ｖｄｄ３＋ＶＳＷ）と、ドレイン端子における電圧（＝ＶＨｍａｘ＋ＶＳＷ）が同じレベルとなるため、トランジスタＭＨＰ１はオンからオフとなる。このとき、電流ＩｏｕｔＨは０となる。以降、時刻Ｔ２’までスイッチング素子ＭＳＷＨ、および電子回路２００のうち、スイッチング素子ＭＳＷＨのスイッチングに関する部分の状態に変化はない。
時刻Ｔ２’において、ロー信号が入力信号ＶｉｎＨとして電子回路２００に入力される。時刻Ｔ２’において、生成回路１３０は制御信号Ｌの一部を切り替え、生成回路２３０は制御信号Ｈの一部を切り替える。生成回路１３０は信号ＨＮ４としてハイ信号を生成し、スイッチＳＷＨＮ４に伝達する。生成回路２３０は、信号ＨＰ４およびＨＮ１としてロー信号、信号ＨＰ１、ＨＰ５、ＨＰ６、ＨＮ２、およびＨＮ３としてハイ信号を生成し、対応するスイッチに伝達する。その結果、スイッチＳＷＨＰ４およびＳＷＨＮ１はオフ、スイッチＳＷＨＰ１、ＳＷＨＰ５、ＳＷＨＰ６、ＳＷＨＮ２、およびＳＷＨＮ３はオンとなる。スイッチＳＷＨＰ２はオフを維持する。この場合、Ｖ－Ｖ変換回路２１０は電圧Ｖｄｄ３＋ＶＳＷを電圧ＶＨＰとしてＶ－Ｉ変換回路２２０に印加する。トランジスタＭＨＰ１のゲート端子における電圧と、ソース端子における電圧は同じ電圧Ｖｄｄ３＋ＶＳＷとなり、トランジスタＭＨＰ１はオフとなる。
以下、時刻Ｔ２’における電圧ＶＨＮについて説明する。スイッチＳＷＨＮ４がオンとなったことにより、トランジスタＭｂｉａｓとトランジスタＭＨＰ３とはカレントミラー回路を構成する。これにより、トランジスタＭＨＰ３のソース・ドレイン間およびトランジスタＭＨＮ３のドレイン・ソース間に電流Ｉ４が流れる。すなわち、Ｖ－Ｖ変換回路２１０の一部において電流Ｉ４が流れる。また、スイッチＳＷＨＰ５およびＳＷＨＰ６がオンとなったことにより、トランジスタＭＨＮ３とトランジスタＭＨＮ４とはカレントミラー回路を構成する。これにより、スイッチＳＷＨＰ５からトランジスタＭＨＰ４、スイッチＳＷＨＰ６、トランジスタＭＨＮ５、およびトランジスタＭＨＮ４を通じて、電流Ｉ５が流れる。すなわち、Ｖ－Ｖ変換回路２１０の一部において電流Ｉ５が流れる。
また、スイッチＳＷＨＮ２およびＳＷＨＮ３がオンとなったことにより、トランジスタＭＨＰ４とトランジスタＭＨＰ２とはカレントミラー回路を構成する。これにより、トランジスタＭＨＰ２からスイッチＳＷＨＮ２、トランジスタＭＨＮ２、およびスイッチＳＷＨＮ３を通じて、電流Ｉ７が流れる。すなわち、Ｖ－Ｖ変換回路２１０の一部において電流Ｉ７が流れる。電流Ｉ５は、電流Ｉ１～Ｉ６での説明と同様に、電流Ｉｒｅｆと、トランジスタＭＨＰ４およびトランジスタＭＨＰ２のサイズ比に応じた電流となる。例えば、トランジスタＭＨＰ４とトランジスタＭＨＰ２のサイズ比が１：ｈ（ｈは０より大きい数）である場合、電流Ｉ７は電流ｈ×ｊ×ｋ×Ｉｒｅｆとなる。これにより、トランジスタＭＨＮ２のゲート端子には、電流Ｉ７とトランジスタＭＨＰ２のゲート・ソース間の電圧の関係で定まる電圧Ｖｂｉａｓ４＋ＶＳＷが生成される。Ｖ－Ｖ変換回路２１０は、電圧Ｖｂｉａｓ４＋ＶＳＷを電圧ＶＨＮとしてＶ－Ｉ変換回路２２０に印加する。この電圧Ｖｂｉａｓ４により、トランジスタＭＨＮ１はオンとなる。
ここで、トランジスタＭＨＮ２とトランジスタＭＨＮ１とはカレントミラー回路を構成する。これにより、トランジスタＭＨＮ１のドレイン・ソース間に電流Ｉ８が流れる。電流Ｉ８は、電流Ｉ１～Ｉ２の説明と同様に、電流Ｉｒｅｆと、トランジスタＭＨＮ２およびトランジスタＭＨＮ１のサイズ比に応じた電流となる。例えば、トランジスタＭＨＮ２とトランジスタＭＨＮ１のサイズ比が１：ｇ（ｇは０より大きい数）である場合、電流Ｉ８はｇ×ｈ×ｊ×ｋ×Ｉｒｅｆとなる。Ｖ－Ｉ変換回路２２０は、電流Ｉ８を電流ＩｏｕｔＨとして出力端子ＧＨに出力し、スイッチング素子ＭＳＷＨのゲート端子に供給する。電流ＩｏｕｔＨは、図４に表されるように、矢印の方向を正とするため、電流Ｉ８は負の値となる。すなわち、スイッチング素子ＭＳＷＨのゲート・ソース間の寄生容量に溜まっている電荷は、トランジスタＭＨＮ１を通じてスイッチング素子ＭＳＷＨの基準電位に流される。この寄生容量から電荷が抜けていくにつれて、電圧ＶｏｕｔＨーＶＳＷが低下する。時刻Ｔ２’から時刻Ｔ２１’までは、スイッチング素子ＭＳＷＨはオンである。
時刻Ｔ２’からスイッチング素子ＭＳＷＨのゲート端子に電流Ｉ８が供給され続け、時刻Ｔ２１’において、電圧ＶｏｕｔＨ－ＶＳＷがＶＨｐｌａｔｅａｕに到達する。時刻Ｔ２１’から、電圧ＶＳＷ’が上昇し始める。電圧ＶＳＷ’は、０からＶｂｂへと上昇していく。時刻Ｔ２１’から時刻Ｔ２２’において、電圧ＶｏｕｔＨ－ＶＳＷはＶＨｐｌａｔｅａｕを保ち、電流ＩＳＷＨはＩＳＷＨ１を保ち、電圧ＶＳＷ’は上昇し続ける。時刻Ｔ２２において、電圧ＶＳＷ’はＶｂｂに到達し、電流ＩＳＷＨがＩＳＷＨ１から低下し始め、電圧ＶｏｕｔＨ－ＶＳＷがＶＨｐｌａｔｅａｕから低下し始める。電流ＩＳＷＨは、時刻Ｔ２３’において０となる。スイッチング素子ＭＳＷＨは、時刻Ｔ２３’においてはオフとなっている。スイッチング素子ＭＳＷＨは、時刻Ｔ２１’からＴ２３’の間は、オンからオフへと切り替わっている最中である。図５では、時刻Ｔ２１’からＴ２３’の間を遷移時間Ｔｔ’としているが、時刻Ｔ０１’からＴ０３’の間とは異なる時間を遷移時間として設定してもよい。
電圧ＶｏｕｔＨ－ＶＳＷは、時刻Ｔ２３’から再び電圧が低下していく。時刻Ｔ３’において、生成回路１３０は制御信号Ｌの一部を切り替え、生成回路２３０は制御信号Ｈの一部を切り替える。生成回路１３０は、信号ＨＮ４としてロー信号を生成し、スイッチＳＷＨＮ４に伝達する。生成回路２３０は、信号ＨＰ５、ＨＰ６、ＨＮ２、ＨＮ３としてロー信号、信号ＨＰ２としてハイ信号を生成し、対応するスイッチに伝達する。その結果、スイッチＳＷＨＰ２はオン、スイッチＳＷＨＰ５、ＳＷＨＰ６、ＳＷＨＮ２、ＳＷＨＮ３、およびＳＷＨＮ４はオフに切り替わる。信号ＨＰ２、ＨＰ５、ＨＰ６、ＨＮ２、およびＨＮ３以外の制御信号Ｈについては、時刻Ｔ３’以前のオンオフを維持する。この時刻Ｔ３’は、スイッチング素子ＭＳＷＨがオフになったと考えられる時刻となるように設定される。例えば、生成回路１３０および２３０は、スイッチング素子ＭＳＷＨの駆動および非駆動の切り替わりに関する所定の時間として、あらかじめ時間Ｔｄ’を定めておく。生成回路１３０および２３０は、時刻Ｔ２’から時間Ｔｄ’経過した時刻を時刻Ｔ３’としてもよいし、電圧ＶｏｕｔＨ－ＶＳＷが時刻Ｔ２’以降であらかじめ定めた電圧ＶｔＮ’になった時刻を時刻Ｔ１’としてもよい。時刻Ｔｄ’は、時刻Ｔ０’から時刻Ｔ１’までの間とは異なる時間を設定してもよい。本実施形態では、生成回路１３０および２３０は、比較回路ＶｇｄｅｔＨＮによる電圧ＶｏｕｔＨ－ＶＳＷと電圧ＶｔＮ’との比較結果を表す信号を受け取っており、電圧ＶｏｕｔＨ－ＶＳＷが電圧ＶｔＮ’となった時刻（比較結果が変わった時刻）を時刻Ｔ３’として信号ＨＮ４および制御信号Ｈの一部を切り替える。
スイッチＳＷＨＰ２、ＳＷＨＰ５、ＳＷＨＰ６、ＳＷＨＮ２、ＳＷＨＮ３、およびＳＷＨＮ４の切り替えにより、トランジスタＭＨＮ１のゲート端子には電圧源Ｖｄｄ４が接続される。これにより、トランジスタＭＨＮ１のゲート端子には、電圧ＶＨＮとして電圧Ｖｄｄ４＋ＶＳＷが印加される。電圧Ｖｄｄ４は、電圧Ｖｂｉａｓ４よりも大きい電圧である。トランジスタＭＨＮ１のゲート端子に印加される電圧が大きくなったことにより、電流ＩｏｕｔＨは電流Ｉ８よりも絶対値が大きい負の電流となる（以降、この電流を電流ＩＨｍｉｎとも称する）。電流ＩｏｕｔＨが電流ＩＨｍｉｎとなることで、電圧ＶｏｕｔＨはより早く低下し、スイッチング素子ＭＳＷＨのゲート・ソース間の寄生容量に溜まっていた電荷をより短い時間で抜くことができる。電圧ＶＨＮを電圧Ｖｂｉａｓ４＋ＶＳＷから電圧Ｖｄｄ４＋ＶＳＷに切り替えても、スイッチング素子ＭＳＷＨはすでにオフとなっているため、スイッチング素子ＭＳＷＨのスイッチングへの影響は小さい。電圧ＶｏｕｔＨ－ＶＳＷが０に近づくと、電流ＩｏｕｔＨは０に漸近する。
また、時刻Ｔ３’において、スイッチＳＷＨＰ５、ＳＷＨＰ６、ＳＷＨＮ２、ＳＷＨＮ３、およびＳＷＨＮ４がオフとなったことにより、トランジスタＭＨＰ２、ＭＨＰ３、ＭＨＰ４、ＭＨＮ２、ＭＨＮ３、およびＭＨＮ４に電流が流れなくなる。したがって、スイッチング素子ＭＳＷＨがオフである時刻Ｔ３’以降、時刻Ｔ４’までのＶ－Ｖ変換回路２１０の消費電力を低減させることができる。
時刻Ｔ３’以降も電圧ＶｏｕｔＨ－ＶＳＷは低下し続け、時刻Ｔ３１’において、電圧ＶｏｕｔＨ－ＶＳＷが０となるとする。電圧ＶｏｕｔＨ－ＶＳＷが０となることは、スイッチング素子ＭＳＷＨのゲート・ソース間の寄生容量に溜まっていた電荷が抜けたことを意味する。このとき、トランジスタＭＨＮ１のドレイン端子の電圧レベルとソース端子の電圧レベルが同程度となるため、トランジスタＭＨＮ１はオフとなる。以降、時刻Ｔ４’までスイッチング素子ＭＳＷＨ、および電子回路２００のうち、スイッチング素子ＭＳＷＨのスイッチングに関する部分の状態に変化はない。
時刻Ｔ４’において、ハイ信号が入力信号ＶｉｎＨとして電子回路２００に入力される。以降、駆動システムは、上記に説明した時刻Ｔ０’からＴ４’までと同様に動作する。
以上、本実施形態における駆動システムを説明した。本実施形態の図などは説明のための一例であり、表現が一部異なっているものも含まれる。例えば、スイッチング素子ＭＳＷＬおよびＭＳＷＨ、基準電流源１０、Ｉ－Ｖ変換回路２０は電子回路２００とは分けて説明したが、電子回路２００は、これらのうち少なくとも１つを含んでいてもよい。また、本実施形態では、電圧源Ｖｒｅｆは基準電流源１０に含まれ、電圧源Ｖｄｄ３、Ｖｄｄ４、およびＶｄｄ５は電子回路２００に含まれているが、これらの電圧源のうち少なくとも１つを外部に設置し、外部の電圧源から対応する電圧を基準電流源１０または電子回路２００に印加してもよい。また、図５では、説明のために電流ＩｏｕｔＨおよびＩＳＷＨの電流レベル、電圧ＶｏｕｔＨおよびＶＳＷ’の電圧レベルは直線により表されているが、一部が曲線であってもよい。信号ＨＰ１～ＨＰ６、ＨＮ１～ＨＮ４は同時に切り替わっているように見えるが、スイッチング素子ＭＳＷＨの切り替わりに影響を及ぼさない程度であれば、同時でなくてもよい。さらに、本実施形態の変形例は様々に実装、実行可能である。以降、本実施形態の変形例を説明する。
（変形例）
電子回路２００が出力する電流ＩｏｕｔＨは、基準電流源１０が生成する電流Ｉｒｅｆに比例した関係にある。電子回路２００は、スイッチング素子ＭＳＷＬのドレイン端子における電圧に関する値を取得し、基準電流源１０はこの電圧に関する値に基づいて、電流Ｉｒｅｆを生成してもよい。
図６は、電子回路２００に、取得回路２３２および増幅器ＯＰＳＲｒｅｆをさらに備える電子回路２５０を表す。取得回路２３２は、スイッチング素子ＭＳＷＬのドレイン端子（スイッチング素子ＭＳＷＨの基準電位）および増幅器ＯＰＳＲｒｅｆの－の入力側端子と接続されている。増幅器ＯＰＳＲｒｅｆの＋の入力側端子は電圧源ＶＳＲｒｅｆと接続されている。電圧源ＶＳＲｒｅｆが生成する電圧は電圧ＶＳＲｒｅｆである。増幅器ＯＰＳＲｒｅｆの出力側端子は、基準電流源１０の増幅器ＯＰｒｅｆの＋の入力側端子に接続される。
取得回路２３２は、スイッチング素子ＭＳＷＬのドレイン端子における電圧に関する値を取得する。電圧に関する値とは、例えば、スイッチング素子ＭＳＷＬのドレイン端子における電圧（電圧ＶＳＷ）や電圧ＶＳＷの時間微分値などである。取得回路２３２は、この電圧に関する値を電圧に変換し（あるいは電圧そのまま）、増幅器ＯＰＳＲｒｅｆに送る。増幅器ＯＰＳＲｒｅｆは、取得回路から送られた電圧に関する値を表す電圧と電圧ＶＳＲｒｅｆの差分を増幅し、基準電流源１０の増幅器ＯＰｒｅｆの＋の入力側端子に送る。電圧ＶＳＲｒｅｆは、スイッチング素子ＭＳＷＬおよびＭＳＷＨのスルーレートの目標値を表す電圧である。なお、電圧ＶＳＲｒｅｆは、電子回路２５０の外部から入力されてもよい。
このようにすることで、基準電流源１０は、スイッチング素子ＭＳＷＬおよびＭＳＷＨの少なくとも一方のスイッチングに応じて、スイッチング素子ＭＳＷＬおよびＭＳＷＨのスルーレートの目標値に対してフィードバックがかかった電流Ｉｒｅｆを生成することができる。電子回路２５０は、この電流Ｉｒｅｆに比例した出力電流ＩｏｕｔＬをスイッチング素子ＭＳＷＬのゲート端子に供給し、出力電流ＩｏｕｔＨをスイッチング素子ＭＳＷＨのゲート端子に供給することができる。これにより、スイッチング素子ＭＳＷＬおよびＭＳＷＨのスイッチングをより効果的にすることができる。
なお、取得回路２３２は、スイッチング素子ＭＳＷＬのドレイン端子における電流に関する値を取得してもよい。電流に関する値とは、例えば、スイッチング素子ＭＳＷＬのドレイン端子における電流やこの電流の時間微分値などである。図７は、取得回路２３２がスイッチング素子ＭＳＷＬのドレイン端子における電流に関する値を取得する電子回路２６０を表す。取得回路２３２はスイッチング素子ＭＳＷＬのドレイン端子に接続される以外の接続関係は、電子回路２５０と同様であるので省略する。
取得回路２３２は、スイッチング素子ＭＳＷＬのドレイン端子における電圧に関する値を取得し、この電流に関する値を電圧に変換して増幅器ＯＰＳＲｒｅｆに送る。増幅器ＯＰＳＲｒｅｆは、取得回路から送られた電流に関する値を表す電圧と電圧ＶＳＲｒｅｆの差分を増幅し、基準電流源１０の増幅器ＯＰｒｅｆの＋の入力側端子に送る。
このようにすることで、基準電流源１０は、電子回路２５０での説明と同様に、スイッチング素子ＭＳＷＬおよびＭＳＷＨの少なくとも一方のスイッチングに応じて、スイッチング素子ＭＳＷＬおよびＭＳＷＨのスルーレートの目標値に対してフィードバックがかかった電流Ｉｒｅｆを生成することができる。これにより、スイッチング素子ＭＳＷＬおよびＭＳＷＨのスイッチングをより効果的にすることができる。
なお、図６および図７を組み合わせ、取得回路２３２はスイッチング素子ＭＳＷＬのドレイン端子における電圧に関する値および電流に関する値の少なくとも一方を取得し、基準電流源１０は取得した電圧に関する値および電流に関する値の少なくとも一方に基づいて、電流Ｉｒｅｆを生成してもよい。
以上、本実施形態の変形例を説明した。本実施形態の電子回路は、スイッチング素子ＭＳＷＨのスイッチングにおいて、スイッチング素子ＭＳＷＨの遷移後に制御信号の一部を切り替える。これにより、スイッチング素子ＭＳＷＨのスイッチングへの影響を抑えつつ、電子回路の消費電力を低減することができる。また、基準電流源およびＩ－Ｖ変換回路を増加させずに、スイッチング素子ＭＳＷＬおよびスイッチング素子ＭＳＷＨをスイッチングさせることができる。これにより、駆動システムの回路規模を小さくすることができ、小型化、コストの低減、消費電力の削減を行うことができる。
（第３の実施形態）
図８に、本実施形態における駆動システムを示す。この駆動システムは、第２の実施形態で説明した駆動システムを３つ用いて、三相インバータに適用するインバータである。このインバータは、スイッチング素子ＭＳＷＬＵ、ＭＳＷＬＶ、ＭＳＷＬＷ、ＭＳＷＨＵ、ＭＳＷＨＶ、ＭＳＷＨＷ、基準電流源１０、Ｉ－Ｖ変換回路２０、および電子回路２００Ｕ、２００Ｖ、２００Ｗを備える。
Ｉ－Ｖ変換回路２０は、電子回路２００Ｕ、２００Ｖ、２００Ｗと接続されている。電子回路２００Ｕは、スイッチング素子ＭＳＷＬＵおよびＭＳＷＨＵと接続されている。電子回路２００Ｖは、スイッチング素子ＭＳＷＬＶおよびＭＳＷＨＶと接続されている。電子回路２００Ｗは、スイッチング素子ＭＳＷＬＷおよびＭＳＷＨＷと接続されている。スイッチング素子ＭＳＷＬＵおよびＭＳＷＨＵのスイッチングノードＶＳＷＵ、スイッチング素子ＭＳＷＬＶおよびＭＳＷＨＶのスイッチングノードＶＳＷＶ、およびスイッチング素子ＭＳＷＬＷおよびＭＳＷＨＷのスイッチングノードＶＳＷＷは、負荷に接続されている。本実施形態では例えば、モータＭに接続されている。
電子回路２００Ｕはスイッチング素子ＭＳＷＬＵおよびスイッチング素子ＭＳＷＨＵを駆動し、電子回路２００Ｖはスイッチング素子ＭＳＷＬＶおよびスイッチング素子ＭＳＷＨＶを駆動し、電子回路２００Ｗはスイッチング素子ＭＳＷＬＷおよびスイッチング素子ＭＳＷＨＷを駆動する。電子回路２００Ｕ、２００Ｖ、２００Ｗは、それぞれの駆動するスイッチング素子について、独立に駆動してもよいし、１つのスイッチング素子について従属に駆動させてもよい。電子回路２００Ｕ、２００Ｖ、２００Ｗは、基準電流源１０が生成する電流Ｉｒｅｆに基づいた電流を、それぞれが駆動するスイッチング素子に供給する。
スイッチング素子ＭＳＷＬＵ、ＭＳＷＬＶ、ＭＳＷＬＷ、ＭＳＷＨＵ、ＭＳＷＨＶ、ＭＳＷＨＷそれぞれの駆動／非駆動により、モータＭを駆動させることができる。基準電流源１０、Ｉ－Ｖ変換回路２０、および電子回路２００Ｕ、２００Ｖ、２００Ｗの個別の動作は、第１の実施形態、第２の実施形態での説明と同様であるため、説明を省略する。なお、電子回路２００Ｕ、２００Ｖ、２００Ｗは、第２の実施形態の変形例である電子回路２５０および２６０を適用可能である。
以上、本実施形態を説明した。本実施形態の駆動システムは、三相インバータを構成する６個のスイッチング素子それぞれのゲート端子に供給する電流を、１つの基準電流源を生成する電流によって設定することができる。これにより、スイッチング素子におけるＥＭＩとスイッチング損失とのトレードオフを調整することが容易となる。また、複数の電子回路において、基準電流源およびＩ－Ｖ変換回路を共用することができる。これにより、駆動システムの回路規模を小さくすることができ、小型化、コストの低減、消費電力の削減を行うことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規の実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０：基準電流源
２０：電流－電圧変換回路
３０：電流調整回路
１００：電子回路
１１０：電圧－電圧変換回路
１２０：電圧－電流変換回路
１３０：生成回路
２００、２００Ｕ、２００Ｖ、２００Ｗ：電子回路
２１０：電圧－電圧変換回路
２２０：電圧－電流変換回路
２３０：生成回路
２３１ａ、２３１ｂ、２３１ｃ：レベルシフト回路
２３２：取得回路
２５０：電子回路
２６０：電子回路

Claims (17)

  1. 第１スイッチング素子を駆動する電子回路であって、
    第１電流を生成し、第１電圧として、前記第１電流に基づく電圧または第１所定電圧を出力する第１回路と、
    前記第１電圧に基づいて、第１出力電流を生成する第２回路と、
    前記第１出力電流を前記第１スイッチング素子に出力する第１出力端子と、
    前記第１スイッチング素子の駆動および非駆動に関する第１入力信号が入力される第１入力端子と、
    前記第１入力信号に基づいて、前記第１電圧を前記第１所定電圧に切り替えて前記第１電流を停止させる第１制御信号を生成する第３回路と、
    第２電流を生成する第４回路と、
    前記第２電流を入力電圧に変換する第５回路と、
    を備え、
    前記第１回路は、前記入力電圧に基づいて、前記第２電流に応じた前記第１電流を生成し、
    前記第１回路は、前記第２回路に第２電圧として前記入力電圧または第３所定電圧を出力し、
    前記第２回路は、前記第１電圧および前記第２電圧に基づいて、前記第１出力電流を生成し、
    前記第３回路は、前記第１入力信号に基づいて、前記第２電圧を前記入力電圧または前記第３所定電圧に切り替える第２制御信号を生成する、
    電子回路。
  2. 第１スイッチング素子を駆動する電子回路であって、
    第１電流を生成し、第１電圧として、前記第１電流に基づく電圧または第１所定電圧を出力する第１回路と、
    前記第１電圧に基づいて、第１出力電流を生成する第２回路と、
    前記第１出力電流を前記第１スイッチング素子に出力する第１出力端子と、
    前記第１スイッチング素子の駆動および非駆動に関する第１入力信号が入力される第１入力端子と、
    前記第１入力信号に基づいて、前記第１電圧を前記第１所定電圧に切り替えて前記第１電流を停止させる第１制御信号を生成する第３回路と、
    第２電流を生成する第４回路と、
    前記第２電流を入力電圧に変換する第５回路と、
    を備え、
    前記第１回路は、前記入力電圧に基づいて、前記第２電流に応じた前記第１電流を生成し、
    前記第１スイッチング素子のドレイン端子における、電圧に関する値および電流に関する値の少なくとも一方を取得する取得回路をさらに備え、
    前記第４回路は、前記取得回路が取得した前記電圧に関する値および前記電流に関する値の少なくとも一方に基づいて、前記第２電流を生成する、
    電子回路。
  3. 第１スイッチング素子と、前記第１スイッチング素子のドレイン端子と電気的に接続されるソース端子を有する第２スイッチング素子とを駆動する電子回路であって、
    第１電流を生成し、第１電圧として、前記第１電流に基づく電圧または第１所定電圧を出力する第１回路と、
    前記第１電圧に基づいて、第１出力電流を生成する第２回路と、
    前記第１出力電流を前記第１スイッチング素子に出力する第１出力端子と、
    前記第１スイッチング素子の駆動および非駆動に関する第１入力信号が入力される第１入力端子と、
    前記第１入力信号に基づいて、前記第１電圧を前記第１所定電圧に切り替えて前記第１電流を停止させる第１制御信号を生成する第３回路と、
    第２電流を生成する第４回路と、
    前記第２電流を入力電圧に変換する第５回路と、
    を備え、
    前記第１回路は、前記入力電圧に基づいて、前記第２電流に応じた前記第１電流を生成し、
    前記入力電圧に基づいて前記第２電流に応じた第３電流を生成し、第３電圧として前記第３電流に基づく電圧または第５所定電圧を出力する第６回路と、
    前記第３電圧に基づいて、第２出力電流を生成する第７回路と、
    前記第２出力電流を前記第２スイッチング素子に出力する第２出力端子と、
    前記第２スイッチング素子の駆動および非駆動に関する第２入力信号が入力される第２入力端子と、
    前記第２入力信号に基づいて、前記第３電圧を第５所定電圧に切り替えて前記第３電流を停止させる第３制御信号を生成する第８回路と、
    をさらに備える、
    電子回路。
  4. 前記第１出力端子における電圧を第２所定電圧と比較する第１比較回路、
    をさらに備え、
    前記第３回路は、前記第１出力端子における電圧と第２所定電圧の比較結果を表す信号にさらに基づいて、前記第１制御信号を生成する、
    請求項１～３のいずれか一項に記載の電子回路。
  5. 前記第３回路は、前記第１スイッチング素子の駆動および非駆動の切り替わりに関する所定の時間にさらに基づいて、前記第１制御信号を生成する、
    請求項１～３のいずれか一項に記載の電子回路。
  6. 前記第１回路は、前記第２回路に第２電圧として前記入力電圧または第３所定電圧を出力し、
    前記第２回路は、前記第１電圧および前記第２電圧に基づいて、前記第１出力電流を生成し、
    前記第３回路は、前記第１入力信号に基づいて、前記第２電圧を前記入力電圧または前記第３所定電圧に切り替える第２制御信号を生成する、
    請求項１～５のいずれか一項に記載に電子回路。
  7. 前記第４回路は、第４所定電圧および抵抗を含み、
    前記第２電流は、前記第４所定電圧の電圧値および前記抵抗の抵抗値に基づいて決定される、
    請求項１～６のいずれか一項に記載の電子回路。
  8. 前記第１スイッチング素子のドレイン端子における、電圧に関する値および電流に関する値の少なくとも一方を取得する取得回路をさらに備え、
    前記第４回路は、前記取得回路が取得した前記電圧に関する値および前記電流に関する値の少なくとも一方に基づいて、前記第２電流を生成する、
    請求項１、３、請求項１又は３を引用する請求項４、請求項１又は３を引用する請求項５、請求項１又は３を引用する請求項６、または、請求項１又は３を引用する請求項７に記載の電子回路。
  9. 前記第１スイッチング素子のドレイン端子と電気的に接続されるソース端子を有する第２スイッチング素子をさらに駆動する電子回路であって、
    前記入力電圧に基づいて前記第２電流に応じた第３電流を生成し、第３電圧として前記第３電流に基づく電圧または第５所定電圧を出力する第６回路と、
    前記第３電圧に基づいて、第２出力電流を生成する第７回路と、
    前記第２出力電流を前記第２スイッチング素子に出力する第２出力端子と、
    前記第２スイッチング素子の駆動および非駆動に関する第２入力信号が入力される第２入力端子と、
    前記第２入力信号に基づいて、前記第３電圧を第５所定電圧に切り替えて前記第３電流を停止させる第３制御信号を生成する第８回路と、
    をさらに備える、
    請求項１、２、請求項１又は２を引用する請求項４、請求項１又は２を引用する請求項５、請求項１又は２を引用する請求項６、請求項１又は２を引用する請求項７、請求項１を引用する請求項８、請求項１を引用する請求項４を引用する請求項８、請求項１を引用する請求項５を引用する請求項８、請求項１を引用する請求項６を引用する請求項８、または、請求項１を引用する請求項７を引用する請求項８、に記載の電子回路。
  10. 前記第２出力端子における電圧を第６所定電圧と比較する第２比較回路、
    をさらに備え、
    前記第８回路は、前記第２出力端子における電圧と第６所定電圧の比較結果を表す信号にさらに基づいて、前記第３制御信号を生成する、
    請求項９に記載の電子回路。
  11. 前記第８回路は、前記第２スイッチング素子の駆動および非駆動の切り替わりに関する所定の時間にさらに基づいて、前記第３制御信号を生成する、
    請求項３、９または１０に記載の電子回路。
  12. 前記第６回路は、前記入力電圧に基づいて前記第２電流に応じた第４電流を生成し、前記第７回路に第４電圧として前記第４電流に基づく電圧または第７所定電圧を出力し、
    前記第７回路は、前記第３電圧および前記第４電圧に基づいて、前記第２出力電流を生成し、
    前記第８回路は、前記第２入力信号に基づいて、前記第４電圧を前記第４電流に基づく電圧、または前記第７所定電圧に切り替える第４制御信号を生成する、
    請求項３、９乃至１１のいずれか一項に記載の電子回路。
  13. 前記第２出力端子における電圧を第８所定電圧と比較する第４比較回路、
    をさらに備え、
    前記第８回路は、前記第２出力端子における電圧と第８所定電圧の比較結果を表す信号にさらに基づいて、前記第３制御信号を生成する、
    請求項３、９乃至１２のいずれか一項に記載の電子回路。
  14. 前記第６回路は高耐圧トランジスタを含み、
    前記高耐圧トランジスタのソース端子に接続される回路の基準電位は前記第１スイッチング素子のソース電位であり、
    前記高耐圧トランジスタのドレイン端子に接続される回路の基準電位は前記第２スイッチング素子のソース電位である、
    請求項３、９乃至１３のいずれか一項に記載の電子回路。
  15. 前記第１スイッチング素子をさらに備える、
    請求項１乃至１４のいずれか一項に記載の電子回路。
  16. 前記第１スイッチング素子および前記第２スイッチング素子をさらに備える、
    請求項３、請求項３を引用する請求項４、請求項３を引用する請求項５、請求項３を引用する請求項６、請求項３を引用する請求項４を引用する請求項６、請求項３を引用する請求項５を引用する請求項６、請求項３を引用する請求項７、請求項３を引用する請求項４を引用する請求項７、請求項３を引用する請求項５を引用する請求項７、請求項３を引用する請求項６を引用する請求項７、請求項３を引用する請求項８、請求項３を引用する請求項４を引用する請求項８、請求項３を引用する請求項５を引用する請求項８、請求項３を引用する請求項６を引用する請求項８、請求項３を引用する請求項７を引用する請求項８、または、請求項９乃至１４のいずれか一項、に記載の電子回路。
  17. 請求項１乃至１６のいずれか一項に記載の電子回路を複数備える、
    インバータ。
JP2020096894A 2020-06-03 2020-06-03 電子回路およびインバータ Active JP7495817B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020096894A JP7495817B2 (ja) 2020-06-03 2020-06-03 電子回路およびインバータ
US17/186,880 US11876450B2 (en) 2020-06-03 2021-02-26 Electronic circuit for supplying current to switching device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020096894A JP7495817B2 (ja) 2020-06-03 2020-06-03 電子回路およびインバータ

Publications (2)

Publication Number Publication Date
JP2021190939A JP2021190939A (ja) 2021-12-13
JP7495817B2 true JP7495817B2 (ja) 2024-06-05

Family

ID=78818258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020096894A Active JP7495817B2 (ja) 2020-06-03 2020-06-03 電子回路およびインバータ

Country Status (2)

Country Link
US (1) US11876450B2 (ja)
JP (1) JP7495817B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044602A1 (ja) 2007-10-02 2009-04-09 Mitsubishi Electric Corporation ゲート駆動回路
JP2012129971A (ja) 2010-11-22 2012-07-05 Denso Corp 負荷駆動装置
WO2012153459A1 (ja) 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650264B2 (ja) * 1998-05-11 2005-05-18 三菱電機株式会社 半導体素子の駆動回路
US7212058B2 (en) * 2004-03-10 2007-05-01 Power Integrations, Inc. Method and apparatus for robust mode selection with low power consumption
JP6042091B2 (ja) 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
JP6234823B2 (ja) * 2013-03-06 2017-11-22 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6785705B2 (ja) * 2017-03-31 2020-11-18 エイブリック株式会社 過電流保護回路及びボルテージレギュレータ
KR102699100B1 (ko) * 2019-07-23 2024-08-23 매그나칩믹스드시그널 유한회사 저전압 강하 레귤레이터 및 그 구동방법
US10996699B2 (en) * 2019-07-30 2021-05-04 Stmicroelectronics Asia Pacific Pte Ltd Low drop-out (LDO) voltage regulator circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044602A1 (ja) 2007-10-02 2009-04-09 Mitsubishi Electric Corporation ゲート駆動回路
JP2012129971A (ja) 2010-11-22 2012-07-05 Denso Corp 負荷駆動装置
WO2012153459A1 (ja) 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路

Also Published As

Publication number Publication date
US20210384827A1 (en) 2021-12-09
US11876450B2 (en) 2024-01-16
JP2021190939A (ja) 2021-12-13

Similar Documents

Publication Publication Date Title
US7068082B2 (en) Gate driving circuit and semiconductor device
US8222846B2 (en) Output circuit
JP3385995B2 (ja) 過電流検出回路及びこれを内蔵した半導体集積回路
JP5148537B2 (ja) 電源電圧検出回路
US6995599B2 (en) Cross-conduction blocked power selection comparison/control circuitry with NTC (negative temperature coefficient) trip voltage
US7215183B2 (en) Reference voltage generator circuit
US8400185B2 (en) Driving circuit with zero current shutdown and a driving method thereof
JP7518247B2 (ja) 出力トランジスタの駆動回路、半導体装置、自動車
US8542031B2 (en) Method and apparatus for regulating a power supply of an integrated circuit
US9559668B2 (en) Drive circuit and semiconductor apparatus
JP7495817B2 (ja) 電子回路およびインバータ
JP6478826B2 (ja) ハイサイドドライバ回路及び半導体装置
US7218169B2 (en) Reference compensation circuit
US7075335B2 (en) Level shifter
JPH1032475A (ja) 負荷駆動回路
CN113727492B (zh) 用于校正电流驱动器的电流的设备
JP2003189464A (ja) 突入電流防止回路
US20120299634A1 (en) Semiconductor element driving circuit and semiconductor device
EP4177786A1 (en) Electronic integrator circuit for driving inductor
US10826388B2 (en) Charge pump circuits
JP3470517B2 (ja) 半導体回路
TWI667881B (zh) 上電清除電路
US20050285664A1 (en) Integrated floating power transfer device with electromagnetic emission control circuit and method
CN115336178A (zh) 镜像钳位电路
CN116094506A (zh) 一种氮化镓功率晶体管驱动电路

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201228

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20210201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240524

R150 Certificate of patent or registration of utility model

Ref document number: 7495817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150