[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7494844B2 - ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム - Google Patents

ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム Download PDF

Info

Publication number
JP7494844B2
JP7494844B2 JP2021516274A JP2021516274A JP7494844B2 JP 7494844 B2 JP7494844 B2 JP 7494844B2 JP 2021516274 A JP2021516274 A JP 2021516274A JP 2021516274 A JP2021516274 A JP 2021516274A JP 7494844 B2 JP7494844 B2 JP 7494844B2
Authority
JP
Japan
Prior art keywords
support piece
film
chip
layer
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021516274A
Other languages
English (en)
Other versions
JPWO2020218531A1 (ja
Inventor
義信 尾崎
圭 板垣
紘平 谷口
慎太郎 橋本
達也 矢羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2020218531A1 publication Critical patent/JPWO2020218531A1/ja
Application granted granted Critical
Publication of JP7494844B2 publication Critical patent/JP7494844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Description

本開示は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法に関する。また、本開示は、ドルメン構造を有する半導体装置の製造に使用される支持片の製造方法及び支持片製造に適用可能な積層フィルムに関する。なお、ドルメン（ｄｏｌｍｅｎ、支石墓）は、石墳墓の一種であり、複数の支柱石と、その上に載せられた板状の岩とを備える。ドルメン構造を有する半導体装置において、支持片が「支柱石」に相当し、第二のチップが「板状の岩」に相当する。
近年、半導体装置の分野において、高集積、小型化及び高速化が求められている。半導体装置の一態様として、基板上に配置されたコントローラーチップの上に半導体チップを積層させる構造が注目を集めている。例えば、特許文献１は、コントローラダイと、コントローラダイの上に支持部材によって支持されたメモリダイとを含む半導体ダイアセンブリを開示している。特許文献１の図１Ａに図示された半導体アセンブリ１００はドルメン構造を有するということができる。すなわち、半導体アセンブリ１００は、パッケージ基板１０２と、その表面上に配置されたコントローラダイ１０３と、コントローラダイ１０３の上方に配置されたメモリダイ１０６ａ，１０６ｂと、メモリダイ１０６ａを支持する支持部材１３０ａ，１３０ｂとを備える。
特表２０１７－５１５３０６号公報
特許文献１は、支持部材（支持片）として、シリコンなどの半導体材料を使用できること、より具体的には半導体ウェハをダイシングして得られる半導体材料の断片を使用できることを開示している（特許文献１の［００１２］、［００１４］及び図２参照）。半導体ウェハを使用してドルメン構造用の支持片を製造するには、通常の半導体チップの製造と同様、例えば、以下の各工程が必要である。
（１）半導体ウェハにバックグラインドテープを貼り付ける工程
（２）半導体ウェハをバックグラインドする工程
（３）ダイシングリングとその中に配置されたバックグラインド後の半導体ウェハに対し、粘着層と接着剤層とを有するフィルム（ダイシング・ダイボンディング一体型フィルム）を貼り付ける工程
（４）半導体ウェハからバックグラインドテープを剥がす工程
（５）半導体ウェハを個片化する工程
本開示は、ピックアップ性に優れる支持片を効率的に製造する方法を提供する。また、本開示は、上記支持片を使用してドルメン構造を有する半導体装置を製造する方法を提供する。
本開示の一側面はドルメン構造を有する半導体装置の製造に使用される支持片の製造方法に関する。この製造方法は以下の工程を含む。
（Ａ）基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程
（Ｂ）支持片形成用フィルムを個片化することによって、粘着層の表面上に複数の支持片を形成する工程
上記支持片形成用フィルムは以下のフィルムのいずれか一つである。
・熱硬化性樹脂層からなるフィルム
・熱硬化性樹脂層のうち少なくとも一部を硬化させた層からなるフィルム
・熱硬化性樹脂層と、当該熱硬化性樹脂層よりも高い剛性を有する樹脂層とを有する多層フィルム
・熱硬化性樹脂層と、当該熱硬化性樹脂層よりも高い剛性を有する金属層とを有する多層フィルム
支持片形成用フィルムが有する樹脂層は、例えば、ポリイミド層である。樹脂層は、例えば、熱硬化性樹脂層と異なる材質からなる。支持片形成用フィルムが有する金属層は、例えば、銅層又はアルミニウム層である。なお、上記熱硬化性樹脂層の熱硬化後の剛性は樹脂層又は金属層の剛性よりも低くても高くてもよい。剛性は、物体が曲げ又はねじれに対して破壊に耐える能力を意味する。
支持片形成用フィルムが熱硬化性樹脂層からなるフィルム、又は熱硬化性樹脂層のうち少なくとも一部を硬化させた層からなるフィルムである場合、（Ｂ）工程は支持片形成用フィルムの厚さ方向の途中まで切り込みを形成する工程と、冷却された状態の支持片形成用フィルムをエキスパンションによって個片化する工程とをこの順序で含む。一方、支持片形成用フィルムが熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムである場合、（Ａ）工程で準備する積層フィルムにおいて樹脂層又は金属層と粘着層との間に熱硬化性樹脂層が位置しており、（Ｂ）工程は支持片形成用フィルムの樹脂層又は金属層を切断し且つ熱硬化性樹脂層の厚さ方向の途中まで切り込みを形成する工程と、冷却された状態の支持片形成用フィルムをエキスパンションによって個片化する工程とをこの順序で含む。
（Ｂ）工程において、粘着層の表面上の熱硬化性樹脂層をハーフカットした後、クールエキスパンションによって熱硬化性樹脂層を接着剤片に個片化する。これにより、支持片の優れたピックアップ性を達成できる。本発明者らの検討によると、（Ｂ）工程において、熱硬化性樹脂層を貫通し且つ粘着層にまで至る切り込みを形成すると、接着剤片のエッジが粘着層に入り込んだ状態となりやすい。これにより支持片のピックアップ性が不十分となる傾向にあると本発明者らは推察する。特に、粘着層が紫外線硬化型である場合、接着剤片のエッジが粘着層に入り込んだ状態で紫外線照射によって粘着層を硬化させると硬化した粘着層に接着剤片のエッジが固定され、支持片のピックアップ性がより不十分となりやすい。これに対し、上記のとおり、（Ｂ）工程において、熱硬化性樹脂層をハーフカットした後、クールエキスパンションによって熱硬化性樹脂層を個片化することで、接着剤片のエッジが粘着層に入り込まないため、優れたピックアップ性を達成できる。
本開示に係る上記製造方法においては、支持片形成用フィルムを個片化して得られる支持片を使用する。これにより、支持片として、半導体ウェハをダイシングして得られる半導体材料の断片を使用する従来の製造方法と比較すると、支持片を作製する工程を簡略化できる。すなわち、従来、上述の（１）～（５）の工程を必要としていたのに対し、支持片形成用フィルムは半導体ウェハを含まないため、半導体ウェハのバックグラインドに関する（１）、（２）及び（４）の工程を省略できる。また、樹脂材料と比較して高価な半導体ウェハを使用しないため、コストも削減できる。なお、熱硬化性樹脂層は他の部材（例えば、基板）に対して接着性を有するため、支持片に接着剤層等を別途設けなくてもよい。
支持片のピックアップ性をより高める観点から、隣接する支持片の間隔を（Ｂ）工程後よりも広くした状態で支持片のピックアップを実施してもよい。すなわち、例えば、基材フィルムとして熱収縮性を有するフィルムを使用するとともに、粘着層は支持片形成用フィルムで覆われていない周縁領域を有する態様とする。そして、（Ｂ）工程において支持片形成用フィルムを囲うように周縁領域にダイシングリングを貼り付けた状態で支持片形成用フィルムを個片化し、（Ｂ）工程後、基材フィルムにおけるダイシングリングの内側領域を加熱することによって当該内側領域の基材フィルムを収縮させる。このような手法によって基材フィルムの中央領域に張力を付与することで、隣接する支持片の間隔を広げることができる。これにより、ピックアップエラーの発生をより一層抑制できるとともに、ピックアップ工程における支持片の視認性を向上させることができる。
本開示の一側面は、ドルメン構造を有する半導体装置の製造方法に関する。この製造方法は、上記（Ａ）工程及び（Ｂ）工程を経て粘着層の表面上に複数の支持片を形成する工程と、以下の工程とを含む。
（Ｃ）粘着層から支持片をピックアップする工程
（Ｄ）基板上に第一のチップを配置する工程
（Ｅ）基板上であって第一のチップの周囲又は第一のチップが配置されるべき領域の周囲に複数の支持片を配置する工程
（Ｆ）第二のチップと、第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程
（Ｇ）複数の支持片の表面上に接着剤片付きチップを配置することによってドルメン構造を構築する工程
（Ｄ）工程及び（Ｅ）工程はどちらを先に実施してもよい。（Ｄ）工程を先に実施する場合、（Ｅ）工程において、基板上であって第一のチップの周囲に複数の支持片を配置すればよい。他方、（Ｅ）工程を先に実施する場合、（Ｅ）工程において、基板上であって第一のチップが配置されるべき領域の周囲に複数の支持片を配置し、その後、（Ｄ）工程において、当該領域に第一のチップを配置すればよい。
本開示の一側面は、切り込みが途中まで形成されている積層フィルムに関する。第一の態様に係る積層フィルムは、基材フィルムと、粘着層と、熱硬化性樹脂層、又は熱硬化性樹脂層のうち少なくとも一部を硬化させた層からなる支持片形成用フィルムとをこの順序で備え、支持片形成用フィルムは、粘着層と対面する側の面と反対側の面に、当該フィルムの厚さ方向の途中まで至る切り込みを有する。第二の態様に係る積層フィルムは、基材フィルムと、粘着層と、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する支持片形成用フィルムとをこの順序で備え、樹脂層又は金属層と、粘着層との間に熱硬化性樹脂層が位置しており、支持片形成用フィルムは、粘着層と対面する側の面と反対側の面に、樹脂層又は金属層を切断し且つ熱硬化性樹脂層の厚さ方向の途中まで至る切り込みを有する。
本開示によれば、ピックアップ性に優れる支持片を効率的に製造する方法が提供される。また、本開示よれば、上記支持片を使用してドルメン構造を有する半導体装置を製造する方法が提供される。
図１は本開示に係る半導体装置の一例を模式的に示す断面図である。 図２（ａ）及び図２（ｂ）は第一のチップと複数の支持片との位置関係の例を模式的に示す平面図である。 図３（ａ）は支持片形成用積層フィルムの一例を模式的に示す平面図であり、図３（ｂ）は図３（ａ）のｂ－ｂ線における断面図である。 図４は粘着層と支持片形成用フィルムとを貼り合わせる工程を模式的に示す断面図である。 図５（ａ）～図５（ｃ）は支持片の作製過程を模式的に示す断面図である。 図６（ａ）はヒーターのブローによって基材フィルムの内側領域を加熱している様子を模式的に示す断面図であり、図６（ｂ）は粘着層から支持片をピックアップする様子を模式的に示す断面図である。 図７はハーフカットされた支持片形成用フィルムの一例を模式的に示す平面図である。 図８は基板上であって第一のチップの周囲に複数の支持片を配置した状態を模式的に示す断面図である。 図９は接着剤片付きチップの一例を模式的に示す断面図である。 図１０は基板上に形成されたドルメン構造を模式的に示す断面図である。 図１１（ａ）及び図１１（ｂ）は支持片形成用積層フィルムの他の実施形態をそれぞれ模式的に示す断面図である。 図１２（ａ）は図１１（ａ）に示す二層フィルムをハーフカットした状態を模式的に示す断面図であり、図１２（ｂ）は図１１（ｂ）に示す三層フィルムをハーフカットした状態を模式的に示す断面図である。
以下、図面を参照しつつ、本開示の実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、本明細書において、「（メタ）アクリル酸」とは、アクリル酸又はメタクリル酸を意味し、「（メタ）アクリレート」とは、アクリレート又はそれに対応するメタクリレートを意味する。「Ａ又はＢ」とは、ＡとＢのどちらか一方を含んでいればよく、両方とも含んでいてもよい。
本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。また、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
本明細書において組成物中の各成分の含有量は、組成物中に各成分に該当する物質が複数存在する場合、特に断らない限り、組成物中に存在する当該複数の物質の合計量を意味する。また、例示材料は特に断らない限り単独で用いてもよいし、二種以上を組み合わせて用いてもよい。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
（半導体装置）
図１はドルメン構造を有する半導体装置の一例を模式的に示す断面図である。この図に示す半導体装置１００は、基板１０と、基板１０の表面上に配置されたチップＴ１（第一のチップ）と、基板１０の表面上であってチップＴ１の周囲に配置された複数の支持片Ｄｃと、チップＴ１の上方に配置されたチップＴ２（第二のチップ）と、チップＴ２と複数の支持片Ｄｃとによって挟まれている接着剤片Ｔｃと、チップＴ２上に積層されたチップＴ３，Ｔ４と、基板１０の表面上の電極（不図示）とチップＴ１～Ｔ４とをそれぞれ電気的に接続する複数のワイヤｗと、チップＴ１とチップＴ２との隙間等に充填された封止材５０とを備える。
本実施形態においては、複数の支持片Ｄｃと、チップＴ２と、支持片ＤｃとチップＴ２との間に位置する接着剤片Ｔｃとによって基板１０上にドルメン構造が構成されている。チップＴ１は、接着剤片Ｔｃと離間している。支持片Ｄｃの厚さを適宜設定することで、チップＴ１の上面と基板１０とを接続するワイヤｗのためのスペースを確保することができる。チップＴ１が接着剤片Ｔｃと離間していることで、チップＴ１と接続されるワイヤｗの上部がチップＴ２に接することによるワイヤｗのショートを防ぐことができる。また、チップＴ２と接する接着剤片Ｔｃにワイヤを埋め込む必要性がないため、接着剤片Ｔｃを薄くできるという利点がある。
図１に示すように、チップＴ１とチップＴ２の間の接着剤片Ｔｃは、チップＴ２におけるチップＴ１と対面する領域を覆うとともに、領域からチップＴ２の周縁側にまで連続的に延在している。つまり、一つの接着剤片Ｔｃが、チップＴ２の領域を覆うとともに、チップＴ２と複数の支持片の間に介在し、これらを接着している。なお、図１には、接着剤片ＴｃがチップＴ２の一方の面（下面）の全体を覆うように設けられている態様を図示した。しかし、接着剤片Ｔｃは、半導体装置１００の製造過程において収縮することがあり得るため、チップＴ２の一方の面（下面）の全体を実質的に覆っていればよく、例えば、チップＴ２の周縁の一部に接着剤片Ｔｃで覆われていない箇所があってもよい。図１におけるチップＴ２の下面はチップの裏面に相当する。近年のチップの裏面は凹凸が形成されていることが多い。チップＴ２の裏面の実質的全体が接着剤片Ｔｃで覆われていることで、チップＴ２にクラック又は割れが生じることを抑制できる。
基板１０は、有機基板であってもよく、リードフレーム等の金属基板であってもよい。基板１０は、半導体装置１００の反りを抑制する観点から、基板１０の厚さは、例えば、９０～３００μｍであり、９０～２１０μｍであってもよい。
チップＴ１は、例えば、コントローラーチップであり、接着剤片Ｔ１ｃによって基板１０に接着され且つワイヤｗによって基板１０と電気的に接続されている。平面視におけるチップＴ１の形状は、例えば矩形（正方形又は長方形）である。チップＴ１の一辺の長さは、例えば、５ｍｍ以下であり、２～５ｍｍ又は１～５ｍｍであってもよい。チップＴ１の厚さは、例えば、１０～１５０μｍであり、２０～１００μｍであってもよい。
チップＴ２は、例えば、メモリチップであり、接着剤片Ｔｃを介して支持片Ｄｃの上に接着されている。平面視でチップＴ２は、チップＴ１よりも大きいサイズを有する。平面視におけるチップＴ２の形状は、例えば矩形（正方形又は長方形）である。チップＴ２の一辺の長さは、例えば、２０ｍｍ以下であり、４～２０ｍｍ又は４～１２ｍｍであってもよい。チップＴ２の厚さは、例えば、１０～１７０μｍであり、２０～１２０μｍであってもよい。なお、チップＴ３，Ｔ４も、例えば、メモリチップであり、接着剤片Ｔｃを介してチップＴ２の上に接着されている。チップＴ３，Ｔ４の一辺の長さは、チップＴ２と同様であればよく、チップＴ３，Ｔ４の厚さもチップＴ２と同様であればよい。
支持片Ｄｃは、チップＴ１の周囲に空間を形成するスペーサーの役割を果たす。支持片Ｄｃは、熱硬化性樹脂組成物の硬化物からなる。なお、図２（ａ）に示すように、チップＴ１の両側の離れた位置に、二つの支持片Ｄｃ（形状：長方形）を配置してもよいし、図２（ｂ）に示すように、チップＴ１の角に対応する位置にそれぞれ一つの支持片Ｄｃ（形状：正方形、計４個）を配置してもよい。平面視における支持片Ｄｃの一辺の長さは、例えば、２０ｍｍ以下であり、１～２０ｍｍ又は１～１２ｍｍであってもよい。支持片Ｄｃの厚さ（高さ）は、例えば、１０～１８０μｍであり、２０～１２０μｍであってもよい。
（支持片の製造方法）
本実施形態に係る支持片の製造方法は以下の工程を含む。
（Ａ）基材フィルム１と、粘着層２と、支持片形成用フィルムＤとをこの順序で備える支持片形成用積層フィルム２０（以下、場合により「積層フィルム２０」という。）を準備する工程（図３（ａ）及び図３（ｂ）参照）
（Ｂ）支持片形成用フィルムＤを個片化することによって、粘着層２の表面上に複数の支持片Ｄａを形成する工程（図５（ｃ）参照）
なお、図１に示す支持片Ｄｃは熱硬化性樹組成物が硬化した後のものである。一方、支持片Ｄａは熱硬化性樹組成物が完全に硬化する前の状態のものである。
［（Ａ）工程］
積層フィルム２０は、基材フィルム１と、粘着層２と、支持片形成用フィルムＤとを備える。基材フィルム１は、例えば、ポリエチレンテレフタレートフィルム（ＰＥＴフィルム）、ポリオレフィンフィルムであり、熱収縮性を有することが好ましい。粘着層２は、基材フィルム１と対面する第１の面Ｆ１及びその反対側の第２の面Ｆ２を有する。粘着層２はパンチング等によって円形に形成されている（図３（ａ）参照）。粘着層２は、紫外線硬化型の粘着剤からなる。すなわち、粘着層２は紫外線が照射されることによって粘着性が低下する性質を有する。支持片形成用フィルムＤは、パンチング等によって円形に形成されており、粘着層２よりも小さい直径を有する（図３（ａ）参照）。支持片形成用フィルムＤは、熱硬化性樹脂組成物からなる。
支持片形成用フィルムＤを構成する熱硬化性樹脂組成物は、半硬化（Ｂステージ）状態を経て、その後の硬化処理によって完全硬化物（Ｃステージ）状態となり得るものである。熱硬化性樹脂組成物は、エポキシ樹脂と、硬化剤と、エラストマ（例えば、アクリル樹脂）とを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。支持片形成用フィルムＤを構成する熱硬化性樹脂組成物の詳細については後述する。
積層フィルム２０は、例えば、基材フィルム１とその表面上に粘着層２とを有する第１の積層フィルムと、カバーフィルム３とその表面上に支持片形成用フィルムＤとを有する第２の積層フィルムとを貼り合わせることによって作製することができる（図４参照）。第１の積層フィルムは、基材フィルム１の表面上に粘着層を塗工によって形成する工程と、粘着層をパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。第２の積層フィルムは、カバーフィルム３（例えば、ＰＥＴフィルム又はポリエチレンフィルム）の表面上に支持片形成用フィルムを塗工によって形成する工程と、支持片形成用フィルムをパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。積層フィルム２０を使用するに際し、カバーフィルム３は適当なタイミングで剥がされる。
［（Ｂ）工程］
図５（ａ）に示されたように、積層フィルム２０にダイシングリングＤＲを貼り付ける。すなわち、粘着層２の周縁領域２ａにダイシングリングＤＲを貼り付け、ダイシングリングＤＲの内側に支持片形成用フィルムＤが配置された状態にする。次いで、図５（ｂ）に示されたように、支持片形成用フィルムＤの厚さ方向の途中まで切り込みＣを形成する。これにより、ハーフカットされた支持片形成用フィルムＤを有する積層フィルム２５が得られる。すなわち、積層フィルム２５は、基材フィルム１と、粘着層２と、支持片形成用フィルムＤとをこの順序で備え、支持片形成用フィルムＤは、粘着層２と対面する側の面と反対側の面に、支持片形成用フィルムＤの厚さ方向の途中まで至る切り込みＣを有する。切り込みＣは、例えば、ブレード又はレーザーによって形成すればよい。切り込みＣの深さは、支持片形成用フィルムＤの厚さを１００とすると１０～７５であればよく、２５～５０であってもよい。切り込みＣは格子状に形成される（図７参照）。なお、切り込みＣのパターンは格子状に限られず、支持片Ｄａの形状に応じた態様であればよい。図７に示すとおり、切り込みＣは支持片形成用フィルムＤの外縁まで形成されていることが好ましい。支持片形成用フィルムＤの直径は、例えば、３００～３１０ｍｍ又は３００～３０５ｍｍであってもよい。支持片形成用フィルムＤの平面視における形状は、図３（ａ）に示す円形に限られず、矩形（正方形又は長方形）であってもよい。
その後、例えば、－１５～０℃の温度条件下でのクールエキスパンションによって、支持片形成用フィルムＤを個片化する。これにより、支持片形成用フィルムＤから多数の支持片Ｄａが得られる。図５（ｃ）に示されたように、基材フィルム１におけるダイシングリングＤＲの内側領域１ａをリングＲで突き上げることによって基材フィルム１に張力を付与すればよい。（Ｂ）工程において、支持片形成用フィルムＤをハーフカットした後、クールエキスパンションによって支持片形成用フィルムＤを個片化することで、支持片Ｄａのエッジが粘着層２に入り込まないため、優れたピックアップ性を達成できる。
基材フィルム１として熱収縮性を有するフィルムを使用した場合、（Ｂ）工程後、基材フィルム１におけるダイシングリングＤＲの内側領域１ａを加熱することによって内側領域１ａを収縮させてもよい。図６（ａ）は、ヒーターＨのブローによって内側領域１ａを加熱している様子を模式的に示す断面図である。内側領域１ａを環状に収縮させて基材フィルム１に張力を付与することで、隣接する支持片Ｄａの間隔を広げることができる。これにより、ピックアップエラーの発生をより一層抑制できるとともに、ピックアップ工程における支持片Ｄａの視認性を向上させることができる。
（半導体装置の製造方法）
半導体装置１００の製造方法について説明する。本実施形態に係る製造方法は、上記（Ａ）工程及び（Ｂ）工程を経て粘着層２の表面上に複数の支持片Ｄａを形成する工程と、以下の工程とを含む。
（Ｃ）粘着層２から支持片Ｄａをピックアップする工程（図６（ｂ）参照）
（Ｄ）基板１０上に第一のチップＴ１を配置する工程
（Ｅ）基板１０上であって第一のチップＴ１の周囲に複数の支持片Ｄａを配置する工程（図８参照）
（Ｆ）第二のチップＴ２と、第二のチップＴ２の一方の面上に設けられた接着剤片Ｔａとを備える接着剤片付きチップＴ２ａを準備する工程（図９参照）
（Ｇ）複数の支持片Ｄｃの表面上に接着剤片付きチップＴ２ａを配置することによってドルメン構造を構築する工程（図１０参照）
（Ｈ）チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程（図１参照）
［（Ｃ）工程］
（Ｃ）工程は、粘着層２から支持片Ｄａをピックアップする工程である。まず、粘着層２に対して紫外線を照射することにより、粘着層２と支持片Ｄａとの間の粘着力を低下させる。その後、図６（ｂ）に示されるように、支持片Ｄａを突き上げ治具４２で突き上げることによって粘着層２から支持片Ｄａを剥離させるとともに、吸引コレット４４で吸引して支持片Ｄａをピックアップする。なお、ダイシング前の支持片形成用フィルムＤ又はピックアップ前の支持片Ｄａを加熱することによって、熱硬化性樹脂の硬化反応を進行させておいてもよい。ピックアップする際に支持片Ｄａが適度に硬化していることで優れたピックアップ性を達成し得る。なお、（Ｃ）工程においても、図５（ｃ）に示すリングＲを使用して基材フィルム１に張力を付与してもよい。
［（Ｄ）工程］
（Ｄ）工程は、基板１０上に第一のチップＴ１を配置する工程である。例えば、まず、基板１０上の所定の位置に接着剤層Ｔ１ｃを介してチップＴ１を配置する。その後、チップＴ１はワイヤｗで基板１０と電気的に接続される。（Ｄ）工程は、（Ｅ）工程よりも前に行われる工程であってよく、（Ａ）工程よりも前、（Ａ）工程と（Ｂ）工程の間、（Ｂ）工程と（Ｃ）工程の間、又は（Ｃ）工程と（Ｅ）工程の間であってもよい。
［（Ｅ）工程］
（Ｅ）工程は、基板１０上であって第一のチップＴ１の周囲に複数の支持片Ｄａを配置する工程である。この工程を経て、図８に示す構造体３０が作製される。構造体３０は、基板１０と、その表面上に配置されたチップＴ１と、複数の支持片Ｄａとを備える。支持片Ｄａの配置は圧着処理によって行えばよい。圧着処理は、例えば、８０～１８０℃、０．０１～０．５０ＭＰａの条件で、０．５～３．０秒間にわたって実施することが好ましい。なお、支持片Ｄａは（Ｅ）工程の時点で完全に硬化して支持片Ｄｃとなっていてもよく、この時点では完全硬化していなくてもよい。支持片Ｄａは（Ｇ）工程の開始前の時点で完全硬化して支持片Ｄｃとなっていることが好ましい。
［（Ｆ）工程］
（Ｆ）工程は、図９に示す接着剤片付きチップＴ２ａを準備する工程である。接着剤片付きチップＴ２ａは、チップＴ２と、その一方の表面に設けられた接着剤片Ｔａとを備える。接着剤片付きチップＴ２ａは、例えば、半導体ウェハ及びダイシング・ダイボンディング一体型フィルムを使用し、ダイシング工程及びピックアップ工程を経て得ることができる。
［（Ｇ）工程］
（Ｇ）工程は、複数の支持片Ｄｃの上面に接着剤片Ｔａが接するように、チップＴ１の上方に接着剤片付きチップＴ２ａを配置する工程である。具体的には、支持片Ｄｃの上面に接着剤片Ｔａを介してチップＴ２を圧着する。この圧着処理は、例えば、８０～１８０℃、０．０１～０．５０ＭＰａの条件で、０．５～３．０秒間にわたって実施することが好ましい。次に、加熱によって接着剤片Ｔａを硬化させる。この硬化処理は、例えば、６０～１７５℃、０．０１～１．０ＭＰａの条件で、５分間以上にわたって実施することが好ましい。これにより、接着剤片Ｔａが硬化して接着剤片Ｔｃとなる。この工程を経て、基板１０上にドルメン構造が構築される（図１０参照）。チップＴ１が接着剤片付きチップＴ２ａと離間していることで、ワイヤｗの上部がチップＴ２に接することによるワイヤｗのショートを防ぐことができる。また、チップＴ２と接する接着剤片Ｔａにワイヤを埋め込む必要性がないため、接着剤片Ｔａを薄くできるという利点がある。
（Ｇ）工程後であって（Ｈ）工程前に、チップＴ２の上に接着剤片を介してチップＴ３を配置し、更に、チップＴ３の上に接着剤片を介してチップＴ４を配置する。接着剤片は上述の接着剤片Ｔａと同様の熱硬化性樹脂組成物であればよく、加熱硬化によって接着剤片Ｔｃとなる（図１参照）。他方、チップＴ２，Ｔ３，Ｔ４と基板１０とをワイヤｗで電気的にそれぞれ接続する。なお、チップＴ１の上方に積層するチップの数は本実施形態の三つに限定されず、適宜設定すればよい。
［（Ｈ）工程］
（Ｈ）工程は、チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程である。この工程を経て図１に示す半導体装置１００が完成する。
（支持片形成用フィルムを構成する熱硬化性樹脂組成物）
支持片形成用フィルムＤを構成する熱硬化性樹脂組成物は、上述のとおり、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。本発明者らの検討によると、支持片Ｄａ及び硬化後の支持片Ｄｃは以下の特性を有することが好ましい。
・特性１：基板１０の所定の位置に支持片Ｄａを熱圧着したとき位置ずれが生じにくいこと（１２０℃における支持片Ｄａの溶融粘度が、例えば、４３００～５００００Ｐａ・ｓ又は５０００～４００００Ｐａ・ｓであること）
・特性２：半導体装置１００内において支持片Ｄｃが応力緩和性を発揮すること（熱硬化性樹脂組成物がエラストマ（ゴム成分）を含むこと）
・特性３：接着剤片付きチップの接着剤片Ｔｃとの接着強度が十分に高いこと（接着剤片Ｔｃに対する支持片Ｄｃのダイシェア強度が、例えば、２．０～７．０Ｍｐａ又は３．０～６．０Ｍｐａであること）
・特性４：硬化に伴う収縮率が十分に小さいこと
・特性５：ピックアップ工程においてカメラによる支持片Ｄａの視認性が良いこと（熱硬化性樹脂組成物が、例えば、着色料を含んでいること）
・特性６：支持片Ｄｃが十分な機械的強度を有すること
［エポキシ樹脂］
エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂または脂環式エポキシ樹脂など、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
［硬化剤］
硬化剤として、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン及び酸無水物が挙げられる。これらのうち、高いダイシェア強度を達成する観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品として、例えば、ＤＩＣ（株）製のＬＦ－４８７１（商品名、ＢＰＡノボラック型フェノール樹脂）、エア・ウォーター（株）製のＨＥ－１００Ｃ－３０（商品名、フェニルアラキル型フェノール樹脂）、ＤＩＣ（株）製のフェノライトＫＡ及びＴＤシリーズ、三井化学（株）製のミレックスＸＬＣ－シリーズとＸＬシリーズ（例えば、ミレックスＸＬＣ－ＬＬ）、エア・ウォーター（株）製のＨＥシリーズ（例えば、ＨＥ１００Ｃ－３０）、明和化成（株）製のＭＥＨＣ－７８００シリーズ（例えばＭＥＨＣ－７８００－４Ｓ）、ＪＥＦケミカル（株）製のＪＤＰＰシリーズが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
エポキシ樹脂とフェノール樹脂の配合量は、高いダイシェア強度を達成する観点から、それぞれエポキシ当量と水酸基当量の当量比が０．６～１．５であることが好ましく、０．７～１．４であることがより好ましく、０．８～１．３であることが更に好ましい。配合比が上記範囲内であることで、硬化性及び流動性の両方を十分に高水準に達成しやすい。
［エラストマ］
エラストマとして、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン及びカルボキシ変性アクリロニトリルが挙げられる。
高いダイシェア強度を達成する観点から、エラストマとしてアクリル系樹脂が好ましく、更に、グリシジルアクリレート又はグリシジルメタクリレート等のエポキシ基又はグリシジル基を架橋性官能基として有する官能性モノマーを重合して得たエポキシ基含有（メタ）アクリル共重合体等のアクリル系樹脂がより好ましい。アクリル系樹脂のなかでもエポキシ基含有（メタ）アクリル酸エステル共重合体及びエポキシ基含有アクリルゴムが好ましく、エポキシ基含有アクリルゴムがより好ましい。エポキシ基含有アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレートとアクリロニトリル等の共重合体、エチルアクリレートとアクリロニトリル等の共重合体などからなる、エポキシ基を有するゴムである。なお、アクリル系樹脂は、エポキシ基だけでなく、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有していてもよい。
アクリル樹脂の市販品としては、ナガセケムテック（株）製のＳＧ－７０Ｌ、ＳＧ－７０８－６、ＷＳ－０２３ ＥＫ３０、ＳＧ－２８０ ＥＫ２３、ＳＧ－Ｐ３溶剤変更品（商品名、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）等が挙げられる。
アクリル樹脂のガラス転移温度（Ｔｇ）は、高いダイシェア強度を達成する観点から、－５０～５０℃であることが好ましく、－３０～３０℃であることがより好ましい。アクリル樹脂の重量平均分子量（Ｍｗ）は、高いダイシェア強度を達成する観点から、１０万～３００万であることが好ましく、５０万～２００万であることがより好ましい。ここで、Ｍｗは、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。なお、分子量分布の狭いアクリル樹脂を用いることにより、高弾性の接着剤片を形成できる傾向にある。
熱硬化性樹脂組成物に含まれるアクリル樹脂の量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して１０～２００質量部であることが好ましく、２０～１００質量部であることがより好ましい。
［無機フィラー］
無機フィラーとして、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素及び結晶性シリカ、非晶性シリカが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
無機フィラーの平均粒径は、高いダイシェア強度を達成する観点から、０．００５μｍ～１．０μｍが好ましく、０．０５～０．５μｍがより好ましい。無機フィラーの表面は、高いダイシェア強度を達成する観点から、化学修飾されていることが好ましい。（追記しました）表面を化学修飾する材料として適したものにシランカップリング剤が挙げられる。シランカップリング剤の官能基の種類として、例えば、ビニル基、アクリロイル基、エポキシ基、メルカプト基、アミノ基、ジアミノ基、アルコキシ基、エトキシ基が挙げられる。
高いダイシェア強度を達成する観点から、熱硬化性樹脂組成物の樹脂成分１００質量部に対して、無機フィラーの含有量は２０～２００質量部であることが好ましく、３０～１００質量部であることがより好ましい。
［硬化促進剤］
硬化促進剤として、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、及び第四級アンモニウム塩が挙げられる。高いダイシェア強度を達成する観点から、イミダゾール系の化合物が好ましい。イミダゾール類としては、２－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－シアノエチル－２－フェニルイミダゾール、１－シアノエチルー２－メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
熱硬化性樹脂組成物における硬化促進剤の含有量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して０．０４～３質量部が好ましく、０．０４～０．２質量部がより好ましい。
以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、紫外線硬化型の粘着層２を有する積層フィルム２０を例示したが、粘着層２は感圧型であってもよい。なお、感圧型の接着層は、光反応性を有する炭素－炭素二重結合を有する樹脂を含有しても、含有しなくてもよい。例えば、粘着層は、その所定の領域に紫外線を照射することによって当該領域の粘着性を低下させたものであってもよく、例えば、光反応性を有する炭素－炭素二重結合を有する樹脂が残存していてもよい。
上記実施形態においては、図３（ｂ）に示すように、熱硬化性樹脂層からなる支持片形成用フィルムＤを備える支持片形成用積層フィルム２０を例示したが、支持片形成用積層フィルムは熱硬化性樹脂層のうち少なくとも一部を硬化させた層からなるものであってもよい。また、支持片形成用積層フィルムは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムを備えたものであってもよい。図１１（ａ）に示す支持片形成用積層フィルム２０Ａは、熱硬化性樹脂層５と、熱硬化性樹脂層よりも高い剛性を有する樹脂層６とを有する二層フィルムＤ２（支持片形成用フィルム）を有する。すなわち、支持片形成用積層フィルム２０Ａにおいては、粘着層２と最外面の樹脂層６との間に熱硬化性樹脂層５が配置されている。なお、熱硬化性樹脂層５は、第一実施形態に係る支持片形成用フィルムＤを構成する熱硬化性樹脂組成物からなる。樹脂層６の厚さは、例えば、５～１００μｍであり、１０～９０μｍ又は２０～８０μｍであってもよい。樹脂層６は、例えば、ポリイミド層である。
図１１（ｂ）に示す支持片形成用積層フィルム２０Ｂは、熱硬化性樹脂層よりも高い剛性を有する樹脂層６と、樹脂層６を挟む二層の熱硬化性樹脂層５ａ，５ｂとを有する三層フィルムＤ３（支持片形成用フィルム）を有する。支持片形成用積層フィルム２０Ｂにおいては、粘着層２の表面上に三層フィルムＤ３が配置されている。
図１２（ａ）は二層フィルムＤ２をハーフカットした状態を模式的に示す断面図である。（Ｂ）工程において、二層フィルムＤ２の樹脂層６を切断し且つ熱硬化性樹脂層５の厚さ方向の途中まで切り込みＣを形成すればよい。これにより、ハーフカットされた二層フィルムＤ２を有する積層フィルム２５Ａが得られる。すなわち、積層フィルム２５Ａは、基材フィルム１と、粘着層２と、ハーフカットされた二層フィルムＤ２とをこの順序で備える。図１２（ａ）に示されたとおり、二層フィルムＤ２は、粘着層２と対面する側の面と反対側の面に、樹脂層６を切断し且つ熱硬化性樹脂層５の厚さ方向の途中まで至る切り込みＣを有する。樹脂層６が個片化されることで複数の樹脂片６ｐが形成されている。
図１２（ｂ）は三層フィルムＤ３をハーフカットした状態を模式的に示す断面図である。（Ｂ）工程において、三層フィルムＤ３の熱硬化性樹脂層５ａ及び樹脂層６を切断し且つ熱硬化性樹脂層５ｂの厚さ方向の途中まで切り込みＣを形成すればよい。これにより、ハーフカットされた三層フィルムＤ３を有する積層フィルム２５Ｂが得られる。すなわち、積層フィルム２５Ｂは、基材フィルム１と、粘着層２と、ハーフカットされた三層フィルムＤ３とをこの順序で備える。図１２（ｂ）に示されたとおり、三層フィルムＤ３は、粘着層２と対面する側の面と反対側の面に、熱硬化性樹脂層５ａ及び樹脂層６を切断し且つ熱硬化性樹脂層５ｂの厚さ方向の途中まで至る切り込みＣを有する。熱硬化性樹脂層５ａが個片化されることで複数の接着剤片５ｐが形成され、樹脂層６が個片化されることで複数の樹脂片６ｐが形成されている。切り込みＣは、熱硬化性樹脂層５ｂの厚さを１００とすると、１０～７５（より好ましくは２５～５０）の厚さで熱硬化性樹脂層５ｂを切断していればよい。
支持片形成用積層フィルム２０Ａ，２０Ｂは、熱硬化性樹脂層５よりも高い剛性を有する樹脂層６を含むことで、ダイシングによって個片化された後において、熱硬化性樹脂層５の熱硬化処理を実施しなくても、優れたピックアップ性を達成し得る。
支持片形成用積層フィルム２０Ａ，２０Ｂにおいて、樹脂層６の代わりに、熱硬化性樹脂層よりも高い金属層（例えば、銅層又はアルミニウム層）を採用してもよい。金属層の厚さは、例えば、５～１００μｍであり、１０～９０μｍ又は２０～８０μｍであってもよい。支持片形成用積層フィルム２０Ａ，２０Ｂが金属層を含むことで、優れたピックアップ性に加え、樹脂材料と金属材料の光学的なコントラストにより、ピックアップ工程において支持片の優れた視認性を達成し得る。
本開示によれば、ピックアップ性に優れる支持片を効率的に製造する方法が提供される。また、本開示よれば、上記支持片を使用してドルメン構造を有する半導体装置を製造する方法が提供される。
１…基材フィルム、１ａ…内側領域、２…粘着層、２ａ…周縁領域、５，５ａ，５ｂ…熱硬化性樹脂層、５ｐ…接着剤片、６…樹脂層、６ｐ…樹脂片、１０…基板、２０，２０Ａ，２０Ｂ…支持片形成用積層フィルム、２５，２５Ａ，２５Ｂ…積層フィルム、５０…封止材、１００…半導体装置、Ｃ…切り込み、Ｄ…支持片形成用フィルム、Ｄ２…二層フィルム（支持片形成用フィルム）、Ｄ３…三層フィルム（支持片形成用フィルム）、Ｄａ…支持片、Ｄｃ…支持片（硬化物）、ＤＲ…ダイシングリング、Ｈ…ヒーター、Ｔ１…第一のチップ、Ｔ２…第二のチップ、Ｔ２ａ…接着剤片付きチップ、Ｔａ…接着剤片、Ｔｃ…接着剤片（硬化物）

Claims (9)

  1. 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造に使用される支持片の製造方法であって、
    （Ａ）基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程と、
    （Ｂ）前記支持片形成用フィルムを個片化することによって、前記粘着層の表面上に複数の支持片を形成する工程と、
    を含み、
    前記支持片形成用フィルムが熱硬化性樹脂層からなるフィルム、又は熱硬化性樹脂層のうち少なくとも一部を硬化させた層からなるフィルムであり、
    （Ｂ）工程は、前記支持片形成用フィルムの厚さ方向の途中まで切り込みを形成する工程と、冷却された状態の前記支持片形成用フィルムをエキスパンションによって個片化する工程とをこの順序で含む、支持片の製造方法。
  2. 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造に使用される支持片の製造方法であって、
    （Ａ）基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程と、
    （Ｂ）前記支持片形成用フィルムを個片化することによって、前記粘着層の表面上に複数の支持片を形成する工程と、
    を含み、
    前記支持片形成用フィルムが熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムであり、前記積層フィルムにおいて前記樹脂層又は前記金属層と、前記粘着層との間に前記熱硬化性樹脂層が位置しており、
    （Ｂ）工程は、前記支持片形成用フィルムの前記樹脂層又は前記金属層を切断し且つ前記熱硬化性樹脂層の厚さ方向の途中まで切り込みを形成する工程と、冷却された状態の前記支持片形成用フィルムをエキスパンションによって個片化する工程とをこの順序で含む、支持片の製造方法。
  3. 前記樹脂層がポリイミド層である、請求項２に記載の支持片の製造方法。
  4. 前記金属層が銅層又はアルミニウム層である、請求項２に記載の支持片の製造方法。
  5. 前記基材フィルムは熱収縮性を有し、
    前記粘着層は、前記支持片形成用フィルムで覆われていない周縁領域を有しており、（Ｂ）工程において前記支持片形成用フィルムを囲うように前記周縁領域にダイシングリングを貼り付けた状態で支持片形成用フィルムを個片化し、
    （Ｂ）工程後、前記基材フィルムにおける前記ダイシングリングの内側領域を加熱することによって当該内側領域の前記基材フィルムを収縮させる工程を含む、請求項１～４のいずれか一項に記載の支持片の製造方法。
  6. 前記粘着層が紫外線硬化型であり、
    （Ｂ）工程後、前記粘着層に紫外線を照射する工程を含む、請求項１～５のいずれか一項に記載の支持片の製造方法。
  7. 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法であって、
    請求項１～６のいずれか一項に記載の製造方法によって、前記粘着層の表面上に複数の支持片を形成する工程と、
    （Ｃ）前記粘着層から前記支持片をピックアップする工程と、
    （Ｄ）基板上に第一のチップを配置する工程と、
    （Ｅ）前記基板上であって前記第一のチップの周囲又は前記第一のチップが配置されるべき領域の周囲に複数の前記支持片を配置する工程と、
    （Ｆ）第二のチップと、前記第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程と、
    （Ｇ）複数の前記支持片の表面上に前記接着剤片付きチップを配置することによってドルメン構造を構築する工程と、
    を含む、半導体装置の製造方法。
  8. 基材フィルムと、
    粘着層と、
    熱硬化性樹脂層、又は熱硬化性樹脂層のうち少なくとも一部を硬化させた層からなる支持片形成用フィルムと、
    をこの順序で備え、
    前記支持片形成用フィルムは、前記粘着層と対面する側の面と反対側の面に、当該フィルムの厚さ方向の途中まで至る切り込みを有する、積層フィルム。
  9. 基材フィルムと、
    粘着層と、
    熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する支持片形成用フィルムと、
    をこの順序で備え、
    前記樹脂層又は前記金属層と、前記粘着層との間に前記熱硬化性樹脂層が位置しており、
    前記支持片形成用フィルムは、前記粘着層と対面する側の面と反対側の面に、前記樹脂層又は前記金属層を切断し且つ前記熱硬化性樹脂層の厚さ方向の途中まで至る切り込みを有する、積層フィルム。

JP2021516274A 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム Active JP7494844B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2019/017692 2019-04-25
PCT/JP2019/017692 WO2020217397A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
PCT/JP2020/017740 WO2020218531A1 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム

Publications (2)

Publication Number Publication Date
JPWO2020218531A1 JPWO2020218531A1 (ja) 2020-10-29
JP7494844B2 true JP7494844B2 (ja) 2024-06-04

Family

ID=72940646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516274A Active JP7494844B2 (ja) 2019-04-25 2020-04-24 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム

Country Status (7)

Country Link
US (1) US11935870B2 (ja)
JP (1) JP7494844B2 (ja)
KR (1) KR102741809B1 (ja)
CN (1) CN113574666A (ja)
SG (1) SG11202110162UA (ja)
TW (1) TWI857050B (ja)
WO (2) WO2020217397A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法
JP2023102570A (ja) * 2022-01-12 2023-07-25 株式会社レゾナック 個片化体形成用積層フィルム及びその製造方法、並びに半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2006005333A (ja) 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20070181990A1 (en) 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
US20080029885A1 (en) 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2010206136A (ja) 2009-03-06 2010-09-16 Disco Abrasive Syst Ltd ワーク分割装置
JP2013131557A (ja) 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法
JP2019012841A (ja) 2011-02-16 2019-01-24 株式会社東京精密 ワーク分割装置及びワーク分割方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
CN1700467A (zh) * 2004-05-20 2005-11-23 株式会社东芝 半导体器件
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
KR20110083969A (ko) 2010-01-15 2011-07-21 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9412722B1 (en) 2015-02-12 2016-08-09 Dawning Leading Technology Inc. Multichip stacking package structure and method for manufacturing the same
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP6603479B2 (ja) 2015-05-18 2019-11-06 日東電工株式会社 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置
US20190012841A1 (en) * 2017-07-09 2019-01-10 Eyedaptic, Inc. Artificial intelligence enhanced system for adaptive control driven ar/vr visual aids

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2006005333A (ja) 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20070181990A1 (en) 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
US20080029885A1 (en) 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2010206136A (ja) 2009-03-06 2010-09-16 Disco Abrasive Syst Ltd ワーク分割装置
JP2019012841A (ja) 2011-02-16 2019-01-24 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP2013131557A (ja) 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Also Published As

Publication number Publication date
KR102741809B1 (ko) 2024-12-11
CN113574666A (zh) 2021-10-29
JPWO2020218531A1 (ja) 2020-10-29
WO2020217397A1 (ja) 2020-10-29
TWI857050B (zh) 2024-10-01
KR20220002257A (ko) 2022-01-06
WO2020218531A1 (ja) 2020-10-29
US20220149009A1 (en) 2022-05-12
SG11202110162UA (en) 2021-11-29
US11935870B2 (en) 2024-03-19
TW202105620A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
JP7494841B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP7494844B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
JP2023115060A (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
JP7494843B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
KR102755201B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR102764810B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
KR102741215B1 (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP7482112B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム
JP2024050073A (ja) 個片化体形成用積層フィルム及びその製造方法、巻回体、並びに積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240506

R150 Certificate of patent or registration of utility model

Ref document number: 7494844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150