JP7331653B2 - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP7331653B2 JP7331653B2 JP2019209034A JP2019209034A JP7331653B2 JP 7331653 B2 JP7331653 B2 JP 7331653B2 JP 2019209034 A JP2019209034 A JP 2019209034A JP 2019209034 A JP2019209034 A JP 2019209034A JP 7331653 B2 JP7331653 B2 JP 7331653B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- semiconductor substrate
- protective film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
本明細書が開示する技術は、トレンチゲートを備える半導体装置の製造方法に関する。 The technology disclosed in this specification relates to a method of manufacturing a semiconductor device having a trench gate.
特許文献1は、トレンチゲートが設けられているトレンチの肩部が曲面化された半導体装置を開示する。このようなトレンチゲートを備える半導体装置では、肩部における電界集中が緩和され、ゲート・ソース間漏れ電流が低減される。
特許文献1は、等方性ドライエッチングによりトレンチの肩部を曲面化する製造方法を開示する。この製造方法では、トレンチの側面が露出した状態で等方性ドライエッチングが実施されているので、トレンチの側面の上部が必要以上にエッチングされ、チャネル部への悪影響が懸念される。
本願明細書は、半導体装置のチャネル部への悪影響を抑えながら、トレンチの肩部を曲面化することができる製造方法を提供する。 The present specification provides a manufacturing method capable of curving the shoulder portion of the trench while suppressing adverse effects on the channel portion of the semiconductor device.
本明細書が開示する半導体装置の製造方法は、第1導電型のドリフト領域と第2導電型のボディ領域と第1導電型のソース領域が半導体基板の深さ方向に沿ってこの順で並んでいる前記半導体基板の表面から前記ソース領域と前記ボディ領域を貫通して前記深さ方向に伸びるトレンチを形成するトレンチ形成工程と、前記半導体基板の前記表面及び前記トレンチの内面に保護膜を成膜する成膜工程と、等方性ドライエッチングを実施し、前記保護膜の一部を選択的にエッチングして前記トレンチの肩部を露出させる第1エッチング工程と、等方性ドライエッチングを実施し、前記保護膜から露出する前記トレンチの前記肩部を曲面化する第2エッチング工程と、を備えることができる。ここで、前記ドリフト領域と前記ボディ領域と前記ソース領域は、前記半導体基板の深さ方向に沿ってこの順で並んでいる限り、それらの領域間に他の半導体領域が介在してもよい。例えば、前記ドリフト領域と前記ボディ領域の間に、前記ドリフト領域よりも第1導電型不純物の濃度が濃いJFET抵抗低減領域が介在していてもよい。また、前記半導体基板の材料は特に限定されるものではなく、例えば炭化珪素であってもよい。上記製造方法の前記第1エッチング工程では、前記半導体基板の前記表面及び前記トレンチの前記内面に前記保護膜が被覆された状態で等方性ドライエッチングが実施される。このとき、前記トレンチの前記肩部を被覆する前記保護膜にプラズマが集中することにより、前記トレンチの前記肩部を被覆する前記保護膜が選択的に除去される。このため、次に実施される前記第2エッチング工程では、前記トレンチの前記肩部のみが露出した状態で等方性ドライエッチングを実施することができる。これにより、前記トレンチの側面の上部が必要以上にエッチングされることが抑制される。このように、上記製造方法では、前記半導体装置のチャネル部への影響を抑えながら、前記トレンチの前記肩部を曲面化することができる。 In the method of manufacturing a semiconductor device disclosed in the present specification, a drift region of a first conductivity type, a body region of a second conductivity type, and a source region of a first conductivity type are arranged in this order along the depth direction of a semiconductor substrate. forming a trench extending in the depth direction from the surface of the semiconductor substrate through the source region and the body region, and forming a protective film on the surface of the semiconductor substrate and the inner surface of the trench. a first etching step of selectively etching a portion of the protective film to expose a shoulder portion of the trench; and isotropic dry etching. and a second etching step of curving the shoulder portion of the trench exposed from the protective film. Here, as long as the drift region, the body region and the source region are arranged in this order along the depth direction of the semiconductor substrate, another semiconductor region may be interposed between these regions. For example, between the drift region and the body region, a JFET resistance reduction region having a higher first conductivity type impurity concentration than the drift region may be interposed. Further, the material of the semiconductor substrate is not particularly limited, and may be silicon carbide, for example. In the first etching step of the manufacturing method, isotropic dry etching is performed with the protective film covering the surface of the semiconductor substrate and the inner surface of the trench. At this time, plasma concentrates on the protective film covering the shoulder of the trench, thereby selectively removing the protective film covering the shoulder of the trench. Therefore, in the second etching step to be performed next, isotropic dry etching can be performed in a state in which only the shoulder portion of the trench is exposed. This prevents the upper portion of the side surface of the trench from being etched more than necessary. Thus, in the above manufacturing method, the shoulder portion of the trench can be curved while suppressing the influence on the channel portion of the semiconductor device.
上記製造方法の前記第2エッチング工程では、前記半導体基板に対するエッチングレートが前記保護膜に対するエッチングレートよりも高い種類のエッチングガスが用いられてもよい。この製造方法によると、前記保護膜のエッチングを抑えながら前記トレンチの前記肩部を曲面化することができる。これにより、前記トレンチの前記側面の上部が必要以上にエッチングされることが良好に抑制される。 In the second etching step of the manufacturing method, an etching gas having a higher etching rate for the semiconductor substrate than for the protective film may be used. According to this manufacturing method, the shoulder portion of the trench can be curved while suppressing etching of the protective film. As a result, etching of the upper portion of the side surface of the trench more than necessary is suppressed satisfactorily.
上記製造方法では、前記第1エッチング工程と前記第2エッチング工程が同一工程であってもよい。この製造方法によると、少ない工程数で前記トレンチの前記肩部を曲面化することができる。 In the above manufacturing method, the first etching step and the second etching step may be the same step. According to this manufacturing method, the shoulder portion of the trench can be curved with a small number of steps.
図1に示されるように、半導体装置1は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と称される種類のパワー半導体素子であり、半導体基板10、半導体基板10の裏面10aを被覆するドレイン電極22、半導体基板10の表面10bを被覆するソース電極24及び半導体基板10の表層部に設けられているトレンチゲート30を備えている。トレンチゲート30は、半導体基板10の表面10bに対して直交する方向から観測したときに、例えばストライプ状に配置されている。
As shown in FIG. 1, a
半導体基板10は、炭化珪素(SiC)を材料とする基板であり、n+型のドレイン領域11、n型のドリフト領域12、p型の電界緩和領域13、n+型のJFET抵抗低減領域14、p型のボディ領域15、p+型のボディコンタクト領域16及びn+型のソース領域17を有している。
The
ドレイン領域11は、半導体基板10の裏層部に配置されており、半導体基板10の裏面に露出する位置に設けられている。ドレイン領域11は、後述するドリフト領域12がエピタキシャル成長するための下地基板でもある。ドレイン領域11は、半導体基板10の裏面を被覆するドレイン電極22にオーミック接触している。
The
ドリフト領域12は、ドレイン領域11上に設けられている。ドリフト領域12は、エピタキシャル成長技術を利用して、ドレイン領域11の表面から結晶成長して形成される。ドリフト領域12の不純物濃度は、半導体基板10の厚み方向に一定である。
Drift
電界緩和領域13は、トレンチゲート30の底面を覆うように設けられており、トレンチゲート30の底面に集中する電界を緩和することができる。この断面では、電界緩和領域13がドリフト領域12及びJFET抵抗低減領域14によってボディ領域15から隔てられている。しかしながら、図示しない断面において、電界緩和領域13がボディ領域15に接続されていてもよい。電界緩和領域13は、イオン注入技術を利用して、トレンチゲート30を形成するためのトレンチの底面に向けてp型不純物(例えばアルミニウム)をイオン注入し、そのトレンチの底面に形成される。
The electric
JFET抵抗低減領域14は、ドリフト領域12とボディ領域15の間に設けられており、ドリフト領域12とボディ領域15を隔てており、ドリフト領域12よりもn型不純物の濃度が濃い領域である。JFET抵抗低減領域14は、隣り合うトレンチゲート30の間において、一方のトレンチゲート30の側面から他方のトレンチゲート30の側面まで伸びている。JFET抵抗低減領域14は、イオン注入技術を利用して、半導体基板10の表面に向けてn型不純物(例えば窒素)をイオン注入し、ドリフト領域12とボディ領域15の双方に接する位置に形成される。
The JFET
ボディ領域15は、JFET抵抗低減領域14上に設けられており、半導体基板10の表層部に配置されている。ボディ領域15は、トレンチゲート30の側面に接している。ボディ領域15は、イオン注入技術を利用して、半導体基板10の表面に向けてp型不純物(例えばアルミニウム)をイオン注入し、半導体基板10の表層部に形成される。
The
ボディコンタクト領域16は、ボディ領域15上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面に露出する位置に設けられており、ボディ領域15よりもp型不純物の濃度が濃い領域である。ボディコンタクト領域16は、半導体基板10の表面10bを被覆するソース電極24にオーミック接触している。ボディコンタクト領域16は、イオン注入技術を利用して、半導体基板10の表面に向けてp型不純物(例えばアルミニウム)をイオン注入し、半導体基板10の表層部に形成される。
The
ソース領域17は、ボディ領域15上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面10bに露出する位置に設けられている。ソース領域17は、ボディ領域15によってJFET抵抗低減領域14から隔てられている。ソース領域17は、トレンチゲート30の側面に接している。ソース領域17は、半導体基板10の表面10bを被覆するソース電極24にオーミック接触している。ソース領域17は、イオン注入技術を利用して、半導体基板10の表面に向けてn型不純物(例えば窒素)をイオン注入し、半導体基板10の表層部に形成される。
The
ソース領域17が設けられている位置において、トレンチゲート30が埋設されているトレンチTRの肩部30aが曲面化している。トレンチTRの肩部30aとは、半導体基板10の表面10bとトレンチゲート30の側面が交差する部分である。このように、トレンチTRの肩部30aが曲面化していると、肩部30aにおける電界集中が緩和され、ゲート・ソース間漏れ電流が低減される。
At the position where
トレンチゲート30は、半導体基板10の表面10bから半導体基板10の深さ方向(紙面上下方向)に沿って伸びており、ゲート絶縁膜32及びゲート電極34を有している。トレンチゲート30は、ソース領域17とボディ領域15とJFET抵抗低減領域14を貫通してドリフト領域12に達している。ゲート絶縁膜32は、酸化シリコンである。ゲート電極34は、ゲート絶縁膜32で被覆されており、不純物を含むポリシリコンである。
The
次に、図1を参照し、半導体装置1の動作を説明する。ドレイン電極22に正電圧が印加され、ソース電極24が接地され、トレンチゲート30のゲート電極34が接地されていると、半導体装置1はオフである。半導体装置1では、電界緩和領域13がトレンチゲート30の底面を覆うように設けられている。このため、トレンチゲート30の底面のゲート絶縁膜32における電界集中が緩和され、半導体装置1は高い耐圧を有することができる。
Next, operation of the
ドレイン電極22に正電圧が印加され、ソース電極24が接地され、トレンチゲート30のゲート電極34にソース電極24よりも正となる閾値電圧以上の電圧が印加されていると、半導体装置1はオンである。このとき、ソース領域17とJFET抵抗低減領域14を隔てるボディ領域15のうちのトレンチゲート30の側面に対向する部分に反転層が形成される。ソース領域17から供給される電子は、その反転層を経由してJFET抵抗低減領域14に達する。JFET抵抗低減領域14に達した電子は、JFET抵抗低減領域14を経由してドリフト領域12に流れる。このようなJFET抵抗低減領域14が設けられていると、電界緩和領域13からドリフト領域12内に伸びてくる空乏層を迂回するように電流が流れることができる。このため、このような空乏層による抵抗の増加、即ち、JFET抵抗の増加が抑えられる。このように、半導体装置1は、トレンチゲート30のピッチ幅が狭い微細化構造に適した構造を有している。
When a positive voltage is applied to the
次に、半導体装置1の製造方法を説明する。まず、図2に示されるように、ドレイン領域11とドリフト領域12とJFET抵抗低減領域14とボディ領域15とソース領域17が半導体基板10の深さ方向に沿ってこの順で並んでいる半導体基板10を準備する。ドレイン領域11が半導体基板10の裏面10aに露出しており、ソース領域17が半導体基板10の表面10bに露出している。半導体基板10の表層部には、ソース領域17の間にボディコンタクト領域16も形成されている。この半導体基板10は、エピタキシャル成長技術を利用して、ドレイン領域11からドリフト領域12を結晶成長した後に、イオン注入技術を利用して、半導体基板10の表面10bに向けてn型不純物及びp型不純物をイオン注入し、JFET抵抗低減領域14とボディ領域15とボディコンタクト領域16とソース領域17を形成することで準備される。
Next, a method for manufacturing the
次に、図3に示されるように、フォトリソグラフィー技術を利用して、半導体基板10の表面10b上にレジスト膜42をパターニングする。レジスト膜42は、開口からソース領域17の一部が露出するようにパターニングされる。次に、異方性ドライエッチング技術を利用して、レジスト膜42の開口から露出する半導体基板10の表面10bから半導体基板10の深さ方向に沿って伸びるトレンチTRを形成する(トレンチ形成工程)。トレンチTRは、半導体基板10の表面10bからソース領域17とボディ領域15とJFET抵抗低減領域14を貫通してドリフト領域12に達するように形成される。なお、トレンチTRは、ソース領域17とボディ領域15を貫通していればよく、その底面がJFET抵抗低減領域14内に位置するように形成されてもよい。
Next, as shown in FIG. 3, a resist
次に、図4に示されるように、イオン注入技術を利用して、トレンチTRの底面に露出するドリフト領域12に向けてp型不純物(例えばアルミニウム)をイオン注入し、ドリフト領域12上であってトレンチTRの底面に露出する電界緩和領域13を形成する。
Next, as shown in FIG. 4, an ion implantation technique is used to ion-implant p-type impurities (for example, aluminum) toward
次に、図5に示されるように、CVD技術を利用して、半導体基板10の表面10b、トレンチTRの側面と底面を被覆するように、保護膜44を成膜する(成膜工程)。保護膜44は、酸化シリコンを材料とする薄膜であり、その厚みが約100nmである。
Next, as shown in FIG. 5, the CVD technique is used to form a
次に、図6に示されるように、等方性ドライエッチング技術を利用して、保護膜44の一部をエッチングし、半導体基板10の表面10bとトレンチTRの側面が交差する肩部30aを露出させる(第1エッチング工程)。この等方性ドライエッチング工程では、例えばエッチングガスとしてCF4/O2ガスが用いられる。この等方性ドライエッチング工程では、トレンチTRの肩部30aを被覆する保護膜44の角部の曲率が高いことから、その保護膜44の角部にプラズマが集中することにより、保護膜44の角部が選択的に除去される。このように、保護膜44の角部が自己選択的にエッチングされ、トレンチTRの肩部30aのみが保護膜44から露出する。
Next, as shown in FIG. 6, an isotropic dry etching technique is used to etch a portion of the
次に、図7に示されるように、等方性ドライエッチング技術を利用して、保護膜44から露出するトレンチTRの肩部30aを曲面化する(第2エッチング工程)。この等方性ドライエッチング工程では、例えばエッチングガスとしてCF4/O2ガスが用いられる。CF4/O2ガスによるエッチングレートについては、炭化珪素の半導体基板10に対するエッチングレートが酸化シリコンの保護膜44に対するエッチングレートよりも高い。このため、保護膜44のエッチングを抑えながらトレンチTRの肩部30aを曲面化することができる。これにより、トレンチTRの側面の上部が必要以上にエッチングされることが抑制される。例えば、トレンチTRの内面に保護膜44が被膜されていない状態で等方性ドライエッチングを実施すると、トレンチTRの側面が必要以上にエッチングされ、チャネル部へのエッチングダメージ及びチャネル部が傾斜した形態となり、チャネル部の電子移動度の低下が懸念される。本製造方法では、トレンチTRの側面が必要以上にエッチングされるのが抑えられているので、このような事態が発生することを防止することができる。
Next, as shown in FIG. 7, an isotropic dry etching technique is used to
なお、上記した第1エッチング工程と第2エッチング工程は、連続した同一工程である。すなわち、同一のCDE装置及び同一のエッチングガスを用いて連続して実施される。このため、実際には、保護膜44の角部がエッチングされると同時に、トレンチTRの肩部30aの曲面化が進行する。この点でも、トレンチTRの側面が必要以上にエッチングされることが良好に抑えられている。
Note that the above-described first etching process and second etching process are the same continuous process. That is, they are continuously performed using the same CDE apparatus and the same etching gas. Therefore, actually, the corner portion of
次に、図8に示されるように、エッチング技術を利用して、トレンチTRの内面を被覆する保護膜44を除去する。次に、CVD技術を利用して、そのトレンチTR内にゲート絶縁膜32を堆積する。次に、CVD技術を利用して、ゲート電極34をトレンチ内に充填する。最後に、半導体基板10の裏面にドレイン電極22を成膜し、半導体基板10の表面にソース電極24を成膜すると、半導体装置1が完成する。
Next, as shown in FIG. 8, an etching technique is used to remove
上記製造方法では、トレンチTRを曲面化するためだけに保護膜44を成膜していた。上記製造方法の変形例では、例えば、図4に示す電界緩和領域13を形成するためのイオン注入工程に先立って、トレンチTRの側面にアルミニウムが導入されるのを抑えるための保護膜を成膜することがある。このイオン注入防止用の保護膜を上記の保護膜44として用いてもよい。これにより、トレンチTRを曲面化するためだけに保護膜44を成膜する必要がなくなり、製造工数が削減される。
In the above-described manufacturing method,
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. In addition, the technical elements described in this specification or in the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in this specification or drawings can simultaneously achieve a plurality of purposes, and achieving one of them has technical utility in itself.
1 :半導体装置
10 :半導体基板
11 :ドレイン領域
12 :ドリフト領域
13 :電界緩和領域
14 :JFET抵抗低減領域
15 :ボディ領域
16 :ボディコンタクト領域
17 :ソース領域
22 :ドレイン電極
24 :ソース電極
30 :トレンチゲート
30a :肩部
32 :ゲート絶縁膜
34 :ゲート電極
Reference Signs List 1: semiconductor device 10: semiconductor substrate 11: drain region 12: drift region 13: electric field relaxation region 14: JFET resistance reduction region 15: body region 16: body contact region 17: source region 22: drain electrode 24: source electrode 30:
Claims (4)
前記半導体基板の前記表面及び前記トレンチの内面に保護膜を成膜する成膜工程と、
等方性ドライエッチングを実施し、前記保護膜の一部を選択的にエッチングして前記トレンチの肩部を露出させる第1エッチング工程と、
等方性ドライエッチングを実施し、前記保護膜から露出する前記トレンチの前記肩部を曲面化する第2エッチング工程と、を備え、
前記第2エッチング工程では、前記半導体基板に対するエッチングレートが前記保護膜に対するエッチングレートよりも高い種類のエッチングガスが用いられる、半導体装置の製造方法。 A drift region of a first conductivity type, a body region of a second conductivity type, and a source region of a first conductivity type are arranged in this order along the depth direction of the semiconductor substrate. a trench forming step of forming a trench penetrating the body region and extending in the depth direction;
a film forming step of forming a protective film on the surface of the semiconductor substrate and the inner surface of the trench;
a first etching step of performing isotropic dry etching to selectively etch a portion of the protective film to expose a shoulder portion of the trench;
a second etching step of performing isotropic dry etching to curve the shoulder portion of the trench exposed from the protective film ;
A method of manufacturing a semiconductor device, wherein in the second etching step, an etching gas having a higher etching rate for the semiconductor substrate than for the protective film is used.
前記半導体基板の前記表面及び前記トレンチの内面に保護膜を成膜する成膜工程と、a film forming step of forming a protective film on the surface of the semiconductor substrate and the inner surface of the trench;
等方性ドライエッチングを実施し、前記保護膜の一部を選択的にエッチングして前記トレンチの肩部を露出させる第1エッチング工程と、a first etching step of performing isotropic dry etching to selectively etch a portion of the protective film to expose a shoulder portion of the trench;
等方性ドライエッチングを実施し、前記保護膜から露出する前記トレンチの前記肩部を曲面化する第2エッチング工程と、を備え、a second etching step of performing isotropic dry etching to curve the shoulder portion of the trench exposed from the protective film;
前記半導体基板の材料が炭化珪素である、半導体装置の製造方法。A method of manufacturing a semiconductor device, wherein a material of the semiconductor substrate is silicon carbide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019209034A JP7331653B2 (en) | 2019-11-19 | 2019-11-19 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019209034A JP7331653B2 (en) | 2019-11-19 | 2019-11-19 | Semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021082710A JP2021082710A (en) | 2021-05-27 |
JP7331653B2 true JP7331653B2 (en) | 2023-08-23 |
Family
ID=75966035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019209034A Active JP7331653B2 (en) | 2019-11-19 | 2019-11-19 | Semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7331653B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024150368A1 (en) * | 2023-01-12 | 2024-07-18 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173184A (en) | 2004-12-13 | 2006-06-29 | Sharp Corp | Manufacturing method of semiconductor device |
JP2006228901A (en) | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | Manufacturing method of silicon carbide semiconductor element |
WO2013042333A1 (en) | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | Silicon carbide semiconductor element and method for manufacturing same |
JP2017117963A (en) | 2015-12-24 | 2017-06-29 | トヨタ自動車株式会社 | Semiconductor device manufacturing method |
US20180061644A1 (en) | 2016-08-29 | 2018-03-01 | Infineon Technologies Ag | Methods for forming a semiconductor device and semiconductor devices |
-
2019
- 2019-11-19 JP JP2019209034A patent/JP7331653B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173184A (en) | 2004-12-13 | 2006-06-29 | Sharp Corp | Manufacturing method of semiconductor device |
JP2006228901A (en) | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | Manufacturing method of silicon carbide semiconductor element |
WO2013042333A1 (en) | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | Silicon carbide semiconductor element and method for manufacturing same |
JP2017117963A (en) | 2015-12-24 | 2017-06-29 | トヨタ自動車株式会社 | Semiconductor device manufacturing method |
US20180061644A1 (en) | 2016-08-29 | 2018-03-01 | Infineon Technologies Ag | Methods for forming a semiconductor device and semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JP2021082710A (en) | 2021-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102191220B1 (en) | Integrated circuit devices including source/drain extension regions and method of forming the same | |
CN107996003B (en) | Insulated gate switching device and method of manufacturing the same | |
JP5900698B2 (en) | Semiconductor device | |
JP6193163B2 (en) | Insulated gate semiconductor device | |
TWI650861B (en) | Semiconductor device and manufacturing method of the same | |
WO2017038518A1 (en) | Silicon carbide semiconductor device | |
JP2017191817A (en) | Method for manufacturing switching element | |
JP7331653B2 (en) | Semiconductor device manufacturing method | |
JP2020096080A (en) | Method of manufacturing semiconductor device | |
JP2019176104A (en) | Switching element | |
JP7151446B2 (en) | Semiconductor device manufacturing method | |
CA2988371C (en) | Switching element and method of manufacturing switching element | |
JP7537377B2 (en) | Field effect transistor and its manufacturing method | |
JP7192504B2 (en) | semiconductor equipment | |
JP6294208B2 (en) | Method for manufacturing insulated gate switching element having trench gate electrode | |
US20220367713A1 (en) | Vertical field effect transistor and method for the formation thereof | |
JP6988261B2 (en) | Nitride semiconductor equipment | |
JP2020126932A (en) | Trench gate type semiconductor device | |
JP7405230B2 (en) | switching element | |
JP7380236B2 (en) | semiconductor equipment | |
WO2023199570A1 (en) | Semiconductor device and method for producing same | |
JP4810736B2 (en) | Horizontal junction field effect transistor and method of manufacturing the same | |
JP7396914B2 (en) | Nitride semiconductor device and its manufacturing method | |
JP2024029440A (en) | Semiconductor device and method for manufacturing the same | |
JP7151395B2 (en) | Semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230724 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7331653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |