[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7313968B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP7313968B2
JP7313968B2 JP2019149063A JP2019149063A JP7313968B2 JP 7313968 B2 JP7313968 B2 JP 7313968B2 JP 2019149063 A JP2019149063 A JP 2019149063A JP 2019149063 A JP2019149063 A JP 2019149063A JP 7313968 B2 JP7313968 B2 JP 7313968B2
Authority
JP
Japan
Prior art keywords
base wafer
mold resin
wafer
back surface
memory chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019149063A
Other languages
English (en)
Other versions
JP2021034404A (ja
Inventor
ヒョンジン バン
テヒ キム
ジェシク キム
ヨジン ジョン
ヨンミン パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2019149063A priority Critical patent/JP7313968B2/ja
Publication of JP2021034404A publication Critical patent/JP2021034404A/ja
Application granted granted Critical
Publication of JP7313968B2 publication Critical patent/JP7313968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

本発明は、樹脂でモールドされたパッケージデバイスを生成するウエーハの加工方法に関する。
IC、LSI等の複数のデバイスが表面に形成されたウエーハは、研削装置によって裏面が研削され、所望の厚みに加工された後、ダイシング装置によって個々のデバイスチップに分割され、携帯電話、パソコン等の電気機器に利用される。
また、デバイスチップの機能を向上させるために、CPU等の複数のデバイスが分割予定ラインによって区画され表面に形成されたベースウエーハの各デバイスに対応して半導体メモリー(DRAM)等のメモリーチップを積層し、樹脂でモールドされ個々に分割されたパッケージデバイスを生成する技術が提案されている(例えば、特許文献1を参照)。
特開2014-165339号公報
ところで、ベースウエーハの各デバイスに対応して積層されたメモリーチップ側にモールド樹脂を被覆すると、液状のモールド樹脂が硬化するに伴ってベースウエーハに応力が働いて湾曲し、個々のパッケージデバイスに分割することが困難になるという問題がある。
本発明は、上記事実に鑑みなされたものであり、その主たる技術課題は、モールド樹脂で被覆したベースウエーハが湾曲し個々のパッケージデバイスに分割することが困難になるという問題を解消するウエーハの加工方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、複数のデバイスが分割予定ラインによって区画され表面に形成されたベースウエーハにメモリーチップを積層し、樹脂でモールドされたパッケージデバイスを生成するウエーハの加工方法であって、ベースウエーハの表面にボンド層を介してハード基板を貼着するハード基板貼着工程と、ベースウエーハの裏面を研削してデバイスに埋設された電極を裏面に露出させる電極露出工程と、ベースウエーハの裏面の各デバイスに対応する位置にメモリーチップを積層するメモリーチップ積層工程と、メモリーチップが積層された側にモールド樹脂を被覆するモールド樹脂被覆工程と、を少なくとも含み、該モールド樹脂被覆工程を実施する前に、ベースウエーハの分割予定ラインを間引いて切断して該モールド樹脂被覆工程後に生じるモールド樹脂の応力を緩和させる応力緩和工程を実施するウエーハの加工方法が提供される。
好ましくは、該モールド樹脂被覆工程の後、ベースウエーハの樹脂でモールドされた側をダイシングテープに貼着し、ハード基板を剥離したベースウエーハの表面から分割予定ラインを切断して、樹脂でモールドされたパッケージデバイスを生成する。
本発明のウエーハの加工方法は、複数のデバイスが分割予定ラインによって区画され表面に形成されたベースウエーハにメモリーチップを積層し、樹脂でモールドされたパッケージデバイスを生成するウエーハの加工方法であって、ベースウエーハの表面にボンド層を介してハード基板を貼着するハード基板貼着工程と、ベースウエーハの裏面を研削してデバイスに埋設された電極を裏面に露出させる電極露出工程と、ベースウエーハの裏面の各デバイスに対応する位置にメモリーチップを積層するメモリーチップ積層工程と、メモリーチップが積層された側にモールド樹脂を被覆するモールド樹脂被覆工程と、を少なくとも含み、該モールド樹脂被覆工程を実施する前に、ベースウエーハの分割予定ラインを間引いて切断して該モールド樹脂被覆工程後に生じるモールド樹脂の応力を緩和させる応力緩和工程を実施するので、モールド樹脂の容積変化によって、ベースウエーハが湾曲し、個々のパッケージデバイスに分割することが困難になるという問題が解消する。
被加工物のベースウエーハ、及びハード基板の分解斜視図である。 電極露出工程の実施態様を示す斜視図である。 (a)メモリーチップ積層工程の実施態様を示す斜視図、(b)応力緩和工程の実施態様を示す斜視図、(c)メモリーチップ積層工程及び応力緩和工程が完了したベースウエーハを示す斜視図である。 (a)応力緩和工程の実施態様を示す斜視図、(b)メモリーチップ積層工程の実施態様を示す斜視図、(c)応力緩和工程及びメモリーチップ積層工程が完了したベースウエーハを示す斜視図である。 モールド樹脂被覆工程の実施態様を示す斜視図である。 モールド樹脂を被覆したベースウエーハをダイシングテープに保持する態様を示す斜視図である。 ベースウエーハからハード基板を剥離する態様を示す斜視図である。 ベースウエーハから、個々のパッケージデバイスを生成する態様を示す斜視図である。
以下、本発明に基づいて構成されるウエーハの加工方法の実施形態について添付図面を参照しながら、詳細に説明する。
図1には、本実施形態のウエーハの加工方法によって加工されるベースウエーハ10が示されている。ベースウエーハ10は、シリコン基板をベースに形成されており、表面10aにCPU等のデバイス12が分割予定ライン14によって区画された各領域に形成されている。各デバイス12には、後述するメモリーチップを積層する際に、各デバイス12と対応して該メモリーチップを電気的に接続するための複数の電極が埋設されている。
(ハード基板貼着工程)
本実施形態を実施するに際し、まず、図1に示すように、ベースウエーハ10のデバイス12が形成された表面10a側に、図示しないボンド層を形成し、該ボンド層を介して剛性のあるハード基板20を貼着する。ハード基板20の材質等は特に限定されないが、ハード基板20は、例えば、ガラス基板により構成され、平面視でベースウエーハ10と略同一の形状をなす基板である。
(電極露出工程)
上記したハード基板貼着工程を実施したならば、ベースウエーハ10の裏面10bを研削してデバイス12に対応して埋設された電極を裏面10bに露出させる電極露出工程を実施する。図2を参照しながら、より具体的に説明する。
図2に示すように、ハード基板20と一体化されたベースウエーハ10は、研削装置30(一部のみを示している)に搬送され、ハード基板20側を下方に、ベースウエーハ10の裏面10b側を上方に向けて、研削装置30のチャックテーブル31上に載置される。研削装置30は、チャックテーブル31に加え、研削手段32を備えている。研削手段32は、図示しない電動モータによって回転させられるホイールマウント33と、ホイールマウント33の下面に装着される研削ホイール34と、研削ホイール34の下面に環状に配設された複数の研削砥石36とから構成される。チャックテーブル31の上面には、図示しない吸引手段に接続された通気性を有する吸着面が構成されており、該吸引手段を作動させることで、チャックテーブル31上にベースウエーハ10が吸引保持される。
ベースウエーハ10をチャックテーブル31上に吸引保持したならば、チャックテーブル31を図2において矢印R1で示す方向に例えば300rpmで回転させ、これと同時に研削手段32の研削ホイール34を図2において矢印R2で示す方向に、例えば6000rpmで回転させる。そして、図示しない研削送り手段を作動して、研削砥石36をベースウエーハ10の裏面10bに上方から接触させ、研削ホイール36を、例えば1μm/秒の研削送り速度で下方、すなわち、チャックテーブル31に対して垂直な方向に所定量研削送りする。この際、図示しない接触式の測定ゲージによりベースウエーハ10の厚みを測定しながら研削を進めることができ、ベースウエーハ10の裏面10bが研削されてベースウエーハ10を所定の厚さとする。これにより、図2の下方側に示すように、デバイス12に対応して形成されている電極16が裏面10b側に露出する状態なって、電極露出工程が完了する。
(メモリーチップ積層工程・応力緩和工程)
上記したように、電極露出工程を実施したならば、ベースウエーハ10の裏面10bの各デバイス12に対応する位置にDRAM等のメモリーチップ18を積層するメモリーチップ積層工程、及びベースウエーハ10の分割予定ライン14を間引いて切断して、その後被覆されるモールド樹脂によって発生させられる応力を緩和させる応力緩和工程を実施する。このメモリーチッップ積層工程と応力緩和工程とを実施する場合、いずれを先に実施してもよく、図3、及び図4を参照しながら、メモリーチッップ積層工程と応力緩和工程とを実施する2つの実施形態について説明する。
先ず、メモリーチップ積層工程を応力緩和工程よりも先に実施する場合は、図3(a)に示すように、電極露出工程によって電極16が露出したベースウエーハ10の裏面10b側であって、デバイス12に対応した位置に接着剤等を介してメモリーチップ18を積層し、メモリーチップ18と、ベースウエーハ10のデバイス12の電極16とを電気的に接続する(メモリーチップ積層工程)。
上記したように、メモリーチップ積層工程を実施したならば、メモリーチップ18を積層したウエーハ10を、図3(b)に示す切削装置40(一部のみ示している)に搬送し、切削装置40のチャックテーブル41に載置する。切削装置40は、チャックテーブル41に加え、切削手段42を備えている。切削手段42は、回転スピンドル43の先端部に固定され外周に切り刃を有する切削ブレード44と、切削ブレード44を保護するブレードカバー45とを備えている。ブレードカバー45には、切削ブレード44に隣接する位置に切削水供給手段46が配設されており、ブレードカバー45を介して導入される切削水を切削位置に向けて供給する。回転スピンドル43の他端側には図示しないモータ等の回転駆動源が配設されており、該モータは回転スピンドル43を回転させることで切削ブレード44を回転させる
上記した切削装置40によって、応力緩和工程を実施するには、まず、アライメント用の撮像手段(図示は省略)を用いて、ベースウエーハ10を撮像し、加工すべき分割予定ライン14を検出し、切削ブレード44との位置合わせを実施する。なお、アライメント用の撮像手段は、ベースウエーハ10を透過して撮像することが可能な赤外線照射手段、赤外線CCD等を備えており、ウエーハ10の表面10a側に形成された分割予定ライン14を正確に検出することが可能である。切削すべき分割予定ライン14を検出したならば、ベースウエーハ10の分割予定ライン14を間引いて選択された一部の分割予定ライン14を切断する間引き切断を実施する。
該間引き切断は、ベースウエーハ10上に形成された分割予定ライン14の全てではなく、所定間隔で分割予定ライン14を適宜間引きながら、一部の分割予定ライン14のみを選択して、該選択された分割予定ライン14に対して切削加工を実施する(応力緩和工程)。間引かれる分割予定ラン14の数やその間隔は特に限定されず、間引き切断される分割予定ライン14は均等間隔でもよいし、不等間隔であってもよい。ただし、この応力緩和工程によって切断される分割予定ライン14は、後述するモールド樹脂の被覆によってベースウエーハ10に対して応力が働いた際に、ベースウエーハ10が、例えば凹状に湾曲して、ベースウエーハ10を個々のデバイスチップに分割する際に支障が生じないように選択されるものであり、ベースウエーハ10において所定の方向に延びる分割予定ライン14と、該所定の方向と直交する方向の分割予定ライン14とを適宜選択して切断する。上記した間引き切断によって、図3(c)に示すように、ベースウエーハ10を切断する複数の分割溝100を形成し、複数のデバイス12及びメモリーチップ18をグループ化して分割する。なお、該分割溝100は、ベースウエーハ10を完全に分割する溝であり、且つハード基板20を分割しない深さで形成される。
図3に基づいて説明した手順では、メモリーチップ積層工程を先に実施して、後に応力緩和工程を実施したが、この工程は入れ替えることが可能である。図4を参照しながら、応力緩和工程を先に実施し、その後にメモリーチップ積層工程を実施する実施形態について説明する。
上記した電極露出工程が実施されたベースウエーハ10を、図4(a)に示す切削装置40に搬送し、ベースウエーハ10に貼着されたハード基板20側を下方に向けてチャックテーブル41に載置して吸引保持する。なお、図4(a)に示す切削装置40は、上記した図3(b)に示す切削装置40と同一の構成であるので、詳細な説明は省略する。チャックテーブル41にベースウエーハ10を吸引保持したならば、まず、アライメント用の撮像手段(図示は省略する)を用いて、ベースウエーハ10を撮像し、加工すべき分割予定ライン14を検出し、切削ブレード44との位置合わせを実施する。上記したように、アライメント用の撮像手段は、ベースウエーハ10を透過して撮像することが可能な赤外線照射手段、赤外線CCD等が配設されており、ウエーハ10の表面10a側に形成された分割予定ライン14を正確に検出することが可能である。切削すべき分割予定ライン14を検出したならば、図4(a)に示すように、ベースウエーハ10の分割予定ライン14を間引いて選択された一部の分割予定ライン14を切断する間引き切断を実施し、ベースウエーハ10を完全に切断すると共に、ハード基板20は切断しない切削溝100を形成し、応力緩和工程が完了する。
上記したように応力緩和工程を実施したならば、図4(b)に示すように、デバイス12に対応して電極18が露出した位置に接着剤等を介してメモリーチップ18を積層し、メモリーチップ18と、ベースウエーハ10側のデバイス12の電極16とを電気的に接続する。図4(c)に示すように、全てのデバイス12に対応する位置にメモリーチップ18を固定することで、メモリーチップ積層工程が完了する。なお、図4(c)に示すベースウエーハ10と、図3(c)に示すベースウエーハ10は、同一の状態である。
(モールド樹脂被覆工程)
上記したように、メモリーチップ積層工程、応力緩和工程を実施したならば、メモリーチップ18が積層された裏面10b側にモールド樹脂を被覆するモールド樹脂被覆工程を実施する。
図5に示すように、メモリーチップ18が積層され、且つ分割予定ライン14を間引いて切削溝100が形成されたベースウエーハ10の中央上方から、溶融した液状のモールド樹脂52を供給する。液状のモールド樹脂52は、例えばエポキシ樹脂等の有機樹脂を採用することができ、該有機樹脂の内部に無機フィラーが分散されたものであってもよい。液状のモールド樹脂52を供給する際には、チャックテーブル41を矢印R3で示す方向に回転させる。液状のモールド樹脂52の供給は、数回に分けて実施され、図5の下方側に示すように、メモリーチップ18が積層されたベースウエーハ10の裏面10b全体をモールド樹脂によって被覆する。以上により、モールド樹脂被覆工程が完了する。
上記したモールド樹脂被覆工程においてベースウエーハ10の裏面10b全体を覆うように供給されたモールド樹脂52は、時間経過とともに硬化し、容積変化を起こす。このとき、本実施形態によれば、モールド樹脂被覆工程を実施する前に、予め応力緩和工程が実施されており、ベースウエーハ10の分割予定ライン14を間引いて切断溝100を形成し、デバイス12及びメモリーチップ16をグループ化して分断した上で、モールド樹脂52で被覆している。これにより、上記した容積変化が起きたとしても、ベースウエーハ10全体に掛かる応力が緩和され、ベースウエーハ10が、例えば凹状に湾曲するという問題が解消される。さらにいえば、ベースウエーハ10は、間引かれた分割予定ライン14によって切断されてメモリーチップ18と一体化された複数のデバイス12が個々に分断されずにグループ化されていることから、モールド樹脂52を供給することによってベースウエーハ10の裏面10b側を被覆する際に、個々のデバイス12が相対的に動くことが抑制される。
本実施形態では、さらに、上記したモールド樹脂被覆工程を実施した後、以下に説明するように、ベースウエーハ10の全ての分割予定ライン14を切断して、モールド樹脂52でモールドされたパッケージデバイスCを生成する。以下に、図6乃至図8を参照しながら、その手順について説明する。
図6に示すように、モールド樹脂被覆工程が実施されたベースウエーハ10を、ベースウエーハ10を収容可能な開口部を備えた環状のフレームFの開口部に位置付ける。次いで、ベースウエーハ10のモールド樹脂52側をダイシングテープTに貼着すると共に、ダイシングテープTの外周部をフレームFに貼着し、ベースウエーハ10をフレームFによって支持する(ベースウエーハ支持工程)。なお、ベースウエーハ10をダイシングテープTに貼着して支持する前に、ベースウエーハ10の裏面10b側のモールド樹脂52を研磨装置等により研磨して、ベースウエーハ10の裏面10b側を平坦化する平坦化工程を実施してもよい。
上記したベースウエーハ支持工程を実施したならば、図7に示すように、ベースウエーハ10の表面10a側に貼着されていたハード基板20を剥離する。このようにハード基板20を剥離することで、表面10a側に形成されているデバイス12と、応力緩和工程によって形成された切削溝100が表出する。
ハード基板20が剥離されたベースウエーハ10は、フレームFと共に、切削装置40(一部のみ示す)に搬送され、図示しないチャックテーブル上に載置されて吸引保持される。なお、切削装置40は、例えば、図3、図4で示した切削装置40と同一の構成でよく、詳細な説明については省略する。切削装置40に搬送されチャックテーブル上にベースウエーハ10が保持されたならば、図示しないアライメント用の撮像手段を用いてベースウエーハ10上の分割予定ライン14を検出して、所定の方向に形成された全ての分割予定ライン14に沿ってモールド樹脂52と共にベースウエーハ10を切断し、次いで、図示しない回転手段を作動してチャックテーブルを90度回転させて、該所定の方向と直交する方向に形成された全ての分割予定ライン14に沿ってモールド樹脂52と共にベースウエーハ10を切断する。これにより、ベースウエーハ10が個々に分割されて、樹脂でモールドされたパッケージデバイスCが生成される。
10:ベースウエーハ
10a:表面
10b:裏面
12:デバイス
14:分割予定ライン
16:電極
18:メモリーチップ
20:ハード基板
30:研削装置
31:チャックテーブル
32:研削手段
33:ホイールマウント
34:研削ホイール
36:研削砥石
40:切削装置
41:チャックテーブル
42:切削手段
43:回転スピンドル
44:切削ブレード
50:モールド樹脂供給ノズル
52:モールド樹脂
100:切削溝
C:パッケージデバイス

Claims (2)

  1. 複数のデバイスが分割予定ラインによって区画され表面に形成されたベースウエーハにメモリーチップを積層し、樹脂でモールドされたパッケージデバイスを生成するウエーハの加工方法であって、
    ベースウエーハの表面にボンド層を介してハード基板を貼着するハード基板貼着工程と、
    ベースウエーハの裏面を研削してデバイスに埋設された電極を裏面に露出させる電極露出工程と、
    ベースウエーハの裏面の各デバイスに対応する位置にメモリーチップを積層するメモリーチップ積層工程と、
    メモリーチップが積層された側にモールド樹脂を被覆するモールド樹脂被覆工程と、
    を少なくとも含み、
    該モールド樹脂被覆工程を実施する前に、ベースウエーハの分割予定ラインを間引いて切断して該モールド樹脂被覆工程後に生じるモールド樹脂の応力を緩和させる応力緩和工程を実施するウエーハの加工方法。
  2. 該モールド樹脂被覆工程の後、ベースウエーハの樹脂でモールドされた側をダイシングテープに貼着し、ハード基板を剥離したベースウエーハの表面から分割予定ラインを切断して、樹脂でモールドされたパッケージデバイスを生成する請求項1に記載のウエーハの加工方法。
JP2019149063A 2019-08-15 2019-08-15 ウエーハの加工方法 Active JP7313968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019149063A JP7313968B2 (ja) 2019-08-15 2019-08-15 ウエーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019149063A JP7313968B2 (ja) 2019-08-15 2019-08-15 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2021034404A JP2021034404A (ja) 2021-03-01
JP7313968B2 true JP7313968B2 (ja) 2023-07-25

Family

ID=74676111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019149063A Active JP7313968B2 (ja) 2019-08-15 2019-08-15 ウエーハの加工方法

Country Status (1)

Country Link
JP (1) JP7313968B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124168A (ja) 1998-10-21 2000-04-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びicチップの製造方法
JP2002141443A (ja) 2000-11-07 2002-05-17 Toshiba Corp 半導体装置
JP2014225546A (ja) 2013-05-16 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置の製造方法
JP2016225511A (ja) 2015-06-01 2016-12-28 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053357A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6115423B2 (ja) * 2013-09-18 2017-04-19 株式会社村田製作所 基板の分割方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124168A (ja) 1998-10-21 2000-04-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びicチップの製造方法
JP2002141443A (ja) 2000-11-07 2002-05-17 Toshiba Corp 半導体装置
JP2014225546A (ja) 2013-05-16 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置の製造方法
JP2016225511A (ja) 2015-06-01 2016-12-28 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021034404A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
JP5877663B2 (ja) ウエーハの研削方法
US8513096B2 (en) Wafer dividing method
JP5307593B2 (ja) 積層ウェーハの分割方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
JP5959188B2 (ja) ウエーハの加工方法
JP2017028160A (ja) ウエーハの加工方法
JP2012134231A (ja) 積層デバイスの製造方法及び積層デバイス
JP5840003B2 (ja) ウエーハの加工方法
JP5995616B2 (ja) ウエーハの加工方法
JP6685592B2 (ja) ウェーハの加工方法
JP7313968B2 (ja) ウエーハの加工方法
JP5748198B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP2012043824A (ja) ウエーハの加工方法及び保護部材
JP2014165339A (ja) 積層ウエーハの加工方法
JP2013243310A (ja) 表面保護テープ及びウエーハの加工方法
TWI805872B (zh) 晶圓的加工方法
JP2014053352A (ja) ウエーハの加工方法
JP2014053350A (ja) ウエーハの加工方法
JP6558541B2 (ja) ウエーハの加工方法
JP6491055B2 (ja) ウエーハの加工方法
JP2014053357A (ja) ウエーハの加工方法
JP2020136463A (ja) ウエーハの加工方法
JP2014033159A (ja) ウエーハの加工方法
US11651989B2 (en) Wafer transferring method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7313968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150