[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7379578B2 - Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor Download PDF

Info

Publication number
JP7379578B2
JP7379578B2 JP2022066014A JP2022066014A JP7379578B2 JP 7379578 B2 JP7379578 B2 JP 7379578B2 JP 2022066014 A JP2022066014 A JP 2022066014A JP 2022066014 A JP2022066014 A JP 2022066014A JP 7379578 B2 JP7379578 B2 JP 7379578B2
Authority
JP
Japan
Prior art keywords
magnesium
region
ceramic
multilayer ceramic
axial direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022066014A
Other languages
Japanese (ja)
Other versions
JP2022092035A (en
Inventor
浩一郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2022066014A priority Critical patent/JP7379578B2/en
Publication of JP2022092035A publication Critical patent/JP2022092035A/en
Application granted granted Critical
Publication of JP7379578B2 publication Critical patent/JP7379578B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサ及びその製造方法に関する。 The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same.

積層セラミックコンデンサにおいて、外部電極と積層体を同時焼成する技術が知られている(特許文献1参照)。一方で、外部電極と積層体を同時焼成した場合、焼成中には外部電極が積層体よりも低い温度で体積収縮することから、積層体にかかる応力が大きくなり、クラック等の不具合が発生するという問題があった。 In a multilayer ceramic capacitor, a technique for co-firing an external electrode and a multilayer body is known (see Patent Document 1). On the other hand, when the external electrode and the laminate are fired at the same time, the external electrode shrinks in volume at a lower temperature than the laminate during firing, which increases stress on the laminate and causes defects such as cracks. There was a problem.

そこで、特許文献2には、チップ状積層体とNi外部電極との間の接着強度を高める観点から、当該積層体とNi外部電極の境界面に(Ni、Mg)化合物の酸化層を有する積層セラミックコンデンサが記載されている。当該酸化層は、誘電体セラミック粉末にMg化合物粉末を添加し、所定の酸素分圧雰囲気下で焼成することで形成される。 Therefore, from the viewpoint of increasing the adhesive strength between the chip-like laminate and the Ni external electrode, Patent Document 2 discloses a laminate having an oxide layer of a (Ni, Mg) compound on the interface between the laminate and the Ni external electrode. Ceramic capacitors are listed. The oxidized layer is formed by adding Mg compound powder to dielectric ceramic powder and firing it in a predetermined oxygen partial pressure atmosphere.

特開2005-44903号公報Japanese Patent Application Publication No. 2005-44903 特開2009-172011号公報JP2009-172011A

しかしながら、特許文献2に記載の積層セラミックコンデンサにおいて、誘電体セラミック粉末に添加したMgが焼成中に積層体に拡散すると、容量の低下等の電気的な特性の低下を招くという懸念があった。 However, in the multilayer ceramic capacitor described in Patent Document 2, there was a concern that if Mg added to the dielectric ceramic powder diffuses into the laminate during firing, it would lead to a decrease in electrical characteristics such as a decrease in capacity.

以上のような事情に鑑み、本発明の目的は、電気的な特性を維持しつつ、高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a multilayer ceramic capacitor and a method for manufacturing the same that can obtain high reliability while maintaining electrical characteristics.

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、容量形成部と、周縁部と、外部電極と、酸化物層と、を具備する。
上記容量形成部は、チタンを含むペロブスカイト構造の誘電体で形成され一軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。
上記周縁部は、上記容量形成部の周囲を被覆し、外面を構成する高マグネシウム領域と、上記高マグネシウム領域と上記容量形成部との間に形成された低マグネシウム領域と、を有する。
上記外部電極は、ニッケルを主成分とし、上記周縁部の上記外面に形成され、上記複数の内部電極に接続される。
上記酸化物層は、ニッケルとマグネシウムとを含み、上記高マグネシウム領域と上記外部電極との間に形成される。
In order to achieve the above object, a multilayer ceramic capacitor according to one embodiment of the present invention includes a capacitance forming portion, a peripheral portion, an external electrode, and an oxide layer.
The capacitor forming section includes a plurality of ceramic layers formed of a dielectric material having a perovskite structure containing titanium and stacked in a uniaxial direction, and a plurality of internal electrodes arranged between the plurality of ceramic layers.
The peripheral portion includes a high magnesium region that covers the periphery of the capacitance forming portion and forms an outer surface, and a low magnesium region formed between the high magnesium region and the capacitance forming portion.
The external electrode is mainly made of nickel, is formed on the outer surface of the peripheral portion, and is connected to the plurality of internal electrodes.
The oxide layer includes nickel and magnesium and is formed between the high magnesium region and the external electrode.

この構成により、周縁部の外面付近においてマグネシウム濃度が高く構成されるため、焼成中に外部電極側へ拡散したマグネシウムがニッケルと反応し、酸化物層が形成される。このため、容量形成部及び周縁部を含むセラミック素体と、外部電極とが酸化物層を介して接合されることとなり、これらの接合が酸化物同士の接合となる。したがって、金属材料とセラミック材料(酸化物)との接合よりも親和性の高い接合が形成され、外部電極の接合面における剥がれやクラック等の不具合を防止することができる。
さらに、上記周縁部は、容量形成部近傍においてマグネシウム濃度が低くなるように構成される。これにより、容量形成部の電気的な特性を低下させる可能性のあるマグネシウムが、容量形成部まで拡散することを防止することができる。したがって、電気的な特性も維持しつつ、外部電極の接合に関して高い信頼性も得ることができる。
With this configuration, the magnesium concentration is high near the outer surface of the peripheral portion, so that the magnesium diffused toward the external electrode side during firing reacts with nickel to form an oxide layer. Therefore, the ceramic body including the capacitance forming portion and the peripheral portion and the external electrode are bonded to each other via the oxide layer, and this bond is a bond between oxides. Therefore, a bond with higher affinity than that between a metal material and a ceramic material (oxide) is formed, and defects such as peeling and cracking at the bonding surface of the external electrode can be prevented.
Furthermore, the peripheral portion is configured such that the magnesium concentration is low near the capacitance forming portion. This can prevent magnesium, which may degrade the electrical characteristics of the capacitor forming portion, from diffusing into the capacitor forming portion. Therefore, it is possible to maintain high reliability in connection of external electrodes while maintaining electrical characteristics.

上記低マグネシウム領域は、5μm以上の厚さで形成されてもよい。
これにより、高マグネシウム領域から容量形成部へのマグネシウムの拡散を、より確実に防止することができる。
The low magnesium region may be formed with a thickness of 5 μm or more.
Thereby, diffusion of magnesium from the high-magnesium region to the capacitance forming portion can be more reliably prevented.

上記高マグネシウム領域のマグネシウム濃度は、0.6mol%以上であってもよい。
これにより、十分な厚さの酸化物層を形成することができる。
The magnesium concentration in the high magnesium region may be 0.6 mol% or more.
Thereby, a sufficiently thick oxide layer can be formed.

上記低マグネシウム領域のマグネシウム濃度は、0.3mol%以下であってもよい。
これにより、容量形成部のマグネシウムによる電気的な特性の低下を、より確実に防止することができる。
The magnesium concentration in the low magnesium region may be 0.3 mol% or less.
Thereby, deterioration of electrical characteristics due to magnesium in the capacitor forming portion can be more reliably prevented.

本発明の他の実施形態に係る積層セラミックコンデンサの製造方法では、容量形成部と、周縁部と、を含む未焼成のセラミック素体が作製される。上記容量形成部は、チタンを含むペロブスカイト構造の誘電体で形成され一軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。上記周縁部は、上記容量形成部の周囲を被覆し、外面を構成する高マグネシウム領域と、上記高マグネシウム領域と上記容量形成部との間に形成された低マグネシウム領域と、を有する。
上記周縁部の上記外面にニッケルを主成分とする電極材料が塗布される。
上記セラミック素体と上記電極材料とが同時焼成される。
In a method for manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention, an unfired ceramic body including a capacitance forming portion and a peripheral portion is manufactured. The capacitor forming section includes a plurality of ceramic layers formed of a dielectric material having a perovskite structure containing titanium and stacked in a uniaxial direction, and a plurality of internal electrodes arranged between the plurality of ceramic layers. The peripheral portion includes a high magnesium region that covers the periphery of the capacitance forming portion and forms an outer surface, and a low magnesium region formed between the high magnesium region and the capacitance forming portion.
An electrode material containing nickel as a main component is applied to the outer surface of the peripheral portion.
The ceramic body and the electrode material are co-fired.

以上のように、本発明によれば、電気的な特性を維持しつつ、高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a multilayer ceramic capacitor that maintains electrical characteristics and provides high reliability, and a method for manufacturing the same.

本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。FIG. 1 is a perspective view of a multilayer ceramic capacitor according to a first embodiment of the present invention. 上記積層セラミックコンデンサの図1のA-A'線に沿った断面図である。2 is a cross-sectional view of the multilayer ceramic capacitor taken along line AA' in FIG. 1. FIG. 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。2 is a cross-sectional view of the multilayer ceramic capacitor taken along line BB' in FIG. 1. FIG. 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。FIG. 2 is a schematic perspective view showing a mode in which external electrodes are removed from the multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 本発明の第2実施形態に係る積層セラミックコンデンサの断面図である。FIG. 3 is a cross-sectional view of a multilayer ceramic capacitor according to a second embodiment of the present invention. 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。FIG. 2 is a schematic perspective view showing a mode in which external electrodes are removed from the multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す平面図である。FIG. 3 is a plan view showing the manufacturing process of the multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 本発明の第2実施形態の変形例に係る積層セラミックコンデンサの断面図である。FIG. 7 is a cross-sectional view of a multilayer ceramic capacitor according to a modification of the second embodiment of the present invention. 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。FIG. 2 is a schematic perspective view showing a mode in which external electrodes are removed from the multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 本発明の第3実施形態に係る積層セラミックコンデンサの斜視図である。FIG. 3 is a perspective view of a multilayer ceramic capacitor according to a third embodiment of the present invention. 上記積層セラミックコンデンサの図18のC-C'線に沿った断面図である。19 is a cross-sectional view of the multilayer ceramic capacitor taken along line CC' in FIG. 18. FIG. 上記積層セラミックコンデンサの図18のD-D'線に沿った断面図である。19 is a cross-sectional view of the multilayer ceramic capacitor taken along line DD' in FIG. 18. FIG. 上記積層セラミックコンデンサのセラミック素体の模式的な分解斜視図である。FIG. 3 is a schematic exploded perspective view of a ceramic body of the multilayer ceramic capacitor. 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。FIG. 2 is a schematic perspective view showing a mode in which external electrodes are removed from the multilayer ceramic capacitor. 本発明の第3実施形態の変形例に係る積層セラミックコンデンサの断面図である。FIG. 7 is a cross-sectional view of a multilayer ceramic capacitor according to a modification of the third embodiment of the present invention. 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。FIG. 2 is a schematic perspective view showing a mode in which external electrodes are removed from the multilayer ceramic capacitor.

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Embodiments of the present invention will be described below with reference to the drawings.
In the drawings, mutually orthogonal X, Y, and Z axes are shown as appropriate. The X, Y, and Z axes are common to all figures.

<第1実施形態>
[積層セラミックコンデンサ10の基本構成]
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
<First embodiment>
[Basic configuration of multilayer ceramic capacitor 10]
1 to 3 are diagrams showing a multilayer ceramic capacitor 10 according to a first embodiment of the present invention. FIG. 1 is a perspective view of a multilayer ceramic capacitor 10. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line AA' in FIG. FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line BB' in FIG.

積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、酸化物層P1とを具備する。積層セラミックコンデンサ10は、セラミック素体11の表面に外部電極14,15が形成された構成を有する。なお、酸化物層P1の構成については、「積層セラミックコンデンサ10の詳細構成」において説明する。 The multilayer ceramic capacitor 10 includes a ceramic body 11, a first external electrode 14, a second external electrode 15, and an oxide layer P1. The multilayer ceramic capacitor 10 has a configuration in which external electrodes 14 and 15 are formed on the surface of a ceramic body 11. Note that the configuration of the oxide layer P1 will be explained in "Detailed Configuration of Multilayer Ceramic Capacitor 10".

セラミック素体11の外面は、典型的には、X軸方向を向いた2つの端面11a,11bと、Y軸方向を向いた2つの側面11c,11dと、Z軸方向を向いた2つの主面11e,11fと、を有する。端面11a,11bには、外部電極14,15が形成される。セラミック素体11の各面を接続する稜部は面取りされていてもよい。
なお、セラミック素体11は、図1~3に示すような直方体形状でなくてもよい。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。
The outer surface of the ceramic body 11 typically has two end faces 11a and 11b facing the X-axis direction, two side faces 11c and 11d facing the Y-axis direction, and two main faces facing the Z-axis direction. It has surfaces 11e and 11f. External electrodes 14 and 15 are formed on the end surfaces 11a and 11b. The edges connecting the respective surfaces of the ceramic body 11 may be chamfered.
Note that the ceramic body 11 does not have to have a rectangular parallelepiped shape as shown in FIGS. 1 to 3. For example, each surface of the ceramic body 11 may be a curved surface, and the ceramic body 11 may have a rounded shape as a whole.

セラミック素体11は、容量形成部16と、エンドマージン部17a,17bと、カバー部18と、サイドマージン部19と、を有する。
容量形成部16は、複数のセラミック層20と、複数の第1内部電極12と、複数の第2内部電極13と、を有し、これらが積層された構成を有する。容量形成部16は、積層セラミックコンデンサ10における電荷を蓄える機能を有する。
エンドマージン部17a,17b、カバー部18、及びサイドマージン部19は、容量形成部16の周囲を被覆する周縁部を構成する。より詳細に、エンドマージン部17a,17bは、X軸方向から容量形成部16を被覆する。カバー部18は、Z軸方向から容量形成部16を被覆する。サイドマージン部19は、Y軸方向から容量形成部16を被覆する。
The ceramic body 11 includes a capacitor forming portion 16, end margin portions 17a and 17b, a cover portion 18, and a side margin portion 19.
The capacitor forming portion 16 includes a plurality of ceramic layers 20, a plurality of first internal electrodes 12, and a plurality of second internal electrodes 13, and has a structure in which these are stacked. The capacitor forming portion 16 has a function of storing electric charge in the multilayer ceramic capacitor 10.
The end margin parts 17a and 17b, the cover part 18, and the side margin part 19 constitute a peripheral part that covers the periphery of the capacitance forming part 16. More specifically, the end margin parts 17a and 17b cover the capacitance forming part 16 from the X-axis direction. The cover portion 18 covers the capacitance forming portion 16 from the Z-axis direction. The side margin portion 19 covers the capacitor forming portion 16 from the Y-axis direction.

内部電極12,13は、Z軸方向に積層された複数のセラミック層20の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、エンドマージン部17aを介して端面11aに引き出され、エンドマージン部17bを挟んで端面11bから離間している。第2内部電極13は、エンドマージン部17bを介して端面11bに引き出され、エンドマージン部17aを挟んで端面11aから離間している。
内部電極12,13は、典型的にはニッケル(Ni)を主成分として構成され、積層セラミックコンデンサ10の内部電極として機能する。なお、内部電極12,13は、ニッケル以外に、銅(Cu)、銀(Ag)、パラジウム(Pd)の少なくとも1つを主成分としていてもよい。
The internal electrodes 12 and 13 are alternately arranged along the Z-axis direction between the plurality of ceramic layers 20 stacked in the Z-axis direction. The first internal electrode 12 is drawn out to the end surface 11a via the end margin portion 17a, and is spaced apart from the end surface 11b with the end margin portion 17b interposed therebetween. The second internal electrode 13 is drawn out to the end surface 11b via the end margin section 17b, and is spaced apart from the end surface 11a with the end margin section 17a in between.
The internal electrodes 12 and 13 are typically composed of nickel (Ni) as a main component, and function as internal electrodes of the multilayer ceramic capacitor 10. Note that the internal electrodes 12 and 13 may have at least one of copper (Cu), silver (Ag), and palladium (Pd) as a main component other than nickel.

セラミック層20は、誘電体セラミックスによって形成され、具体的にはチタンを含むペロブスカイト構造の誘電体で形成される。チタンを含むペロブスカイト構造の誘電体としては、チタン酸バリウム(BaTiO)系材料の多結晶体が挙げられる。これにより、容量形成部16における容量を大きくすることができる。この他、当該誘電体としては、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系などが挙げられる。 The ceramic layer 20 is formed of a dielectric ceramic, specifically a perovskite-structured dielectric containing titanium. An example of a dielectric material having a perovskite structure containing titanium is a polycrystalline material of barium titanate (BaTiO 3 )-based material. Thereby, the capacitance in the capacitor forming portion 16 can be increased. In addition, examples of the dielectric include strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), calcium zirconate titanate (Ca(Zr,Ti)O 3 ), and the like.

カバー部18は、X-Y平面に沿って延びる平板状である。カバー部18には、Z軸方向を向く外面として主面11e,11fが形成される。サイドマージン部19は、X-Z平面に沿って延びる平板状である。サイドマージン部19には、Y軸方向を向く外面として側面11c,11dが形成される。 The cover portion 18 has a flat plate shape extending along the XY plane. The cover portion 18 is formed with main surfaces 11e and 11f as outer surfaces facing in the Z-axis direction. The side margin portion 19 has a flat plate shape extending along the XZ plane. Side margin portions 19 are formed with side surfaces 11c and 11d as outer surfaces facing in the Y-axis direction.

カバー部18及びサイドマージン部19は、誘電体セラミックスによって形成される。カバー部18及びサイドマージン部19を形成する材料は、絶縁性セラミックスであればよいが、セラミック層20と同様の誘電体材料を用いることによりセラミック素体11における内部応力が抑制される。 The cover part 18 and the side margin part 19 are formed of dielectric ceramics. The material forming the cover part 18 and the side margin part 19 may be any insulating ceramic, but internal stress in the ceramic body 11 is suppressed by using the same dielectric material as the ceramic layer 20.

外部電極14,15は、ニッケル(Ni)を主成分として構成される。外部電極14,15は、セラミック素体11の端面11a,11bをそれぞれ覆い、端面11a,11bに接続する4つの面(側面11c,11d及び主面11e,11f)に延出している。これにより、外部電極14,15のいずれにおいても、X-Z平面に平行な断面及びX-Y平面に平行な断面の形状がU字状となっている。外部電極14,15の表面には、外部電極14,15を下地膜として1又は複数のメッキ膜が形成されていてもよい(図示せず)。これにより、積層セラミックコンデンサ10を実装することが容易になる。 The external electrodes 14 and 15 are mainly composed of nickel (Ni). The external electrodes 14 and 15 cover the end surfaces 11a and 11b of the ceramic body 11, respectively, and extend to four surfaces (side surfaces 11c and 11d and main surfaces 11e and 11f) connected to the end surfaces 11a and 11b. As a result, both of the external electrodes 14 and 15 have a U-shaped cross section parallel to the XZ plane and a cross section parallel to the XY plane. One or more plating films may be formed on the surfaces of the external electrodes 14 and 15 using the external electrodes 14 and 15 as a base film (not shown). This makes it easy to mount the multilayer ceramic capacitor 10.

上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層20に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。 With the above configuration, in the multilayer ceramic capacitor 10, when a voltage is applied between the first external electrode 14 and the second external electrode 15, a plurality of A voltage is applied to the ceramic layer 20. As a result, charges corresponding to the voltage between the first external electrode 14 and the second external electrode 15 are stored in the multilayer ceramic capacitor 10 .

なお、本実施形態に係る積層セラミックコンデンサ10の基本構成は、図1~3に示す構成に限定されず、適宜変更可能である。例えば、内部電極12,13の枚数やセラミック層20の厚さは、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。 Note that the basic configuration of the multilayer ceramic capacitor 10 according to this embodiment is not limited to the configurations shown in FIGS. 1 to 3, and can be modified as appropriate. For example, the number of internal electrodes 12 and 13 and the thickness of ceramic layer 20 can be determined as appropriate depending on the size and performance required of multilayer ceramic capacitor 10.

[積層セラミックコンデンサ10の詳細構成]
カバー部18は、主面11e,11f側に形成された高マグネシウム領域181と、高マグネシウム領域181と容量形成部16とに隣接して形成された低マグネシウム領域182と、を有する。すなわちカバー部18は、容量形成部16とサイドマージン部19とからなる積層体のZ軸方向両側に積層された、マグネシウム濃度の異なる2層構造を有する。
[Detailed configuration of multilayer ceramic capacitor 10]
The cover portion 18 includes a high magnesium region 181 formed on the main surfaces 11e and 11f, and a low magnesium region 182 formed adjacent to the high magnesium region 181 and the capacitance forming portion 16. That is, the cover part 18 has a two-layer structure with different magnesium concentrations, which is laminated on both sides in the Z-axis direction of a laminate including the capacitor forming part 16 and the side margin part 19.

高マグネシウム領域181は、低マグネシウム領域182やセラミック層20よりも高いマグネシウム濃度を有する。高マグネシウム領域181に含まれるマグネシウムは、焼結時に外部電極14,15との接触部分においてニッケルと酸化物化し、酸化物層P1を形成する。
高マグネシウム領域181のマグネシウム濃度は、例えば0.6mol%以上である。当該マグネシウム濃度をこのように設定することで、外部電極14,15との接合強度を十分に高めることが可能な酸化物層P1を形成することができる。当該マグネシウム濃度は、1.4mol%以下でもよい。これにより、酸化物層P1の厚さを外部電極14,15の表面まで達しないように制御することができる。
High magnesium region 181 has a higher magnesium concentration than low magnesium region 182 and ceramic layer 20 . Magnesium contained in the high-magnesium region 181 is oxidized with nickel at the contact portions with the external electrodes 14 and 15 during sintering to form an oxide layer P1.
The magnesium concentration in the high magnesium region 181 is, for example, 0.6 mol % or more. By setting the magnesium concentration in this manner, it is possible to form the oxide layer P1 that can sufficiently increase the bonding strength with the external electrodes 14 and 15. The magnesium concentration may be 1.4 mol% or less. Thereby, the thickness of the oxide layer P1 can be controlled so that it does not reach the surfaces of the external electrodes 14 and 15.

高マグネシウム領域181は、主面11e,11fから所定の深さ(厚さ)で形成される。当該深さは、後述する低マグネシウム領域182の厚さを適切に確保できればよく、積層セラミックコンデンサ10のサイズや外部電極14,15との接合面積等を考慮して設定できる。高マグネシウム領域181の表面は、主面11e,11fからZ軸方向の下方に向かって端面11a,11b及び側面11c,11dの一部まで延びる。 The high magnesium region 181 is formed at a predetermined depth (thickness) from the main surfaces 11e and 11f. The depth can be set in consideration of the size of the multilayer ceramic capacitor 10, the bonding area with the external electrodes 14 and 15, etc., as long as it can appropriately ensure the thickness of the low magnesium region 182, which will be described later. The surface of the high magnesium region 181 extends downward in the Z-axis direction from the main surfaces 11e and 11f to part of the end surfaces 11a and 11b and the side surfaces 11c and 11d.

高マグネシウム領域181と外部電極14,15との間には、酸化物層P1が形成される。
外部電極14,15は、上述のように、内部電極12,13と接続されるように容量形成部16の端面11a,11bに配置されるとともに、主面11e,11f及び側面11c,11dの一部まで延在する。これにより、外部電極14,15は、高マグネシウム領域181の一部を覆うように構成される。酸化物層P1は、外部電極14,15が高マグネシウム領域181まで延出した領域に形成される。
An oxide layer P1 is formed between the high magnesium region 181 and the external electrodes 14 and 15.
As described above, the external electrodes 14 and 15 are arranged on the end surfaces 11a and 11b of the capacitance forming portion 16 so as to be connected to the internal electrodes 12 and 13, and also on one of the main surfaces 11e and 11f and the side surfaces 11c and 11d. Extends to the end. Thereby, the external electrodes 14 and 15 are configured to partially cover the high magnesium region 181. The oxide layer P1 is formed in the region where the external electrodes 14 and 15 extend to the high magnesium region 181.

図4は、積層セラミックコンデンサ10から外部電極14,15を取り除いた態様を示す、酸化物層P1が形成されたセラミック素体11の模式的な斜視図である。図4の破線は、セラミック素体11の表面において外部電極14,15が形成される範囲を示している。また、図4では、酸化物層P1の厚さの図示を省略している。 FIG. 4 is a schematic perspective view of the ceramic body 11 on which the oxide layer P1 is formed, showing a state in which the external electrodes 14 and 15 are removed from the multilayer ceramic capacitor 10. The broken lines in FIG. 4 indicate the range on the surface of the ceramic body 11 where the external electrodes 14 and 15 are formed. Further, in FIG. 4, illustration of the thickness of the oxide layer P1 is omitted.

酸化物層P1は、ニッケル及びマグネシウムを含み、典型的にはニッケル及びマグネシウムを含む三元酸化物で構成される。外部電極14,15が酸化物層P1を介してカバー部18上に設けられることで、酸化物層P1と酸化物からなるカバー部18とが接することになる。これにより、金属材料と酸化物である誘電体セラミックスとが直接接する場合よりも、外部電極14,15とカバー部18との接合強度を高めることができる。 The oxide layer P1 contains nickel and magnesium, and is typically composed of a ternary oxide containing nickel and magnesium. Since the external electrodes 14 and 15 are provided on the cover part 18 via the oxide layer P1, the oxide layer P1 and the cover part 18 made of oxide come into contact with each other. Thereby, the bonding strength between the external electrodes 14 and 15 and the cover portion 18 can be increased more than when the metal material and the dielectric ceramic, which is an oxide, are in direct contact with each other.

さらに、酸化物層P1は、主面11e,11f、端面11a,11b及び側面11c,11dの各面の境界部を覆うように形成される。より具体的に、酸化物層P1は、主面11e,11fと端面11a,11bの境界付近ではセラミック素体11のY軸方向全長にわたって延びるとともに、主面11e,11f及び側面11c,11dの境界部、並びに端面11a,11b及び側面11c,11dの境界部を跨ぐように形成される。この構成により、剥離やクラックが特に発生しやすい各面の境界部において外部電極14,15の接合強度を高め、積層セラミックコンデンサ10の信頼性を高めることができる。 Further, the oxide layer P1 is formed to cover the boundaries between the main surfaces 11e and 11f, the end surfaces 11a and 11b, and the side surfaces 11c and 11d. More specifically, the oxide layer P1 extends over the entire length of the ceramic body 11 in the Y-axis direction near the boundaries between the main surfaces 11e and 11f and the end surfaces 11a and 11b, and at the boundaries between the main surfaces 11e and 11f and the side surfaces 11c and 11d. It is formed so as to straddle the boundary between the end faces 11a, 11b and the side faces 11c, 11d. With this configuration, the bonding strength of the external electrodes 14 and 15 can be increased at the boundary between the surfaces where peeling and cracking are particularly likely to occur, and the reliability of the multilayer ceramic capacitor 10 can be increased.

低マグネシウム領域182は、高マグネシウム領域181のマグネシウム濃度よりも低いマグネシウム濃度を有する。低マグネシウム領域182のマグネシウム濃度は、例えば0.3mol%以下である。これにより、低マグネシウム領域182を、容量形成部16のセラミック層20とほぼ同等のマグネシウム濃度で形成することができる。 Low magnesium region 182 has a magnesium concentration lower than the magnesium concentration in high magnesium region 181. The magnesium concentration in the low magnesium region 182 is, for example, 0.3 mol % or less. Thereby, the low magnesium region 182 can be formed with substantially the same magnesium concentration as the ceramic layer 20 of the capacitor forming portion 16.

低マグネシウム領域182は、図3に示すように、容量形成部16から所定の厚さD1で形成され、例えば当該厚さD1が5μm以上となるように形成される。なお、低マグネシウム領域182の厚さが一定でない場合には、低マグネシウム領域182のうち最も薄い部分の厚さを、厚さD1と規定する。 As shown in FIG. 3, the low magnesium region 182 is formed with a predetermined thickness D1 from the capacitor forming portion 16, for example, so that the thickness D1 is 5 μm or more. Note that when the thickness of the low magnesium region 182 is not constant, the thickness of the thinnest portion of the low magnesium region 182 is defined as the thickness D1.

マグネシウムは、焼成時に、チタンを含むペロブスカイト構造の誘電体のチタンに置き換わり、当該誘電体の比誘電率εを低下させる作用を有する。積層セラミックコンデンサ10では、低マグネシウム領域182を十分な厚さで設けることにより、高マグネシウム領域181から容量形成部16へのマグネシウムの拡散を防止することができる。これにより、マグネシウムが上記誘電体に作用してセラミック層20の比誘電率εを低下させることを防止でき、積層セラミックコンデンサ10の容量の低下を防止できる。 Magnesium replaces titanium in the dielectric of the perovskite structure containing titanium during firing, and has the effect of lowering the dielectric constant ε of the dielectric. In the multilayer ceramic capacitor 10, by providing the low magnesium region 182 with a sufficient thickness, it is possible to prevent magnesium from diffusing from the high magnesium region 181 to the capacitance forming portion 16. This can prevent magnesium from acting on the dielectric and lowering the dielectric constant ε of the ceramic layer 20, and can prevent the capacitance of the multilayer ceramic capacitor 10 from lowering.

さらに、マグネシウムが内部電極まで拡散した場合、内部電極の材料であるニッケル等とマグネシウムとが反応し、内部電極12,13の端部に酸化物が形成される可能性がある。低マグネシウム領域182を設けて容量形成部16へのマグネシウムの拡散を防止することで、内部電極の酸化を防止することができ、電極として機能し得る領域を確保することができる。したがって、積層セラミックコンデンサ10の容量の低下をさらに防止できる。 Furthermore, when magnesium diffuses to the internal electrodes, there is a possibility that nickel or the like, which is a material of the internal electrodes, reacts with magnesium, and oxides are formed at the ends of the internal electrodes 12 and 13. By providing the low magnesium region 182 to prevent magnesium from diffusing into the capacitor forming portion 16, oxidation of the internal electrodes can be prevented and a region capable of functioning as an electrode can be secured. Therefore, a decrease in the capacitance of the multilayer ceramic capacitor 10 can be further prevented.

[積層セラミックコンデンサ10の製造方法]
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6及び図7は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6及び図7を適宜参照しながら説明する。
[Method for manufacturing multilayer ceramic capacitor 10]
FIG. 5 is a flowchart showing a method for manufacturing the multilayer ceramic capacitor 10. 6 and 7 are diagrams showing the manufacturing process of the multilayer ceramic capacitor 10. A method for manufacturing the multilayer ceramic capacitor 10 will be described below along with FIG. 5 and with appropriate reference to FIGS. 6 and 7.

(ステップS11:未焼成のセラミック素体111作製)
ステップS11では、容量形成部16及びエンドマージン部17a,17bを形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部18を形成するための第3セラミックシート103及び第4セラミックシート104と、を準備する。そして、図6に示すように、これらのセラミックシート101,102,103,104を積層し、未焼成のセラミック素体111を作製する。
(Step S11: Preparation of unfired ceramic body 111)
In step S11, a first ceramic sheet 101 and a second ceramic sheet 102 for forming the capacitance forming part 16 and end margin parts 17a and 17b, and a third ceramic sheet 103 and a fourth ceramic sheet for forming the cover part 18 are formed. A sheet 104 is prepared. Then, as shown in FIG. 6, these ceramic sheets 101, 102, 103, and 104 are laminated to produce an unfired ceramic body 111.

セラミックシート101,102,103,104は、チタンを含むペロブスカイト構造の誘電体である誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103,104は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102,103,104の厚さは適宜調整可能である。 The ceramic sheets 101, 102, 103, and 104 are configured as unfired dielectric green sheets whose main component is dielectric ceramic, which is a dielectric with a perovskite structure containing titanium. The ceramic sheets 101, 102, 103, and 104 are formed into a sheet shape using, for example, a roll coater or a doctor blade. The thickness of the ceramic sheets 101, 102, 103, 104 can be adjusted as appropriate.

図6に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。 As shown in FIG. 6, an unfired first internal electrode 112 corresponding to the first internal electrode 12 is formed on the first ceramic sheet 101, and an unfired first internal electrode 112 corresponding to the second internal electrode 13 is formed on the second ceramic sheet 102. A fired second internal electrode 113 is formed.

内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。 Internal electrodes 112, 113 can be formed by applying any conductive paste to ceramic sheets 101, 102. The method for applying the conductive paste can be arbitrarily selected from known techniques. For example, a screen printing method or a gravure printing method can be used to apply the conductive paste.

セラミックシート101,102をZ軸方向に交互に積層することで、未焼成の積層体105が作製される。
なお、サイドマージン部19は、セラミックシート101,102における内部電極112,113のY軸方向外側の領域(図7に示す未焼成のサイドマージン部119)の積層構造により形成される。
An unfired laminate 105 is produced by alternately stacking the ceramic sheets 101 and 102 in the Z-axis direction.
Note that the side margin portion 19 is formed by a laminated structure of regions of the ceramic sheets 101 and 102 outside the internal electrodes 112 and 113 in the Y-axis direction (unfired side margin portion 119 shown in FIG. 7).

一方、カバー部18に対応するセラミックシート103,104には内部電極が形成されていない。
セラミックシート103,104では、マグネシウム濃度が異なる。第3セラミックシート103のマグネシウム濃度は、例えば0.3mol%以下であり、セラミックシート101,102と同等である。第4セラミックシート104には、第3セラミックシート103よりも多い量のマグネシウム(例えば0.6mol%以上)が添加されている。第3セラミックシート103は、低マグネシウム領域182の形成に用いられ、第4セラミックシート104は、高マグネシウム領域181の形成に用いられる。
On the other hand, no internal electrodes are formed on the ceramic sheets 103 and 104 corresponding to the cover part 18.
The ceramic sheets 103 and 104 have different magnesium concentrations. The magnesium concentration of the third ceramic sheet 103 is, for example, 0.3 mol % or less, and is equivalent to that of the ceramic sheets 101 and 102. A larger amount of magnesium (for example, 0.6 mol % or more) is added to the fourth ceramic sheet 104 than that of the third ceramic sheet 103. The third ceramic sheet 103 is used to form the low magnesium region 182 and the fourth ceramic sheet 104 is used to form the high magnesium region 181.

図6に示すように、複数の第3セラミックシート103は、積層体105のZ軸方向上下面に積層される。さらに、複数の第4セラミックシート104は、積層されたセラミックシート103のZ軸方向上下面に積層される。セラミックシート103,104の積層構造は、カバー部18に対応する未焼成のカバー部118として構成される。カバー部118のうち、セラミックシート104の積層構造は未焼成の高マグネシウム領域118aとして構成され、セラミックシート103の積層構造は未焼成の低マグネシウム領域118bとして構成される。 As shown in FIG. 6, the plurality of third ceramic sheets 103 are stacked on the upper and lower surfaces of the laminate 105 in the Z-axis direction. Furthermore, the plurality of fourth ceramic sheets 104 are stacked on the top and bottom surfaces of the stacked ceramic sheets 103 in the Z-axis direction. The laminated structure of the ceramic sheets 103 and 104 is configured as an unfired cover part 118 corresponding to the cover part 18. In the cover part 118, the laminated structure of the ceramic sheet 104 is configured as an unfired high magnesium region 118a, and the laminated structure of the ceramic sheet 103 is configured as an unfired low magnesium region 118b.

未焼成のセラミック素体111は、セラミックシート101,102,103,104を圧着することにより一体化される。セラミックシート101,102,103,104の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、セラミック素体111を高密度化することが可能である。 The unfired ceramic body 111 is integrated by pressing the ceramic sheets 101, 102, 103, and 104 together. For pressure bonding of the ceramic sheets 101, 102, 103, 104, it is preferable to use, for example, hydrostatic pressure, uniaxial pressure, or the like. Thereby, it is possible to increase the density of the ceramic body 111.

図7は、ステップS11で得られる未焼成のセラミック素体111の斜視図である。未焼成のセラミック素体111は、セラミック層120の間に内部電極112,113が交互に積層された容量形成部(図示せず)を有し、内部電極112,113がエンドマージン部117を介してX軸方向両端面に露出している。未焼成のセラミック素体111は、上記容量形成部の周囲に未焼成のカバー部118及び未焼成のサイドマージン部119が形成されており、Y軸方向両側面及びZ軸方向両主面からは内部電極112,113が露出していない。 FIG. 7 is a perspective view of the unfired ceramic body 111 obtained in step S11. The unfired ceramic body 111 has a capacitance forming part (not shown) in which internal electrodes 112 and 113 are alternately stacked between ceramic layers 120, and the internal electrodes 112 and 113 are connected to each other through an end margin part 117. It is exposed on both end faces in the X-axis direction. The unfired ceramic body 111 has an unfired cover part 118 and an unfired side margin part 119 formed around the capacitance forming part, and is visible from both side surfaces in the Y-axis direction and both main surfaces in the Z-axis direction. Internal electrodes 112 and 113 are not exposed.

なお、以上では1つのセラミック素体11に相当する未焼成のセラミック素体111について説明したが、実際には、個片化されていない大判のシートとして構成された積層シートが形成され、セラミック素体111ごとに個片化される。 Although the unfired ceramic body 111 corresponding to one ceramic body 11 has been described above, in reality, a laminated sheet configured as a large sheet that is not separated into pieces is formed, and the ceramic body Each body 111 is separated into pieces.

(ステップS12:電極材料塗布)
ステップS12では、ステップS11で得られた未焼成のセラミック素体111の表面に電極材料を塗布する。
(Step S12: Electrode material application)
In step S12, an electrode material is applied to the surface of the unfired ceramic body 111 obtained in step S11.

例えば、未焼成のセラミック素体111の両端面に未焼成の電極材料を塗布する。電極材料としては、例えばニッケル(Ni)を主成分とする金属粉末を含む導電性ペーストが用いられる。電極材料は、これらの他、有機バインダ等の添加物を適宜含んでいてもよい。 For example, an unfired electrode material is applied to both end faces of the unfired ceramic body 111. As the electrode material, for example, a conductive paste containing metal powder whose main component is nickel (Ni) is used. In addition to these, the electrode material may appropriately contain additives such as an organic binder.

塗布方法としては、ディップ工法が用いられる。これにより、両端面を覆い、かつ未焼成のカバー部118の第4セラミックシート104の積層部分まで達するように電極材料を塗布することができる。あるいは、スクリーン印刷法やロール転写法が用いられてもよい。 A dip method is used as the coating method. Thereby, the electrode material can be applied so as to cover both end surfaces and reach the laminated portion of the fourth ceramic sheet 104 of the unfired cover portion 118. Alternatively, a screen printing method or a roll transfer method may be used.

(ステップS13:焼成)
ステップS13では、ステップS12で得られた未焼成のセラミック素体111及び電極材料を同時に焼結させることにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS13により、セラミックシート101,102の積層体105が容量形成部16及びサイドマージン部19になり、セラミックシート103,104の積層構造である未焼成のカバー部118がカバー部18になる。
(Step S13: Firing)
In step S13, the ceramic element 11 of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3 is manufactured by simultaneously sintering the unfired ceramic element 111 obtained in step S12 and the electrode material. That is, in step S13, the laminated body 105 of the ceramic sheets 101 and 102 becomes the capacitance forming part 16 and the side margin part 19, and the unfired cover part 118, which is the laminated structure of the ceramic sheets 103 and 104, becomes the cover part 18. .

ステップS13では、所定の温度及び時間等の条件下で焼成する。焼成温度は、例えば1150~1400℃程度とすることができる。また、焼成は、所定の酸素分圧下で行うことができる。当該酸素分圧は、例えば、1260℃において2.2*10-4Pa≦PO≦6.2*10-4Paとすることができる。なお、脱バインダ処理を行った後、上記酸素分圧下での焼成を行ってもよい。また、当該焼成を行った後、再酸化処理等を行っても良い。 In step S13, baking is performed under conditions such as predetermined temperature and time. The firing temperature can be, for example, about 1150 to 1400°C. Further, the firing can be performed under a predetermined oxygen partial pressure. The oxygen partial pressure can be, for example, 2.2*10 -4 Pa≦PO 2 ≦6.2*10 -4 Pa at 1260°C. Note that, after performing the binder removal treatment, firing may be performed under the above oxygen partial pressure. Furthermore, after the firing, reoxidation treatment or the like may be performed.

焼成工程において、第4セラミックシート104(高マグネシウム領域118a)に含まれるマグネシウムの一部が電極材料と接する部分に拡散する。このとき、ニッケルがマグネシウム及び酸素を取り込みながら酸化物を形成することで、第4セラミックシート104と電極材料とが接する部分にニッケル及びマグネシウムを含む酸化物層P1が形成される。これにより、図1~4に示す酸化物層P1が形成される。一方、第3セラミックシート103にはマグネシウムがほとんど含まれていないため、第3セラミックシート103と電極材料とが接する部分に酸化物層は形成されない。 In the firing process, a portion of the magnesium contained in the fourth ceramic sheet 104 (high magnesium region 118a) diffuses into the portion in contact with the electrode material. At this time, nickel forms an oxide while taking in magnesium and oxygen, so that an oxide layer P1 containing nickel and magnesium is formed at the portion where the fourth ceramic sheet 104 and the electrode material are in contact. As a result, the oxide layer P1 shown in FIGS. 1 to 4 is formed. On the other hand, since the third ceramic sheet 103 contains almost no magnesium, no oxide layer is formed at the portion where the third ceramic sheet 103 and the electrode material are in contact.

第4セラミックシート104が高いマグネシウム濃度を有するため、所定の酸素分圧下で焼成することにより安定的にニッケルの酸化物を形成することができる。また、焼成後における誘電体セラミックスは酸化物である。このため、酸化物層P1により、外部電極14,15とカバー部18との接合部分の一部が、金属と酸化物の接合ではなく、酸化物同士の接合となる。したがって、外部電極14,15とカバー部18との接合強度を高めることができ、外部電極14,15の剥がれや接合部分のクラックの発生を防止することができる。 Since the fourth ceramic sheet 104 has a high magnesium concentration, nickel oxide can be stably formed by firing under a predetermined oxygen partial pressure. Furthermore, the dielectric ceramic after firing is an oxide. Therefore, due to the oxide layer P1, a part of the joint between the external electrodes 14 and 15 and the cover part 18 becomes a joint between oxides rather than a joint between a metal and an oxide. Therefore, the bonding strength between the external electrodes 14, 15 and the cover portion 18 can be increased, and peeling of the external electrodes 14, 15 and generation of cracks at the bonded portion can be prevented.

また、未焼成の電極材料と未焼成のセラミック素体111とを同時に焼成する場合、電極材料と誘電体セラミックスの焼結挙動の違いから、電極材料とセラミック素体111との接合部分には大きな応力が発生する。つまり、電極材料の方がセラミック素体111よりも低い温度(例えば数百℃)で焼結が開始され、体積の収縮が開始される。一方で、誘電体セラミックスは数百℃の時点では未焼結の状態であるため、体積収縮は起こらない。これにより、焼成時には誘電体セラミックスからなるカバー部18やセラミック層20に応力が加わり、焼成後の外部電極14,15の剥がれやセラミック素体11との接合部分におけるクラックが起こりやすくなる。 In addition, when firing the unfired electrode material and the unfired ceramic body 111 at the same time, due to the difference in sintering behavior between the electrode material and the dielectric ceramic, there is a large Stress occurs. That is, the electrode material starts sintering at a lower temperature (for example, several hundred degrees Celsius) than the ceramic body 111, and its volume begins to shrink. On the other hand, since dielectric ceramics are in an unsintered state at a temperature of several hundred degrees Celsius, volumetric shrinkage does not occur. As a result, stress is applied to the cover portion 18 made of dielectric ceramics and the ceramic layer 20 during firing, making it easy for the external electrodes 14 and 15 to peel off after firing and for cracks to occur at the joints with the ceramic body 11.

一方、ニッケル及びマグネシウムを含む酸化物は、電極材料と同様の温度で焼結が開始され、電極材料との間に体積収縮に起因する応力はほとんど発生しない。したがって、焼成時における当該応力を緩和し、外部電極14,15の剥がれやクラックをより効果的に防止することができる。 On the other hand, sintering of an oxide containing nickel and magnesium starts at a temperature similar to that of the electrode material, and almost no stress due to volumetric contraction occurs between the oxide and the electrode material. Therefore, the stress during firing can be alleviated, and peeling and cracking of the external electrodes 14 and 15 can be more effectively prevented.

ここで、仮にカバー部18に対応するセラミックシート103,104の全てを第4セラミックシート104と同等の高いマグネシウム濃度とした場合は、焼成時にマグネシウムがセラミック素体11側へ拡散する可能性がある。上述のように、マグネシウムは、チタンを含むペロブスカイト構造の誘電体の比誘電率εを低下させる作用も有する。このため、セラミック素体11側へマグネシウムが拡散することで、容量形成部16の容量を低下させる可能性がある。 Here, if all of the ceramic sheets 103 and 104 corresponding to the cover part 18 have a high magnesium concentration equivalent to that of the fourth ceramic sheet 104, there is a possibility that magnesium will diffuse toward the ceramic body 11 side during firing. . As mentioned above, magnesium also has the effect of lowering the dielectric constant ε of a dielectric having a perovskite structure containing titanium. Therefore, the diffusion of magnesium toward the ceramic body 11 side may reduce the capacitance of the capacitance forming portion 16.

そのため、本実施形態では、容量形成部16に対応する未焼成の積層体105上にマグネシウム濃度の低い第3セラミックシート103を積層する。これにより、容量形成部16と高マグネシウム領域181との間に低マグネシウム領域182が設けられ、高マグネシウム領域181からの容量形成部16側へのマグネシウムの拡散を防止することができる。したがって、積層セラミックコンデンサ10の容量の低下を防止することができる。特に、焼成後の低マグネシウム領域182の厚さD1が5μm以上となるように第3セラミックシート103を積層することで、より効果的に容量の低下を防止することができる。 Therefore, in this embodiment, the third ceramic sheet 103 with a low magnesium concentration is laminated on the unfired laminate 105 corresponding to the capacitance forming part 16. Thereby, a low magnesium region 182 is provided between the capacitance forming portion 16 and the high magnesium region 181, and diffusion of magnesium from the high magnesium region 181 toward the capacitance forming portion 16 can be prevented. Therefore, a decrease in the capacitance of the multilayer ceramic capacitor 10 can be prevented. In particular, by stacking the third ceramic sheets 103 so that the thickness D1 of the low magnesium region 182 after firing is 5 μm or more, a decrease in capacity can be more effectively prevented.

なお、焼成後の外部電極14,15を下地膜として、電解メッキなどのメッキ処理により1又は複数のメッキ膜を形成してもよい。第4セラミックシート104のマグネシウム濃度等を調整することで、酸化物層P1が外部電極14,15の表面まで達しないように制御することができ、良好なメッキ膜を形成することができる。 Note that one or more plated films may be formed by a plating process such as electrolytic plating using the fired external electrodes 14 and 15 as a base film. By adjusting the magnesium concentration of the fourth ceramic sheet 104, etc., it is possible to control the oxide layer P1 so that it does not reach the surfaces of the external electrodes 14 and 15, and a good plating film can be formed.

<第2実施形態>
第1実施形態では、カバー部18が異なるマグネシウム濃度の2層構造を有していたが、カバー部に加えてサイドマージン部も2層構造を有していてもよい。
なお、以下の説明において、第1実施形態と同様の構成については同一の符号を付して説明を省略する。
<Second embodiment>
In the first embodiment, the cover part 18 had a two-layer structure with different magnesium concentrations, but in addition to the cover part, the side margin part may also have a two-layer structure.
In addition, in the following description, the same code|symbol is attached|subjected about the structure similar to 1st Embodiment, and description is abbreviate|omitted.

[積層セラミックコンデンサ30の構成]
図8及び9は、本発明の第2実施形態に係る積層セラミックコンデンサ30を示す図である。図8は、図3に対応する(第1外部電極14の形成領域をY-Z平面で切断した)断面図である。図9は、積層セラミックコンデンサ30から外部電極14,15を取り除いた態様を示す、セラミック素体31の斜視図である。
なお、積層セラミックコンデンサ30の外観、及び積層セラミックコンデンサ30のY軸方向中央部をZ-X平面で切断した断面の構成は、図1及び図2に示す積層セラミックコンデンサ10の構成と同様であるため、図示を省略する。
[Configuration of multilayer ceramic capacitor 30]
8 and 9 are diagrams showing a multilayer ceramic capacitor 30 according to a second embodiment of the present invention. FIG. 8 is a cross-sectional view corresponding to FIG. 3 (the region where the first external electrode 14 is formed is cut along the YZ plane). FIG. 9 is a perspective view of the ceramic body 31, showing a state in which the external electrodes 14 and 15 are removed from the multilayer ceramic capacitor 30.
Note that the external appearance of the multilayer ceramic capacitor 30 and the configuration of a cross section taken along the Z-X plane at the center in the Y-axis direction of the multilayer ceramic capacitor 30 are similar to the structure of the multilayer ceramic capacitor 10 shown in FIGS. 1 and 2. Therefore, illustration is omitted.

積層セラミックコンデンサ30は、セラミック素体31と、第1外部電極14と、第2外部電極15と、酸化物層P3とを具備する。
セラミック素体31は、容量形成部16と、エンドマージン部17a,17bと、カバー部38と、サイドマージン部39と、を有する。エンドマージン部17a,17b、カバー部38、及びサイドマージン部39は、容量形成部16の周囲を被覆する周縁部を構成する。
The multilayer ceramic capacitor 30 includes a ceramic body 31, a first external electrode 14, a second external electrode 15, and an oxide layer P3.
The ceramic body 31 includes a capacitor forming portion 16, end margin portions 17a and 17b, a cover portion 38, and a side margin portion 39. The end margin parts 17a and 17b, the cover part 38, and the side margin part 39 constitute a peripheral part that covers the periphery of the capacitance forming part 16.

カバー部38は、容量形成部16及びエンドマージン部17a,17bをZ軸方向両側からそれぞれ覆っている。カバー部38には、Z軸方向を向く外面として主面31e,31fが形成されている。本実施形態において、カバー部38は、Y軸方向の幅寸法が容量形成部16と略同一になるように形成される。サイドマージン部39は、容量形成部16、エンドマージン部17a,17b、及びカバー部38をY軸方向両側からそれぞれ覆っている。サイドマージン部39には、Y軸方向を向く外面として側面31c,31dが形成されている。 The cover portion 38 covers the capacitor forming portion 16 and the end margin portions 17a, 17b from both sides in the Z-axis direction. The cover portion 38 is formed with main surfaces 31e and 31f as outer surfaces facing in the Z-axis direction. In this embodiment, the cover portion 38 is formed so that its width in the Y-axis direction is approximately the same as that of the capacitance forming portion 16 . The side margin portion 39 covers the capacitor forming portion 16, the end margin portions 17a and 17b, and the cover portion 38 from both sides in the Y-axis direction. The side margin portion 39 has side surfaces 31c and 31d formed as outer surfaces facing in the Y-axis direction.

カバー部38は、カバー部18と同様に、主面31e,31f側に形成された第1高マグネシウム領域381と、第1高マグネシウム領域381と容量形成部16とに隣接して形成された第1低マグネシウム領域382と、を有する。 Similar to the cover part 18, the cover part 38 includes a first high-magnesium region 381 formed on the main surfaces 31e and 31f, and a first high-magnesium region 381 formed adjacent to the first high-magnesium region 381 and the capacitance forming part 16. 1 low magnesium region 382.

第1高マグネシウム領域381は、第1低マグネシウム領域382よりも高いマグネシウム濃度を有し、例えば第1実施形態の高マグネシウム領域181と同等の濃度を有する。第1低マグネシウム領域382は、第1高マグネシウム領域381よりも低い、例えばセラミック層20と同等のマグネシウム濃度を有する。第1低マグネシウム領域382は、好ましくはZ軸方向の厚さD21が5μm以上で形成される。 The first high magnesium region 381 has a higher magnesium concentration than the first low magnesium region 382, and has a concentration equivalent to, for example, the high magnesium region 181 of the first embodiment. The first low magnesium region 382 has a magnesium concentration lower than the first high magnesium region 381, for example, the same as that of the ceramic layer 20. The first low magnesium region 382 is preferably formed to have a thickness D21 in the Z-axis direction of 5 μm or more.

サイドマージン部39は、カバー部38と同様に、側面31c,31d側に形成された第2高マグネシウム領域391と、第2高マグネシウム領域391と容量形成部16とに隣接して形成された第2低マグネシウム領域392と、を有する。 Similar to the cover portion 38, the side margin portion 39 includes a second high-magnesium region 391 formed on the side surfaces 31c and 31d, and a second high-magnesium region 391 formed adjacent to the second high-magnesium region 391 and the capacitance forming portion 16. 2 low magnesium region 392.

第2高マグネシウム領域391は、第2低マグネシウム領域392よりも高いマグネシウム濃度を有し、例えば第1実施形態の高マグネシウム領域181と同等の濃度を有する。第2高マグネシウム領域391は、側面31c,31dから所定の深さ(厚さ)で形成される。当該深さは、積層セラミックコンデンサ30のサイズや外部電極14,15との接合面積等によって適宜設定できる。 The second high magnesium region 391 has a higher magnesium concentration than the second low magnesium region 392, and has a concentration equivalent to, for example, the high magnesium region 181 of the first embodiment. The second high magnesium region 391 is formed at a predetermined depth (thickness) from the side surfaces 31c and 31d. The depth can be appropriately set depending on the size of the multilayer ceramic capacitor 30, the bonding area with the external electrodes 14 and 15, and the like.

第2低マグネシウム領域392は、第2高マグネシウム領域391よりも低いマグネシウム濃度を有し、例えばセラミック層20と同等の濃度でもよい。第2低マグネシウム領域392は、好ましくはY軸方向の厚さD22が5μm以上で形成される。 The second low magnesium region 392 has a lower magnesium concentration than the second high magnesium region 391, and may have a concentration equivalent to that of the ceramic layer 20, for example. The second low magnesium region 392 is preferably formed to have a thickness D22 in the Y-axis direction of 5 μm or more.

酸化物層P3は、カバー部18の第1高マグネシウム領域381と外部電極14,15との間、並びにサイドマージン部39の第2高マグネシウム領域391と外部電極14,15との間に形成される。
酸化物層P3は、酸化物層P1と同様に、ニッケル及びマグネシウムを含み、典型的にはニッケル及びマグネシウムを含む三元酸化物で構成される。
The oxide layer P3 is formed between the first high magnesium region 381 of the cover part 18 and the external electrodes 14, 15, and between the second high magnesium region 391 of the side margin part 39 and the external electrodes 14, 15. Ru.
Like the oxide layer P1, the oxide layer P3 contains nickel and magnesium, and is typically composed of a ternary oxide containing nickel and magnesium.

酸化物層P3は、第1高マグネシウム領域381に対応して形成された第1酸化領域P31と、第2高マグネシウム領域391に対応して形成された第2酸化領域P32とを含む。
第1酸化領域P31は、主面31e,31f及び端面31a,31bの境界部に形成され、Z軸方向及びX軸方向にそれぞれ対向する4つの部分を含む。第2酸化領域P32は、側面31c,31d及び端面31a,31bの境界部に形成され、かつ、側面31c,31dの端面31a,31bにそれぞれ接する周縁において、セラミック素体31のZ軸方向全長にわたって形成される。
第2酸化領域P32は、Y軸方向及びX軸方向にそれぞれ対向する4つの部分を含む。
The oxide layer P3 includes a first oxide region P31 formed corresponding to the first high magnesium region 381 and a second oxide region P32 formed corresponding to the second high magnesium region 391.
The first oxidized region P31 is formed at the boundary between the main surfaces 31e and 31f and the end surfaces 31a and 31b, and includes four portions facing each other in the Z-axis direction and the X-axis direction. The second oxidized region P32 is formed at the boundary between the side surfaces 31c and 31d and the end surfaces 31a and 31b, and extends over the entire length of the ceramic body 31 in the Z-axis direction at the periphery in contact with the end surfaces 31a and 31b of the side surfaces 31c and 31d, respectively. It is formed.
The second oxidized region P32 includes four portions facing each other in the Y-axis direction and the X-axis direction.

本実施形態の酸化物層P3により、セラミック素体31の各面の境界部が覆われることとなり、剥離やクラックが特に発生しやすい当該境界部における外部電極14,15の接合強度を高めることができる。特に酸化物層P3は、第2酸化領域P32により側面31c,31dの周縁においてセラミック素体31のZ軸方向全長にわたって形成されるので、接合面積を十分に確保することができる。したがって、外部電極14,15の接合強度をより高めることができる。 The oxide layer P3 of this embodiment covers the boundary between each surface of the ceramic body 31, making it possible to increase the bonding strength of the external electrodes 14 and 15 at the boundary where peeling and cracking are particularly likely to occur. can. In particular, since the oxide layer P3 is formed by the second oxidized region P32 at the periphery of the side surfaces 31c and 31d over the entire length of the ceramic body 31 in the Z-axis direction, a sufficient bonding area can be ensured. Therefore, the bonding strength between the external electrodes 14 and 15 can be further increased.

[積層セラミックコンデンサ30の製造方法]
図10は、積層セラミックコンデンサ30の製造方法を示すフローチャートである。図11~13は、積層セラミックコンデンサ30の製造過程を示す図である。
積層セラミックコンデンサ30は、第1実施形態のステップS11~ステップS13にそれぞれ対応するステップS21、ステップS12及びステップS13を経て製造されるが、ステップS21の未焼成のセラミック素体131の作製工程が第1実施形態のステップS11と異なる。したがって、本工程について詳細に説明する。
[Method for manufacturing multilayer ceramic capacitor 30]
FIG. 10 is a flowchart showing a method for manufacturing the multilayer ceramic capacitor 30. 11 to 13 are diagrams showing the manufacturing process of the multilayer ceramic capacitor 30.
The multilayer ceramic capacitor 30 is manufactured through steps S21, S12, and S13, which respectively correspond to steps S11 to S13 in the first embodiment, but the step S21 of manufacturing the unfired ceramic body 131 is the first step. This is different from step S11 of the first embodiment. Therefore, this step will be explained in detail.

(S21-1:セラミックシート準備)
ステップS21-1では、まず容量形成部16及びエンドマージン部17a,17bを形成するための第1セラミックシート301及び第2セラミックシート302と、カバー部38を形成するための第3セラミックシート303及び第4セラミックシート304と、を準備する。セラミックシート301,302,303,304は、チタンを含むペロブスカイト構造の誘電体である誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートであるが、セラミックシート301,302の電極パターンが第1実施形態と異なる。なお、セラミックシート303,304は、セラミックシート103,104と同様に内部電極が形成されていない。
(S21-1: Ceramic sheet preparation)
In step S21-1, first, a first ceramic sheet 301 and a second ceramic sheet 302 for forming the capacitance forming section 16 and end margin sections 17a and 17b, and a third ceramic sheet 303 and a second ceramic sheet for forming the cover section 38 are formed. A fourth ceramic sheet 304 is prepared. The ceramic sheets 301, 302, 303, and 304 are unfired dielectric green sheets whose main component is dielectric ceramic, which is a dielectric with a perovskite structure containing titanium. This is different from the first embodiment. Note that, like the ceramic sheets 103 and 104, the ceramic sheets 303 and 304 do not have internal electrodes formed thereon.

図11は、セラミックシート301,302の平面図である。この段階では、セラミックシート301,302が、個片化されていない大判のシートとして構成される。図11には、各積層セラミックコンデンサ10に個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。 FIG. 11 is a plan view of the ceramic sheets 301 and 302. At this stage, the ceramic sheets 301 and 302 are configured as large sheets that are not separated into pieces. FIG. 11 shows cutting lines Lx and Ly when dividing each multilayer ceramic capacitor 10 into individual pieces. The cutting line Lx is parallel to the X-axis, and the cutting line Ly is parallel to the Y-axis.

図11に示すように、第1セラミックシート301には第1内部電極12に対応する未焼成の第1内部電極312が形成され、第2セラミックシート302には第2内部電極13に対応する未焼成の第2内部電極313が形成されている。これらの内部電極312,313は、内部電極112,113と同様に印刷法等により形成される。 As shown in FIG. 11, an unfired first internal electrode 312 corresponding to the first internal electrode 12 is formed on the first ceramic sheet 301, and an unfired first internal electrode 312 corresponding to the second internal electrode 13 is formed on the second ceramic sheet 302. A fired second internal electrode 313 is formed. These internal electrodes 312 and 313 are formed by a printing method or the like similarly to the internal electrodes 112 and 113.

セラミックシート303,304は、第1実施形態のセラミックシート103,104にそれぞれ対応する大判のシートである。第3セラミックシート303のマグネシウム濃度は、例えば0.3mol%以下であり、セラミックシート301,302と同等である。第4セラミックシート304には、第3セラミックシート303よりも多い量のマグネシウム(例えば0.6mol%以上)が添加されている。第3セラミックシート303は、第1低マグネシウム領域382の形成に用いられ、第4セラミックシート304は、第1高マグネシウム領域381の形成に用いられる。 The ceramic sheets 303 and 304 are large sheets corresponding to the ceramic sheets 103 and 104 of the first embodiment, respectively. The magnesium concentration of the third ceramic sheet 303 is, for example, 0.3 mol % or less, and is equivalent to that of the ceramic sheets 301 and 302. A larger amount of magnesium (for example, 0.6 mol % or more) is added to the fourth ceramic sheet 304 than that of the third ceramic sheet 303. The third ceramic sheet 303 is used to form the first low magnesium region 382 and the fourth ceramic sheet 304 is used to form the first high magnesium region 381.

(S21-2:積層)
ステップS21-2では、セラミックシート301,302,303,304を図12に示すように積層することにより積層シート306を作製する。積層シート306は、第1実施形態のセラミック素体111と同様に積層される。すなわち、セラミックシート301,302の積層体305のZ軸方向両側に第3セラミックシート303が積層され、積層された第3セラミックシート303のZ軸方向両側に第4セラミックシート304が積層される。セラミックシート303,304の積層構造は、未焼成のカバー部138を構成する。第3セラミックシート303の積層構造は、未焼成の第1低マグネシウム領域138bを構成し、第4セラミックシートの積層構造は、未焼成の第1高マグネシウム領域138aを構成する。
そして、第1実施形態のセラミック素体111と同様にセラミックシート301,302,303,304が圧着される。
(S21-2: Lamination)
In step S21-2, a laminated sheet 306 is produced by laminating ceramic sheets 301, 302, 303, and 304 as shown in FIG. The laminated sheet 306 is laminated in the same manner as the ceramic body 111 of the first embodiment. That is, the third ceramic sheet 303 is laminated on both sides of the stacked body 305 of ceramic sheets 301 and 302 in the Z-axis direction, and the fourth ceramic sheet 304 is laminated on both sides of the stacked third ceramic sheet 303 in the Z-axis direction. The laminated structure of the ceramic sheets 303 and 304 constitutes the unfired cover portion 138. The laminated structure of the third ceramic sheet 303 constitutes the first unfired low magnesium region 138b, and the laminated structure of the fourth ceramic sheet constitutes the first unfired high magnesium region 138a.
Ceramic sheets 301, 302, 303, and 304 are then pressure-bonded in the same manner as the ceramic body 111 of the first embodiment.

(S21-3:切断)
ステップS21-3では、積層シート306を切断線Lx,Lyに沿って切断することにより、未焼成の積層チップC(図13参照)を作製する。積層チップCは、焼成後の容量形成部16、エンドマージン部17a,17b及びカバー部38に対応する。積層シート306の切断には、例えば、押し切り刃や回転刃などを用いることができる。積層シート306では、切断面である両側面に内部電極の端部が露出している。
(S21-3: Cutting)
In step S21-3, the laminated sheet 306 is cut along the cutting lines Lx and Ly to produce an unfired laminated chip C (see FIG. 13). The laminated chip C corresponds to the capacitance forming portion 16, end margin portions 17a and 17b, and cover portion 38 after firing. For cutting the laminated sheet 306, for example, a push blade, a rotary blade, or the like can be used. In the laminated sheet 306, the ends of the internal electrodes are exposed on both side surfaces, which are cut surfaces.

(ステップS21-4:サイドマージン部形成)
ステップS21-4では、ステップS21-3で得られた積層チップCのY軸方向両側面に未焼成のサイドマージン部139を設けることにより、図13に示す未焼成のセラミック素体131を作製する。サイドマージン部139は、セラミックシートやセラミックスラリーなどのセラミック材料から形成される。
(Step S21-4: Formation of side margin portion)
In step S21-4, unfired side margin portions 139 are provided on both sides in the Y-axis direction of the laminated chip C obtained in step S21-3, thereby producing an unfired ceramic body 131 shown in FIG. . The side margin portion 139 is formed from a ceramic material such as a ceramic sheet or ceramic slurry.

サイドマージン部139は、例えば、セラミックシートを積層体の側面に貼り付けることにより形成することができる。また、サイドマージン部139は、積層チップCの側面を、例えば塗布やディップなどによってセラミックスラリーでコーティングすることにより形成することもできる。 The side margin portion 139 can be formed, for example, by attaching a ceramic sheet to the side surface of the laminate. Further, the side margin portion 139 can also be formed by coating the side surface of the laminated chip C with a ceramic slurry, for example, by coating or dipping.

本工程では、サイドマージン部139の材料として、異なるマグネシウム濃度の2つのセラミック材料を準備する。すなわち、マグネシウム濃度が高い(例えば0.6mol%以上の)セラミック材料と、マグネシウム濃度が低い(例えば0.3mol%以下の)セラミック材料と、を準備する。そして、まず積層チップCの側面に、低マグネシウム濃度のセラミック材料を用いて第2低マグネシウム領域139bを設ける。続いて、第2低マグネシウム領域139b上に、高マグネシウム濃度のセラミック材料を用いて第2高マグネシウム領域139aを設ける。 In this step, two ceramic materials with different magnesium concentrations are prepared as materials for the side margin portion 139. That is, a ceramic material with a high magnesium concentration (eg, 0.6 mol% or more) and a ceramic material with a low magnesium concentration (eg, 0.3 mol% or less) are prepared. First, a second low magnesium region 139b is provided on the side surface of the multilayer chip C using a ceramic material with a low magnesium concentration. Subsequently, a second high magnesium region 139a is provided on the second low magnesium region 139b using a ceramic material with a high magnesium concentration.

以上により、図13に示すセラミック素体131が作製される。
その後、第1実施形態と同様に電極材料が塗布され(ステップS12)、焼成される(ステップS13)ことで酸化物層P3が形成され、積層セラミックコンデンサ30が作製される。
このように、未焼成のサイドマージン部139を未焼成のセラミック素体131に後付けする工法を用いても、所定のマグネシウム濃度分布を有する積層セラミックコンデンサ30を作製することができる。
Through the above steps, the ceramic body 131 shown in FIG. 13 is manufactured.
Thereafter, as in the first embodiment, an electrode material is applied (step S12) and fired (step S13) to form an oxide layer P3, and the multilayer ceramic capacitor 30 is manufactured.
In this way, the multilayer ceramic capacitor 30 having a predetermined magnesium concentration distribution can be manufactured even by using the method of later attaching the unfired side margin portion 139 to the unfired ceramic body 131.

[変形例]
図14は、本発明の第2実施形態の変形例に係る積層セラミックコンデンサ40を示す図であり、図3、図8に対応する(第1外部電極14の形成領域をY-Z平面で切断した)断面図である。
積層セラミックコンデンサ40は、セラミック素体41と、第1外部電極14と、第2外部電極15と、酸化物層P4とを具備し、積層セラミックコンデンサ30と同様にカバー部48とサイドマージン部49の双方がマグネシウム濃度の異なる2層構造を有する。本変形例では、カバー部48、サイドマージン部49、及び酸化物層P4の配置が上述のカバー部3、サイドマージン部49及び酸化物層P3と異なる。以下、上述の第2実施形態と異なる部分について説明する。
[Modified example]
FIG. 14 is a diagram showing a multilayer ceramic capacitor 40 according to a modification of the second embodiment of the present invention, and corresponds to FIGS. 3 and 8 (the region where the first external electrode 14 is formed is cut along the YZ plane Fig. 3 is a cross-sectional view of the
The multilayer ceramic capacitor 40 includes a ceramic body 41, a first external electrode 14, a second external electrode 15, and an oxide layer P4, and like the multilayer ceramic capacitor 30, a cover part 48 and a side margin part 49. Both have a two-layer structure with different magnesium concentrations. In this modification, the arrangement of the cover part 48, side margin part 49, and oxide layer P4 is different from the cover part 3, side margin part 49, and oxide layer P3 described above. Hereinafter, parts different from the second embodiment described above will be explained.

サイドマージン部49は、容量形成部16をY軸方向両側からそれぞれ覆っている。サイドマージン部49のZ軸方向の厚さは、容量形成部16と同一である。カバー部48は、容量形成部16、エンドマージン部17a,17b及びサイドマージン部49をZ軸方向両側からそれぞれ覆っている。 The side margin portions 49 cover the capacitor forming portion 16 from both sides in the Y-axis direction. The thickness of the side margin portion 49 in the Z-axis direction is the same as that of the capacitor forming portion 16 . The cover portion 48 covers the capacitor forming portion 16, the end margin portions 17a and 17b, and the side margin portion 49 from both sides in the Z-axis direction.

カバー部48は、カバー部18と同様の構成を有し、主面41e,41f側に形成された第1高マグネシウム領域481と、第1高マグネシウム領域481と容量形成部16とに隣接して形成された第1低マグネシウム領域482と、を有する。 The cover part 48 has the same configuration as the cover part 18, and includes a first high magnesium region 481 formed on the main surfaces 41e and 41f, and a first high magnesium region 481 adjacent to the first high magnesium region 481 and the capacitance forming part 16. A first low magnesium region 482 is formed.

サイドマージン部49も、側面41c,41d側に形成された第2高マグネシウム領域491と、第2高マグネシウム領域491と容量形成部16とに隣接して形成された第2低マグネシウム領域492と、を有する。 The side margin portion 49 also includes a second high magnesium region 491 formed on the side surfaces 41c and 41d, and a second low magnesium region 492 formed adjacent to the second high magnesium region 491 and the capacitance forming portion 16. has.

本変形例の第2高マグネシウム領域491は、Z軸方向に沿って連続しておらず、分断されている。第2高マグネシウム領域491は、内部電極12,13と同一平面上に形成され、各内部電極とY軸方向に離間して対向し、かつX軸方向に延びる帯状に構成される(後述する図16の符号M1参照)。Z軸方向に隣接する第2高マグネシウム領域491間には、セラミック層20と略同一の厚みの第2低マグネシウム領域492が配置される。 The second high magnesium region 491 of this modification is not continuous along the Z-axis direction but is divided. The second high-magnesium region 491 is formed on the same plane as the internal electrodes 12 and 13, faces each internal electrode at a distance in the Y-axis direction, and is configured in a band shape extending in the X-axis direction (see FIGS. 16 (see reference numeral M1). A second low magnesium region 492 having substantially the same thickness as the ceramic layer 20 is arranged between the second high magnesium regions 491 adjacent to each other in the Z-axis direction.

第2低マグネシウム領域492は、Z軸方向に沿って、内部電極12,13及び第2高マグネシウム領域491に挟まれた幅狭層と、セラミック層20から連続してY軸方向に延びる幅広層と、の積層構造で形成される。上記幅狭層におけるY軸方向に沿った幅(容量形成部16上の厚さ)は、第2実施形態と同様のD22で構成される。 The second low magnesium region 492 includes a narrow layer sandwiched between the internal electrodes 12 and 13 and the second high magnesium region 491 along the Z-axis direction, and a wide layer that extends continuously from the ceramic layer 20 in the Y-axis direction. It is formed with a laminated structure of and. The width of the narrow layer along the Y-axis direction (thickness above the capacitor forming portion 16) is D22, which is the same as in the second embodiment.

これにより、図15に示すような形状の酸化物層P4が形成される。
具体的に、酸化物層P4の第1酸化領域P41は、第1実施形態の酸化物層P1と同様の形状を有し、酸化物層P4の第2酸化領域P42は、側面41c,41dと端面41a,41bとの境界部に形成される。つまり、積層セラミックコンデンサ40の酸化物層P4は、第1実施形態の酸化物層P1と同様の形状の第1酸化領域P41に加え、さらに第2酸化領域P42を有する。したがって、外部電極14,15との接合強度をより高めることができる。
As a result, an oxide layer P4 having a shape as shown in FIG. 15 is formed.
Specifically, the first oxidized region P41 of the oxide layer P4 has the same shape as the oxide layer P1 of the first embodiment, and the second oxidized region P42 of the oxide layer P4 has side surfaces 41c and 41d. It is formed at the boundary between the end surfaces 41a and 41b. That is, the oxide layer P4 of the multilayer ceramic capacitor 40 has a first oxidized region P41 having the same shape as the oxide layer P1 of the first embodiment, and further includes a second oxidized region P42. Therefore, the bonding strength with the external electrodes 14 and 15 can be further increased.

なお、サイドマージン部49の第2高マグネシウム領域491はZ軸方向に分断されているが、第2高マグネシウム領域491に添加されたマグネシウムは拡散する。このため、第2酸化領域P42は、第2高マグネシウム領域491の形成範囲内でもZ軸方向に連続的に形成され得る。 Although the second high-magnesium region 491 of the side margin portion 49 is divided in the Z-axis direction, the magnesium added to the second high-magnesium region 491 is diffused. Therefore, the second oxidized region P42 can be formed continuously in the Z-axis direction even within the formation range of the second high magnesium region 491.

このような積層セラミックコンデンサ40は、第1実施形態の積層セラミックコンデンサ10と同様のステップS11~S13を経て製造されるが、セラミックシートの構成を変えることでサイドマージン部49が作製される。 Such a multilayer ceramic capacitor 40 is manufactured through the same steps S11 to S13 as the multilayer ceramic capacitor 10 of the first embodiment, but the side margin portion 49 is manufactured by changing the configuration of the ceramic sheet.

図16は、ステップS11の図6に対応する図であり、セラミックシート401,402,103,104を積層して未焼成のセラミック素体141を作製する過程の分解斜視図である。カバー部48に対応するセラミックシート103,104は、第1実施形態と同様に積層され、未焼成のカバー部118を構成する。一方、セラミックシート401,402の内部電極112,113の周縁には、マグネシウム濃度の異なるセラミックペーストが塗布されている。 FIG. 16 is a diagram corresponding to FIG. 6 in step S11, and is an exploded perspective view of the process of laminating ceramic sheets 401, 402, 103, and 104 to produce an unfired ceramic body 141. Ceramic sheets 103 and 104 corresponding to the cover part 48 are laminated in the same manner as in the first embodiment, and constitute an unfired cover part 118. On the other hand, ceramic pastes having different magnesium concentrations are applied to the peripheries of the internal electrodes 112, 113 of the ceramic sheets 401, 402.

内部電極112,113に隣接した位置には、セラミックシート401,402のX軸方向全長にわたって低マグネシウムペーストM2が塗布されている。低マグネシウムペーストM2のマグネシウム濃度は、セラミックシート401,402を構成するセラミック材料と同等(例えば0.3mol%以下)である。低マグネシウムペーストM2のY軸方向外側には、マグネシウム濃度が高い(例えば0.6mol%以上)の高マグネシウムペーストM1が、セラミックシート401,402のX軸方向全長にわたって塗布されている。これらのペーストM1,M2の塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。なお、図16において、低マグネシウムペーストM2は、内部電極112,113のX軸方向端部側(すなわちエンドマージン部17a,17b側)にも塗布されている。 A low magnesium paste M2 is applied to positions adjacent to the internal electrodes 112 and 113 over the entire length of the ceramic sheets 401 and 402 in the X-axis direction. The magnesium concentration of the low magnesium paste M2 is equivalent to that of the ceramic material constituting the ceramic sheets 401 and 402 (for example, 0.3 mol % or less). On the outside of the low magnesium paste M2 in the Y-axis direction, a high-magnesium paste M1 with a high magnesium concentration (for example, 0.6 mol % or more) is applied over the entire length of the ceramic sheets 401 and 402 in the X-axis direction. A screen printing method or a gravure printing method can be used to apply these pastes M1 and M2. In addition, in FIG. 16, the low magnesium paste M2 is also applied to the end sides of the internal electrodes 112 and 113 in the X-axis direction (that is, the end margin parts 17a and 17b sides).

以上により、図17に示す未焼成のセラミック素体141が作製され、その後、第1実施形態と同様に電極材料が塗布され(ステップS12)、焼成される(ステップS13)。図17では、説明のため、マグネシウム濃度の高い領域をドットで示している。
これにより、高マグネシウムペーストM1により、第2高マグネシウム領域491が形成される。また、低マグネシウムペーストM2が塗布された領域と、電極形成領域(容量形成部116)よりY軸方向外側の未焼成のセラミック層120の端部領域と、により、第2低マグネシウム領域492が形成される。したがって、図14に示す積層セラミックコンデンサ40が作製される。
As described above, the unfired ceramic body 141 shown in FIG. 17 is produced, and then, as in the first embodiment, an electrode material is applied (step S12) and fired (step S13). In FIG. 17, regions with high magnesium concentration are shown as dots for explanation.
As a result, the second high-magnesium region 491 is formed by the high-magnesium paste M1. Further, a second low magnesium region 492 is formed by the region where the low magnesium paste M2 is applied and the end region of the unfired ceramic layer 120 on the outside in the Y-axis direction from the electrode formation region (capacitance formation portion 116). be done. Therefore, a multilayer ceramic capacitor 40 shown in FIG. 14 is manufactured.

<第3実施形態>
本発明は、多端子型の積層セラミックコンデンサにも適用することができる。一例として、いわゆる3端子型の積層セラミックコンデンサ50について説明する。
<Third embodiment>
The present invention can also be applied to multi-terminal multilayer ceramic capacitors. As an example, a so-called three-terminal type multilayer ceramic capacitor 50 will be described.

図18~図20は、本発明の第3実施形態に係る積層セラミックコンデンサ50を示す図である。図18は、積層セラミックコンデンサ50の斜視図である。図19は、積層セラミックコンデンサ50の図18のC-C'線に沿った断面図である。図20は、積層セラミックコンデンサ50の図18のD-D'線に沿った断面図である。
以下、上述の第1及び第2実施形態と同様の構成については同一の符号を付して、説明を省略する。
18 to 20 are diagrams showing a multilayer ceramic capacitor 50 according to a third embodiment of the present invention. FIG. 18 is a perspective view of the multilayer ceramic capacitor 50. FIG. 19 is a cross-sectional view of the multilayer ceramic capacitor 50 taken along line CC' in FIG. FIG. 20 is a cross-sectional view of the multilayer ceramic capacitor 50 taken along line DD' in FIG. 18.
Hereinafter, the same components as those in the first and second embodiments described above will be denoted by the same reference numerals, and the description thereof will be omitted.

積層セラミックコンデンサ50は、セラミック素体51と、第1外部電極54と、第2外部電極55と、第3外部電極61と、第4外部電極62と、酸化物層P5とを具備する。外部電極54,55を端面外部電極54,55とも称し、外部電極61,62を側面外部電極61,62とも称する。 The multilayer ceramic capacitor 50 includes a ceramic body 51, a first external electrode 54, a second external electrode 55, a third external electrode 61, a fourth external electrode 62, and an oxide layer P5. The external electrodes 54 and 55 are also referred to as end surface external electrodes 54 and 55, and the external electrodes 61 and 62 are also referred to as side surface external electrodes 61 and 62.

端面外部電極54,55は、第1実施形態の外部電極14,15と同様に、ニッケルを主成分とし端面51a,51bを覆うように形成される。但し、端面外部電極54,55は、いずれも後述する第1内部電極52に接続され、同一の極性を有する。 The end surface external electrodes 54 and 55 are mainly made of nickel and are formed to cover the end surfaces 51a and 51b, similarly to the external electrodes 14 and 15 of the first embodiment. However, the end surface external electrodes 54 and 55 are both connected to a first internal electrode 52, which will be described later, and have the same polarity.

側面外部電極61,62は、ニッケルを主成分とし、セラミック素体51の側面51c,51dにそれぞれ設けられる。側面外部電極61,62は、それぞれ一方の主面51eから他方の主面51fまでZ軸方向に延びる帯状に形成される。側面外部電極61,62は、いずれも後述する第2内部電極53に接続され、同一の極性を有するともに、端面外部電極54,55とは異なる極性を有する。 The side surface external electrodes 61 and 62 mainly contain nickel and are provided on the side surfaces 51c and 51d of the ceramic body 51, respectively. The side surface external electrodes 61 and 62 are each formed in a band shape extending in the Z-axis direction from one main surface 51e to the other main surface 51f. The side surface external electrodes 61 and 62 are both connected to a second internal electrode 53, which will be described later, and have the same polarity and different polarity from the end surface external electrodes 54 and 55.

セラミック素体51は、容量形成部56と、第1エンドマージン部57と、カバー部58と、第2エンドマージン部59と、を有する。第1エンドマージン部57、カバー部18、及び第2エンドマージン部59は、容量形成部56の周囲を被覆する周縁部を構成する。 The ceramic body 51 includes a capacitor forming portion 56 , a first end margin portion 57 , a cover portion 58 , and a second end margin portion 59 . The first end margin portion 57 , the cover portion 18 , and the second end margin portion 59 constitute a peripheral portion that covers the periphery of the capacitance forming portion 56 .

容量形成部56は、複数のセラミック層20と、複数の第1内部電極52と、複数の第2内部電極53と、を有し、これらが積層された構成を有する。容量形成部56は、積層セラミックコンデンサ50における電荷を蓄える機能を有する。 The capacitor forming portion 56 includes a plurality of ceramic layers 20, a plurality of first internal electrodes 52, and a plurality of second internal electrodes 53, and has a structure in which these are stacked. The capacitor forming portion 56 has a function of storing electric charge in the multilayer ceramic capacitor 50.

図21は、セラミック素体51の模式的な分解斜視図である。なお、実際には焼成後のセラミック素体51を分解することはできないが、図21では説明の便宜上セラミック素体51を分解して示している。 FIG. 21 is a schematic exploded perspective view of the ceramic body 51. Although the fired ceramic body 51 cannot actually be disassembled, FIG. 21 shows the ceramic body 51 disassembled for convenience of explanation.

第1内部電極52は、セラミック素体51のX軸方向全長にわたって延びる帯状に形成される。第1内部電極52は、第1エンドマージン部57を介して端面51a,51bに引き出され、端面外部電極54,55に接続される。第2内部電極53は、X-Y平面内の中央部に形成される。第2内部電極53は、第2エンドマージン部59を介して側面51c,51dにそれぞれ延びる引出し部53a,53bを含み、引出し部53a,53bにより側面外部電極61,62に接続される。なお、第1内部電極52のY軸方向の幅寸法と引出し部53a,53bを除く第2内部電極53のY軸方向の幅寸法はほぼ同一に形成される。 The first internal electrode 52 is formed in a band shape extending over the entire length of the ceramic body 51 in the X-axis direction. The first internal electrode 52 is drawn out to the end surfaces 51a and 51b via the first end margin portion 57 and connected to the end surface external electrodes 54 and 55. The second internal electrode 53 is formed at the center in the XY plane. The second internal electrode 53 includes lead-out portions 53a and 53b extending to side surfaces 51c and 51d, respectively, via the second end margin portion 59, and is connected to the side surface external electrodes 61 and 62 by the lead-out portions 53a and 53b. Note that the width dimension in the Y-axis direction of the first internal electrode 52 and the width dimension in the Y-axis direction of the second internal electrode 53 excluding the lead-out portions 53a and 53b are formed to be substantially the same.

積層セラミックコンデンサ50では、端面外部電極54,55と側面外部電極61,62の間に電圧が印加されると、第1内部電極52と第2内部電極53との間の複数のセラミック層20に電圧が加わる。これにより、積層セラミックコンデンサ50では、端面外部電極54,55と側面外部電極61,62との間の電圧に応じた電荷が蓄えられる。 In the multilayer ceramic capacitor 50, when a voltage is applied between the end surface external electrodes 54, 55 and the side surface external electrodes 61, 62, the plurality of ceramic layers 20 between the first internal electrode 52 and the second internal electrode 53 Voltage is applied. Thereby, in the multilayer ceramic capacitor 50, electric charges are stored in accordance with the voltage between the end surface external electrodes 54, 55 and the side surface external electrodes 61, 62.

カバー部58は、カバー部18と同様に、主面51e,51f側に形成された高マグネシウム領域581と、高マグネシウム領域581と容量形成部56とに隣接して形成された低マグネシウム領域582と、を有する。 Similar to the cover part 18, the cover part 58 includes a high magnesium region 581 formed on the main surfaces 51e and 51f, and a low magnesium region 582 formed adjacent to the high magnesium region 581 and the capacitance forming part 56. , has.

高マグネシウム領域581は、例えば第1実施形態の高マグネシウム領域181と同等のマグネシウム濃度を有し、低マグネシウム領域582は、高マグネシウム領域581よりも低い、例えばセラミック層20と同等のマグネシウム濃度を有する。低マグネシウム領域582は、好ましくはZ軸方向の厚さが5μm以上で形成される。 The high magnesium region 581 has a magnesium concentration equivalent to, for example, the high magnesium region 181 of the first embodiment, and the low magnesium region 582 has a magnesium concentration lower than the high magnesium region 581, for example, equivalent to the ceramic layer 20. . The low magnesium region 582 is preferably formed to have a thickness of 5 μm or more in the Z-axis direction.

図22は、積層セラミックコンデンサ50から外部電極54,55,61,62を取り除いた態様を示す、酸化物層P5が形成されたセラミック素体51の斜視図である。
酸化物層P5は、カバー部58の高マグネシウム領域581と外部電極54,55,61,62との間に形成される。酸化物層P5は、酸化物層P1と同様に、ニッケル及びマグネシウムを含み、典型的にはニッケル及びマグネシウムを含む三元酸化物で構成される。
FIG. 22 is a perspective view of the ceramic body 51 on which the oxide layer P5 is formed, showing a state in which the external electrodes 54, 55, 61, and 62 are removed from the multilayer ceramic capacitor 50.
The oxide layer P5 is formed between the high magnesium region 581 of the cover portion 58 and the external electrodes 54, 55, 61, 62. Like the oxide layer P1, the oxide layer P5 contains nickel and magnesium, and is typically composed of a ternary oxide containing nickel and magnesium.

酸化物層P5は、端面51a,51b、側面51c,51d及び主面51e,51fの境界部に形成された第1酸化領域P51と、側面51c,51d及び主面51e,51fの境界部に形成された第2酸化領域P52とを含む。 The oxide layer P5 is formed at the first oxide region P51 formed at the boundary between the end surfaces 51a, 51b, the side surfaces 51c, 51d, and the main surfaces 51e, 51f, and at the boundary between the side surfaces 51c, 51d and the main surfaces 51e, 51f. and a second oxidized region P52.

第1酸化領域P51は、第1実施形態の酸化物層P1と同様に構成される。すなわち、第1酸化領域P51は、Z軸方向及びX軸方向にそれぞれ対向する4つの部分を含み、高マグネシウム領域581と端面外部電極54,55との間に形成される。第1酸化領域P51により、剥離やクラックが特に発生しやすい各面の境界部において外部電極14,15の接合強度を高めることができる。 The first oxidized region P51 is configured similarly to the oxide layer P1 of the first embodiment. That is, the first oxidized region P51 includes four portions facing each other in the Z-axis direction and the X-axis direction, and is formed between the high magnesium region 581 and the end surface external electrodes 54 and 55. The first oxidized region P51 can increase the bonding strength of the external electrodes 14 and 15 at the boundary between the surfaces where peeling and cracking are particularly likely to occur.

第2酸化領域P52は、高マグネシウム領域581と側面外部電極61,62との間に形成され、Z軸方向及びY軸方向にそれぞれ対向する4つの部分を含む。第2酸化領域P52は、セラミック素体11のX軸方向中央部における、側面51c,51d及び主面51e,51fの境界部にそれぞれ形成される。 The second oxidized region P52 is formed between the high magnesium region 581 and the side external electrodes 61 and 62, and includes four portions facing each other in the Z-axis direction and the Y-axis direction. The second oxidized region P52 is formed at the boundary between the side surfaces 51c and 51d and the main surfaces 51e and 51f at the center of the ceramic body 11 in the X-axis direction.

第2酸化領域P52により、側面外部電極61,62の接合強度も高めることができる。すなわち、側面外部電極61,62は、外部電極14,15と比較してセラミック素体51との接合面が少ない。このため、側面外部電極61,62は、側面51c,51d及び主面51e,51fの境界部でクラックや剥がれが起こりやすい。本実施形態では、第2酸化領域P52を設けることで、特に不具合の起きやすい側面外部電極61,62の接合強度を高めることができる。 The second oxidized region P52 can also increase the bonding strength between the side surface external electrodes 61 and 62. That is, the side surface external electrodes 61 and 62 have a smaller contact surface with the ceramic body 51 than the external electrodes 14 and 15. Therefore, the side surface external electrodes 61 and 62 are likely to crack or peel off at the boundary between the side surfaces 51c and 51d and the main surfaces 51e and 51f. In this embodiment, by providing the second oxidized region P52, it is possible to increase the bonding strength of the side external electrodes 61 and 62, which are particularly susceptible to problems.

なお、積層セラミックコンデンサ50は、第1実施形態の積層セラミックコンデンサ10と同様のステップS11~S13を経て製造される。但し、セラミックシート101,102の内部電極パターンは、図21に示す内部電極52,53に対応する形状に変更される。 Note that the multilayer ceramic capacitor 50 is manufactured through the same steps S11 to S13 as the multilayer ceramic capacitor 10 of the first embodiment. However, the internal electrode patterns of the ceramic sheets 101 and 102 are changed to a shape corresponding to the internal electrodes 52 and 53 shown in FIG. 21.

[変形例]
図23及び24は、本発明の第3実施形態の変形例に係る積層セラミックコンデンサ70を示す図である。図23は、図20と同様の、側面外部電極61,62の形成領域を含むY-Z平面で切断した断面図である。図24は、積層セラミックコンデンサ70から外部電極54,55,61,62を取り除いた態様を示す、酸化物層P7が形成されたセラミック素体71の斜視図である。
積層セラミックコンデンサ70は、セラミック素体71と、第1外部電極54と、第2外部電極55と、第3外部電極61と、第4外部電極62と、酸化物層P7とを具備する。積層セラミックコンデンサ70では、後述するように、セラミック素体71の第2エンドマージン部79も異なるマグネシウム濃度の2層構造を有するため、上記実施形態とは酸化物層P7の構成が異なる。
[Modified example]
23 and 24 are diagrams showing a multilayer ceramic capacitor 70 according to a modification of the third embodiment of the present invention. FIG. 23 is a cross-sectional view taken along the YZ plane including the formation region of side external electrodes 61 and 62, similar to FIG. FIG. 24 is a perspective view of the ceramic body 71 on which the oxide layer P7 is formed, showing a state in which the external electrodes 54, 55, 61, and 62 are removed from the multilayer ceramic capacitor 70.
The multilayer ceramic capacitor 70 includes a ceramic body 71, a first external electrode 54, a second external electrode 55, a third external electrode 61, a fourth external electrode 62, and an oxide layer P7. In the multilayer ceramic capacitor 70, as will be described later, the second end margin portion 79 of the ceramic body 71 also has a two-layer structure with different magnesium concentrations, so the configuration of the oxide layer P7 is different from that of the above embodiment.

セラミック素体71は、容量形成部56と、第1エンドマージン部57と、カバー部58と、第2エンドマージン部79と、を有する。第1エンドマージン部57、カバー部58及び第2エンドマージン部79は、本変形例において周縁部を構成する。 The ceramic body 71 includes a capacitor forming portion 56 , a first end margin portion 57 , a cover portion 58 , and a second end margin portion 79 . The first end margin portion 57, the cover portion 58, and the second end margin portion 79 constitute a peripheral portion in this modification.

第2エンドマージン部79は、側面71c,71d側に形成された第2高マグネシウム領域791と、第2高マグネシウム領域791と容量形成部56とに隣接して形成された第2低マグネシウム領域792と、を有する。第2実施形態の変形例と同様に、第2高マグネシウム領域791は、Z軸方向に沿って連続しておらず、分断されている。すなわち、第2高マグネシウム領域791は、第1内部電極52と同一平面上に形成され、各第1内部電極52とY軸方向に離間して対向し、かつX軸方向に延びる帯状に構成される。第2低マグネシウム領域792は、Z軸方向に沿って、第1内部電極52及び第2高マグネシウム領域791に挟まれた幅狭層と、セラミック層20から連続してY軸方向に延びる幅広層と、の積層構造で形成される。 The second end margin portion 79 includes a second high magnesium region 791 formed on the side surfaces 71c and 71d, and a second low magnesium region 792 formed adjacent to the second high magnesium region 791 and the capacitance forming portion 56. and has. Similar to the modification of the second embodiment, the second high magnesium region 791 is not continuous along the Z-axis direction but is divided. That is, the second high magnesium region 791 is formed on the same plane as the first internal electrodes 52, faces each first internal electrode 52 at a distance in the Y-axis direction, and is configured in a band shape extending in the X-axis direction. Ru. The second low magnesium region 792 includes a narrow layer sandwiched between the first internal electrode 52 and the second high magnesium region 791 along the Z-axis direction, and a wide layer that extends continuously from the ceramic layer 20 in the Y-axis direction. It is formed with a laminated structure of and.

これにより、図24に示すような形状の、第1酸化領域P71、第2酸化領域P72及び第3酸化領域P73を含む酸化物層P7が形成される。
具体的に、第1酸化領域P71は、第3実施形態の第1酸化領域P51と同様に、端面71a,71b、側面71c,71d及び主面71e,71fの境界部に形成される。第2酸化領域P72は、第2酸化領域P52と同様の側面71c,71d及び主面71e,71fの境界部に形成される。
As a result, an oxide layer P7 having a shape as shown in FIG. 24 and including a first oxidized region P71, a second oxidized region P72, and a third oxidized region P73 is formed.
Specifically, the first oxidized region P71 is formed at the boundary between the end surfaces 71a and 71b, the side surfaces 71c and 71d, and the main surfaces 71e and 71f, similar to the first oxidized region P51 of the third embodiment. The second oxidized region P72 is formed at the boundary between the side surfaces 71c and 71d and the main surfaces 71e and 71f, similar to the second oxidized region P52.

第3酸化領域P73は、第2エンドマージン部79の第2高マグネシウム領域791と外部電極61,62との間に形成され、側面71c,71dの中央部に形成される。第3酸化領域P73は、Z軸方向に分断された複数の断片を含むように形成されており、側面71c,71dから露出する第2内部電極53の引出し部53a,53bとZ軸方向に交互に配置される。これにより、第2内部電極53と側面外部電極61,62との導通を確保できる。このように、非連続的な第3酸化領域P73を形成する方法としては、第3酸化領域P73におけるマグネシウム濃度の調整すること、第3酸化領域P73の側面71c,71dからの深さを調整すること等が挙げられる。 The third oxidized region P73 is formed between the second high magnesium region 791 of the second end margin section 79 and the external electrodes 61, 62, and is formed at the center of the side surfaces 71c, 71d. The third oxidized region P73 is formed to include a plurality of fragments divided in the Z-axis direction, and is arranged alternately in the Z-axis direction with the lead-out portions 53a and 53b of the second internal electrode 53 exposed from the side surfaces 71c and 71d. will be placed in Thereby, conduction between the second internal electrode 53 and the side external electrodes 61 and 62 can be ensured. As described above, methods for forming the discontinuous third oxidized region P73 include adjusting the magnesium concentration in the third oxidized region P73 and adjusting the depth from the side surfaces 71c and 71d of the third oxidized region P73. Examples include:

この構成により、酸化物層P7として、第2酸化領域P72に加えて第3酸化領域P73を設けることができ、側面外部電極61,62の接合信頼性をさらに高めることができる。
なお、酸化領域は、第2エンドマージン部79のみならず、第1エンドマージン部57にも形成されていてもよい。また、酸化領域は、第1エンドマージン部57のみに形成されていてもよい。さらに、第1及び第2実施形態の構成においても、第3実施形態と同様に、エンドマージン部に酸化領域が形成されていてもよい。
With this configuration, the third oxidized region P73 can be provided as the oxide layer P7 in addition to the second oxidized region P72, and the bonding reliability between the side external electrodes 61 and 62 can be further improved.
Note that the oxidized region may be formed not only in the second end margin section 79 but also in the first end margin section 57. Further, the oxidized region may be formed only in the first end margin portion 57. Furthermore, in the configurations of the first and second embodiments, an oxidized region may be formed in the end margin portion as in the third embodiment.

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば本発明の実施形態は各実施形態を組み合わせた実施形態とすることができる。 Although each embodiment of the present invention has been described above, the present invention is not limited only to the above-described embodiments, and it goes without saying that various changes can be made without departing from the gist of the present invention. For example, an embodiment of the present invention can be a combination of each embodiment.

例えば以上の各実施形態では、周縁部がマグネシウム濃度の異なる2層の領域を有する構成例について説明したが、これに限定されない。例えば、周縁部が、外面を構成する高マグネシウム領域と、容量形成部に隣接する低マグネシウム領域を少なくとも含む3層以上の領域を有してもよい。これによっても、容量形成部へのマグネシウムの拡散を防止し、容量低下を抑制することができる。 For example, in each of the above embodiments, a configuration example in which the peripheral portion has two layers of different magnesium concentrations has been described, but the present invention is not limited to this. For example, the peripheral portion may have a region of three or more layers including at least a high magnesium region forming the outer surface and a low magnesium region adjacent to the capacitance forming portion. This also makes it possible to prevent magnesium from diffusing into the capacitance forming portion and suppress a decrease in capacitance.

また、第3実施形態では、いわゆる3端子型の積層セラミックコンデンサについて説明したが、他の構成の多端子型の積層セラミックコンデンサでもよい。 Further, in the third embodiment, a so-called three-terminal type multilayer ceramic capacitor has been described, but a multi-terminal type multilayer ceramic capacitor having another configuration may be used.

さらに、積層セラミックコンデンサでは、容量形成部がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部において内部電極がZ軸方向に沿って交互に配置されていればよく、容量形成部が切り替わる部分において第1内部電極又は第2内部電極が連続して配置されていてもよい。 Furthermore, in the multilayer ceramic capacitor, the capacitance forming section may be divided into a plurality of parts in the Z-axis direction. In this case, it is sufficient that the internal electrodes are arranged alternately along the Z-axis direction in each capacitance forming part, and the first internal electrode or the second internal electrode is arranged continuously in the part where the capacitance forming part is switched. Good too.

10…積層セラミックコンデンサ
11,31,41,51,71…セラミック素体
12,13,52,53…内部電極
14,15,54,55,61,62…外部電極
16,56・・・容量形成部
18,38,48,58・・・カバー部
19,39,49・・・サイドマージン部
17a,17b,57,79・・・エンドマージン部
P1,P3,P4,P5,P7・・・酸化物層
10... Multilayer ceramic capacitor 11, 31, 41, 51, 71... Ceramic element body 12, 13, 52, 53... Internal electrode 14, 15, 54, 55, 61, 62... External electrode 16, 56... Capacitance formation Parts 18, 38, 48, 58... Cover part 19, 39, 49... Side margin part 17a, 17b, 57, 79... End margin part P1, P3, P4, P5, P7... Oxidation material layer

Claims (6)

チタンを含むペロブスカイト構造の誘電体で形成され第1軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、
前記第1軸方向と直交する第2軸方向における外側に位置する高マグネシウム領域と、前記高マグネシウム領域と前記容量形成部との間に形成された低マグネシウム領域と、をそれぞれ含み前記容量形成部を前記第2軸方向から覆う第1及び第2サイドマージン部と、前記容量形成部及び前記第1及び第2サイドマージン部を前記第1軸方向から覆う第1及び第2カバー部と、を有し、前記容量形成部の周囲を被覆する周縁部と、
前記第1及び第2カバー部によって構成され、前記第1軸方向を向いた第1及び第2主面と、
前記第1及び第2カバー部並びに前記第1及び第2サイドマージン部によってそれぞれ構成され、前記第1及び第2サイドマージン部における前記高マグネシウム領域が、前記第1軸方向及び前記第2軸方向に直交する第3軸方向おける全体にわたって形成され、前記第2軸方向に向いた第1及び第2側面と、
引き出された前記複数の内部電極の周囲に前記第1及び第2カバー部並びに前記第1及び第2サイドマージン部が配置され、前記第1及び第2サイドマージン部における前記高マグネシウム領域が前記第1及び第2側面との境界部に形成され、前記第3軸方向に向いた第1及び第2端面と、
を有するセラミック素体と、
ニッケルを主成分とし、前記第1及び第2端面をそれぞれ覆い、前記複数の内部電極に接続された外部電極と、
ニッケルとマグネシウムとを含み、前記第1及び第2端面において前記高マグネシウム領域と前記外部電極との間に形成され、前記第1及び第2主面から離間した酸化物層と、
具備し、
前記高マグネシウム領域は、前記第1及び第2側面並びに前記第1及び第2端面において、前記低マグネシウム領域と前記第1軸方向に交互に積層されている
積層セラミックコンデンサ。
a capacitor forming section having a plurality of ceramic layers formed of a dielectric material having a perovskite structure containing titanium and stacked in a first axis direction; and a plurality of internal electrodes disposed between the plurality of ceramic layers;
The capacitance forming portion includes a high magnesium region located on the outside in a second axial direction perpendicular to the first axial direction, and a low magnesium region formed between the high magnesium region and the capacitance forming portion. first and second side margin parts that cover the capacitor forming part and the first and second side margin parts from the first axial direction; and first and second cover parts that cover the capacitor forming part and the first and second side margin parts from the first axial direction. a peripheral edge portion that covers the periphery of the capacitance forming portion;
first and second main surfaces configured by the first and second cover parts and facing in the first axial direction;
The high magnesium regions in the first and second side margins are configured by the first and second cover parts and the first and second side margin parts, respectively, and the high magnesium regions are arranged in the first axial direction and the second axial direction. first and second side surfaces formed entirely in a third axis direction perpendicular to the first axis and facing in the second axis direction;
The first and second cover parts and the first and second side margin parts are arranged around the plurality of internal electrodes that have been drawn out, and the high magnesium region in the first and second side margin parts is arranged in the first and second side margin parts. first and second end surfaces formed at the boundary between the first and second side surfaces and facing in the third axial direction;
a ceramic body having
an external electrode containing nickel as a main component, covering each of the first and second end faces and connected to the plurality of internal electrodes;
an oxide layer containing nickel and magnesium, formed between the high magnesium region and the external electrode on the first and second end surfaces, and spaced apart from the first and second main surfaces;
Equipped with
The high magnesium regions are alternately stacked with the low magnesium regions in the first axial direction on the first and second side surfaces and the first and second end surfaces.
Multilayer ceramic capacitor.
請求項1に記載の積層セラミックコンデンサであって、
前記高マグネシウム領域は、前記低マグネシウム領域を挟んで前記複数の内部電極各々と前記第2軸方向に対向して配置される
積層セラミックコンデンサ。
The multilayer ceramic capacitor according to claim 1 ,
The high-magnesium region is arranged to face each of the plurality of internal electrodes in the second axis direction with the low-magnesium region in between.
請求項1又は2に記載の積層セラミックコンデンサであって、
前記低マグネシウム領域は、5μm以上の厚さで形成される
積層セラミックコンデンサ。
The multilayer ceramic capacitor according to claim 1 or 2 ,
The low magnesium region is formed with a thickness of 5 μm or more.
請求項1から3のいずれか1項に記載の積層セラミックコンデンサであって、
前記高マグネシウム領域のマグネシウム濃度は、0.6mol%以上である
積層セラミックコンデンサ。
The multilayer ceramic capacitor according to any one of claims 1 to 3 ,
The magnesium concentration in the high magnesium region is 0.6 mol% or more. The multilayer ceramic capacitor.
請求項1から4のいずれか1項に記載の積層セラミックコンデンサであって、
前記低マグネシウム領域のマグネシウム濃度は、0.3mol%以下である
積層セラミックコンデンサ。
The multilayer ceramic capacitor according to any one of claims 1 to 4 ,
The magnesium concentration in the low magnesium region is 0.3 mol% or less. The multilayer ceramic capacitor.
チタンを含むペロブスカイト構造の誘電体で形成され第1軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、
前記第1軸方向と直交する第2軸方向における外側に位置する高マグネシウム領域と、前記高マグネシウム領域と前記容量形成部との間に形成された低マグネシウム領域と、をそれぞれ含み前記容量形成部を前記第2軸方向から覆う第1及び第2サイドマージン部と、前記容量形成部及び前記第1及び第2サイドマージン部を前記第1軸方向から覆う第1及び第2カバー部と、を有し、前記容量形成部の周囲を被覆する周縁部と、
前記第1及び第2カバー部によって構成され、前記第1軸方向を向いた第1及び第2主面と、
前記第1及び第2カバー部並びに前記第1及び第2サイドマージン部によってそれぞれ構成され、前記第1及び第2サイドマージン部における前記高マグネシウム領域が、前記第1軸方向及び前記第2軸方向に直交する第3軸方向おける全体にわたって形成され、前記第2軸方向に向いた第1及び第2側面と、
引き出された前記複数の内部電極の周囲に前記第1及び第2カバー部並びに前記第1及び第2サイドマージン部が配置され、前記第1及び第2サイドマージン部における前記高マグネシウム領域が前記第1及び第2側面との境界部に形成され、前記第3軸方向に向いた第1及び第2端面と、
を含む未焼成のセラミック素体を作製し、
前記第1及び第2端面をそれぞれ覆うように、ニッケルを主成分とする電極材料を塗布し、
前記セラミック素体と前記電極材料とを同時焼成することで、ニッケルとマグネシウムとを含み、前記第1及び第2端面において前記高マグネシウム領域と前記電極材料との間に形成され、前記第1及び第2主面から離間した酸化物層を形成し、
未焼成のセラミック素体を作製する工程で、前記高マグネシウム領域を、前記第1及び第2側面並びに前記第1及び第2端面において、前記低マグネシウム領域と前記第1軸方向に交互に積層する
積層セラミックコンデンサの製造方法。
a capacitor forming section having a plurality of ceramic layers formed of a dielectric material having a perovskite structure containing titanium and stacked in a first axis direction; and a plurality of internal electrodes disposed between the plurality of ceramic layers;
The capacitance forming portion includes a high magnesium region located on the outside in a second axial direction perpendicular to the first axial direction, and a low magnesium region formed between the high magnesium region and the capacitance forming portion. first and second side margin parts that cover the capacitor forming part and the first and second side margin parts from the first axial direction; and first and second cover parts that cover the capacitance forming part and the first and second side margin parts from the first axial direction. a peripheral edge portion that covers the periphery of the capacitance forming portion;
first and second main surfaces configured by the first and second cover parts and facing in the first axial direction;
The high-magnesium regions in the first and second side margins are configured by the first and second cover parts and the first and second side margin parts, respectively, and the high magnesium regions are arranged in the first axial direction and the second axial direction. first and second side surfaces formed entirely in a third axis direction perpendicular to the first axis and facing in the second axis direction;
The first and second cover parts and the first and second side margin parts are arranged around the plurality of drawn-out internal electrodes, and the high magnesium region in the first and second side margin parts is arranged around the plurality of internal electrodes. first and second end surfaces formed at the boundary between the first and second side surfaces and facing in the third axial direction;
An unfired ceramic body containing
Applying an electrode material containing nickel as a main component so as to cover each of the first and second end surfaces,
By co-firing the ceramic body and the electrode material, the ceramic body contains nickel and magnesium, is formed between the high magnesium region and the electrode material on the first and second end faces, and is formed between the high magnesium region and the electrode material on the first and second end faces. forming an oxide layer spaced apart from the second principal surface;
In the step of producing an unfired ceramic body, the high magnesium regions are alternately laminated with the low magnesium regions in the first axial direction on the first and second side surfaces and the first and second end surfaces.
Manufacturing method for multilayer ceramic capacitors.
JP2022066014A 2017-11-27 2022-04-13 Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor Active JP7379578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022066014A JP7379578B2 (en) 2017-11-27 2022-04-13 Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017227092A JP7058987B2 (en) 2017-11-27 2017-11-27 Manufacturing method of multilayer ceramic capacitors and multilayer ceramic capacitors
JP2022066014A JP7379578B2 (en) 2017-11-27 2022-04-13 Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017227092A Division JP7058987B2 (en) 2017-11-27 2017-11-27 Manufacturing method of multilayer ceramic capacitors and multilayer ceramic capacitors

Publications (2)

Publication Number Publication Date
JP2022092035A JP2022092035A (en) 2022-06-21
JP7379578B2 true JP7379578B2 (en) 2023-11-14

Family

ID=66972000

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017227092A Active JP7058987B2 (en) 2017-11-27 2017-11-27 Manufacturing method of multilayer ceramic capacitors and multilayer ceramic capacitors
JP2022066014A Active JP7379578B2 (en) 2017-11-27 2022-04-13 Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017227092A Active JP7058987B2 (en) 2017-11-27 2017-11-27 Manufacturing method of multilayer ceramic capacitors and multilayer ceramic capacitors

Country Status (1)

Country Link
JP (2) JP7058987B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068724A (en) 2021-11-11 2023-05-18 삼성전기주식회사 Capacitor component
WO2024190120A1 (en) * 2023-03-10 2024-09-19 太陽誘電株式会社 Multilayer ceramic electronic component, electronic device, and method for producing multilayer ceramic electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182011A (en) 2008-01-29 2009-08-13 Taiyo Yuden Co Ltd Stacked ceramic capacitor and method of manufacturing the same
JP2017011172A (en) 2015-06-24 2017-01-12 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591537B2 (en) 2007-06-08 2010-12-01 株式会社村田製作所 Multilayer ceramic electronic components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182011A (en) 2008-01-29 2009-08-13 Taiyo Yuden Co Ltd Stacked ceramic capacitor and method of manufacturing the same
JP2017011172A (en) 2015-06-24 2017-01-12 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method therefor

Also Published As

Publication number Publication date
JP2019096824A (en) 2019-06-20
JP2022092035A (en) 2022-06-21
JP7058987B2 (en) 2022-04-25

Similar Documents

Publication Publication Date Title
JP6439551B2 (en) Multilayer ceramic capacitor
JP7301660B2 (en) capacitor parts
TWI406309B (en) Multi-layered ceramic electronic component
US10141114B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7081543B2 (en) Multilayer ceramic capacitors
JP7231340B2 (en) Ceramic electronic component and manufacturing method thereof
TWI270092B (en) Stack capacitor and the manufacturing method thereof
JP7338665B2 (en) Multilayer ceramic capacitor
JP2012253245A (en) Multilayer electronic component and manufacturing method of the same
JP7092320B2 (en) Multilayer ceramic electronic components and their manufacturing methods
JP7379578B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
US10510488B2 (en) Multilayer ceramic capacitor
JP7196732B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
JP2020053577A (en) Electronic component
JP7437871B2 (en) Multilayer ceramic capacitor and its manufacturing method
JP7322336B2 (en) Multilayer electronic component
JP7338961B2 (en) Ceramic electronic component and manufacturing method thereof
JP7274282B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP2014078674A (en) Multilayered ceramic electronic component and method of manufacturing the same
JP2023088823A (en) Manufacturing method of multilayer ceramic capacitor and multilayer ceramic capacitor
JP2022105266A (en) Laminated electronic component
JP7266969B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2021019186A (en) Multilayer ceramic electronic component and manufacturing method of the multilayer ceramic electronic component
KR20140077347A (en) Laminated ceramic electronic parts and fabricating method thereof
JP6992944B2 (en) Manufacturing method of laminated ceramic electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R150 Certificate of patent or registration of utility model

Ref document number: 7379578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150