JP7372564B1 - 回転数算出装置およびファン制御装置 - Google Patents

Abstract

【課題】多数のファンのそれぞれの単位時間当たりの回転数を少ない配線により検出する。
【解決手段】回転数算出装置は、Ｎ個のパルス信号をＮ個の電圧信号に変換し、Ｎ個の電圧信号を加算した合成信号を生成する合成部と、サンプルタイミング毎に合成信号をアナログ－デジタル変換した合成値を出力するＡＤ変換部と、サンプルタイミング毎に、合成値をＮ個のパルス信号のそれぞれの再生値に変換するデコード部と、Ｎ個のファンのそれぞれについて、対応するパルス信号の再生値における時系列データに基づき回転数を算出する算出部と、を備える。
【選択図】図１

Description

本発明は、回転数算出装置およびファン制御装置に関する。

コンピュータ等の情報処理装置は、内部の半導体装置等を冷却するためにファンを備える。情報処理装置内のマイクロコントローラは、ファンの単位時間当たりの回転数に比例した周波数のパルス信号を受け取り、受け取ったパルス信号の周波数に基づきファンの単位時間当たりの回転数を制御する。これにより、マイクロコントローラ等は、半導体装置等を適切な温度に維持することができる。

ところで、情報処理装置は、多数のファンを備える場合がある。このような場合、従来、マイクロコントローラは、多数のファンのそれぞれからパルス信号を受け取り、多数のファンのそれぞれの単位時間当たりの回転数を計測している。しかし、マイクロコントローラは、多数のファンのそれぞれからパルス信号を受け取る場合、ファンの個数分の入力端子を備えなければならない。このため、情報処理装置は、多数のファンの単位時間当たりの回転数の計測のために、多数の入力端子を備える高価なマイクロコントローラを備えなければならなかった。また、このような情報処理装置は、多数のファンのそれぞれからマイクロコントローラへの配線が多くなり、配線コストが大きくなってしまっていた。

開示の技術は、上記に鑑みてなされたものであって、多数のファンのそれぞれの単位時間当たりの回転数を少ない配線により検出する回転数算出装置およびファン制御装置を提供することを目的とする。

本発明の第１態様に係る回転数算出装置は、Ｎ個（Ｎは２以上の整数）のファンのそれぞれの回転数を算出する回転数算出装置であって、それぞれが前記Ｎ個のファンのうちの対応するファンの単位時間当たりの回転数に比例した周波数のＮ個のパルス信号を受け取り、前記Ｎ個のパルス信号を、それぞれが互いに異なる振幅のＮ個の電圧信号に変換し、前記Ｎ個の電圧信号を加算した合成信号を生成する合成部と、サンプルタイミング毎に、前記合成信号をアナログ－デジタル変換した合成値を出力するＡＤ変換部と、前記合成値と前記Ｎ個のパルス信号のそれぞれの値との対応関係を表す変換パターンを参照することにより、前記サンプルタイミング毎に、前記合成値を前記Ｎ個のパルス信号のそれぞれの再生値に変換するデコード部と、前記Ｎ個のファンのそれぞれについて、対応するパルス信号の前記再生値における時系列データに基づき前記回転数を算出する算出部とを備える。前記合成部は、前記Ｎ個のパルス信号に対応するＮ個の合成回路を有する。前記Ｎ個の合成回路のそれぞれは、加算回路を含む。前記Ｎ個の合成回路のうちの第ｍ（ｍは、１以上（Ｎ－１）以下の整数）の合成回路に含まれる前記加算回路は、前記Ｎ個の電圧信号のうちの対応する振幅の電圧信号と、前記Ｎ個の合成回路のうちの第（ｍ＋１）の合成回路に含まれる前記加算回路から出力される第（ｍ＋１）の加算信号とを加算することにより、第ｍの加算信号を生成する。前記Ｎ個の合成回路のうちの第Ｎの合成回路に含まれる前記加算回路は、前記Ｎ個の電圧信号のうちの対応する振幅の電圧信号と、所定電位とを加算することにより、第Ｎの加算信号を生成する。前記Ｎ個の合成回路のうちの第１の合成回路は、生成した第１の加算信号を、前記合成信号として出力する。

本発明の第２態様に係るファン制御装置は、第１態様に係る回転数算出装置と、前記Ｎ個のファンのそれぞれの前記回転数に基づき、前記Ｎ個のファンの回転速度を制御する制御部と、を備える。

本発明の第１態様に係る回転数算出装置によれば、Ｎ個のファンのそれぞれの単位時間当たりの回転数を少ない配線により検出することができる。

本発明の第２態様に係るファン制御装置によれば、Ｎ個のファンのそれぞれの単位時間当たりの回転数を少ない配線により検出し、Ｎ個のファンの回転速度を制御することができる。

図１は、第１実施形態に係るファンシステムを示す図である。 図２は、パルス信号、電圧信号および合成信号の一例を示す図である。 図３は、回転数算出部の構成を示す図である。 図４は、変換パターンの一例を示す図である。 図５は、合成信号、合成値の時系列データおよび再生値の時系列データの一例を示す図である。 図６は、第１例に係る合成部の回路構成を示す図である。 図７は、第１例に係る合成回路が組み込まれた駆動回路の回路構成を示す図である。 図８は、第２例に係る合成部の回路構成を示す図である。 図９は、第２例に係る合成回路が組み込まれた駆動回路の回路構成を示す図である。

以下、実施形態に係るファンシステム１０を説明する。なお、この実施形態により開示技術が限定されるものではない。

図１は、第１実施形態に係るファンシステム１０を示す図である。本実施形態において、ファンシステム１０は、コンピュータ等の情報処理装置に組み込まれる。

ファンシステム１０は、Ｎ個（Ｎは、２以上の整数）のファン２０と、Ｎ個の駆動回路２２と、合成部２４と、ファンコントローラ２６とを備える。

Ｎ個のファン２０のそれぞれは、例えば送風機であり、モータにより羽を回転させて風を発生させる。Ｎ個のファン２０のそれぞれは、例えば、情報処理装置内の半導体装置等の対象物の近傍に設けられ、対象物に発生した風を与えて対象物を冷却する。

本実施形態においては、ファンシステム１０は、Ｎ個のファン２０として、第１のファン２０－１から第Ｎのファン２０－Ｎを備える。本実施形態においては、Ｎ個のファン２０のうちの任意のファン２０を第ｎのファン２０－ｎ（ｎは、１以上、Ｎ以下の整数）とする。

Ｎ個の駆動回路２２は、Ｎ個のファン２０に一対一で対応する。Ｎ個の駆動回路２２のそれぞれは、Ｎ個のファン２０のうちの対応するファン２０のモータを駆動する。Ｎ個の駆動回路２２のそれぞれは、ファンコントローラ２６から制御信号を受け取り、受け取った制御信号に応じて対応するファン２０のモータを制御することにより、対応するファン２０の回転速度を変更する。

また、Ｎ個の駆動回路２２のそれぞれは、対応するファン２０の単位時間当たりの回転数に比例した周波数のパルス信号を出力する。Ｎ個の駆動回路２２のそれぞれは、例えば、対応するファン２０のモータに設けられたホール素子からの信号を受け取り、ホール素子からの信号に基づきモータの回転子と固定子との相対角度が所定量変化したことを検出し、パルス信号の値を変化させる。Ｎ個の駆動回路２２のそれぞれは、例えば、対応するファン２０のモータが１回転する毎に所定個のパルスを発生する。

本実施形態においては、ファンシステム１０は、Ｎ個の駆動回路２２として、第１の駆動回路２２－１から第Ｎの駆動回路２２－Ｎを備える。本実施形態においては、Ｎ個の駆動回路２２のうちの任意の駆動回路２２を第ｎの駆動回路２２－ｎとする。例えば、第ｎの駆動回路２２－ｎは、第ｎのファン２０－ｎに対応する。Ｎ個の駆動回路２２のそれぞれは、対応するファン２０に一体的に組み込まれていてもよい。

合成部２４は、Ｎ個の駆動回路２２からＮ個のパルス信号を受け取る。Ｎ個のパルス信号のそれぞれは、Ｎ個のファン２０のうちの対応するファン２０の単位時間当たりの回転数に比例した周波数の２値信号である。

合成部２４は、Ｎ個のパルス信号を、互いに異なる振幅のＮ個の電圧信号に変換する。Ｎ個の電圧信号は、Ｎ個のパルス信号に一対一で対応する。

Ｎ個の電圧信号のそれぞれは、対応するパルス信号に同期している。例えば、合成部２４は、Ｎ個の電圧信号のうちの第１の電圧信号を、Ｖ_１ボルトの振幅の２値信号に変換する。例えば、合成部２４は、Ｎ個の電圧信号のうちの第２の電圧信号をＶ_２ボルトの振幅の２値信号に変換する。例えば、合成部２４は、Ｎ個の電圧信号のうちの第ｎの電圧信号をＶ_ｎボルトの振幅の２値信号に変換する。例えば、合成部２４は、Ｎ個の電圧信号のうちの第Ｎの電圧信号をＶ_Ｎボルトの振幅の２値信号に変換する。

Ｖ_１、Ｖ_２、…Ｖ_ｎ、…Ｖ_Ｎは、互いに異なる値である。Ｖ_１、Ｖ_２、…Ｖ_ｎ、…Ｖ_Ｎは、負の値であってもよい。一例として、Ｖ_１が１ボルトである場合、Ｖ_２は２ボルト、Ｖ_３は４ボルト、Ｖ_４は８ボルトといったように、Ｖ_ｎは、絶対値がＶ_ｎ－１の二乗の関係となっていてもよい。また、Ｖ_ｎは、絶対値がＶ_ｎ－１の２以上の値のべき乗の関係となっていてもよい。

そして、合成部２４は、このようなＮ個の電圧信号を加算した合成信号を生成する。合成部２４は、生成した合成信号を、配線等を介してファンコントローラ２６に送信する。

ファンコントローラ２６は、アナログ－デジタル変換機能およびプログラムに基づき情報処理を実行する機能を有するマイクロコントローラにより実現される。ファンコントローラ２６は、機能構成として、回転数算出部２８と、制御部３０とを有する。

回転数算出部２８は、合成信号を受け取り、受け取った合成信号に基づきＮ個のファン２０のそれぞれについての単位時間当たりの回転数を算出する。なお、回転数算出部２８の構成については、図３を参照して後述する。

制御部３０は、回転数算出部２８により算出されたＮ個のファン２０のそれぞれの単位時間当たりの回転数に基づき、Ｎ個のファン２０の回転速度を制御する。本実施形態においては、制御部３０は、Ｎ個のファン２０の回転速度を増加または減少させる制御信号を生成し、生成した制御信号をＮ個の駆動回路２２に送信する。なお、制御部３０は、Ｎ個のファン２０の回転速度を共通の制御信号により制御してもよいし、Ｎ個のファン２０のそれぞれ毎に個別の制御信号を生成し、Ｎ個の駆動回路２２のそれぞれに個別の制御信号を送信してもよい。

このような構成のファンシステム１０は、コンピュータ等の情報処理装置に組み込まれることにより、情報処理装置の内部のＣＰＵ（Central Processing Unit）等の対象物の発熱を低減させることができる。

図２は、ファンシステム１０が第１のファン２０－１および第２のファン２０－２を備える場合における、パルス信号、電圧信号および合成信号の一例を示す図である。

合成部２４は、Ｎ個のパルス信号を、互いに異なる振幅のＮ個の電圧信号に変換する。例えば、合成部２４は、第１のパルス信号を、第１のパルス信号に同期し、振幅がＶ_１ボルトの第１の電圧信号に変換する。また、合成部２４は、第２のパルス信号を、第２のパルス信号に同期し、振幅がＶ_２ボルトの第２の電圧信号に変換する。

ここで、合成部２４は、Ｎ個のパルス信号のうちの第ｎのファン２０－ｎに対応する第ｎのパルス信号を、式（１）に示すＶ_ｎボルトの振幅の第ｎの電圧信号に変換する。

Ｖ_ｎ＝Ａ^{（ｎ－１）}×Ｂ…（１）

Ａは、２以上の実数である。本実施形態においては、Ａは、２である。Ｂは、０以外の任意の実数である。Ｂは、負の値であってもよい。

そして、合成部２４は、このように生成したＮ個の電圧信号を加算した合成信号を生成する。合成信号の振幅は、Ｎ個の電圧信号の振幅を全て加算した値となる。例えば、第１の電圧信号の振幅がＶ_１ボルトであり、第２の電圧信号の振幅がＶ_２ボルトであり、Ｎ＝２である場合には、合成信号の振幅は、（Ｖ_１＋Ｖ_２）ボルトとなる。

このように生成された合成信号は、例えば、Ａが２である場合、２^Ｎ階調の精度の電圧信号となる。従って、合成信号は、電圧値から、Ｎ個のパルス信号の値（０または１）を復元させることができる。

図３は、回転数算出部２８の構成を示す図である。回転数算出部２８は、ＡＤ変換部３２と、パターン記憶部３４と、デコード部３６と、算出部３８とを有する。

ＡＤ変換部３２は、合成部２４から合成信号を受信する。ＡＤ変換部３２は、サンプルタイミング毎に、合成信号をアナログ－デジタル変換した合成値を出力する。

なお、サンプリング周波数は、パルス信号の最大の周波数よりも、少なくとも２倍以上の周波数である。これにより、ＡＤ変換部３２は、パルス信号に含まれる各パルスを復元することができる。

また、ＡＤ変換部３２は、ファン２０の個数がＮ個である場合、２^Ｎ以上の分解能で合成信号をＡＤ変換する。すなわち、ＡＤ変換部３２は、ファン２０の個数がＮ個である場合、Ｎビット以上の分解能で合成信号をＡＤ変換する。ＡＤ変換部３２は、変換による誤差を考慮し、Ｎビットよりも十分に高い分解能で合成信号をＡＤ変換してもよい。

パターン記憶部３４は、合成値とＮ個のパルス信号のそれぞれの値との対応関係を表す変換パターンを記憶する。変換パターンは、テーブルであってもよいし、演算式であってもよい。

デコード部３６は、変換パターンを参照することにより、サンプルタイミング毎に、合成値をＮ個のパルス信号のそれぞれの再生値に変換する。すなわち、デコード部３６は、Ｎ個のファン２０に対応したＮ個の再生値を復元する。各サンプルタイミングにおける再生値は、０または１である。

算出部３８は、デコード部３６により生成されたＮ個の再生値のそれぞれの時系列データを受け取る。算出部３８は、Ｎ個のファン２０のそれぞれについて、対応するパルス信号の再生値における時系列データに基づき、単位時間当たりの回転数を算出する。例えば、算出部３８は、Ｎ個のファン２０のそれぞれについて、０から１または１から０へ変化する変化点の単位時間当たりの発生頻度を算出することにより、単位時間当たりの回転数を算出する。

図４は、ファンシステム１０が第１のファン２０－１および第２のファン２０－２を備える場合における、変換パターンの一例を示す図である。

ファンシステム１０が第１のファン２０－１および第２のファン２０－２を備える場合、パターン記憶部３４は、例えば図４に示すようなテーブルを記憶してもよい。図４のテーブルは、合成値が０の場合、第１のパルス信号の再生値が０、第２のパルス信号の再生値が０であることを表している。また、図４のテーブルは、合成値が１の場合、第１のパルス信号の再生値が１、第２のパルス信号の再生値が０であることを表している。また、図４のテーブルは、合成値が２の場合、第１のパルス信号の再生値が０、第２のパルス信号の再生値が１であることを表している。また、図４のテーブルは、合成値が３の場合、第１のパルス信号の再生値が１、第２のパルス信号の再生値が１であることを表している。

このように、回転数算出部２８は、変換テーブルを参照することにより、２^Ｎ以上の分解能の合成値、すなわち、Ｎビットの合成値に基づき、Ｎ個のパルス信号のそれぞれの再生値を復元することができる。なお、図４では、テーブル状の変化パターンを示しているが、変化パターンは、合成値を入力した場合、各パルスの再生値を出力する演算式であってもよい。

図５は、ファンシステム１０が第１のファン２０－１および第２のファン２０－２を備える場合における、合成信号、合成値の時系列データおよび再生値の時系列データの一例を示す図である。

ＡＤ変換部３２は、サンプルタイミング毎に、合成信号をアナログ－デジタル変換した合成値を出力する。サンプリング周波数は、パルス信号の最大の周波数よりも、少なくとも２倍以上の周波数である。また、ＡＤ変換部３２は、ファン２０の個数がＮ個である場合、２^Ｎ以上の分解能で合成信号をＡＤ変換する。すなわち、ＡＤ変換部３２は、ファン２０の個数がＮ個である場合、Ｎビット以上の分解能で合成信号をＡＤ変換する。例えば、図５に示す例の場合、Ｎ＝２であるので、ＡＤ変換部３２は、２^２＝４の分解能で合成信号をＡＤ変換する。これにより、ＡＤ変換部３２は、Ｎ個のパルス信号のそれぞれについて、再生値の時系列データを復元可能な合成値の時系列データを生成することができる。

デコード部３６は、変換パターンを参照することにより、サンプルタイミング毎に、合成値をＮ個のパルス信号のそれぞれの再生値に変換する。図５に示す例の場合、デコード部３６は、図４に示すテーブルを参照して、サンプルタイミング毎に、第１のファン２０－１の再生値および第２のファン２０－２の再生値を復元する。

以上のような回転数算出部２８は、Ｎ個のファン２０のそれぞれについて、駆動回路２２から出力されたパルス信号の値を、サンプルリングタイミング毎に直接検出した場合と同一の時系列データを出力することができる。

図６は、第１例に係る合成部２４の回路構成を示す図である。合成部２４は、例えば、図６に示すような、回路構成であってもよい。図６に示す第１例に係る合成部２４は、参照電圧発生回路４６と、Ｎ個の合成回路４８とを備える。

参照電圧発生回路４６は、Ｎ個の合成回路４８のそれぞれに対して、発生する電圧信号の振幅の電位の参照電圧を与える。例えば、参照電圧発生回路４６は、電源電圧Ｖｃｃとグランドとの間に直列接続された複数の抵抗を有する。参照電圧発生回路４６は、電源電圧Ｖｃｃを複数の抵抗により分圧し、Ｎ個の合成回路４８のそれぞれに対して互いに異なる分圧点の電圧を参照電圧として与えられる。

Ｎ個の合成回路４８は、Ｎ個のファン２０に対応する。Ｎ個の合成回路４８のそれぞれは、同一の構成である。

Ｎ個の合成回路４８のそれぞれは、加算信号入力端子５６と、加算信号出力端子５８とが設けられる。Ｎ個の合成回路４８は、加算信号入力端子５６および加算信号出力端子５８がカスケードに接続される。より具体的には、Ｎ個の合成回路４８のうちの第ｍ（ｍは、１以上、（Ｎ－１）以下の整数）の合成回路４８－ｍの加算信号入力端子５６は、Ｎ個の合成回路４８のうちの第（ｍ＋１）の加算信号出力端子５８に接続される。

また、第Ｎの合成回路４８－Ｎの加算信号入力端子５６は、所定電位に接続される。本実施形態においては、第Ｎの合成回路４８－Ｎの加算信号入力端子５６は、グランドに接続される。さらに、第１の合成回路４８－１の加算信号出力端子５８は、ファンコントローラ２６に接続される。

また、Ｎ個の合成回路４８のそれぞれは、パルス入力端子６０と、参照電圧入力端子６２とがさらに設けられる。

パルス入力端子６０は、Ｎ個の駆動回路２２のうち対応する駆動回路２２からパルス信号を受け取る。例えば、第１の合成回路４８－１のパルス入力端子６０は、第１の駆動回路２２－１からパルス信号を受け取る。また、第ｍの合成回路４８－ｍのパルス入力端子６０は、第ｍの駆動回路２２－ｍからパルス信号を受け取る。また、第Ｎの合成回路４８－Ｎのパルス入力端子６０は、第Ｎの駆動回路２２－Ｎからパルス信号を受け取る。

参照電圧入力端子６２は、内部で発生する電圧信号の振幅の電位の参照電圧を、参照電圧発生回路４６から受け取る。例えば、第１の合成回路４８－１の参照電圧入力端子６２は、Ｖ_１ボルトを参照電圧発生回路４６から受け取る。第ｍの合成回路４８－ｍの参照電圧入力端子６２は、Ｖ_ｍボルトを参照電圧発生回路４６から受け取る。第Ｎの合成回路４８－Ｎの参照電圧入力端子６２は、Ｖ_Ｎボルトを参照電圧発生回路４６から受け取る。

また、Ｎ個の合成回路４８のそれぞれは、加算回路６４と、スイッチ６６とを含む。

加算回路６４は、演算増幅器７０と、第１抵抗７２と、第２抵抗７４と、第３抵抗７６と、第４抵抗７８とを含む。

第１抵抗７２は、参照電圧入力端子６２と、演算増幅器７０の反転入力端子との間に接続される。第２抵抗７４は、演算増幅器７０の反転入力端子と、グランドとの間に接続される。第３抵抗７６は、加算信号入力端子５６と、演算増幅器７０の非反転入力端子との間に接続される。第４抵抗７８は、演算増幅器７０の非反転入力端子と、演算増幅器７０の出力端子との間に接続される。第１抵抗７２、第２抵抗７４、第３抵抗７６および第４抵抗７８は、例えば同一の抵抗値である。そして、演算増幅器７０の出力端子は、加算信号出力端子５８に接続される。

スイッチ６６は、加算回路６４の演算増幅器７０の反転入力端子をグランドに短絡するか、グランドから切断するかを、パルス入力端子６０に入力されたパルス信号の値に応じて切り替える。例えば、スイッチ６６は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）により実現することができる。

Ｎ個の合成回路４８のそれぞれに含まれる加算回路６４およびスイッチ６６は、与えられたパルス信号を、参照電圧入力端子６２に与えられた参照電圧の振幅の電圧信号に変換する。そして、加算回路６４は、電圧信号と、加算信号入力端子５６に与えられた信号とを加算した加算信号を、加算信号出力端子５８から出力する。例えば、第ｍの合成回路４８－ｍに含まれる加算回路６４は、第ｍの加算信号を加算信号出力端子５８から出力する。

従って、第ｍの合成回路４８－ｍに含まれる加算回路６４は、Ｎ個の電圧信号のうちの対応する振幅の電圧信号と、Ｎ個の合成回路４８のうちの第（ｍ＋１）の合成回路４８に含まれる加算回路６４から出力される第（ｍ＋１）の加算信号とを加算することにより、第ｍの加算信号を生成する。

また、Ｎ個の合成回路４８のうちのＮ番目の合成回路４８に含まれる加算回路６４は、Ｎ個の電圧信号のうちの対応する振幅の電圧信号と、所定電位（例えばグランド電位）とを加算することにより、第Ｎの加算信号を生成する。

そして、Ｎ個の合成回路４８のうちの第１の合成回路４８－１は、生成した第１の加算信号を、合成信号としてファンコントローラ２６へと出力する。

このような第１例に係る合成部２４は、第Ｎの電圧信号と所定電位とを加算した第Ｎの加算信号を生成する。さらに、合成部２４は、第ｍの電圧信号と第（ｍ＋１）の加算信号を加算した第ｍの加算信号を生成する、といったようにＮ個の電圧信号を１つずつ累積加算する。そして、合成部２４は、累積加算した最終段の第１の加算信号を、合成信号として出力する。従って、第１例に係る合成部２４は、Ｎ個のパルス信号を、それぞれが互いに異なる振幅のＮ個の電圧信号に変換し、Ｎ個の電圧信号を加算した合成信号を生成してファンコントローラ２６へと出力することができる。

なお、加算回路６４は、参照電圧入力端子６２に与えられた参照電圧の正負を反転させた振幅の電圧信号と、加算信号入力端子５６に与えられた信号とを加算する回路であってもよい。すなわち、この場合、加算回路６４は、減算をする。このような構成であっても、第１例に係る合成部２４は、それぞれが互いに異なる振幅のＮ個の電圧信号に変換し、Ｎ個の電圧信号を加算した合成信号を生成してファンコントローラ２６へと出力することができる。

図７は、第１例に係る合成回路４８が組み込まれた駆動回路２２の回路構成を示す図である。

第１例に係る合成部２４に備えられるＮ個の合成回路４８のそれぞれは、Ｎ個の駆動回路２２のうちの対応するパルス信号を出力する駆動回路２２に一体的に設けられてもよい。この場合、Ｎ個の駆動回路２２のそれぞれは、内部駆動回路８２と、加算回路６４と、スイッチ６６とを含む。また、この場合、Ｎ個の駆動回路２２のそれぞれは、加算信号入力端子５６と、加算信号出力端子５８と、参照電圧入力端子６２とがさらに設けられる。

内部駆動回路８２は、対応するファン２０のモータを駆動する。さらに、内部駆動回路８２は、ファンコントローラ２６から制御信号を受け取り、受け取った制御信号に応じて対応するファン２０のモータを制御することにより、対応するファン２０の回転速度を変更する。そして、内部駆動回路８２は、対応するファン２０の単位時間当たりの回転数に比例した周波数のパルス信号を出力する。

加算回路６４は、図６に示した構成と同一である。スイッチ６６は、内部駆動回路８２からパルス信号を受け取り、パルス信号によって、加算回路６４の演算増幅器７０の反転入力端子をグランドに短絡するか、グランドから切断するかを切り替える。

このような構成のＮ個の駆動回路２２を備えるファンシステム１０は、合成部２４を実現する回路を別個に備えないでよいので、配線数および回路スペースを削減することができる。

図８は、第２例に係る合成部２４の回路構成を示す図である。合成部２４は、例えば、図８に示すような、第２例に係る回路構成であってもよい。

第２例に係る合成部２４は、Ｎ個の合成回路４８のそれぞれが、加算回路６４に代えて、ツェナーダイオード８４を含む点において、第１例と異なる。以下、第２例に係る合成部２４について、第１例との相違点を説明する。

ツェナーダイオード８４は、アノードが加算信号出力端子５８に接続され、カソードが加算信号入力端子５６に接続される。また、ツェナーダイオード８４は、制御ノードに、参照電圧入力端子６２に入力された参照電圧が与えられる。ツェナーダイオード８４は、アノードとカソードとの間に逆方向電圧が印加された場合、制御ノードに印加された電圧に応じた定電圧を、アノードとカソードとの間に発生する。

スイッチ６６は、ツェナーダイオード８４のアノードとカソードとの間を、短絡するか、開放するかを切り替える。

また、第Ｎの合成回路４８－Ｎの加算信号入力端子５６は、所定電位（第１電位）に接続される。本実施形態においては、第Ｎの合成回路４８－Ｎの加算信号入力端子５６は、電源電位に接続される。また、第Ｎの合成回路４８－Ｎの加算信号出力端子５８は、抵抗を介してグランド（第２電位）に接続される。

このような第２例に係る合成部２４は、所定電位とグランドとの間にＮ個のツェナーダイオード８４が直列に接続される。Ｎ個のツェナーダイオード８４のそれぞれは、対応するパルス信号に応じて、対応する電圧信号の振幅に応じた定電圧を発生するか、アノードとカソードとの間が短絡されるかが切り替えられる。そして、合成部２４は、直列に接続されたＮ個のツェナーダイオード８４のうち、最もグランド側の第１の合成回路４８－１に含まれるツェナーダイオード８４のアノードの電位を、合成信号として出力する。従って、第２例に係る合成部２４は、Ｎ個のパルス信号を、それぞれが互いに異なる振幅のＮ個の電圧信号に変換し、Ｎ個の電圧信号を加算した加算電圧を所定電位から減算した合成信号を生成することができる。そして、合成部２４は、生成した合成信号をファンコントローラ２６へと出力することができる。

図９は、第２例に係る合成回路４８が組み込まれた駆動回路２２の回路構成を示す図である。

第２例に係る合成部２４に備えられるＮ個の合成回路４８のそれぞれは、Ｎ個の駆動回路２２のうちの対応するパルス信号を出力する駆動回路２２と一体的に設けられてもよい。この場合、Ｎ個の駆動回路２２のそれぞれは、内部駆動回路８２と、ツェナーダイオード８４と、スイッチ６６とを含む。また、この場合、Ｎ個の駆動回路２２のそれぞれは、加算信号入力端子５６と、加算信号出力端子５８と、参照電圧入力端子６２とがさらに設けられる。

内部駆動回路８２は、図７に示した構成と同一である。ツェナーダイオード８４は、図８に示した構成と同一である。スイッチ６６は、内部駆動回路８２からパルス信号を受け取り、パルス信号によって、ツェナーダイオード８４のアノードとカソードとの間を、短絡するか、開放するかを切り替える。

このような構成のＮ個の駆動回路２２を備えるファンシステム１０は、合成部２４を実現する回路を別個に備えないでよいので、配線数および回路スペースを削減することができる。

以上のような実施形態に係るファンシステム１０は、次のような効果を奏する。

実施形態に係るファンシステム１０は、それぞれがＮ個のファン２０のうちの対応するファン２０の時間当たりの回転数に比例した周波数のＮ個のパルス信号を、それぞれが互いに異なる振幅のＮ個の電圧信号に変換し、Ｎ個の電圧信号を加算した合成信号を生成する。続いて、ファンシステム１０は、サンプルタイミング毎に、合成信号をアナログ－デジタル変換した合成値を出力する。続いて、ファンシステム１０は、合成値とＮ個のパルス信号のそれぞれの値との対応関係を表す変換パターンを参照することにより、サンプルタイミング毎に、合成値をＮ個のパルス信号のそれぞれの再生値に変換する。そして、ファンシステム１０は、Ｎ個のファン２０のそれぞれについて、対応するパルス信号の再生値における時系列データに基づき回転数を算出する。

これにより、実施形態に係るファンシステム１０は、Ｎ個のファン２０のそれぞれの単位時間当たりの回転数を少ない配線により検出することができる。

また、実施形態に係るファンシステム１０は、Ｎ個のパルス信号のうちの第ｎのファン２０－ｎに対応する第ｎのパルス信号を、式（１）に示すＶ_ｎボルトの振幅の電圧信号に変換する。
Ｖ_ｎ＝Ａ^{（ｎ－１）}×Ｂ…（１）

ここで、Ａは、２以上の実数である。例えば、Ａは、２であってもよい。Ｂは、０以外の任意の実数である。

これにより、実施形態に係るファンシステム１０は、Ｎ個のファン２０のそれぞれの単位時間当たりの回転数を、精度良く算出することができる。

さらに、実施形態に係るファンシステム１０は、Ｎ個のファン２０のそれぞれの回転数に基づき、Ｎ個のファン２０の回転速度を制御する。これにより、実施形態に係るファンシステム１０は、個のファン２０のそれぞれの単位時間当たりの回転数を少ない配線により検出し、Ｎ個のファン２０の回転速度を制御することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ ファンシステム
２０ ファン
２２ 駆動回路
２４ 合成部
２６ ファンコントローラ
２８ 回転数算出部
３０ 制御部
３２ ＡＤ変換部
３４ パターン記憶部
３６ デコード部
３８ 算出部
４６ 参照電圧発生回路
４８ 合成回路
５６ 加算信号入力端子
５８ 加算信号出力端子
６０ パルス入力端子
６２ 参照電圧入力端子
６６ スイッチ
６４ 加算回路
７０ 演算増幅器
７２ 第１抵抗
７４ 第２抵抗
７６ 第３抵抗
７８ 第４抵抗
８２ 内部駆動回路
８４ ツェナーダイオード

Claims (9)

1. Ｎ個（Ｎは２以上の整数）のファンのそれぞれの回転数を算出する回転数算出装置であって、
   それぞれが前記Ｎ個のファンのうちの対応するファンの単位時間当たりの回転数に比例した周波数のＮ個のパルス信号を受け取り、前記Ｎ個のパルス信号を、それぞれが互いに異なる振幅のＮ個の電圧信号に変換し、前記Ｎ個の電圧信号を加算した合成信号を生成する合成部と、
   サンプルタイミング毎に、前記合成信号をアナログ－デジタル変換した合成値を出力するＡＤ変換部と、
   前記合成値と前記Ｎ個のパルス信号のそれぞれの値との対応関係を表す変換パターンを参照することにより、前記サンプルタイミング毎に、前記合成値を前記Ｎ個のパルス信号のそれぞれの再生値に変換するデコード部と、
   前記Ｎ個のファンのそれぞれについて、対応するパルス信号の前記再生値における時系列データに基づき前記回転数を算出する算出部と、
   を備え、
   前記合成部は、前記Ｎ個のパルス信号に対応するＮ個の合成回路を有し、
   前記Ｎ個の合成回路のそれぞれは、加算回路を含み、
   前記Ｎ個の合成回路のうちの第ｍ（ｍは、１以上（Ｎ－１）以下の整数）の合成回路に含まれる前記加算回路は、前記Ｎ個の電圧信号のうちの対応する振幅の電圧信号と、前記Ｎ個の合成回路のうちの第（ｍ＋１）の合成回路に含まれる前記加算回路から出力される第（ｍ＋１）の加算信号とを加算することにより、第ｍの加算信号を生成し、
   前記Ｎ個の合成回路のうちの第Ｎの合成回路に含まれる前記加算回路は、前記Ｎ個の電圧信号のうちの対応する振幅の電圧信号と、所定電位とを加算することにより、第Ｎの加算信号を生成し、
   前記Ｎ個の合成回路のうちの第１の合成回路は、生成した第１の加算信号を、前記合成信号として出力する
   回転数算出装置。
2. 前記合成部は、前記Ｎ個のパルス信号のうちの第ｎ（ｎは１以上Ｎ以下の整数）のファンに対応する第ｎのパルス信号を、式（１）に示すＶ_ｎボルトの振幅の電圧信号に変換する
   Ｖ_ｎ＝Ａ^{（ｎ－１）}×Ｂ…（１）
   前記Ａは、２以上の実数であり、
   前記Ｂは、０以外の任意の実数である
   請求項１に記載の回転数算出装置。
3. 前記Ａは、２である
   請求項２に記載の回転数算出装置。
4. Ｎ個（Ｎは２以上の整数）のファンのそれぞれの回転数を算出する回転数算出装置であって、
   それぞれが前記Ｎ個のファンのうちの対応するファンの単位時間当たりの回転数に比例した周波数のＮ個のパルス信号を受け取り、前記Ｎ個のパルス信号を、それぞれが互いに異なる振幅のＮ個の電圧信号に変換し、前記Ｎ個の電圧信号を加算した合成信号を生成する合成部と、
   サンプルタイミング毎に、前記合成信号をアナログ－デジタル変換した合成値を出力するＡＤ変換部と、
   前記合成値と前記Ｎ個のパルス信号のそれぞれの値との対応関係を表す変換パターンを参照することにより、前記サンプルタイミング毎に、前記合成値を前記Ｎ個のパルス信号のそれぞれの再生値に変換するデコード部と、
   前記Ｎ個のファンのそれぞれについて、対応するパルス信号の前記再生値における時系列データに基づき前記回転数を算出する算出部と、
   を備え、
   前記合成部は、前記Ｎ個のパルス信号に対応するＮ個の合成回路を有し、
   前記Ｎ個の合成回路のそれぞれは、ツェナーダイオードと、スイッチとを含み、
   前記ツェナーダイオードは、アノードとカソードとの間に電力が与えられた場合に、
   前記Ｎ個の電圧信号のうちの対応する電圧信号の振幅と同一の定電圧を発生し、
   前記スイッチは、前記Ｎ個のパルス信号のうちの対応するパルス信号に応じて、前記ツェナーダイオードのアノードとカソードとの間を短絡するか開放するかを切り替え、
   前記Ｎ個の合成回路のうちの第１の合成回路に含まれる前記ツェナーダイオードは、カソードに第１電位が印加され、
   前記Ｎ個の合成回路のうちの第ｍ（ｍは、２以上、（Ｎ－１）以下の整数）の合成回路に含まれる前記ツェナーダイオードは、カソードに前記Ｎ個の合成回路のうちの第（ｍ－１）の合成回路に含まれる前記ツェナーダイオードのアノードが接続され、アノードに前記Ｎ個の合成回路のうちの第（ｍ＋１）の合成回路に含まれる前記ツェナーダイオードのカソードが接続され、
   前記Ｎ個の合成回路のうちの第Ｎの合成回路に含まれる前記ツェナーダイオードのアノードは、抵抗を介して前記第１電位より低い第２電位に接続され、
   前記合成部は、前記Ｎ個の合成回路のうちの第Ｎの合成回路に含まれる前記ツェナーダイオードのアノードから出力された信号を、前記合成信号として出力する
   回転数算出装置。
5. 前記合成部は、前記Ｎ個のパルス信号のうちの第ｎ（ｎは１以上Ｎ以下の整数）のファンに対応する第ｎのパルス信号を、式（１）に示すＶ _ｎ ボルトの振幅の電圧信号に変換する
   Ｖ _ｎ ＝Ａ ^{（ｎ－１）} ×Ｂ…（１）
   前記Ａは、２以上の実数であり、
   前記Ｂは、０以外の任意の実数である
   請求項４に記載の回転数算出装置。
6. 前記Ａは、２である
   請求項５に記載の回転数算出装置。
7. 請求項１から６の何れか１項に記載の回転数算出装置と、
   前記Ｎ個のファンのそれぞれの前記回転数に基づき、前記Ｎ個のファンの回転速度を制御する制御部と、
   を備えるファン制御装置。
8. 前記Ｎ個のファンに対応するＮ個の駆動回路をさらに備え、
   前記Ｎ個の駆動回路のそれぞれは、前記Ｎ個のファンのうちの対応するファンを駆動し、前記Ｎ個のファンのうちの対応するファンの単位時間当たりの回転数に比例した周波数の前記パルス信号を出力する
   請求項７に記載のファン制御装置。
9. 前記Ｎ個の合成回路のそれぞれは、前記Ｎ個の駆動回路のうちの対応するパルス信号を出力する駆動回路と一体的に設けられる
   請求項８に記載のファン制御装置。

Images