[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7347919B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP7347919B2
JP7347919B2 JP2017240796A JP2017240796A JP7347919B2 JP 7347919 B2 JP7347919 B2 JP 7347919B2 JP 2017240796 A JP2017240796 A JP 2017240796A JP 2017240796 A JP2017240796 A JP 2017240796A JP 7347919 B2 JP7347919 B2 JP 7347919B2
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic capacitor
internal electrodes
side margin
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017240796A
Other languages
English (en)
Other versions
JP2019110158A (ja
Inventor
雄斗 大和
貴之 服部
尚 浅井
寿光 静野
佳祐 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017240796A priority Critical patent/JP7347919B2/ja
Priority to TW107143399A priority patent/TWI811267B/zh
Priority to KR1020180155016A priority patent/KR102584933B1/ko
Priority to CN201811534189.7A priority patent/CN109935465B/zh
Priority to US16/220,861 priority patent/US10964482B2/en
Publication of JP2019110158A publication Critical patent/JP2019110158A/ja
Priority to US17/182,761 priority patent/US11424076B2/en
Application granted granted Critical
Publication of JP7347919B2 publication Critical patent/JP7347919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、大型の積層セラミックコンデンサに関する。
特許文献1には、大型の積層セラミックコンデンサが開示されている。このような大型の積層セラミックコンデンサでは、内部電極の交差面積の拡大や積層数の増加によって大容量化が可能である。これにより、積層セラミックコンデンサは、例えば、電解コンデンサに置き換えて利用可能となる。
特開2001-6964号公報
しかしながら、積層セラミックコンデンサでは、大型化に伴って重量が増大する。このため、大型の積層セラミックコンデンサには、製造や実装などの際の数cm程度の落下時にも自重によって大きい衝撃が加わる。したがって、大型の積層セラミックコンデンサには、クラックが発生しやすい。
クラックが発生した積層セラミックコンデンサでは、外部環境からクラックに侵入した水分が内部電極まで到達すると、内部電極間における充分な絶縁性を確保できなくなる場合がある。したがって、積層セラミックコンデンサでは、大型化に伴って耐湿性を確保することが難しくなる。
以上のような事情に鑑み、本発明の目的は、高い耐湿性と大容量とを兼ね備えた積層セラミックコンデンサを提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、容量形成部と、保護部と、を具備する。
上記容量形成部は、第1方向に積層され、上記第1方向と直交する第2方向の端部の位置が上記第2方向に0.5μmの範囲内に相互に揃っている複数の内部電極を有する。
上記保護部は、上記容量形成部を上記第1及び第2方向から覆い、その外面と、上記複数の内部電極の上記第1方向の最外層の上記端部と、の間の最短距離が10μmを超える。
この構成では、複数の内部電極の端部の位置が揃っているため、肉厚の小さい保護部によっても複数の内部電極を適切に保護することができる。したがって、この構成では、保護部の肉厚を小さくし、その分だけ内部電極の交差面積を拡大することができる。これにより、大型化を伴わずに、大容量化を図ることができる。このように、この構成では、大容量化によって、重量が増大しないため、クラックが発生しやすくならない。
また、この構成では、保護部の外面と内部電極の最外層の端部との間の最短距離が10μmを超えている。つまり、保護部では、内部電極の最外層の端部の周囲を覆う稜部において肉厚が充分に確保されている。このため、保護部の稜部では、落下時の衝撃によってクラックが発生しても、クラック内に侵入した水分が内部電極まで到達しにくい。
このように、この積層セラミックコンデンサでは、クラックが発生しにくい上に、クラックが発生したとしても耐湿性が損なわれにくい。
上記保護部の上記外面における上記第1方向及び上記第2方向と直交する第3方向の露出寸法が1mm以上であってもよい。
この構成では、保護部の外面の露出寸法が大きく、保護部に衝撃が加わりやすいものの、上記の構成によって耐湿性が損なわれにくい。
上記複数の内部電極の積層数が500層以上であってもよい。
この構成では、更に大容量の積層セラミックコンデンサが得られる。
高い耐湿性と大容量とを兼ね備えた積層セラミックコンデンサを提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのA-A'線に沿った断面図である。 上記積層セラミックコンデンサのB-B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記製造方法のステップS01で作製される積層体の斜視図である。 上記製造方法のステップS02を模式的に示す断面図である。 上記製造方法のステップS02を模式的に示す断面図である。 上記積層セラミックコンデンサの図3の領域Vを拡大して示す部分断面図である。 上記積層セラミックコンデンサの変形例を示す部分断面図である。 上記積層セラミックコンデンサの変形例を示す部分断面図である。 上記積層セラミックコンデンサの変形例を示す部分断面図である。 実施例及び比較例の評価結果を示すグラフである。 実施例及び比較例の評価結果を示すグラフである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
積層セラミックコンデンサ10は、重量が8mg以上の大型で大容量の構成を有する。積層セラミックコンデンサ10では、典型的には、X軸方向の寸法が1.6~5.7mm程度であり、Y軸及びZ軸方向の寸法が0.8~5.0mm程度である。また、積層セラミックコンデンサ10の容量は、典型的には、100~1000μF程度である。
積層セラミックコンデンサ10は、大容量が求められる用途に広く利用可能であり、典型的には、電解コンデンサが利用されていた用途に利用可能である。一例として、積層セラミックコンデンサ10は、移動体通信用の据置型の機器に広く用いられている電解コンデンサに置き換えて利用可能である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、Z軸方向を向いた2つの主面と、Y軸方向を向いた2つの側面と、X軸方向を向いた2つの端面と、を有する六面体として構成される。
外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。
なお、外部電極14,15の形状は、図1に示すものに限定されない。例えば、外部電極14,15は、セラミック素体11の端面から一方の主面のみに延び、X-Z平面に平行な断面がL字状となっていてもよい。また、外部電極14,15は、いずれの主面及び側面にも延出していなくてもよい。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、Z軸方向を向いた2つの主面Mと、Y軸方向を向いた2つの側面Sと、を有する。サイドマージン部17は、積層体16の2つの側面Sをそれぞれ被覆している。
積層体16は、X-Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層体16は、容量形成部18と、カバー部19と、を有する。カバー部19は、容量形成部18をZ軸方向上下から被覆し、積層体16の2つの主面Mを構成している。
容量形成部18は、複数のセラミック層の間に配置され、X-Y平面に沿って延びるシート状の複数の第1内部電極12及び第2内部電極13を有する。内部電極12,13は、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層体16の両側面Sに露出している。セラミック素体11では、積層体16の両側面Sを覆うサイドマージン部17によって、積層体16の両側面Sにおける隣接する内部電極12,13間の絶縁性が確保される。
カバー部19及びサイドマージン部17は、容量形成部18をY軸及びZ軸方向から覆うことにより、容量形成部18を保護する保護部20として構成される。保護部20は、積層セラミックコンデンサ10の製造や実装の際の落下時などにセラミック素体11に加わる衝撃から容量形成部を保護する機能を有する。
積層セラミックコンデンサ10は、重量が8mg以上の大型の構成を有するため、落下時に自重によって大きい衝撃が加わる。このため、積層セラミックコンデンサ10では、保護部20にクラックが発生しやすい。このクラックが内部電極12,13まで到達すると、外部環境の水分によって内部電極12,13間の絶縁性が低下する。
特に、積層セラミックコンデンサ10では、3.0×10-6J以上の衝撃エネルギが加わると、クラックが発生しやすいことがわかっている。この衝撃エネルギは、10mgの積層セラミックコンデンサ10が3cmの高さから落下して他の積層セラミックコンデンサ10に衝突する際のエネルギに相当する。
また、積層セラミックコンデンサ10では、保護部20の外面における外部電極14,15に覆われずに露出しているX軸方向の寸法(露出寸法)が大きいほど、保護部20に衝撃が加わりやすくなる。具体的に、保護部20の外面の露出寸法が1mm以上、更には2.5mm以上である場合に、保護部20に特にクラックが発生しやすくなる。
本実施形態に係る積層セラミックコンデンサ10の保護部20は、製造や実装などの際の落下時にクラックが発生したとしても、耐湿性が損なわれにくい構成を有している。保護部20における耐湿性が損なわれにくい構成については、後述する「保護部20の詳細構成」の項目にて詳細に説明する。
第1内部電極12はセラミック素体11の一方の端部のみに引き出され、第2内部電極13はセラミック素体11の他方の端部のみに引き出されている。これにより、第1内部電極12は第1外部電極14のみに接続され、第2内部電極13は第2外部電極15のみに接続されている。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
なお、図2,3には、積層構造を見やすくするために、内部電極12,13の合計の積層数を8層とかなり少なく示している。しかし、積層セラミックコンデンサ10では、上記のような大容量を得るために、内部電極12,13の合計の積層数が、500層以上であることが好ましい。
また、本実施形態に係る積層セラミックコンデンサ10の基本構成は、図1~3に示す構成に限定されず、適宜変更可能である。例えば、セラミック素体11及び外部電極14,15の形状は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5,6A,6Bは積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5,6A,6Bを適宜参照しながら説明する。
(ステップS01:積層体作製)
ステップS01では、未焼成の積層体16を作製する。具体的に、まず、内部電極12,13が適宜所定のパターンで印刷された複数の未焼成の誘電体グリーンシートを積層する。そして、積層された誘電体グリーンシートをX軸及びY軸方向に切断して個片化することにより、未焼成の積層体16が得られる。
図5は、ステップS01で得られる未焼成の積層体16の斜視図である。積層体16では、側面Sが切断面として構成され、内部電極12,13の両方が側面Sに剥き出しになっている。つまり、ステップS01で得られる積層体16では、内部電極12,13のY軸方向の端部の位置が側面Sにおいて揃っている。
(ステップS02:焼成)
ステップS02では、ステップS01で得られた未焼成の積層体16を焼成する。積層体16の焼成温度は、例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
このように、本実施形態では、後述するステップS03においてサイドマージン部17を形成する前の積層体16を焼成する。これにより、未焼成の積層体16に含まれる溶剤やバインダをより確実に除去することができる。したがって、本実施形態では、安定した品質の積層セラミックコンデンサ10を製造可能である。
(ステップS03:サイドマージン部形成)
ステップS03では、ステップS02で焼成された積層体16の側面Sにサイドマージン部17を設けることにより、セラミック素体11を作製する。具体的に、ステップS03では、ディップ法によって積層体16の側面Sに未焼成のサイドマージン部17を設け、未焼成のサイドマージン部17を積層体16の側面Sに焼き付ける。
より詳細には、まず、図6Aに示すように、容器に収容されたセラミックスラリーSLを用意し、テープTで一方の側面Sを保持した積層体16の他方の側面SをセラミックスラリーSLに対向させる。セラミックスラリーSLにおける溶剤やバインダの含有量などによって、サイドマージン部17の厚さを調整可能である。
次に、図6Aに示す積層体16を下方に移動させることにより、積層体16の側面SをセラミックスラリーSLに浸漬させる。その後、図6Bに示すように、積層体16を側面SにセラミックスラリーSLが付着した状態で引き上げることにより、積層体16の側面Sに未焼成のサイドマージン部17が形成される。
続いて、積層体16を、図6Bに示すテープTとは異なるテープに転写することにより、積層体16の側面SのY軸方向の向きを反転させる。そして、サイドマージン部17が形成されていない積層体16の反対側の側面Sにも、上記と同様の要領で未焼成のサイドマージン部17を形成する。
そして、側面Sに未焼成のサイドマージン部17が形成された積層体16を再焼成する。これにより、サイドマージン部17が焼結するとともに、サイドマージン部17が積層体16の側面Sに焼き付けられる。これにより、積層セラミックコンデンサ10のセラミック素体11が得られる。
サイドマージン部17を焼き付ける際には、積層体16とサイドマージン部17との間にサイドマージン部17の収縮挙動に応じた応力が加わる。特に、大型の積層セラミックコンデンサ10ではこの応力が大きくなりやすい。この応力によって、積層体16の側面Sからのサイドマージン部17の剥離が発生する場合がある。
この点、本実施形態に係るサイドマージン部17は、セラミックスラリーSLのディップによって形成されるため、未焼結の段階において柔軟性を有する。このため、サイドマージン部17の焼き付けの際の収縮によって積層体16とサイドマージン部17との間に加わる応力が抑制されるため、サイドマージン部17の剥離が発生しにくい。
なお、積層体16の側面Sに未焼成のサイドマージン部17を設ける方法は、ディップ法に限定されない。例えば、セラミックスラリーSLの代わりにセラミックシートを用いてもよい。この場合、積層体16の側面Sでセラミックシートを打ち抜くことにより、積層体16の側面Sにサイドマージン部17を形成してもよい。
また、必要に応じて、ステップS02の前の未焼成の積層体16の側面Sに未焼成のサイドマージン部17を設け、未焼成のセラミック素体11を形成してもよい。これにより、ステップS02において、セラミック素体11を構成する積層体16及びサイドマージン部17を同時に焼成することができる。
(ステップS04:外部電極形成)
ステップS04では、ステップS03で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS04における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
[保護部20の詳細構成]
(サイドマージン部17の肉厚)
従来のサイドマージン部を後付けしない製造方法では、未焼成の誘電体グリーンシートにおける内部電極の印刷パターンによってサイドマージン部が形成される。つまり、個片化の際の切断面からサイドマージン部の分だけ間隔をあけて内部電極が配置される。このため、個片化した時点でサイドマージン部を有するセラミック素体となる。
このような従来の製造方法では、内部電極の印刷及び積層の位置精度に限界があるため、内部電極には位置ずれが発生する。これにより、サイドマージン部の肉厚が設計値からずれやすい。このため、内部電極を適切に保護するためには、内部電極の位置ずれを考慮して、サイドマージン部の肉厚を大きめに設計せざるを得ない。
これに対し、上記のとおり、本実施形態に係る積層セラミックコンデンサ10の製造方法では、内部電極12,13のY軸方向の端部の位置が、積層体16の側面Sにおいて揃っている。具体的に、内部電極12,13のY軸方向の端部の位置は、Y軸方向に0.5μmの範囲内に相互に揃っている。
本実施形態では、このように内部電極12,13のY軸方向の端部が揃って位置する積層体16の側面Sに、サイドマージン部17が後付けされる。これにより、本実施形態に係る積層セラミックコンデンサ10では、サイドマージン部17の肉厚が設計値からずれにくくなる。
このため、積層セラミックコンデンサ10では、従来の製造方法で生じるような設計誤差を考慮することなく、サイドマージン部17の肉厚を決定することができる。したがって、積層セラミックコンデンサ10では、内部電極12,13を適切に保護可能な範囲においてサイドマージン部17を最小限の肉厚とすることができる。
したがって、積層セラミックコンデンサ10では、サイドマージン部17の肉厚を小さくし、その分だけ内部電極12,13のY軸方向の寸法を拡張することができる。これにより、積層セラミックコンデンサ10では、大型化を伴わずに内部電極12,13の交差面積が拡大させることができる。
このように、積層セラミックコンデンサ10では、大容量化を図っても、重量が増大せず、つまり落下時の自重による衝撃が増大しないため、クラックが発生しやすくならない。したがって、本実施形態に係る積層セラミックコンデンサ10では、高い耐湿性と大容量とを両立することができる。
積層セラミックコンデンサ10では、大容量化の観点から、サイドマージン部17の最大肉厚を50μm以下に抑えることが好ましい。また、積層セラミックコンデンサ10では、内部電極12,13の保護性能の確保の観点から、サイドマージン部17の最大肉厚を30μm以上確保することが好ましい。
(保護部20の稜部20a)
図3に示すように、積層セラミックコンデンサ10の保護部20には、X軸方向に延びる4つの稜部20aが形成されている。保護部20の稜部20aは、外方に突出しているため、外部からの衝撃を受けやすい。外部からの衝撃を緩和する観点から、保護部20の稜部20aは、面取りなどにより丸みを帯びていることが好ましい。
図7は、積層セラミックコンデンサ10の図3の一点鎖線で囲んだ領域Vを拡大して示す部分断面図である。つまり、図7は、保護部20の稜部20a付近を示している。なお、図7には、4つの稜部20aのうち1つのみを示すが、4つの稜部20aはいずれも同様の構成を有する。
図7には、内部電極12,13のZ軸方向の最外層のY軸方向の端部Eから、カバー部19及びサイドマージン部17から構成される保護部20の外面までの最短距離Dが示されている。つまり、最短距離Dは、保護部20の稜部20aに近接する位置にある内部電極12,13の端部Eの周囲における保護部20の最小肉厚を示している。
積層セラミックコンデンサ10では、内部電極12,13の端部Eの周囲において保護部20の肉厚が最短距離Dの大きさ以上に確保される。本実施形態では、最短距離Dが10μmよりも大きい。これにより、保護部20の稜部20aにクラックが発生しても、クラックが内部電極12,13の端部Eに到達しにくくなる。
このため、積層セラミックコンデンサ10では、保護部20の稜部20aに発生したクラックに侵入した水分が、内部電極12,13まで到達しにくくなる。したがって、積層セラミックコンデンサ10では、内部電極12,13間の絶縁性が水分によって阻害されにくいため、高い耐湿性が得られる。
このような保護部20による高い耐湿性が得られる効果は、重量が8mg以上の積層セラミックコンデンサ10において有効に得られ、重量が100mg以上の積層セラミックコンデンサ10においてより有効に得られ、重量が300mg以上の積層セラミックコンデンサ10において更に有効に得られる。
図7に示す構成では、保護部20の外面における内部電極12,13の端部Eから最短距離Dとなる位置は、サイドマージン部17の丸みを帯びたZ軸方向の端部にある。しかしながら、保護部20の構成は、図7に示す構成に限定されず、例えば図8A~8Cに示すような構成であってもよい。
図8Aに示す構成では、図7に示す構成と比較して、内部電極12,13がZ軸方向内側に収まっており、カバー部19のZ軸方向の厚さが大きくなっている。この構成では、保護部20の外面における内部電極12,13の端部Eから最短距離Dとなる位置は、サイドマージン部17の丸みを帯びた端部よりZ軸方向内側の平坦部にある。
図8Bに示す構成では、図7に示す構成と比較して、内部電極12,13がZ軸方向外側まで配置されており、カバー部19のZ軸方向の厚さが小さくなっている。この構成では、保護部20の外面における内部電極12,13の端部Eから最短距離Dとなる位置は、カバー部19とサイドマージン部17との接続部にある。
図8Cに示す構成では、図8Bに示すサイドマージン部17に、積層体16の側面Sから主面Mに若干量だけ延出する延出部17aが形成されている。この構成では、保護部20の外面における内部電極12,13の端部Eから最短距離Dとなる位置は、カバー部19とサイドマージン部17の延出部17aとの境界部にある。
図8A~8Cのいずれの構成においても、最短距離Dが10μmを超える構成とすることにより、図7に示す構成と同様に、保護部20の稜部20aに発生したクラックが内部電極12,13の端部Eに到達しにくくなる。これにより、積層セラミックコンデンサ10では、高い耐湿性が得られる。
[実施例及び比較例]
上記実施形態の実施例及び比較例について説明する。以下に説明する実施例及び比較例は、上記実施形態の効果を確かめるための一例に過ぎない。このため、上記実施形態の構成は、実施例の構成に限定されない。実施例及び比較例では、上記の製造方法に基づいてBaTiOを主成分とする積層セラミックコンデンサのサンプルを作製した。
実施例1~8及び比較例1~11では、サイズを変更することにより、8mg以上339mg以下の範囲内で様々な重量のサンプルを1000個ずつ作製した。また、実施例1~8ではいずれも最短距離Dが10μmを超える構成とし、比較例1~11ではいずれも最短距離Dが10μm以下の構成とした。
表1は、実施例1~8及び比較例1~11に係る各サンプルのサイズ、重量、及び最短距離Dを示している。表1に示す実施例1~8及び比較例1~11に係る各サンプルのサイズでは、「長さ」がX軸方向の寸法を示し、「幅」がY軸方向の寸法を示し、「厚さ」がZ軸方向の寸法を示している。
Figure 0007347919000001
実施例1~8及び比較例1~11に係る各サンプルについて、所定の高さから落下させて別途用意した同様のサンプルに衝突させた。その後、各サンプルを温度が40℃で湿度が95%の環境で500時間保持する耐湿負荷試験を行った。そして、耐湿負荷試験後の各サンプルの電気抵抗を測定し、電気抵抗が1MΩ未満のサンプルをNGとした。
表2,3は、耐湿負荷試験の評価結果を示している。表2,3には、落下時に各サンプルに加わる衝突エネルギと、耐湿負荷試験でNGとなったサンプルの比率であるNG率と、が示されている。衝突エネルギ(J)は、「各サンプルの重量(kg)×落下高さ(m)×重力加速度(m/s)」で算出することができる。
表2は、実施例1~8及び比較例1~11に係る各サンプルについて、落下高さが3cmの場合の耐湿負荷試験のNG率を示している。表2に示すように、実施例1~8ではいずれも、耐湿負荷試験でNGのサンプルが発生しなかった。この一方で、比較例1~11ではいずれも、耐湿負荷試験でNGのサンプルが発生した。
Figure 0007347919000002
表3は、実施例1~8及び比較例3,4,7,10,11に係る各サンプルについて、落下高さが5cmの場合の耐湿負荷試験のNG率を示している。表3に示すように、実施例1~8ではいずれも、耐湿負荷試験でNGのサンプルが発生しなかった。この一方で、比較例3,4,7,10,11ではいずれも、耐湿負荷試験でNGのサンプルが発生した。
Figure 0007347919000003
これらの結果から、実施例1~8に係るサンプルのいずれにも、保護部20に内部電極12,13まで到達するクラックが発生していないものと考えられる。この一方で、比較例1~11の耐湿負荷試験でNGになったサンプルには、保護部に内部電極まで到達するクラックが発生しているものと考えられる。
図9Aは、耐湿負荷試験の評価結果をまとめたグラフである。図9Aでは、横軸が衝突エネルギを示し、縦軸が耐湿負荷試験のNG率を示している。比較例に係るサンプルでは、衝突エネルギが大きいほど耐湿負荷試験のNG率が増加する傾向が見られ、保護部に内部電極まで到達するクラックが発生しやすくなっていることがわかる。
図9Bは、図9Aにおける横軸を落下高さに変更したグラフである。通常の製造や実装の際において想定される落下高さは、3cm程度であり、最大でも5cm程度である。このため、実施例1~8に係るサンプルでは、通常の製造や実装の際の落下時に発生するクラックによる耐湿性の低下を効果的に抑制可能であることがわかる。
また、図9Bには、積層セラミックコンデンサの小型品のサンプルについての実施例及び比較例と同様の耐湿負荷試験による評価結果も示している。具体的に、小型品のサンプルのサイズは、長さ1.0mm、幅0.5mm、厚さ0.5mmとした。また、小型品のサンプルは、重量を2mgとし、最短距離Dを10μmとした。
小型品のサンプルではいずれも、通常の製造や実装の際において想定される落下高さよりもかなり高い10cm、更には15cmでも耐湿負荷試験でNGのサンプルが発生しなかった。このため、小型品のサンプルには、最短距離Dが10μm以下にも関わらず、保護部に内部電極まで到達するクラックが発生していないものと考えられる。
これについて、重量が8mg未満の積層セラミックコンデンサの小型品では、落下高さが高くても、衝突エネルギが大きくならないため、クラックが発生しにくいものと考えられる。このため、重量が8mg未満の小型品のサンプルでは、最短距離Dが10μmを超える構成としなくても、クラックの発生による耐湿性の低下が生じにくい。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層体
17…サイドマージン部
18…容量形成部
19…カバー部
20…保護部
20a…稜部
E…端部
M…主面
S…側面
T…テープ

Claims (3)

  1. 重量が26mg以上の積層セラミックコンデンサであって、
    第1方向に積層され、前記第1方向と直交する第2方向の端部の位置が前記第2方向に0.5μmの範囲内に相互に揃っている複数の内部電極を有する容量形成部と、
    前記容量形成部を前記第1方向から覆い、前記第1方向を向く主面及び前記第2方向を向く側面を有するカバー部と、前記容量形成部及び前記カバー部を第2方向から覆い、前記カバー部の前記側面から前記主面まで延出する延出部を有するサイドマージン部と、を含み、その外面と、前記複数の内部電極の前記第1方向の最外層の前記端部と、の間の最短距離が、10μmを超える保護部と、
    を具備し、
    前記保護部の外面における前記複数の内部電極の前記最外層の前記端部から最短距離となる位置は、前記カバー部と前記サイドマージン部の前記延出部との境界部にある、
    積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記保護部の前記外面における前記第1方向及び前記第2方向と直交する第3方向の露出寸法が1mm以上である
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記複数の内部電極の積層数が500層以上である
    積層セラミックコンデンサ。
JP2017240796A 2017-12-15 2017-12-15 積層セラミックコンデンサ Active JP7347919B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017240796A JP7347919B2 (ja) 2017-12-15 2017-12-15 積層セラミックコンデンサ
TW107143399A TWI811267B (zh) 2017-12-15 2018-12-04 積層陶瓷電容器
KR1020180155016A KR102584933B1 (ko) 2017-12-15 2018-12-05 적층 세라믹 콘덴서
CN201811534189.7A CN109935465B (zh) 2017-12-15 2018-12-14 层叠陶瓷电容器
US16/220,861 US10964482B2 (en) 2017-12-15 2018-12-14 Multi-layer ceramic capacitor
US17/182,761 US11424076B2 (en) 2017-12-15 2021-02-23 Multi-layer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017240796A JP7347919B2 (ja) 2017-12-15 2017-12-15 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2019110158A JP2019110158A (ja) 2019-07-04
JP7347919B2 true JP7347919B2 (ja) 2023-09-20

Family

ID=66814654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017240796A Active JP7347919B2 (ja) 2017-12-15 2017-12-15 積層セラミックコンデンサ

Country Status (5)

Country Link
US (2) US10964482B2 (ja)
JP (1) JP7347919B2 (ja)
KR (1) KR102584933B1 (ja)
CN (1) CN109935465B (ja)
TW (1) TWI811267B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP7024756B2 (ja) * 2019-03-28 2022-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2021174822A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7492306B2 (ja) 2020-05-22 2024-05-29 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022014534A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品
JP2022016002A (ja) * 2020-07-10 2022-01-21 株式会社村田製作所 電子部品
JP2022016003A (ja) * 2020-07-10 2022-01-21 株式会社村田製作所 電子部品
JP2022057916A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
US11961681B2 (en) 2020-12-28 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
KR20230112416A (ko) * 2022-01-20 2023-07-27 삼성전기주식회사 세라믹 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191159A (ja) 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2017059815A (ja) 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品
JP2017183469A (ja) 2016-03-30 2017-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047708B2 (ja) * 1993-10-20 2000-06-05 株式会社村田製作所 セラミック積層電子部品の製造方法
US5603147A (en) * 1995-06-07 1997-02-18 Microelectronic Packaging, Inc. Method of making a high energy multilayer ceramic capacitor
JPH11340083A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
JP3463610B2 (ja) 1999-06-21 2003-11-05 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2008216720A (ja) 2007-03-06 2008-09-18 Nec Corp 信号処理の方法、装置、及びプログラム
WO2009001842A1 (ja) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. 積層セラミック電子部品及びその実装構造
JP2011238724A (ja) * 2010-05-10 2011-11-24 Murata Mfg Co Ltd 電子部品
KR101187939B1 (ko) 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141402B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5678905B2 (ja) * 2011-03-14 2015-03-04 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5414940B1 (ja) * 2012-09-27 2014-02-12 太陽誘電株式会社 積層セラミックコンデンサ
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
JP5897661B2 (ja) * 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
CN104576051B (zh) * 2013-10-25 2017-05-24 株式会社村田制作所 陶瓷电子部件
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US10014112B2 (en) 2015-01-29 2018-07-03 Kyocera Corporation Capacitor and module
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2017017310A (ja) * 2015-06-26 2017-01-19 株式会社村田製作所 実装基板
US9847173B2 (en) * 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6795292B2 (ja) 2015-09-15 2020-12-02 Tdk株式会社 積層電子部品
KR102193956B1 (ko) * 2015-12-04 2020-12-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6955849B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6835561B2 (ja) * 2016-12-13 2021-02-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191159A (ja) 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2017059815A (ja) 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品
JP2017183469A (ja) 2016-03-30 2017-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Also Published As

Publication number Publication date
US10964482B2 (en) 2021-03-30
US20190189352A1 (en) 2019-06-20
TW201931395A (zh) 2019-08-01
KR102584933B1 (ko) 2023-10-06
CN109935465A (zh) 2019-06-25
US20210183583A1 (en) 2021-06-17
CN109935465B (zh) 2022-07-26
TWI811267B (zh) 2023-08-11
KR20190072414A (ko) 2019-06-25
JP2019110158A (ja) 2019-07-04
US11424076B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
JP7347919B2 (ja) 積層セラミックコンデンサ
JP7028416B2 (ja) 積層セラミック電子部品
US11270844B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP7015636B2 (ja) 積層セラミック電子部品
JP7428779B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7182926B2 (ja) 積層セラミック電子部品
KR20190069305A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP2022067608A (ja) 積層型電子部品
CN114664565A (zh) 多层陶瓷电子组件和用于安装其的板
JP2023105085A (ja) 積層セラミック電子部品
CN114464451A (zh) 多层陶瓷电容器
TWI722231B (zh) 積層陶瓷電子構件
JP7274282B2 (ja) 積層セラミック電子部品及びその製造方法
US11024461B2 (en) Multi-layer ceramic electronic component having external electrode with base film and electrically conductive thin film
JP7385374B2 (ja) 積層セラミック電子部品
JP7221704B2 (ja) 積層セラミックコンデンサ
JP7178886B2 (ja) 積層セラミック電子部品及び実装基板
JP7269723B2 (ja) 積層セラミック電子部品及び回路基板
JP7307827B2 (ja) 積層セラミック電子部品
CN111009415B (zh) 陶瓷电子组件
JP2021019186A (ja) 積層セラミック電子部品及び積層セラミック電子部品の製造方法
US20240331942A1 (en) Multilayer ceramic electronic device and manufacturing method of the same
US20230170142A1 (en) Multi-layer ceramic electronic component
JP2022105218A (ja) 積層セラミック電子部品及びその製造方法
JP2024110922A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220629

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220629

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220804

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220805

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220809

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220930

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230907

R150 Certificate of patent or registration of utility model

Ref document number: 7347919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150