JP7232499B2 - Semiconductor device, manufacturing method thereof, and photoelectric conversion device - Google Patents
Semiconductor device, manufacturing method thereof, and photoelectric conversion device Download PDFInfo
- Publication number
- JP7232499B2 JP7232499B2 JP2018164916A JP2018164916A JP7232499B2 JP 7232499 B2 JP7232499 B2 JP 7232499B2 JP 2018164916 A JP2018164916 A JP 2018164916A JP 2018164916 A JP2018164916 A JP 2018164916A JP 7232499 B2 JP7232499 B2 JP 7232499B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- crystal grains
- functional layer
- main component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、半導体装置とその製造方法および光電変換装置に関する。 The present invention relates to a semiconductor device, its manufacturing method, and a photoelectric conversion device.
太陽電池等の光電変換装置による光電変換効率の最高値は、III-V族化合物半導体(GaAs等)を適用することによって更新され続けてきた。しかしながら、基板コストが高いことから、III-V族化合物半導体を適用した光電変換装置の応用範囲は限られている。そのため、安価な基板上に、高品質III-V族化合物半導体薄膜を形成する技術が求められている。非特許文献1、2には、ガラス基板上にGaAs膜を直接貼り合わせる技術が開示されている。
The highest value of photoelectric conversion efficiency by photoelectric conversion devices such as solar cells has been continuously updated by applying III-V compound semiconductors (such as GaAs). However, due to the high cost of substrates, the range of application of photoelectric conversion devices to which III-V compound semiconductors are applied is limited. Therefore, there is a demand for a technique for forming high-quality III-V group compound semiconductor thin films on inexpensive substrates. Non-Patent
しかしながら、ガラス等の基板へのGaAs膜の貼り合わせ技術は、プロセスコストが高く、また、大面積のガラス基板に対しては適用しにくいため、産業上の応用は難しい。また、公知の成膜法により、ガラス基板に直接GaAs膜を形成することは可能であるが、形成されたGaAs膜は、光電変換装置に適用可能な品質を有していない。 However, the technique of bonding a GaAs film to a substrate such as glass has a high process cost and is difficult to apply to large-area glass substrates, making industrial application difficult. Further, although it is possible to directly form a GaAs film on a glass substrate by a known film formation method, the formed GaAs film does not have the quality applicable to a photoelectric conversion device.
本発明は上記事情に鑑みてなされたものであり、基材の大きさによらず、低コストで形成することが可能であり、かつ光電変換装置に適用可能な品質を有する半導体膜を備えた、半導体装置とその製造方法および光電変換装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and includes a semiconductor film that can be formed at low cost regardless of the size of the substrate and has a quality that can be applied to a photoelectric conversion device. , a semiconductor device, a manufacturing method thereof, and a photoelectric conversion device.
上記課題を解決するため、本発明は以下の手段を採用している。 In order to solve the above problems, the present invention employs the following means.
(1)本発明の一態様に係る半導体装置は、非晶質の基材と、前記基材の一面に形成され、Geを主成分とする第一結晶粒子を複数含む下地層と、前記下地層の上に形成され、前記第一結晶粒子の-2%以上2%以下の格子定数を有する第二結晶粒子を複数含む機能層と、を備え、前記第二結晶粒子の平均粒径が1μm以上である。 (1) A semiconductor device according to an aspect of the present invention includes an amorphous base material, a base layer formed on one surface of the base material and containing a plurality of first crystal grains containing Ge as a main component; a functional layer formed on the stratum and containing a plurality of second crystal grains having a lattice constant of −2% or more and 2% or less of the first crystal grains, wherein the average grain size of the second crystal grains is 1 μm. That's it.
(2)前記(1)に記載の半導体装置において、前記第二結晶粒子は、GaAsを主成分として含んでもよい。 (2) In the semiconductor device described in (1) above, the second crystal grains may contain GaAs as a main component.
(3)前記(1)に記載の半導体装置において、前記第二結晶粒子は、In、Al、Pを主成分として含んでもよい。 (3) In the semiconductor device described in (1) above, the second crystal grains may contain In, Al, and P as main components.
(4)前記(1)~(3)のいずれか一つに記載の半導体装置において、前記基材と前記下地層との間に、さらに導電層を備えていてもよい。 (4) The semiconductor device according to any one of (1) to (3) may further include a conductive layer between the base material and the underlying layer.
(5)前記(1)~(4)のいずれか一つに記載の半導体装置において、前記基材は、非晶質の材料からなることが好ましい。 (5) In the semiconductor device according to any one of (1) to (4) above, the substrate is preferably made of an amorphous material.
(6)本発明の一態様に係る半導体装置の製造方法は、前記(1)~(5)のいずれか一つに記載の半導体装置の製造方法であって、気相成長法を用いて、前記下地層の上に前記機能層を形成する工程を有する。 (6) A method for manufacturing a semiconductor device according to an aspect of the present invention is the method for manufacturing a semiconductor device according to any one of (1) to (5) above, comprising: A step of forming the functional layer on the underlying layer is provided.
(7)前記(6)に記載の半導体装置の製造方法において、前記機能層を形成する前に、前記基材の一面に、金属元素を主成分とする金属層と、Geを主成分とするGe層と、を順に積層した第一積層体を形成する工程と、前記第一積層体を加熱し、前記金属層と前記Ge層との層交換を行い、前記Ge層を前記下地層とした第二積層体を形成する工程と、前記層交換後の前記Ge層上に形成されている層を除去する工程と、を有していてもよい。 (7) In the method for manufacturing a semiconductor device according to (6), before forming the functional layer, a metal layer containing a metal element as a main component and a layer containing Ge as a main component are formed on one surface of the base material. A step of forming a first laminate in which a Ge layer and a Ge layer are laminated in order, heating the first laminate, performing layer exchange between the metal layer and the Ge layer, and using the Ge layer as the underlayer A step of forming a second laminate and a step of removing a layer formed on the Ge layer after the layer exchange may be included.
(8)前記(7)に記載の半導体装置の製造方法において、前記第一積層体が、前記金属層と前記Ge層との間に、さらに金属酸化物を主成分とする金属酸化物層を有していてもよい。 (8) In the method for manufacturing a semiconductor device according to (7), the first laminate further includes a metal oxide layer containing a metal oxide as a main component between the metal layer and the Ge layer. may have.
(9)本発明の一態様に係る光電変換装置は、前記(1)~(5)のいずれか一つに記載の半導体装置と、前記機能層に設けられた電極と、を備えている。 (9) A photoelectric conversion device according to an aspect of the present invention includes the semiconductor device according to any one of (1) to (5) above, and an electrode provided on the functional layer.
本発明の半導体装置は、基材上に、Geを主成分とする結晶粒子を複数含む多結晶膜を、下地層として備えている。下地層上に形成される機能層を構成する結晶粒子は、下地層の結晶粒子の形状を引き継いで形成されており、1μm以上の粒径を有する。この粒径は、既存の結晶成長技術等を用いて基材上に直接形成した場合に比べてはるかに大きく、高い分光感度を有する機能層を実現するものである。したがって、本発明の半導体装置は、機能層として、光電変換装置に適用可能な品質を有する半導体膜を備えたものとなっている。 The semiconductor device of the present invention includes a polycrystalline film containing a plurality of crystal grains containing Ge as a main component on a substrate as an underlying layer. The crystal grains forming the functional layer formed on the underlayer are formed by inheriting the shape of the crystal grains of the underlayer, and have a grain size of 1 μm or more. This grain size is much larger than in the case of forming directly on a base material using existing crystal growth techniques, etc., and realizes a functional layer having high spectral sensitivity. Therefore, the semiconductor device of the present invention includes, as a functional layer, a semiconductor film having quality applicable to a photoelectric conversion device.
さらに、本発明の半導体装置においては、基材が非晶質であり、機能層が、Geの多結晶粒子からなる下地層を介して形成されるものである。したがって、本発明の半導体装置は、その製造過程において貼り合わせ技術を適用する必要がないため、機能層を構成する半導体膜を、基材の大きさによらず、また、単結晶の高価な基材を用いない分、低コストで形成することが可能である。 Further, in the semiconductor device of the present invention, the base material is amorphous, and the functional layer is formed via the underlying layer made of polycrystalline grains of Ge. Therefore, since the semiconductor device of the present invention does not require application of a bonding technique in its manufacturing process, the semiconductor film constituting the functional layer can be formed on an expensive single-crystal substrate regardless of the size of the substrate. Since no material is used, it can be formed at low cost.
以下、本発明を適用した実施形態に係る、半導体装置とその製造方法および光電変換装置について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。 DETAILED DESCRIPTION OF THE INVENTION A semiconductor device, a method for manufacturing the same, and a photoelectric conversion device according to embodiments to which the present invention is applied will be described in detail below with reference to the drawings. In addition, in the drawings used in the following explanation, in order to make the features easier to understand, the characteristic portions may be enlarged for convenience, and the dimensional ratios of each component may not necessarily be the same as the actual ones. do not have. Also, the materials, dimensions, and the like exemplified in the following description are examples, and the present invention is not limited to them, and can be implemented with appropriate modifications within the scope of the invention.
<第一実施形態>
図1は、本発明の一実施形態に係る半導体装置100の構成を、模式的に示す斜視図である。半導体装置100は、主に、基材101と、基材の一面101aに形成された下地層102と、下地層102の上に形成された機能層103と、を備えている。
<First embodiment>
FIG. 1 is a perspective view schematically showing the configuration of a
基材101としては、非晶質の材料等の安価な材料で構成されるものが用いられる。基材101の形状としては、下地層102および機能層103を搭載できるような、平坦な一面を有していればよく、この一面以外は凹凸構造、曲面を有していてもよい。また、厚さについても制限はなく、板体(基板)であってもよいし、膜体(薄膜)であってもよい。
As the
下地層102は、Ge(ゲルマニウム)を主成分とする(好ましくは90%以上含む)第一結晶粒子102Aを複数含む多結晶膜である。下地層102があることにより、直上の層(機能層103)を構成する第二結晶粒子の平均粒径を制御することができる。第一結晶粒子102Aの平均粒径は、直上に形成される結晶粒子の粒径を考慮し、1μm以上であることが好ましく、50μm以上であればより好ましい。なお、下地層102の厚さは、10nm~1μmであることが好ましい。
The
機能層103は、第二結晶粒子103Aを複数含む多結晶膜である。第二結晶粒子103Aは、第一結晶粒子102Aと格子整合しやすい範囲、すなわち、第一結晶粒子102Aの-2%以上2%以下の格子定数を有する。第二結晶粒子103Aの格子定数がこの範囲にあることにより、下地層102と機能層103との間の歪みを抑えた積層状態が保たれている。第二結晶粒子103Aは、1μm以上であれば好ましく、50μm以上であればより好ましい。なお、機能層103の厚さは、500nm~5μmであることが好ましい。
第二結晶粒子103Aとしては、主にIII-V族化合物半導体からなるもの、具体的には、GaAsを主成分として含むもの、例えば、GaAs、InGaAs、AlGaAs、GaAsP、GaAsSb等が挙げられる。その他にも、In、Al、Pを主成分として含むもの、例えば、AlAs、InGaP等が挙げられる。
The
下地層102が単結晶膜である場合、その上に形成される機能層103も単結晶膜となるため、2つの層は、熱膨張係数の違いに起因した応力によって割れやすいことが問題となる。これに対し、本実施形態では、下地層102、機能層103が、ともに多結晶膜であるため、2つの層は、それぞれの層の結晶粒子同士の境界において応力が緩和されることにより、割れにくい構造となっている。
When the
基材101と下地層102との間には、さらに導電層を備えていてもよい。導電層の材料としては、下地層を構成するGeと反応しにくく、また、拡散しにくい元素であることが好ましく、例えば、ITO、AZO、TiN等が挙げられる。導電層を備えている場合には、光励起キャリアを取り出しやすくする効果が得られる。
A conductive layer may be further provided between the
図2(a)~(d)は、半導体装置100の製造過程における被処理体の斜視図である。半導体装置100の製造方法の一例について、図2(a)~(d)を用いて説明する。
2A to 2D are perspective views of an object to be processed in the manufacturing process of the
(第一積層体形成工程)
まず、図2(a)に示すように、基材の一面101aに、Al、Au、Ag等の金属元素を主成分とする金属層104、AlOx(xは実数)、GeOx、SiO2等の金属酸化物元素を主成分とする金属酸化物層105と、Geを主成分とする非晶質のGe層106、を順に積層してなる第一積層体107を形成する。金属層104、金属酸化物層105、Ge層106の形成は、スパッタリング法、蒸着法、化学的気相法(CVD)法等の、公知の成膜方法を用いて行うことができる。なお、金属酸化物層105は、例えば、Ge層を形成する前に、形成された金属層104を、一旦、大気に曝すことにより、公知の成膜方法を用いずに形成することもできる。本実施形態においては、金属層104とGe層106との間に、金属酸化物層105を有する場合について例示しているが、後述するように、この層は必須の構成ではない。
(First laminate forming step)
First, as shown in FIG. 2(a), a
(第二積層体形成工程)
次に、第一積層体107に対し、約50~500℃、約0.1~500時間の加熱処理を行う。この加熱処理によって、非晶質のGe層106を構成するGe原子が、金属層104内の結晶粒界等に沿って拡散する。加熱を続けると、Ge原子の拡散領域が、金属層104の積層方向と略垂直な方向(面内方向)に広がる。そして、金属層104内の金属元素は、面内方向に広がって拡散するGe原子によって、基材101から離れる方向に押し上げられる。
(Second laminate forming step)
Next, the
この現象は、加熱により高まったGe層106を構成するGe原子の拡散速度と、Ge原子が結晶化する速度の関係に起因して、発生すると考えられる。すなわち、高まったGe原子の拡散速度が結晶化する速度を上回ると、Ge原子は、始めに金属層104内に拡散し、その後に結晶化する。
This phenomenon is considered to occur due to the relationship between the diffusion speed of the Ge atoms forming the
このようにして、Ge層106内のGe原子が、金属層104内のほとんどの金属元素と置き換わり、結晶化することにより、金属層104とGe層106との層交換が行われる。その結果として、図2(b)に示すように、多結晶で構成されるGe層106Aを下地層102とした、第二積層体107Aを形成することができる。なお、加熱処理前のGe層106が単結晶膜あるいは多結晶膜である場合、Ge層106はエネルギー的に安定しているため、当該層交換が行われない。
In this way, the Ge atoms in the
第一積層体形成工程で形成した金属酸化物層105は、層交換の際に、Ge層の結晶粒子の拡散速度を下げて、核の発生を遅らせることにより、最終的に形成される下地層102の結晶粒子の大粒径化を促進する効果を奏する。金属酸化物層105の厚さは、0.110nm程度であることが好ましい。
The
なお、第一積層体形成工程において、形成された金属層を大気に曝すことなく、連続してGe層を形成する場合には、金属酸化物層105が形成されないことになる。しかしながら、この場合にも、当該層交換を行うことができ、金属酸化物層を形成した場合ほどではないが、所定の大粒径の結晶粒子からなる下地層を形成することができる。したがって、金属酸化物層105は、本実施形態の製造方法において必須の層ではない。さらに、この場合、金属層104上に金属酸化物層105を形成しない分、あるいは、金属層104を大気に曝さない分、製造に要する時間を短縮し、コストを低減することができ、相対的に製造効率を高めることができる。
In addition, in the first stacked body forming step, if the Ge layer is continuously formed without exposing the formed metal layer to the atmosphere, the
第二積層体形成工程の層交換によって下地となるGe層106Aの厚さは、第一積層体形成工程において形成された金属層104の厚さと同程度となる。したがって、第一積層体形成工程で形成する金属層104の厚さによって、最終的に形成される下地層102の厚さを調整することができる。下地層102の厚さは、10nm以上1μm以下であることが好ましい。
The thickness of the
(金属層除去工程)
次に、図2(c)に示すように、前工程の層交換によって基材側に移動して再形成されたGe層(下地層102)が露出するように、層交換後のGe層上に形成されている層(ここでは金属層104Aおよび金属酸化物層105)を、公知のエッチング法(ドライエッチング、ウェットエッチング等)、あるいは公知の研磨法を用いて除去する。
(Metal layer removal step)
Next, as shown in FIG. 2(c), on the Ge layer after layer exchange so that the Ge layer (underlying layer 102) that has been moved to the substrate side and re-formed by the layer exchange in the previous step is exposed is exposed. The layers (here, the
(機能層形成工程)
次に、気相成長法(分子線エピタキシー法(MBE法)、化学気相成長法等)を用いて、露出した下地層102の上に、第二結晶粒子103Aを複数含む機能層103を形成する。第二結晶粒子103Aとしては、第一結晶粒子102Aと格子整合しやすい範囲、すなわち、第一結晶粒子102Aの-2%以上2%以下の格子定数を有するものを用いる。機能層形成工程を経ることによって、本実施形態の半導体装置100を得ることができる。
(Functional layer forming step)
Next, a
以上のように、本実施形態に係る半導体装置100は、基材101上に、Geを主成分とする結晶粒子を複数含む多結晶膜を、下地層102として備えている。下地層102上に形成される機能層103を構成する結晶粒子は、下地層102の結晶粒子の形状を引き継いで形成されており、1μm以上の粒径を有する。この粒径は、既存の結晶成長技術等を用いて基材101上に直接形成した場合に比べてはるかに大きく、高い分光感度を有する機能層を実現するものである。したがって、本実施形態の半導体装置100は、機能層102として、光電変換装置に適用可能な品質を有する半導体膜を備えたものとなっている。
As described above, the
さらに、本実施形態の半導体装置100においては、基材101が非晶質であり、機能層102が、Geの多結晶粒子からなる下地層101を介して形成されるものである。したがって、本実施形態の半導体装置100は、その製造過程において貼り合わせ技術を適用する必要がないため、機能層102を構成する半導体膜を、基材101の大きさによらず、また、単結晶の高価な基材を用いない分、低コストで形成することが可能である。
Further, in the
なお、本実施形態に係る半導体装置100は、機能層103に電極を設けることによって、光電変換装置(素子)として動作させることができる。機能層103にp型半導体領域とn型半導体領域とを形成し、p型半導体領域、n型半導体領域のそれぞれに電極を設けたものを、光電変換装置として動作させることもできる。光電変換装置としては、例えば、太陽電池、受光センサ等が挙げられる。
Note that the
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。 Hereinafter, the effects of the present invention will be made clearer by way of examples. It should be noted that the present invention is not limited to the following examples, and can be modified as appropriate without changing the gist of the invention.
(実施例1)
上記実施形態に係る半導体装置100を、次の手順で製造した。まず、第一積層体形成工程において、石英ガラス基板(基材)上に、Al誘起層交換法を用いて、主にAlからなる金属層104、主にAlOxからなる金属酸化物層105、主に非晶質のGeからなるGe層106を順に形成し、第一積層体107を得た。金属層104、金属酸化物層105、Ge層106の厚さを、それぞれ、約50nm、約1nm、約50nmとした。
(Example 1)
The
次に、この第一積層体107に対して、約350℃で約100時間の加熱処理を行い、金属層104とGe層106との層交換を行い、第二積層体107Aを得た。層交換後のGe層106Aは、粒径が約50μm以上の結晶粒子からなり、約50nmの厚さを有する多結晶膜となった。
Next, the
次に、層交換後の金属層104A、金属酸化物層105を、希釈フッ酸(約1.5%)によるウェットエッチングを行って除去し、Ge層106Aを露出させた。
Next, the
次に、露出したGe層106A上、すなわち下地層102上に、分子線エピタキシー法を用いて、主にGaAsの結晶粒子からなる機能層103を形成し、本実施形態の半導体装置100を得た。機能層103は、下地層102上の結晶粒子の形状を引き継ぎ、粒径が約50μm以上の結晶粒子からなり、約500nmの厚さを有する多結晶膜となった。
Next, on the exposed
(比較例1)
基材の上に、分子線堆積法を用いて直接、機能層を形成することにより、半導体装置を製造した。下地層の形成を行わない点以外の製造手順については、実施例1と同様とした。
(Comparative example 1)
A semiconductor device was manufactured by forming a functional layer directly on a substrate using a molecular beam deposition method . The manufacturing procedure was the same as in Example 1, except that no underlayer was formed.
(比較例2)
基材としてGe(111)の単結晶基板を用い、その上に、分子線エピタキシー法を用いて直接、機能層を形成することにより、半導体装置を製造した。基材の種類、機能層の形成方法を変えたこと以外の製造手順については、実施例2と同様とした。
(Comparative example 2)
A semiconductor device was manufactured by using a Ge(111) single crystal substrate as a base material and directly forming a functional layer thereon by using a molecular beam epitaxy method. The manufacturing procedure was the same as in Example 2, except that the type of base material and the method of forming the functional layer were changed.
図3は、実施例1、比較例1、2の半導体装置における、機能層のラマンスペクトルを示すグラフである。グラフの横軸はラマンシフト[cm-1]を示し、縦軸はスペクトル強度を示している。3つのスペクトルが、ほぼ同じ位置にピークを有していることから、いずれの半導体装置においても、GaAsの結晶粒子からなる機能層が適切に形成されていることが分かる。 3 is a graph showing Raman spectra of functional layers in the semiconductor devices of Example 1 and Comparative Examples 1 and 2. FIG. The horizontal axis of the graph indicates the Raman shift [cm −1 ], and the vertical axis indicates the spectral intensity. Since the three spectra have peaks at substantially the same positions, it can be seen that the functional layers made of GaAs crystal grains are properly formed in all semiconductor devices.
図4(a)~(c)は、それぞれ実施例1、比較例1、2の半導体装置における、機能層の表面形状を示すSEM画像である。3つの機能層の表面が、面内方向においてほぼ一様な形状を示していることから、いずれの半導体装置においても、機能層が連続膜によって形成されていることが分かる。 4A to 4C are SEM images showing surface shapes of functional layers in the semiconductor devices of Example 1 and Comparative Examples 1 and 2, respectively. Since the surfaces of the three functional layers exhibit substantially uniform shapes in the in-plane direction, it can be seen that the functional layers are formed of continuous films in any of the semiconductor devices.
図5(a)~(c)は、それぞれ実施例1、比較例1、2の半導体装置における、機能層を構成する結晶粒子の厚み方向の結晶方位を示すEBSD画像である。図5(d)は、実施例1の同機能層を構成する結晶粒子の面内方向の結晶方位を示すEBSD画像である。 5A to 5C are EBSD images showing the crystal orientation in the thickness direction of crystal grains forming the functional layer in the semiconductor devices of Example 1 and Comparative Examples 1 and 2, respectively. FIG. 5D is an EBSD image showing the in-plane crystal orientation of the crystal grains forming the functional layer of Example 1. FIG.
図5(a)では、結晶粒子が(111)方位に優先配向している様子が見られる。さらに、図5(d)では、大粒径(数μm~数十μm単位)の複数の結晶粒子が多く見られる。これらの結果から、実施例1の機能層は、複数の大粒径の結晶粒子からなる、多結晶膜となっていることが分かる。これは、実施例1の機能層が、複数の結晶粒子からなる多結晶膜の下地層の上に形成されており、機能層を構成する結晶粒子の形状が、下地層の結晶粒子の形状を引き継いだものになっているためであると考えられる。 In FIG. 5A, it can be seen that the crystal grains are preferentially oriented in the (111) orientation. Furthermore, in FIG. 5(d), many crystal grains with large grain sizes (in units of several μm to several tens of μm) are observed. From these results, it can be seen that the functional layer of Example 1 is a polycrystalline film composed of a plurality of crystal grains with large grain sizes. This is because the functional layer of Example 1 is formed on an underlayer of a polycrystalline film composed of a plurality of crystal grains, and the shape of the crystal grains constituting the functional layer is the same as the shape of the crystal grains of the underlayer. It is thought that this is because it has been inherited.
図5(b)では、粒径が1μm未満の複数の小粒径の結晶粒子が見られ、それらの同定は困難である。比較例2の機能層の結晶粒子の粒径が、実施例1の同粒径より小さいのは、基材と機能層の間に下地層を挟んでいないためであると考えられる。 In FIG. 5(b), a plurality of small crystal grains having a grain size of less than 1 μm can be seen, and their identification is difficult. The reason why the grain size of the crystal grains of the functional layer of Comparative Example 2 is smaller than that of Example 1 is considered to be that no underlying layer is interposed between the substrate and the functional layer.
図5(c)では、結晶粒子同士の粒界が見られないことから、比較例1の機能層は、一様な単結晶膜となっていることが分かる。これは、比較例1の機能層が、単結晶基板の上に形成されており、機能層を構成する結晶粒子の形状が、単結晶基板の結晶粒子の形状を引き継いだものになっているためであると考えられる。 In FIG. 5(c), no grain boundaries between crystal grains are seen, so it can be seen that the functional layer of Comparative Example 1 is a uniform single crystal film. This is because the functional layer of Comparative Example 1 is formed on the single crystal substrate, and the shape of the crystal grains forming the functional layer inherits the shape of the crystal grains of the single crystal substrate. It is considered to be
実施例1、比較例1、2の半導体装置について、機能層のそれぞれに電極を設け、それらの分光感度測定を行った。 For the semiconductor devices of Example 1 and Comparative Examples 1 and 2, electrodes were provided on each of the functional layers, and their spectral sensitivities were measured.
ここでは、分光感度を、単位時間当たりにおいて、機能層に照射された光子の数に対する、機能層から発生する電子の数の比率[%]として定義される、外部量子効率で表すものとする。図6は、分光感度測定の結果を示すグラフである。グラフの横軸は、太陽電池に入射する光の波長[nm]を示し、縦軸は外部量子効率[%]を示している。 Here, the spectral sensitivity is represented by the external quantum efficiency defined as the ratio [%] of the number of electrons generated from the functional layer to the number of photons irradiated to the functional layer per unit time. FIG. 6 is a graph showing the results of spectral sensitivity measurement. The horizontal axis of the graph indicates the wavelength [nm] of light incident on the solar cell, and the vertical axis indicates the external quantum efficiency [%].
比較例1の太陽電池では分光感度がほとんど得られていないのに対し、実施例1の太陽電池では、2V印加時に約90%の高い分光感度が得られている。これは、実施例1の光電変換を担う機能層が、比較例1の機能層に比べて、大粒径化した結晶粒子で構成されているためであると考えられる。 The solar cell of Comparative Example 1 obtained almost no spectral sensitivity, while the solar cell of Example 1 obtained a high spectral sensitivity of about 90% when 2 V was applied. This is probably because the functional layer responsible for photoelectric conversion in Example 1 is composed of crystal grains having larger grain sizes than the functional layer in Comparative Example 1.
また、実施例1の太陽電池では、基材として非晶質の基板を用いているのにも関わらず、単結晶基板を用いた比較例2の太陽電池を上回る高い分光感度が得られていることが分かる。この結果は、十分な分光感度を有する太陽電池を、高価な単結晶基板を用いずに、低コストで実現し得ることを示している。 Moreover, in the solar cell of Example 1, although an amorphous substrate was used as the base material, a higher spectral sensitivity than the solar cell of Comparative Example 2 using a single crystal substrate was obtained. I understand. This result indicates that a solar cell with sufficient spectral sensitivity can be realized at low cost without using an expensive single crystal substrate.
100・・・半導体装置
101・・・基材
101a・・・基材の一面
102・・・下地層
102A・・・第一結晶粒子
103・・・機能層
103A・・・第二結晶粒子
104、104A・・・金属層
105・・・金属酸化物層
106、106A・・・Ge層
107・・・第一積層体
107A・・・第二積層体
DESCRIPTION OF
Claims (10)
前記基材の一面に形成され、Geを主成分とする第一結晶粒子を複数含む下地層と、
前記下地層の上に形成され、前記第一結晶粒子の-2%以上2%以下の格子定数を有する第二結晶粒子を複数含む機能層と、を備え、
前記下地層の厚みが1μm以下であり、
前記機能層の厚みが5μm以下であり、かつ前記第二結晶粒子の平均粒径が50μm以上であることを特徴とする半導体装置。 an amorphous substrate;
a base layer formed on one surface of the base material and containing a plurality of first crystal grains containing Ge as a main component;
a functional layer formed on the underlayer and containing a plurality of second crystal grains having a lattice constant of −2% or more and 2% or less of the first crystal grains;
The underlayer has a thickness of 1 μm or less,
A semiconductor device , wherein the thickness of the functional layer is 5 μm or less, and the average grain size of the second crystal grains is 50 μm or more.
前記基材の一面に形成され、Geを主成分とする第一結晶粒子を複数含む下地層と、a base layer formed on one surface of the base material and containing a plurality of first crystal grains containing Ge as a main component;
前記下地層の上に形成され、前記第一結晶粒子の-2%以上2%以下の格子定数を有する第二結晶粒子を複数含む機能層と、を備え、a functional layer formed on the underlayer and containing a plurality of second crystal grains having a lattice constant of −2% or more and 2% or less of the first crystal grains;
前記下地層の厚みが1μm以下であり、The underlayer has a thickness of 1 μm or less,
前記第二結晶粒子の平均粒径が1μm以上であり、The average particle size of the second crystal grains is 1 μm or more,
前記第二結晶粒子の粒径が、前記機能層の厚みの10倍以上であることを特徴とする半導体装置。A semiconductor device, wherein the grain size of the second crystal grains is 10 times or more the thickness of the functional layer.
気相成長法を用いて、前記下地層の上に前記機能層を形成する工程を有することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to any one of claims 1 to 6 ,
A method of manufacturing a semiconductor device, comprising: forming the functional layer on the underlying layer by using a vapor phase epitaxy method.
前記基材の一面に、金属元素を主成分とする金属層と、Geを主成分とするGe層と、を順に積層した第一積層体を形成する工程と、
前記第一積層体を加熱し、前記金属層と前記Ge層との層交換を行い、前記Ge層を前記下地層とした第二積層体を形成する工程と、
前記層交換後の前記Ge層上に形成されている層を除去する工程と、を有することを特徴とする請求項7に記載の半導体装置の製造方法。 Before forming the functional layer,
a step of forming a first laminate in which a metal layer containing a metal element as a main component and a Ge layer containing Ge as a main component are laminated in order on one surface of the substrate;
a step of heating the first laminate to perform layer exchange between the metal layer and the Ge layer to form a second laminate with the Ge layer as the underlying layer;
8. The method of manufacturing a semiconductor device according to claim 7 , further comprising removing a layer formed on said Ge layer after said layer exchange.
前記機能層に設けられた電極と、を備えていることを特徴とする光電変換装置。 A semiconductor device according to any one of claims 1 to 6 ;
and an electrode provided on the functional layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018164916A JP7232499B2 (en) | 2018-09-03 | 2018-09-03 | Semiconductor device, manufacturing method thereof, and photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018164916A JP7232499B2 (en) | 2018-09-03 | 2018-09-03 | Semiconductor device, manufacturing method thereof, and photoelectric conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020038890A JP2020038890A (en) | 2020-03-12 |
JP7232499B2 true JP7232499B2 (en) | 2023-03-03 |
Family
ID=69738191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018164916A Active JP7232499B2 (en) | 2018-09-03 | 2018-09-03 | Semiconductor device, manufacturing method thereof, and photoelectric conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7232499B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299261A (en) | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacturing method therefor |
JP2009302171A (en) | 2008-06-11 | 2009-12-24 | Seiko Epson Corp | Method of manufacturing semiconductor device, method of manufacturing transistor, and method of manufacturing electrooptic device |
JP2011523791A (en) | 2008-06-09 | 2011-08-18 | ドリッテ・パテントポートフォリオ・ベタイリグンスゲゼルシャフト・エムベーハー・ウント・コンパニー・カーゲー | Method for producing polycrystalline layer |
JP2013138128A (en) | 2011-12-28 | 2013-07-11 | Univ Of Tsukuba | Semiconductor device and manufacturing method of the same |
JP2014144875A (en) | 2011-05-24 | 2014-08-14 | National Institute Of Advanced Industrial & Technology | Method and apparatus for manufacturing semi-conductor thin film crystal |
US20150068581A1 (en) | 2012-07-19 | 2015-03-12 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Fabrication Method for Multi-junction Solar Cells |
JP2015130451A (en) | 2014-01-08 | 2015-07-16 | 国立大学法人 筑波大学 | Semiconductor device and method of manufacturing the same |
JP2017041487A (en) | 2015-08-18 | 2017-02-23 | 国立大学法人島根大学 | METHOD FOR FORMING GaAs LAYER ON Ge (111) PLANE, AND TANDEM TYPE SOLAR BATTERY |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2475298A1 (en) * | 1980-02-01 | 1981-08-07 | Thomson Csf | PHOTOVOLTAIC CELL AND SOLAR CELL USING SUCH A CELL |
JPS5973499A (en) * | 1982-10-15 | 1984-04-25 | Agency Of Ind Science & Technol | Growth of compound semiconductor |
JPS6066874A (en) * | 1983-09-24 | 1985-04-17 | Sharp Corp | Thin film solar battery element |
JPH05102509A (en) * | 1991-10-11 | 1993-04-23 | Canon Inc | Solar cell and its manufacturing method |
-
2018
- 2018-09-03 JP JP2018164916A patent/JP7232499B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299261A (en) | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacturing method therefor |
JP2011523791A (en) | 2008-06-09 | 2011-08-18 | ドリッテ・パテントポートフォリオ・ベタイリグンスゲゼルシャフト・エムベーハー・ウント・コンパニー・カーゲー | Method for producing polycrystalline layer |
JP2009302171A (en) | 2008-06-11 | 2009-12-24 | Seiko Epson Corp | Method of manufacturing semiconductor device, method of manufacturing transistor, and method of manufacturing electrooptic device |
JP2014144875A (en) | 2011-05-24 | 2014-08-14 | National Institute Of Advanced Industrial & Technology | Method and apparatus for manufacturing semi-conductor thin film crystal |
JP2013138128A (en) | 2011-12-28 | 2013-07-11 | Univ Of Tsukuba | Semiconductor device and manufacturing method of the same |
US20150068581A1 (en) | 2012-07-19 | 2015-03-12 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Fabrication Method for Multi-junction Solar Cells |
JP2015130451A (en) | 2014-01-08 | 2015-07-16 | 国立大学法人 筑波大学 | Semiconductor device and method of manufacturing the same |
JP2017041487A (en) | 2015-08-18 | 2017-02-23 | 国立大学法人島根大学 | METHOD FOR FORMING GaAs LAYER ON Ge (111) PLANE, AND TANDEM TYPE SOLAR BATTERY |
Non-Patent Citations (2)
Title |
---|
CHU, Shirley S. et al.,Thin‐film gallium arsenide homojunction solar cells on recrystallized germanium and large‐grain germanium substrates,Journal of Applied Physics,1998年06月04日,60, 811(1986),pp.811-814,DOI:10.1063/1.337379 |
T, Nishida et al.,Al 誘起成長 Ge 薄膜をシードとした大粒径厚膜 Ge 層の形成,第65回応用物理学会春季学術講演会 講演予稿集,2018年03月20日,pp.13-285,https://confit.atlas.jp/guide/event/jsap2018s/subject/20p-F214-2/advanced?cryptoId= |
Also Published As
Publication number | Publication date |
---|---|
JP2020038890A (en) | 2020-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI660520B (en) | Integration of epitaxial lift-off solar cells with mini-parabolic concentrator arrays via printing method | |
JP5576273B2 (en) | III-V compound thin film solar cell processing method | |
US10014429B2 (en) | Semiconductor structures including bonding layers, multi-junction photovoltaic cells and related methods | |
JP6410362B2 (en) | Photoactive device having a low bandgap active layer configured to improve efficiency and related methods | |
JP5603490B2 (en) | High concentration P doped quantum dot solar cell by forced doping of INP and manufacturing method | |
TW201344796A (en) | Thermal surface treatment for reuse of wafers after epitaxial lift off | |
JP2014022734A (en) | Photodiode and photodiode manufacturing method | |
KR102103040B1 (en) | Strain control for acceleration of epitaxial lift-off | |
US20140261653A1 (en) | Multi junctions in a semiconductor device formed by different deposition techniques | |
JP2012119569A (en) | Nitride semiconductor element | |
JP7109062B2 (en) | Quantum dot sheet, optoelectronic device using the same, and method for producing quantum dot sheet | |
JP7232499B2 (en) | Semiconductor device, manufacturing method thereof, and photoelectric conversion device | |
Zubia et al. | Ordered CdTe/CdS arrays for high-performance solar cells | |
Kang et al. | Design and fabrication of nano-pyramid GaAs solar cell | |
US20140065752A1 (en) | Uniformly distributed self-assembled solder dot formation for high efficiency solar cells | |
JP6238360B2 (en) | Manufacturing method of nanostructure | |
JP5858421B2 (en) | Manufacturing method of solar cell | |
EP3586376B1 (en) | Photovoltaic cell with multiple iii-v junctions on a silicon substrate and method for the production thereof | |
JPS61188975A (en) | Manufacture of thin gaas solar cell | |
WO2016121813A1 (en) | Method for manufacturing multi-junction solar cell | |
JPS61219182A (en) | Manufacture of compound semiconductor device | |
JP2016031984A (en) | Light absorption material, manufacturing method thereof, light absorption material precursor, and surface structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7232499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |