JP7216139B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP7216139B2 JP7216139B2 JP2021071250A JP2021071250A JP7216139B2 JP 7216139 B2 JP7216139 B2 JP 7216139B2 JP 2021071250 A JP2021071250 A JP 2021071250A JP 2021071250 A JP2021071250 A JP 2021071250A JP 7216139 B2 JP7216139 B2 JP 7216139B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- insulating base
- base material
- metal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 260
- 239000002184 metal Substances 0.000 claims description 260
- 239000000463 material Substances 0.000 claims description 99
- 239000011888 foil Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 19
- 230000007423 decrease Effects 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 207
- 229920005989 resin Polymers 0.000 description 34
- 239000011347 resin Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000010030 laminating Methods 0.000 description 9
- 229920001187 thermosetting polymer Polymers 0.000 description 8
- 238000003475 lamination Methods 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 229920005992 thermoplastic resin Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000011231 conductive filler Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000032798 delamination Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、回路基板の製造方法に関する。
従来より、電子部品をコンパクトに電子機器に組み込むためにプリント配線板などの回路基板が一般に広く使用されている。プリント配線板は、積層板に張り合わせた銅箔を電子回路パターンに従ってエッチングしたものであって、高密度に電子部品を実装することは困難であるが、コスト面で有利である。
一方、電子機器に対する小型化、高性能化、低価格化などの要求に伴い、回路基板の電子回路の微細化、多層化、及び電子部品の高密度実装化が急速に進み、回路基板に対し、多層プリント配線板の検討が活発化してきた。
多層構造を有する回路基板である多層プリント配線板を製造する際には、例えば特許文献１（特開２００６－６６７３８号公報）のように配線パターンが形成された複数の絶縁性基材を接着層により張り合わせることが行われている。
また、特許文献２（特開２００４－１５８６７１号公報）のように、多層配線板として、ベースとなるコア材の両面に、絶縁材料からなる基板層に導体パターンを形成した順番に積層して形成したビルドアップ多層配線板が提案されている。
上述した特許文献１のように接着層を設けて複数の基板を張り付ける場合、そもそも接着層は、製造された多層プリント配線板においては必要のない材料であり、また高速伝送用基板においては電気的特性を満足できない場合もあり、さらにコスト的に無駄が大きいという課題がある。また、特許文献２のようなビルドアップ型の多層配線板は製造工程に非常に長時間を必要とし、また歩留まりについても一層あたりの歩留まりが多層化されると層数の乗数として全体の歩留まりに反映されてしまい、製造コストも高いという課題がある。
また、従来の多層配線板では、金属層に絶縁性基材を積層する場合、積層した絶縁性基材の表面の平坦度にばらつきが生じることにより、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等が発生するという課題がある。
そこで、本発明は上記課題を解決すべくなされ、その目的とするところは、接着層を用いずに且つ製造工程が短く、さらに積層表面の板厚分布、平坦度を均一にした回路基板の製造方法を提供することにある。
本発明にかかる回路基板の製造方法によれば、第１金属箔の第１絶縁基材が積層される表面と反対側の面に、前記第１金属箔と異なる金属を含有する第３金属層と、第４金属層とを順に有し、第１絶縁基材が積層される方向から前記第１金属箔をエッチングすることによりパターン状に形成された第１金属層を製造する工程と、第１絶縁基材が積層される方向からエッチングすることにより前記第３金属層の一部を除去する工程と、第１表面にパターン状に形成された前記第１金属層が設けられ、第２表面にパターン状に形成された第２金属層が設けられ、前記第１金属層と前記第２金属層との間に形成された第１貫通孔内に前記第１金属層と前記第２金属層とを接続する第１導電性ペーストが充填された硬化済みの第１絶縁基材を製造する工程と、エッチングすることにより前記第４金属層の全部を除去する工程と、エッチングすることにより前記第３金属層の全部を除去する工程と、前記第１絶縁基材と、前記第１絶縁基材の前記第２表面側に配置されて、前記第２金属層と連通する第２貫通孔内に前記第２金属層と接続する第２導電性ペーストが充填された半硬化状の第２絶縁基材と、を有する単位構成体を製造する工程と、複数の前記単位構成体のうちの一の単位構成体における前記第１絶縁基材と、他の単位構成体における前記第２絶縁基材とを互いに接合し、前記複数の単位構成体を積層する工程と、を含むことを特徴としている。
この方法を採用することによって、単位構成体を複数製造しておき、複数の単位構成体を積層させることにより多層の回路基板を製造するため、製造工程の短縮化及びコスト削減を図ることができる。また、第３金属層を設けることにより、第１金属箔をエッチングし第１金属層をパターニングする際に第３金属層がバリアメタルの役割を果たし、第４金属層までエッチングされないという効果を生じる。さらに、第４金属層を設けることにより、積層表面の板厚分布、平坦度のばらつきを抑えることができる。したがって、第１金属箔が第３金属層と第４金属層を有することにより、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等の発生を防止することができる。
また、前記第１絶縁基材が積層される前記第１金属層の表面と、前記第１絶縁基材が積層される前記第４金属層の表面と、の算術平均粗さ（Ｒａ）が、１．０μｍ～２．０μｍとなるように前記第１金属層の表面と前記第４金属層の表面と、を粗面化処理する工程と、前記第２絶縁基材を積層する前記第１金属層の表面と、前記第２絶縁基材を積層する前記第２金属層の表面と、の算術平均粗さ（Ｒａ）が、１．０μｍ～２．０μｍとなるように前記第１金属層の表面と、前記第２金属層の表面とを粗面化処理する工程と、を含むことを特徴としてもよい。
これによれば、各金属層に半硬化状態の（硬化済みではない）各導電性ペーストを積層したときに、抵抗値異常や層間剥離を生じさせないという効果を生じる。
また、前記第１金属層は、前記第１絶縁基材の前記第１表面側から前記第２表面側に向けて小径となる台形形状に形成され、前記第２金属層は、前記第２絶縁基材の前記第１表面側から前記第２表面側に向けて小径となる台形形状に形成されることを特徴としてもよい。
また、前記単位構成体を製造する工程において、前記単位構成体における前記第１金属層は、前記第１絶縁基材に埋没しており、前記単位構成体における前記第２金属層は、前記第２絶縁基材に埋没していることを特徴としてもよい。
本発明によれば、単位構成体を複数製造して、複数の単位構成体を積層させることにより多層の回路基板を構成することができるため、製造工程の短縮化、歩留まりの向上及びコスト削減を図ることができる。また、第１金属層が第１絶縁基材を積層する面とは逆の面に第３金属層と第４金属層とを順に有することにより、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等の発生を防止することができる。
（回路基板）
図１に回路基板２０の概略断面図を示す。本実施形態における回路基板２０は、第１絶縁基材２２と、第２絶縁基材２４が交互に接着層無しで積層されて構成されている。第１絶縁基材２２の第１表面２２ａには、第１金属層２６がパターン状に形成されており、第１金属層２６は第１絶縁基材２２内に埋没している。最下位層の第１絶縁基材２２の第１表面２２aには、第５金属層６６がパターン状に形成されており、第５金属層６６は第１絶縁基材２２から露出している。第１表面２２ａと反対側の第２表面２２ｂには、第２金属層２８がパターン状に形成されており、第２金属層２８は第１絶縁基材２２からは露出しており、第２絶縁基材２４内に埋没している。
図１に回路基板２０の概略断面図を示す。本実施形態における回路基板２０は、第１絶縁基材２２と、第２絶縁基材２４が交互に接着層無しで積層されて構成されている。第１絶縁基材２２の第１表面２２ａには、第１金属層２６がパターン状に形成されており、第１金属層２６は第１絶縁基材２２内に埋没している。最下位層の第１絶縁基材２２の第１表面２２aには、第５金属層６６がパターン状に形成されており、第５金属層６６は第１絶縁基材２２から露出している。第１表面２２ａと反対側の第２表面２２ｂには、第２金属層２８がパターン状に形成されており、第２金属層２８は第１絶縁基材２２からは露出しており、第２絶縁基材２４内に埋没している。
第１絶縁基材２２には、第１金属層２６又は第５金属層６６と、第２金属層２８とを連通するように、第１金属層２６側又は第５金属層６６側と、第２金属層２８側と、で開口する貫通孔３０が形成されている。貫通孔３０には、第１金属層２６又は第５金属層６６と、第２金属層２８と、を電気的に接続する第１導電性ペースト３２が充填されている。本実施形態では、貫通孔３０は、第１表面２２ａから第２表面２２ｂに向けて徐々に大径となるように形成されており、第１導電性ペースト３２はコーン形状となっている。
第１絶縁基材２２の第２表面２２ｂ側には、第２絶縁基材２４が配置されている。第２絶縁基材２４の第１表面２４ａには（すなわち第２絶縁基材２４の第１絶縁基材２２との対向面側には）、第１絶縁基材２２の第２表面２２ｂに形成された第２金属層２８が第２絶縁基材２４内に埋没している。
第２絶縁基材２４の第２表面２４ｂ側、すなわち図１では上方側においては、第２絶縁基材２４の上方に位置する第１絶縁基材２２の第１表面２２ａに形成された第１金属層２６が第１絶縁基材２２内に埋没している。
また、第２絶縁基材２４には、埋没している第２金属層２８と、第２絶縁基材２４の上方に位置する第１絶縁基材２２内に埋没している第１金属層２６を連通するように、第２金属層２８側と第１金属層２６側で開口する貫通孔３４が形成されている。貫通孔３４には、第２金属層２８と第１金属層２６を電気的に接続する第２導電性ペースト３６が充填されている。本実施形態では、貫通孔３４は、第２絶縁基材２４の第１表面２４ａから第２表面２４ｂに向けて徐々に大径となるように形成されており、第２導電性ペースト３６はコーン形状となっている。
そして、第１金属層２６は、第１絶縁基材２２の第１表面２２ａ側が大径となり、第１絶縁基材２２の第２表面２２ｂ側が小径となっている台形形状となっている。第２金属層２８は、第２絶縁基材２４の第１表面２４ａ側が大径となり、第２絶縁基材２４の第２表面２４ｂ側が小径となっている台形形状となっている。一方、第５金属層６６は、第１絶縁基材２２の第１表面２２ａ側が大径となり、下向きに露出した台形形状となっている。第１金属層２６と第２金属層２８とは一律に同じ向きの台形形状であり、第５金属層６６は、第１金属層２６及び第２金属層２８とは逆向きの台形形状である。
このように、第１絶縁基材２２の両側の各金属層２６，２８が上方に向けて小径となる台形形状となっているのは、製造工程時において各金属層２６，２８をそれぞれ積層方向上方からエッチング処理することで生じるものである。また、第５金属層６６が下方に向けて小径となる台形形状となっているのは、製造工程時において第５金属層６６を積層方向下方からエッチング処理することで生じるものである。
本実施形態における回路基板２０は、第１絶縁基材２２と第２絶縁基材２４が交互に積層され、且つ第１絶縁基材２２と第２絶縁基材２４の境界に設けられている第１金属層２６は第１絶縁基材２２に埋没しており、第２金属層２８は第２絶縁基材２４に埋没しており、第５金属層６６は第１絶縁基材２２から露出している。
また、好適には、第１金属層２６の表面（第１導電性ペースト３２側及び第２導電性ペースト３６側）と、第５金属層６６の表面（第１導電性ペースト３２側）と、第２金属層２８の表面（第２導電性ペースト３６側）と、の算術平均粗さ（Ｒａ）は、１．０μｍ～２．０μｍとする。これによれば、半硬化状態の（硬化済みではない）各導電性ペースト３２，３６を積層したときに、抵抗値異常や層間剥離を生じさせないという効果を生じる。
（回路基板の製造方法）
次に、図２～図２５に基づいて回路基板の製造方法について説明する。まず、図２に示すように、符号５８は、第１金属箔４０の一の表面に第３金属層５６と第４金属層５７とを順に有する３層金属５８である。
次に、図２～図２５に基づいて回路基板の製造方法について説明する。まず、図２に示すように、符号５８は、第１金属箔４０の一の表面に第３金属層５６と第４金属層５７とを順に有する３層金属５８である。
３層金属５８のうち、第１金属箔４０と第４金属層５７としては、一般的な銅箔を採用することができるが、特に銅箔に限定するものではなく、目的に応じて様々な金属箔を適宜選択することができる。ただし、第１金属箔４０と第４金属層５７とは同種の金属箔を採用することができるが、後述の通り、第１金属箔４０、第３金属層５６、及び第４金属層５７ごとにそれぞれエッチング処理を行うため、第１金属箔４０と第３金属層５６、及び第４金属層５７と第３金属層５６とは、別種の金属を含むものでなくてはならない。一例として、第１金属箔４０と第４金属層５７に銅箔を採用した場合に、第３金属層５６にはニッケル層を採用する。
次に図３～５に示すように、第１金属箔４０のエッチング処理を行う。本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム５２を３層金属５８のそれぞれの表面（第１金属箔４０と第４金属層５７の表面）に張り付け、フォトマスク５３を介してドライフィルム５２に対して露光及び現像を実行し、所定のパターンとして形成された第１金属層２６を得る。なお、本実施形態においては３層金属５８の第４金属層５７側のドライフィルム５２はパターン状には形成されない。また、３層金属５８の上側からのエッチング処理は、第１金属箔４０にのみ作用するエッチング液を使用し、また、第３金属層５６がバリアメタルの役割を果たすことにより、エッチング処理は第４金属層５７まで及ばない。したがって、この場合、第４金属層５７にはエッチング処理がなされない。
エッチング処理において、第１金属箔４０はパターン状の台形形状の第１金属層２６として形成される。これは、薬品による等方性エッチングによってエッチング処理が行わることから生じるものである。図５のように、エッチング処理により、第３金属層５６側（後述する第１絶縁基材２２の第１表面２２ａ側）が大径となる台形形状の第１金属層２６が形成される。
次に、図６に示すように、第３金属層５６のエッチング処理を行う。この場合、３層金属５８の表面へのドライフィルムの貼り付けは行わず、第３金属層５６（一例として、第３金属層５６はニッケル層）にのみ作用するエッチング液を採用する。本工程により、上述した第１金属層２６と第４金属層５７との隙間にのみ、第３金属層５６は残存することになる。
また、３層金属５８の最上部が第１金属層２６として形成された状態で、第１金属層２６の第１導電性ペースト３２側の表面と、第４金属層５７の第１導電性ペースト３２側の表面を粗面化処理する。なお、好適には、粗面化処理による第１金属層２６の表面と、第４金属層５７の第１金属層２６側の表面と、の算術平均粗さ（Ｒａ）は、１．０μｍ～２．０μｍとする。これによれば、後述するように、第１導電性ペースト３２を貫通孔３０に充填した際に、第１金属層２６と、第１導電性ペースト３２と、の間で抵抗値異常や層間剥離を生じさせないという効果を生じる。
次に、図７に示すように、３層金属５８に対して半硬化状態の（硬化済みではない）第１絶縁基材２２を積層し、第１絶縁基材２２の上面にマスク用の樹脂フィルム４２を積層する。
また、第１絶縁基材２２としては、熱硬化性樹脂又は熱可塑性樹脂を含有することが好ましく、例えばプリプレグ（ガラス繊維等の不織布基材や不織基材に、エポキシ樹脂などを含侵させたもの）を採用することができる。ただし、第１絶縁基材２２の樹脂としては、回路基板で用いられる絶縁性の基材であれば、例えば熱硬化性樹脂であるビスマレイミドトリアジン樹脂、又は熱可塑性樹脂である変形ポリフェニレンエーテル樹脂などであってもよい。
図８に、第１絶縁基材２２の厚さ方向に貫通する貫通孔３０を形成したところを示す。貫通孔３０は、第１絶縁基材２２と樹脂フィルム４２を貫通し、第１金属層２６が貫通孔３０の底面を閉塞するように形成される。貫通孔３０の形成方法としては、レーザを用いて形成する方法があるが、レーザによる形成方法に限定するものではない。レーザで貫通孔３０を形成する場合のレーザの種類としては、ＣＯ２レーザ、ＹＡＧレーザなどが挙げられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。
図９に、貫通孔３０に第１導電性ペースト３２を充填したところを示す。第１導電性ペースト３２としては、導電性フィラーとバインダー樹脂とを含有するものを採用することができる。導電性フィラーとしては、例えば銅、金、銀、パラジウム、ニッケル、錫、ビスマスなどの金属粒子が挙げられる。これらの金属粒子は、１種類で用いるか、又は２種類以上を混合させてもよい。バインダー樹脂としては、例えば熱硬化性樹脂の一種であるエポキシ樹脂を採用することができる。ただし、エポキシ樹脂に限定するものではなく、ポリイミド樹脂などを採用してもよい。また、バインダー樹脂としては、熱硬化性樹脂ではなく、熱可塑性樹脂であってもよい。
また、第１導電性ペースト３２の貫通孔３０への充填方法としては、スキージなどの治具を使用して貫通孔３０に大気圧下又は真空下において第１導電性ペースト３２を充填する方法が挙げられる。
図１０に、樹脂フィルム４２を剥離したところを示す。樹脂フィルム４２を剥離することによって、樹脂フィルム４２の厚みの分だけ第１導電性ペースト３２が第１絶縁基材２２の第２表面２２ｂの開口から突出した状態となる。
図１１に、樹脂フィルム４２を剥離した後に、第２金属箔５０を第１絶縁基材２２の上面（第１金属箔４０が配置されている面とは反対側の面）に配置するところを示す。第２金属箔５０としては、一般的な銅箔を採用することができるが、特に銅箔に限定するものではなく、目的に応じて様々な金属箔を適宜選択することができる。
図１２に示すように、第１金属層２６、第３金属層５６、第４金属層５７、及び第２金属箔５０は、第１絶縁基材２２と接合される。接合は、熱圧着又は圧着によって行うことができ、これにより、第１導電性ペースト３２及び第１絶縁基材２２が硬化する。なお、熱圧着の温度及び圧力、圧着の圧力は、第１導電性ペースト３２、第１絶縁基材２２の材料に応じて適宜選択することができる。
次に、図１３に示すように、第１絶縁基材２２の上面に配置されている第２金属箔５０と、第４金属層５７と、のエッチング処理を行う。本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム５２を第２金属箔５０の表面に貼り付け、フォトマスク５３を介してドライフィルム５２に対して露光及び現像を実行し、図１４に示すように、所定のパターンとして形成された第２金属層２８を得る。また、第４金属層５７の表面は全面に亘ってエッチング液によりエッチング処理されるため、第４金属層５７は除去される。なお、本工程のエッチング処理を行っても、第３金属層５６がバリアメタルの役割を果たし、第１金属層２６はエッチング処理されずそのまま残る。
エッチング処理において、第２金属箔５０はパターン状の台形形状の第２金属層２８として形成される。これは、薬品による等方性エッチングによってエッチング処理が行われることから生じるものである。図１４のように、エッチング処理により第１絶縁基材２２の第２表面２２ｂ側が大径となる台形形状の第２金属層２８が形成される。
次に、図１５に示すように、前工程により残存した第３金属層５６のエッチング処理を行う。この場合、第２金属層２８へのドライフィルムの貼り付けは行わず、第３金属層５６（一例として、第３金属層５６はニッケル層）にのみ作用するエッチング液を採用する。本工程により、第３金属層５６は除去され、最初の工程で形成した３層金属５８は、パターニングされた第１金属層２６のみが残存することになる。
また、図１６に示すように第１絶縁基材２２の両面に第１金属層２６と第２金属層２８が形成された状態で、第１金属層２６の第２導電性ペースト３６側の表面と、第２金属層２８の第２導電性ペースト３６側の表面と、の粗面化処理する。なお、好適には、粗面化処理による第１金属層２６の表面と、第２金属層２８側の表面と、の算術平均粗さ（Ｒａ）は、１．０μｍ～２．０μｍとする。これによれば、後述するように、第２導電性ペースト３６を貫通孔３４に充填した際や、複数の単位構成体６０を積層する際に、第１金属層２６及び第２金属層２８と、第２導電性ペースト３６との間で抵抗値異常や層間剥離を生じさせないという効果を生じる。
図１７に、第１絶縁基材２２の第２表面２２ｂ側に、半硬化状態の（硬化済みではない）第２絶縁基材２４を積層し、第２絶縁基材２４の表面に樹脂フィルム５４を積層したところを示す。第２絶縁基材２４は、第１絶縁基材２２と同じ材質のものを採用することができ、熱硬化性樹脂又は熱可塑性樹脂を含有することが好ましく、例えばプリプレグ（ガラス繊維等の不織布基材や織布基材に、エポキシ樹脂などを含侵させたもの）を採用することができる。ただし、第２絶縁基材２４の樹脂としては、回路基板で用いられる絶縁性の基材であれば、例えば熱硬化性樹脂であるビスマレイミドトリアジン樹脂、又は熱可塑性樹脂である変形ポリフェニレンエーテル樹脂などであってもよい。
第２絶縁基材２４は、半硬化状態であり、第１絶縁基材２２の第２表面２２ｂに形成した第２金属層２８は第２絶縁基材２４内に埋没する。
図１８に、第２絶縁基材２４の厚さ方向に貫通する貫通孔３４を形成したところを示す。貫通孔３４は、第２絶縁基材２４と樹脂フィルム５４を貫通し、第２金属層２８が貫通孔３４の底面を閉塞するように形成される。貫通孔３４の形成方法としては、レーザを用いて形成する方法があるが、レーザによる形成方法に限定するものではない。レーザで貫通孔３４を形成する場合のレーザの種類としては、ＣＯ2レーザ、ＹＡＧレーザなどがあげられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。
図１９に、貫通孔３４に第２導電性ペースト３６を充填したところを示す。第２導電性ペースト３６は、第１導電性ペースト３２と同じ材質のものを採用することができる。第２導電性ペースト３６としては、導電性フィラーとバインダー樹脂とを含有するものを採用することができる。導電性フィラーとしては、例えば銅、金、銀、パラジウム、ニッケル、錫、ビスマスなどの金属粒子が挙げられる。これらの金属粒子は、１種類で用いるか、又は２種類以上を混合させてもよい。バインダー樹脂としては、例えば熱硬化性樹脂の一種であるエポキシ樹脂を採用することができる。ただし、エポキシ樹脂に限定するものではなく、ポリイミド樹脂などを採用してもよい。また、バインダー樹脂としては、熱硬化性樹脂ではなく、熱可塑性樹脂であってもよい。
また、第２導電性ペースト３６の貫通孔３４への充填方法としては、スキージなどの治具を使用して貫通孔３４に大気圧下又は真空下において第２導電性ペースト３６を充填する方法が挙げられる。
図２０に、第２絶縁基材２４の表面の樹脂フィルム５４を剥離したところを示す。樹脂フィルム５４を剥離することによって、樹脂フィルム５４の厚みの分だけ第２導電性ペースト３６が第２絶縁基材２４の第１絶縁基材２２側と反対側の表面の開口から突出した状態となる。
樹脂フィルム５４を剥離した状態で、２つの絶縁基材２２，２４が積層された１つの単位構成体６０が完成する。単位構成体６０は、硬化済みの第１絶縁基材２２と、第１絶縁基材２２の第２表面２２ｂ側に積層された半硬化状態の第２絶縁基材２４とが積層されて構成されている。そして、第２金属層２８は第２絶縁基材２４内に埋没しており、また第２導電性ペースト３６も硬化しておらず、第２絶縁基材２４の第２表面２４ｂ側に盛り上がっている状態である。また、単位構成体６０は、第１絶縁基材２２の第１表面２２ａにおいて、第１表面２２ａ側が大径であり第１表面２２ａから第２表面２２ｂに向けて小径となる台形形状の第１金属層２６が形成され、第１絶縁基材２２の第２表面２２ｂにおいて、第１表面２４ａ側が大径であり第１表面２４ａから第２表面２４ｂに向けて小径となる台形形状の第２金属層２８が形成される。
本実施形態の回路基板２０の製造方法は、図２０に示された単位構成体６０を複数積層することによって多層の回路基板２０を製造する。ビルドアップ型のように１層ずつ形成する場合よりも、本実施形態のように予め複数の単位構成体６０を製造しておき、複数の単位構成体６０を積層することで製造時間の短縮化を図ることができる。
また、本実施形態の回路基板２０の製造方法は、図２～図１３に示すように、第１金属箔４０がその下側（第１絶縁基材２２を積層するのとは逆側）に第３金属層５６、第４金属層５７を順に有することにより、積層表面の板厚分布、平坦度のばらつきを抑え、積層後の層間のズレ、導電性ペーストの漏れ、ボイド等の発生を防止することができる。
図２１に、複数の単位構成体６０と、一の単位構成体６１が積層される状態を示す。複数の単位構成体６０と、一の単位構成体６１と、の積層は、単位構成体６０，６１の半硬化状態の第２絶縁基材２４と、他の単位構成体６０の硬化済みの第１絶縁基材２２が接合される。なお、後述するように、最下位層の単位構成体は単位構成体６１であり、単位構成体６０とは構成が異なる。
ここで、複数の単位構成体６０，６１の積層において、最下位層となる単位構成体６１の製造工程について説明する。最下位層となる単位構成体６１は、図２に示す第１金属箔４０を第５金属箔６５とし、第５金属箔６５をパターニングすることなく、直接、第１導電性ペースト３２を積層することにより製造する。その後の単位構成体６１の製造工程は、図７～図２０に示す単位構成体６０の製造工程と同様であるので、説明を省略する。これにより、図２１～図２３に示すように、最下位層に一面に第５金属箔６５が積層された単位構成体６１を得る。
なお、単位構成体６０のように最下位層が製品面となってから各単位構成体６０の積層を実施する際には、異物等が最下位層の第１金属層２６に溶着してしまい、歩留まりが悪化してしまう。また、最下位層の第１金属層２６が、単位構成体６０の積層前にパターニングされていると、積層時に生じる内部圧力が分散してしまい、導電性ペーストに圧力がかかりづらく、電気抵抗値異常が発生してしまう。したがって、単位構成体６１を最下位層に積層することにより、これらを防ぐことができるという効果を生じる。
図２１～図２５に示すように、複数の単位構成体６０と、一の単位構成体６１と、を積層した回路基板２０の製造工程について説明する。なお、図２１～図２５では、二の単位構成体６０と、一の単位構成体６１と、を積層した６層の回路基板２０を例とする。まず、複数の単位構成体６０と、一の単位構成体６１と、を積層した状態で最上面（複数の単位構成体６０のうちの最上部の単位構成体６０の第２絶縁基材２４側）に表面用金属層６２を配置する。表面用金属層６２としては、銅などを挙げることができるが、銅に限定するものではなく他の金属を適宜選択することができる。
図２２～図２３に示すように、最上面に表面用金属層６２を配置した後に、表面用金属層６２と、複数の単位構成体６０と、一の単位構成体６１と、を熱圧着又は圧着する。熱圧着又は圧着により、各単位構成体６０，６１の第２絶縁基材２４及び第２導電性ペースト３６が硬化し、各単位構成体６０と単位構成体６１どうしが接合される。また、最上面の表面用金属層６２は、積層した単位構成体６０のうちの最上部に位置する単位構成体６０の第２絶縁基材２４と接合する。なお、熱圧着における温度及び圧力、圧着の圧力は、第１導電性ペースト３２、第１絶縁基材２２、第２導電性ペースト３６、第２絶縁基材２４の材料に応じて適宜選択することができる。
次に図２４に示すように、表面用金属層６２と、第５金属箔６５と、をエッチング処理する。本実施形態のエッチング処理においては、ウェットエッチングを採用しており、ドライフィルム６４を、表面用金属層６２の表面と、第５金属箔６５の表面と、に貼り付け、フォトマスク６３を介してドライフィルム６４に対して露光及び現像を実行し、所定のパターンとして形成された表面用金属層６２と、第５金属層６６を得る。
図２５に示すように、製造された多層の回路基板２０は、接着層無しで各絶縁基材２２，２４どうしが接合されている。これは、単位構成体６０及び単位構成体６１の製造時において半硬化した第２絶縁基材２４が第１絶縁基材２２と接合され、且つ複数の単位構成体６０と、一の単位構成体６１と、を積層する際に第１絶縁基材２２と半硬化した第２絶縁基材２４とが熱圧着又は圧着され、第２導電性ペースト３６と第１金属層２６とが熱圧着又は圧着されるためである。また、これらの製造工程により、第１金属層２６は第１絶縁基材２２に埋没し、第２金属層２８は第２絶縁基材２４に埋没し、第５金属層６６は第１絶縁基材２２から露出して構成されることになる。
また、多層の回路基板２０内に形成されている台形形状の金属層２６、２８はその台形形状の向きが一律に同じ向きに配置されている。すなわち、多層の回路基板２０は、第１金属層２６と第２金属層２８とが一律に同じ向きに配置され、且つ第１金属層２６と第２金属層２８は台形形状の小径の側が多層回路基板の上部側方向に向いている。第５金属層６６は、台形形状の小径の側が多層回路基板の下部側方向に向いており、各金属層２６，２８とは逆向きに配置されている。
本実施形態における回路基板の製造方法によって製造される回路基板２０、及び本実施形態における回路基板２０は、マザーボード（支持基板）としても使用可能であり、またインターポーザ（中継基板）としても使用可能である。特にサーバー系や高速通信系のマザーボードやインターポーザに使用可能であり、さらに半導体素子を構成する回路基板としても使用可能である。また、半導体の良否判定に使用する検査装置、プローブカード等にも適用することができる。
本実施形態では３層金属が第１金属箔４０の下に第３金属層５６、第４金属層５７を順に有する場合について説明したが、第４金属層５７の下に、さらに、第１金属箔４０とは異なる金属を含む図示しない第６金属層を好適に設けることもできる。この場合、上記実施形態で説明した工程の最初に、最下層である第６金属層をエッチング処理により除去する工程を追加すればよい。
（電子機器）
電子機器は、上述した回路基板２０と電子部品（不図示）とを有し、さらに必要に応じてその他の部材を有する。例えば、電子機器としては、スマートフォン、タブレット型携帯端末、コンピュータなどが挙げられる。
電子機器は、上述した回路基板２０と電子部品（不図示）とを有し、さらに必要に応じてその他の部材を有する。例えば、電子機器としては、スマートフォン、タブレット型携帯端末、コンピュータなどが挙げられる。
２０ 回路基板
２２ 第１絶縁基材
２２ａ 第１表面
２２ｂ 第２表面
２４ 第２絶縁基材
２４ａ 第１表面
２４ｂ 第２表面
２６ 第１金属層
２８ 第２金属層
３０ 貫通孔
３２ 第１導電性ペースト
３４ 貫通孔
３６ 第２導電性ペースト
４０ 第１金属箔
４２ 樹脂フィルム
５０ 第２金属箔
５２ ドライフィルム
５３ フォトマスク
５４ 樹脂フィルム
５６ 第３金属層
５７ 第４金属層
５８ ３層金属
６０ 単位構成体
６１ 単位構成体
６２ 表面用金属層
６３ フォトマスク
６４ ドライフィルム
６５ 第５金属箔
６６ 第５金属層
２２ 第１絶縁基材
２２ａ 第１表面
２２ｂ 第２表面
２４ 第２絶縁基材
２４ａ 第１表面
２４ｂ 第２表面
２６ 第１金属層
２８ 第２金属層
３０ 貫通孔
３２ 第１導電性ペースト
３４ 貫通孔
３６ 第２導電性ペースト
４０ 第１金属箔
４２ 樹脂フィルム
５０ 第２金属箔
５２ ドライフィルム
５３ フォトマスク
５４ 樹脂フィルム
５６ 第３金属層
５７ 第４金属層
５８ ３層金属
６０ 単位構成体
６１ 単位構成体
６２ 表面用金属層
６３ フォトマスク
６４ ドライフィルム
６５ 第５金属箔
６６ 第５金属層
Claims (4)
- 第１金属箔の第１絶縁基材が積層される表面と反対側の面に、前記第１金属箔と異なる金属を含有する第３金属層と、第４金属層とを順に有し、第１絶縁基材が積層される方向から前記第１金属箔をエッチングすることによりパターン状に形成された第１金属層を製造する工程と、
第１絶縁基材が積層される方向からエッチングすることにより前記第３金属層の一部を除去する工程と、
第１表面にパターン状に形成された前記第１金属層が設けられ、第２表面にパターン状に形成された第２金属層が設けられ、前記第１金属層と前記第２金属層との間に形成された第１貫通孔内に前記第１金属層と前記第２金属層とを接続する第１導電性ペーストが充填された硬化済みの第１絶縁基材を製造する工程と、
エッチングすることにより前記第４金属層の全部を除去する工程と、
エッチングすることにより前記第３金属層の全部を除去する工程と、
前記第１絶縁基材と、前記第１絶縁基材の前記第２表面側に配置されて、前記第２金属層と連通する第２貫通孔内に前記第２金属層と接続する第２導電性ペーストが充填された半硬化状の第２絶縁基材と、を有する単位構成体を製造する工程と、
複数の前記単位構成体のうちの一の単位構成体における前記第１絶縁基材と、他の単位構成体における前記第２絶縁基材とを互いに接合し、前記複数の単位構成体を積層する工程と、を含むことを特徴とする回路基板の製造方法。 - 前記第１絶縁基材が積層される前記第１金属層の表面と、前記第１絶縁基材が積層される前記第４金属層の表面と、の算術平均粗さ（Ｒａ）が、１．０μｍ～２．０μｍとなるように前記第１金属層の表面と前記第４金属層の表面と、を粗面化処理する工程と、
前記第２絶縁基材を積層する前記第１金属層の表面と、前記第２絶縁基材を積層する前記第２金属層の表面と、の算術平均粗さ（Ｒａ）が、１．０μｍ～２．０μｍとなるように前記第１金属層の表面と、前記第２金属層の表面とを粗面化処理する工程と、を含むことを特徴とする請求項１記載の回路基板の製造方法。 - 前記第１金属層は、前記第１絶縁基材の前記第１表面側から前記第２表面側に向けて小径となる台形形状に形成され、
前記第２金属層は、前記第２絶縁基材の前記第１表面側から前記第２表面側に向けて小径となる台形形状に形成されることを特徴とする請求項１又は請求項２記載の回路基板の製造方法。 - 前記単位構成体を製造する工程において、前記単位構成体における前記第１金属層は、前記第１絶縁基材に埋没しており、前記単位構成体における前記第２金属層は、前記第２絶縁基材に埋没していることを特徴とする請求項１～請求項３のうちのいずれか１項記載の回路基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021071250A JP7216139B2 (ja) | 2021-04-20 | 2021-04-20 | 回路基板の製造方法 |
| PCT/JP2022/005608 WO2022224557A1 (ja) | 2021-04-20 | 2022-02-14 | 回路基板、回路基板の製造方法及び電子機器 |
| CN202280028973.9A CN117178638A (zh) | 2021-04-20 | 2022-02-14 | 电路基板、电路基板的制造方法以及电子设备 |
| US18/285,910 US20240188216A1 (en) | 2021-04-20 | 2022-02-14 | Circuit board, method for manufacturing circuit board, and electronic device |
| KR1020237030737A KR20230142604A (ko) | 2021-04-20 | 2022-02-14 | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 |
| TW111108795A TW202249555A (zh) | 2021-04-20 | 2022-03-10 | 電路基板、電路基板之製造方法及電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021071250A JP7216139B2 (ja) | 2021-04-20 | 2021-04-20 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022165765A JP2022165765A (ja) | 2022-11-01 |
| JP7216139B2 true JP7216139B2 (ja) | 2023-01-31 |
Family
ID=83722770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021071250A Active JP7216139B2 (ja) | 2021-04-20 | 2021-04-20 | 回路基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240188216A1 (ja) |
| JP (1) | JP7216139B2 (ja) |
| KR (1) | KR20230142604A (ja) |
| CN (1) | CN117178638A (ja) |
| TW (1) | TW202249555A (ja) |
| WO (1) | WO2022224557A1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008225A (ja) | 2001-06-26 | 2003-01-10 | Kyocera Corp | 多層配線基板およびその製造方法 |
| JP2004128170A (ja) | 2002-10-01 | 2004-04-22 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
| JP2006210524A (ja) | 2005-01-26 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JP2010161298A (ja) | 2009-01-09 | 2010-07-22 | Denso Corp | 導電ペーストの充填方法及び多層基板の製造方法 |
| JP2017054964A (ja) | 2015-09-10 | 2017-03-16 | 株式会社デンソー | プリント基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158671A (ja) | 2002-11-07 | 2004-06-03 | Eito Kogyo:Kk | 多層基板およびその製造方法 |
| JP4626225B2 (ja) | 2004-08-27 | 2011-02-02 | パナソニック電工株式会社 | 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法 |
-
2021
- 2021-04-20 JP JP2021071250A patent/JP7216139B2/ja active Active
-
2022
- 2022-02-14 WO PCT/JP2022/005608 patent/WO2022224557A1/ja active Application Filing
- 2022-02-14 KR KR1020237030737A patent/KR20230142604A/ko unknown
- 2022-02-14 US US18/285,910 patent/US20240188216A1/en active Pending
- 2022-02-14 CN CN202280028973.9A patent/CN117178638A/zh active Pending
- 2022-03-10 TW TW111108795A patent/TW202249555A/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008225A (ja) | 2001-06-26 | 2003-01-10 | Kyocera Corp | 多層配線基板およびその製造方法 |
| JP2004128170A (ja) | 2002-10-01 | 2004-04-22 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
| JP2006210524A (ja) | 2005-01-26 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JP2010161298A (ja) | 2009-01-09 | 2010-07-22 | Denso Corp | 導電ペーストの充填方法及び多層基板の製造方法 |
| JP2017054964A (ja) | 2015-09-10 | 2017-03-16 | 株式会社デンソー | プリント基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240188216A1 (en) | 2024-06-06 |
| WO2022224557A1 (ja) | 2022-10-27 |
| TW202249555A (zh) | 2022-12-16 |
| CN117178638A (zh) | 2023-12-05 |
| KR20230142604A (ko) | 2023-10-11 |
| JP2022165765A (ja) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5022392B2 (ja) | ペーストバンプを用いた印刷回路基板の製造方法 | |
| JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| JP2015026689A (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| JP4880277B2 (ja) | 配線基板の製造方法 | |
| WO2015028716A1 (en) | Method for manufacturing a flexible circuit board and a flexible circuit board | |
| JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| WO2023176063A1 (ja) | 多層基板、多層基板の製造方法及び電子機器 | |
| JP7216139B2 (ja) | 回路基板の製造方法 | |
| JP7128857B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
| KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP5515210B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| KR20220061099A (ko) | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 | |
| JP7531652B1 (ja) | 回路基板、回路基板の製造方法、及び電子機器 | |
| JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
| JP4503578B2 (ja) | プリント配線板 | |
| KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
| JP3786894B2 (ja) | 配線基板およびその製造方法 | |
| JP5172410B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP2005175388A (ja) | 多層基板用基材、多層配線板およびその製造方法 | |
| JP5607573B2 (ja) | 多層配線基板、部品内蔵基板、および多層配線基板の製造方法 | |
| KR101551177B1 (ko) | 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법 | |
| KR20080043207A (ko) | 능동 소자 내장형 인쇄회로기판 제조 방법 | |
| JP2008270776A (ja) | 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221115 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221115 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221125 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7216139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |