[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7212950B2 - electrical circuits, electrical connectors, electrical connector assemblies - Google Patents

electrical circuits, electrical connectors, electrical connector assemblies Download PDF

Info

Publication number
JP7212950B2
JP7212950B2 JP2020037697A JP2020037697A JP7212950B2 JP 7212950 B2 JP7212950 B2 JP 7212950B2 JP 2020037697 A JP2020037697 A JP 2020037697A JP 2020037697 A JP2020037697 A JP 2020037697A JP 7212950 B2 JP7212950 B2 JP 7212950B2
Authority
JP
Japan
Prior art keywords
resistance value
resistor
impedance
electrically connected
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020037697A
Other languages
Japanese (ja)
Other versions
JP2021141437A (en
Inventor
慎司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Tsushin Kogyo Co Ltd
Original Assignee
Honda Tsushin Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Tsushin Kogyo Co Ltd filed Critical Honda Tsushin Kogyo Co Ltd
Priority to JP2020037697A priority Critical patent/JP7212950B2/en
Publication of JP2021141437A publication Critical patent/JP2021141437A/en
Application granted granted Critical
Publication of JP7212950B2 publication Critical patent/JP7212950B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、電気回路と、前記電気回路を備える電気コネクタ及び電気コネクタアセンブリとに関する。 The present invention relates to electrical circuits and electrical connectors and electrical connector assemblies comprising said electrical circuits.

10ギガビット毎秒(Gbps)程度又はそれを超える高速大容量伝送では、電磁的両立性(EMC)が重視される。EMCには、電磁気妨害感受(EMS)と、電磁気妨害(EMI)とがある。EMSは、外部からのノイズの影響を意味し、EMIは、外部へのノイズの放射を意味する。
平衡接続方式では、外部からのノイズが二本の信号線に対してほぼ同じ影響を及ぼすため、二本の信号線を介した信号の差分をとることにより、外部からのノイズの影響を低減する。
等価インピーダンスが異なる回路同士を接続すると、信号が反射することが知られている。そこで、インピーダンス整合回路を設けて、インピーダンスを整合させることにより、信号の反射を防ぐ。
平衡接続方式には、二本の信号線の間のインピーダンスであるディファレンシャルモードインピーダンス(ノーマルモードインピーダンスともいう。)と、外部との間のインピーダンスであるコモンモードインピーダンスとがある。
このうち、信号の伝達に関わるのは、ディファレンシャルモードインピーダンスである。ディファレンシャルモードインピーダンスを整合させることにより、伝達される信号の減衰を防ぐことができるので、EMSが改善する。
また、EMIには、ディファレンシャルモードだけでなく、コモンモードも関係する。したがって、ディファレンシャルモードインピーダンスだけでなく、コモンモードインピーダンスも整合させることにより、EMIを改善することができる。
すなわち、二つのモードのインピーダンスをそれぞれ整合させることにより、EMCが改善する。
特許文献1には、ディファレンシャルモードインピーダンスと、コモンモードインピーダンスとを、ともに整合させる回路が開示されている。
また、特許文献2には、平衡接続方式における信号の信頼性を向上させるためのイコライザ回路が開示されている。
For high-speed, high-capacity transmissions on the order of or above 10 Gigabits per second (Gbps), electromagnetic compatibility (EMC) is of paramount importance. EMC includes electromagnetic interference susceptibility (EMS) and electromagnetic interference (EMI). EMS means the influence of noise from the outside, and EMI means the emission of noise to the outside.
In the balanced connection method, external noise has almost the same effect on the two signal lines, so the difference between the signals passing through the two signal lines is taken to reduce the effect of external noise. .
It is known that signals are reflected when circuits with different equivalent impedances are connected to each other. Therefore, an impedance matching circuit is provided to match the impedance, thereby preventing signal reflection.
The balanced connection system includes differential mode impedance (also called normal mode impedance), which is the impedance between two signal lines, and common mode impedance, which is the impedance between the signal lines and the outside.
Among them, differential mode impedance is involved in signal transmission. Matching the differential mode impedance can prevent attenuation of the transmitted signal, thus improving EMS.
Also, EMI involves not only the differential mode but also the common mode. Therefore, EMI can be improved by matching not only the differential mode impedance but also the common mode impedance.
That is, EMC is improved by matching the impedances of the two modes.
Patent Document 1 discloses a circuit that matches both the differential mode impedance and the common mode impedance.
Further, Patent Document 2 discloses an equalizer circuit for improving signal reliability in a balanced connection system.

特開2012-044248号公報JP 2012-044248 A 特開2005-235516号公報JP-A-2005-235516

特許文献1に記載された回路は、入力側のディファレンシャルモード等価抵抗値が出力側のディファレンシャルモード等価抵抗値よりも小さい場合には適用できない。
また、特許文献2に記載された回路は、インピーダンス整合を考慮していない。
本発明は、このような課題を解決することを目的とする。
The circuit described in Patent Document 1 cannot be applied when the differential mode equivalent resistance value on the input side is smaller than the differential mode equivalent resistance value on the output side.
Also, the circuit described in Patent Document 2 does not consider impedance matching.
An object of the present invention is to solve such problems.

電気回路は、第一入力端子と、第二入力端子と、第一出力端子と、第二出力端子と、接地端子と、前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、前記第一入力端子と前記第一出力端子との間に電気接続された第一インピーダンスと、前記第二入力端子と前記第二出力端子との間に電気接続された第二インピーダンスと、前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗とを備える。
これにより、入力側及び出力側のディファレンシャルモード等価抵抗値にかかわらず、二つのモードのインピーダンスをそれぞれ整合させ、EMCを改善することができる。
前記第一インピーダンス及び前記第二インピーダンスは、いずれも、抵抗であってもよいし、抵抗とコンデンサとの並列回路であってもよい。
前記第一インピーダンスのコンデンサと、前記第二インピーダンスのコンデンサとは、同一の静電容量値を有してもよい。
前記第一接地抵抗と、前記第二接地抵抗とは、同一の抵抗値R1を有してもよい。前記第三接地抵抗と、前記第四接地抵抗とは、同一の抵抗値R5を有してもよい。前記第一インピーダンスの抵抗と、前記第二インピーダンスの抵抗とは、同一の抵抗値R3を有してもよい。R3/R1=√[R03/R01+(R3/R01)]-1、かつ、R3/R5=√[R01/R03+(R3/R03)]-1、かつ、R3/r2=√[Z2/Z1+(R3/Z1)]-1、かつ、R3/r4=√[Z1/Z2+(R3/Z2)]-1(ただし、r2=R1・R2/(2・R1+R2)、r4=R5・R4/(2・R5+R4)、Z1=R01・R02/(2・R01+R02)、Z2=R03・R04/(2・R03+R04)、R01=2・Wc1、R02=4・Wd1・Wc1/(4・Wc1-Wd1)、R03=2・Wc2、R04=4・Wd2・Wc2/(4・Wc2-Wd2)、R2は、前記入力側抵抗の抵抗値、R4は、前記出力側抵抗の抵抗値、Wc1は、前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路のコモンモード等価抵抗値、Wd1は、前記入力側外部回路のディファレンシャルモード等価抵抗値、Wc2は、前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路のコモンモード等価抵抗値、Wd2は、前記出力側外部回路のディファレンシャルモード等価抵抗値を、それぞれ示す。)であってもよい。
前記電気回路を前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路から見たコモンモード等価抵抗値は、前記入力側外部回路のコモンモード等価抵抗値と整合してもよい。前記電気回路を前記入力側外部回路から見たディファレンシャルモード等価抵抗値は、前記入力側外部回路のディファレンシャルモード等価抵抗値と整合してもよい。前記電気回路を前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路から見たコモンモード等価抵抗値は、前記出力側外部回路のコモンモード等価抵抗値と整合してもよい。前記電気回路を前記出力側外部回路から見たディファレンシャルモード等価抵抗値は、前記出力側外部回路のディファレンシャルモード等価抵抗値と整合してもよい。
これにより、二つのモードのインピーダンスがそれぞれ整合するので、EMCを改善することができる。
電気コネクタは、上述した電気回路を備えてもよい。
電気コネクタアセンブリは、第一コンタクトと、第二コンタクトとを有する第一電気コネクタと、第三コンタクトと、第四コンタクトとを有し、前記第一電気コネクタに接続されることにより、前記第三コンタクトが前記第一コンタクトと接触して電気接続され、前記第四コンタクトが前記第二コンタクトと接触して電気接続される第二電気コネクタとを備えてもよい。前記第一電気コネクタと、前記第二電気コネクタとが接続されることにより、上述した電気回路が形成されてもよい。
前記第一電気コネクタは、前記第一接地抵抗と、前記第二接地抵抗と、前記入力側抵抗とを含んでもよい。前記第二電気コネクタは、前記第三接地抵抗と、前記第四接地抵抗と、前記出力側抵抗とを含んでもよい。前記第一インピーダンスは、前記第一コンタクトと前記第三コンタクトとを含む回路の等価インピーダンスによって構成されてもよい。前記第二インピーダンスは、前記第二コンタクトと前記第四コンタクトとを含む回路の等価インピーダンスによって構成されてもよい。
これにより、信号の減衰を抑えることができる。
The electrical circuit includes a first input terminal, a second input terminal, a first output terminal, a second output terminal, a ground terminal, and a second terminal electrically connected between the first input terminal and the ground terminal. A ground resistor, a second ground resistor electrically connected between the second input terminal and the ground terminal, and an input resistor electrically connected between the first input terminal and the second input terminal. a first impedance electrically connected between the first input terminal and the first output terminal; and a second impedance electrically connected between the second input terminal and the second output terminal; a third ground resistor electrically connected between the first output terminal and the ground terminal; a fourth ground resistor electrically connected between the second output terminal and the ground terminal; and the first output an output resistor electrically connected between the terminal and the second output terminal;
Thereby, regardless of the differential mode equivalent resistance values on the input side and the output side, the impedances of the two modes can be matched to improve EMC.
Both the first impedance and the second impedance may be resistors or parallel circuits of resistors and capacitors.
The first impedance capacitor and the second impedance capacitor may have the same capacitance value.
The first ground resistor and the second ground resistor may have the same resistance value R1. The third ground resistor and the fourth ground resistor may have the same resistance value R5. The resistance of the first impedance and the resistance of the second impedance may have the same resistance value R3. R3/R1=√[R03/R01+(R3/R01) 2 ]−1 and R3/R5=√[R01/R03+(R3/R03) 2 ]−1 and R3/r2=√[Z2/ Z1+(R3/Z1) 2 ]−1 and R3/r4=√[Z1/Z2+(R3/Z2) 2 ]−1 (where r2=R1·R2/(2·R1+R2), r4=R5· R4/(2・R5+R4), Z1=R01・R02/(2・R01+R02), Z2=R03・R04/(2・R03+R04), R01=2・Wc1, R02=4・Wd1・Wc1/(4・Wc1 −Wd1), R03=2·Wc2, R04=4·Wd2·Wc2/(4·Wc2−Wd2), R2 is the resistance value of the input side resistor, R4 is the resistance value of the output side resistor, and Wc1 is , a common-mode equivalent resistance value of an input-side external circuit electrically connected to the first input terminal and the second input terminal, Wd1 is a differential-mode equivalent resistance value of the input-side external circuit, and Wc2 is the first output. The common-mode equivalent resistance value Wd2 of the output-side external circuit electrically connected to the terminal and the second output terminal may represent the differential-mode equivalent resistance value of the output-side external circuit.
A common-mode equivalent resistance value of the electric circuit viewed from an input-side external circuit electrically connected to the first input terminal and the second input terminal may match the common-mode equivalent resistance value of the input-side external circuit. good. A differential mode equivalent resistance value of the electric circuit viewed from the input side external circuit may match a differential mode equivalent resistance value of the input side external circuit. A common-mode equivalent resistance value of the electric circuit viewed from an output-side external circuit electrically connected to the first output terminal and the second output terminal may match the common-mode equivalent resistance value of the output-side external circuit. good. A differential mode equivalent resistance value of the electric circuit viewed from the output side external circuit may match a differential mode equivalent resistance value of the output side external circuit.
This makes it possible to improve EMC since the impedances of the two modes are matched.
The electrical connector may comprise the electrical circuitry described above.
The electrical connector assembly has a first electrical connector having a first contact and a second contact, a third contact, and a fourth contact, and is connected to the first electrical connector to connect the third electrical connector. A second electrical connector may be provided, wherein a contact is in contact with and electrically connected to the first contact, and the fourth contact is in contact with and electrically connected to the second contact. The electrical circuit described above may be formed by connecting the first electrical connector and the second electrical connector.
The first electrical connector may include the first ground resistor, the second ground resistor, and the input resistor. The second electrical connector may include the third ground resistor, the fourth ground resistor, and the output side resistor. The first impedance may be constituted by an equivalent impedance of a circuit including the first contact and the third contact. The second impedance may be constituted by an equivalent impedance of a circuit including the second contact and the fourth contact.
As a result, signal attenuation can be suppressed.

例示的な電気回路10Aを示す電気回路図。An electrical circuit diagram showing an exemplary electrical circuit 10A. 例示的な電気コネクタアセンブリ80を示す電気回路図。FIG. 4 is an electrical schematic diagram showing an exemplary electrical connector assembly 80. FIG. 例示的な電気回路10Bを示す電気回路図。An electrical circuit diagram showing an exemplary electrical circuit 10B.

図1に示すとおり、電気回路10Aは、一対の入力端子21,22と、一対の出力端子23,24と、接地端子25と、八個の抵抗31~38とを有する。
入力端子21,22には、平衡接続方式の電気回路(例えば、パドルカード基板、カードエッジ基板、フレキシブル基板などの基板上に形成された電気回路や、信号ケーブルなど)が電気接続される。
出力端子23,24には、平衡接続方式の電気回路(例えば、パドルカード基板、カードエッジ基板、フレキシブル基板などの基板上に形成された電気回路や、信号ケーブルなど)が電気接続される。
接地端子25は、グランド又はアースに電気接続される。
抵抗31は、抵抗値がR1であり、入力端子21と接地端子25との間に電気接続されている。抵抗32は、抵抗値が抵抗31と同じR1であり、入力端子22と接地端子25との間に電気接続されている。抵抗33は、抵抗値がR5であり、出力端子23と接地端子25との間に電気接続されている。抵抗34は、抵抗値が抵抗33と同じR5であり、出力端子24と接地端子25との間に電気接続されている。抵抗35は、抵抗値がR2であり、入力端子21と入力端子22との間に電気接続されている。抵抗36は、抵抗値がR4であり、出力端子23と出力端子24との間に電気接続されている。抵抗37は、抵抗値がR3であり、入力端子21と出力端子23との間に電気接続されている。抵抗38は、抵抗値が抵抗37と同じR3であり、入力端子22と出力端子24との間に電気接続されている。
As shown in FIG. 1, the electric circuit 10A has a pair of input terminals 21, 22, a pair of output terminals 23, 24, a ground terminal 25, and eight resistors 31-38.
The input terminals 21 and 22 are electrically connected to a balanced connection type electric circuit (for example, an electric circuit formed on a substrate such as a paddle card substrate, a card edge substrate, a flexible substrate, or a signal cable).
The output terminals 23 and 24 are electrically connected to a balanced connection type electric circuit (for example, an electric circuit formed on a substrate such as a paddle card substrate, a card edge substrate, a flexible substrate, or a signal cable).
The ground terminal 25 is electrically connected to ground or earth.
The resistor 31 has a resistance value of R1 and is electrically connected between the input terminal 21 and the ground terminal 25 . The resistor 32 has the same resistance value R1 as the resistor 31 and is electrically connected between the input terminal 22 and the ground terminal 25 . The resistor 33 has a resistance value of R5 and is electrically connected between the output terminal 23 and the ground terminal 25 . The resistor 34 has the same resistance value R5 as the resistor 33 and is electrically connected between the output terminal 24 and the ground terminal 25 . The resistor 35 has a resistance value of R2 and is electrically connected between the input terminal 21 and the input terminal 22 . The resistor 36 has a resistance value of R4 and is electrically connected between the output terminals 23 and 24 . The resistor 37 has a resistance value of R3 and is electrically connected between the input terminal 21 and the output terminal 23 . The resistor 38 has the same resistance value R3 as the resistor 37 and is electrically connected between the input terminal 22 and the output terminal 24 .

電気回路10Aは、入力端子21,22に接続される信号線を含む入力側外部回路と、出力端子23,24に接続される信号線を含む出力側外部回路との間で、ディファレンシャルモードインピーダンス及びコモンモードインピーダンスをそれぞれ整合させる。 In the electric circuit 10A, differential mode impedance and Match the common mode impedance to each other.

入力側外部回路のディファレンシャルモードインピーダンスをWd1、入力側外部回路のコモンモードインピーダンスをWc1、出力側外部回路のディファレンシャルモードインピーダンスをWd2、出力側外部回路のコモンモードインピーダンスをWc2とすると、以下の条件をすべて満たすとき、ディファレンシャルモードインピーダンス及びコモンモードインピーダンスがともに整合する。 Let Wd1 be the differential mode impedance of the input side external circuit, Wc1 be the common mode impedance of the input side external circuit, Wd2 be the differential mode impedance of the output side external circuit, and Wc2 be the common mode impedance of the output side external circuit. When all are met, both the differential mode impedance and the common mode impedance are matched.

(条件1)R3/R1=√(R01・R03+R3)/R01-1、
(条件2)R3/R5=√(R01・R03+R3)/R03-1、
(条件3)R3/r2=√(Z1・Z2+R3)/Z1-1、
(条件4)R3/r4=√(Z1・Z2+R3)/Z2-1。
ただし、
r2=R1・R2/(2・R1+R2)、
r4=R5・R4/(2・R5+R4)、
Z1=R01・R02/(2・R01+R02)、
Z2=R03・R04/(2・R03+R04)、
R01=2・Wc1、
R02=4・Wd1・Wc1/(4・Wc1-Wd1)、
R03=2・Wc2、
R04=4・Wd2・Wc2/(4・Wc2-Wd2)。
(Condition 1) R3/R1=√(R01·R03+R3 2 )/R01−1,
(Condition 2) R3/R5=√(R01·R03+R3 2 )/R03−1,
(Condition 3) R3/r2=√(Z1·Z2+R3 2 )/Z1−1,
(Condition 4) R3/r4=√(Z1·Z2+R3 2 )/Z2−1.
however,
r2=R1.R2/(2.R1+R2),
r4=R5.R4/(2.R5+R4),
Z1=R01*R02/(2*R01+R02),
Z2=R03·R04/(2·R03+R04),
R01=2·Wc1,
R02=4·Wd1·Wc1/(4·Wc1−Wd1),
R03=2·Wc2,
R04=4.Wd2.Wc2/(4.Wc2-Wd2).

上記条件1~4を満たすR1~R5が存在するためには、以下の条件を満たす必要がある。
(条件5)R01・R03+R3>R01
(条件6)R01・R03+R3>R03
(条件7)Z1・Z2+R3>Z1
(条件8)Z1・Z2+R3>Z2
In order for R1 to R5 satisfying the above conditions 1 to 4 to exist, the following conditions must be satisfied.
(Condition 5) R01·R03+R3 2 >R01 2
(Condition 6) R01·R03+R3 2 >R03 2
(Condition 7) Z1・Z2+R3 2 >Z1 2
(Condition 8) Z1・Z2+R3 2 >Z2 2

条件5,6より、R3>√(R0max・ΔR0)。ただし、R0maxは、R01とR03とのうち、どちらか大きいほうを示し、ΔR0は、R01とR03との差の絶対値を示す。
条件7,8より、R3>√(Zmax・ΔZ)。ただし、Zmaxは、Z1とZ2とのうち、どちらか大きいほうを示し、ΔZは、Z1とZ2との差の絶対値を示す。
From conditions 5 and 6, R3>√(R0max·ΔR0). However, R0max indicates the larger one of R01 and R03, and ΔR0 indicates the absolute value of the difference between R01 and R03.
From conditions 7 and 8, R3>√(Zmax·ΔZ). However, Zmax indicates the larger one of Z1 and Z2, and ΔZ indicates the absolute value of the difference between Z1 and Z2.

すなわち、R01がR03より小さい場合だけでなく、R01がR03より大きい場合であっても、上記の条件を満たすようR1~R5の値を設定すれば、二つのモードのインピーダンスをそれぞれ整合させることができる。 That is, not only when R01 is smaller than R03, but also when R01 is larger than R03, it is possible to match the impedances of the two modes by setting the values of R1 to R5 so as to satisfy the above conditions. can.

なお、抵抗37,38は、信号の伝達経路に挿入されているので、R3が大きいと、信号の減衰が大きくなる。したがって、R3の値は、上述した条件を満たす範囲内で、なるべく小さい値に設定することが好ましい。 Since the resistors 37 and 38 are inserted in the signal transmission path, the larger R3 is, the greater the attenuation of the signal. Therefore, it is preferable to set the value of R3 to a value as small as possible within the range that satisfies the above conditions.

図2に示すとおり、電気コネクタアセンブリ80は、二つの電気コネクタ81,82を有する。
電気コネクタ81は、一対の入力端子21,22と、接地端子25と、三個の抵抗31,32,35と、二つのコンタクト61,62とを有する。コンタクト61は、内部抵抗を有し、入力端子21に電気接続されている。コンタクト62は、内部抵抗を有し、入力端子22に電気接続されている。
電気コネクタ82は、一対の出力端子23,24と、接地端子25と、三個の抵抗33,34,36と、二つのコンタクト63,64とを有する。コンタクト63は、内部抵抗を有し、出力端子23に電気接続されている。コンタクト64は、内部抵抗を有し、出力端子24に電気接続されている。
As shown in FIG. 2, the electrical connector assembly 80 has two electrical connectors 81,82.
The electrical connector 81 has a pair of input terminals 21 , 22 , a ground terminal 25 , three resistors 31 , 32 , 35 and two contacts 61 , 62 . The contact 61 has internal resistance and is electrically connected to the input terminal 21 . Contact 62 has an internal resistance and is electrically connected to input terminal 22 .
The electrical connector 82 has a pair of output terminals 23 , 24 , a ground terminal 25 , three resistors 33 , 34 , 36 and two contacts 63 , 64 . The contact 63 has internal resistance and is electrically connected to the output terminal 23 . Contact 64 has an internal resistance and is electrically connected to output terminal 24 .

電気コネクタ81と電気コネクタ82とを接続すると、コンタクト61とコンタクト63とが接触して電気接続し、コンタクト62とコンタクト64とが接触して電気接続する。コンタクト61の内部抵抗とコンタクト63の内部抵抗とが直列に電気接続されることにより形成された直列回路は、上述した電気回路10Aの抵抗37に相当する。同様に、コンタクト62の内部抵抗とコンタクト64の内部抵抗とが直列に電気接続されることにより形成された直列回路は、上述した電気回路10Aの抵抗38に相当する。これにより、全体として、上述した電気回路10Aに相当する回路が形成される。 When the electrical connectors 81 and 82 are connected, the contacts 61 and 63 come into contact and are electrically connected, and the contacts 62 and 64 come into contact and are electrically connected. A series circuit formed by electrically connecting the internal resistance of the contact 61 and the internal resistance of the contact 63 in series corresponds to the resistor 37 of the electric circuit 10A described above. Similarly, a series circuit formed by electrically connecting the internal resistance of the contact 62 and the internal resistance of the contact 64 in series corresponds to the resistor 38 of the electric circuit 10A described above. As a result, a circuit corresponding to the electric circuit 10A described above is formed as a whole.

上述したように、抵抗37,38は、信号の伝達経路に挿入されているので、信号の減衰を生じる。コンタクト61~64の内部抵抗についても同様である。コンタクト61~64の内部抵抗を抵抗37,38として利用することにより、信号の伝達経路に挿入される抵抗を減らすことができるので、信号の減衰を抑えることができる。 As described above, since the resistors 37 and 38 are inserted in the signal transmission path, they attenuate the signal. The same applies to the internal resistances of the contacts 61-64. By using the internal resistance of the contacts 61 to 64 as the resistors 37 and 38, the resistance inserted in the signal transmission path can be reduced, thereby suppressing signal attenuation.

なお、コンタクト61の内部抵抗とコンタクト63の内部抵抗とによる直列回路の等価抵抗値が、上述した条件を満たすR3の値よりも小さい場合には、コンタクト61と入力端子21との間、及び、コンタクト63と出力端子23との間のうち少なくともいずれかに、抵抗を介在させ、等価抵抗値を大きくしてもよい。コンタクト62とコンタクト64とについても、同様である。 If the equivalent resistance value of the series circuit of the internal resistance of the contact 61 and the internal resistance of the contact 63 is smaller than the value of R3 that satisfies the above conditions, between the contact 61 and the input terminal 21 and between the contact 61 and the input terminal 21 A resistor may be interposed between at least one of the contact 63 and the output terminal 23 to increase the equivalent resistance value. The same is true for the contacts 62 and 64 as well.

言うまでもなく、このように電気回路10Aの一部を、電気コネクタ81と電気コネクタ82とに分けて設けるのではなく、電気回路10Aの全部を、電気コネクタ81及び電気コネクタ82のいずれか一方に設けてもよい。
あるいは、電気コネクタ81及び電気コネクタ82の両方に電気回路10Aを設けてもよい。
また、電気回路10Aを、電気コネクタに設けるのではなく、電気コネクタが装着される基板上に設けてもよい。
Needless to say, instead of providing a portion of the electrical circuit 10A in the electrical connector 81 and the electrical connector 82 in this manner, the entire electrical circuit 10A is provided in either the electrical connector 81 or the electrical connector 82. may
Alternatively, both the electrical connector 81 and the electrical connector 82 may be provided with the electrical circuit 10A.
Also, the electrical circuit 10A may be provided on a substrate to which the electrical connector is attached instead of being provided on the electrical connector.

図3に示すとおり、電気回路10Bは、上述した電気回路10Aと同様であるが、更に、二つのコンデンサ47,48を有する。
コンデンサ47は、入力端子21と出力端子23との間に、抵抗37と並列に電気接続されている。
コンデンサ48は、入力端子22と出力端子24との間に、抵抗38と並列に電気接続されている。
As shown in FIG. 3, electrical circuit 10B is similar to electrical circuit 10A described above, but additionally includes two capacitors 47,48.
Capacitor 47 is electrically connected in parallel with resistor 37 between input terminal 21 and output terminal 23 .
Capacitor 48 is electrically connected in parallel with resistor 38 between input terminal 22 and output terminal 24 .

信号の伝達経路に挿入された抵抗とコンデンサとの並列回路は、イコライザ回路として機能し、アイパターンを改善することができる。これにより、信号の品質が向上する。 A parallel circuit of a resistor and a capacitor inserted in the signal transmission path functions as an equalizer circuit and can improve the eye pattern. This improves signal quality.

アイパターン改善のためのイコライザ回路を、インピーダンス整合のための回路とは別に設けるのではなく、抵抗37,38を、インピーダンス整合のための回路と、イコライザ回路とで兼用することにより、信号の伝達経路に挿入される抵抗を減らすことができるので、信号の減衰を抑えることができる。 Instead of providing an equalizer circuit for improving the eye pattern separately from the circuit for impedance matching, the resistors 37 and 38 are used for both the circuit for impedance matching and the equalizer circuit, thereby improving signal transmission. Since the resistance inserted in the path can be reduced, signal attenuation can be suppressed.

以上説明した実施形態は、本発明の理解を容易にするための一例である。本発明は、これに限定されるものではなく、添付の特許請求の範囲によって定義される範囲から逸脱することなく様々に修正し、変更し、追加し、又は除去したものを含む。これは、以上の説明から当業者に容易に理解することができる。 The embodiment described above is an example for facilitating understanding of the present invention. The present invention is not limited thereto and includes various modifications, changes, additions or omissions without departing from the scope defined by the appended claims. This can be easily understood by those skilled in the art from the above description.

10A,10B 電気回路、21,22 入力端子、23,24 出力端子、25 接地端子、31,32,33,34,35,36,37,38 抵抗、47,48 コンデンサ、61,62,63,64 コンタクト、80 電気コネクタアセンブリ、81,82 電気コネクタ。 10A, 10B electric circuit 21, 22 input terminals 23, 24 output terminals 25 ground terminals 31, 32, 33, 34, 35, 36, 37, 38 resistors 47, 48 capacitors 61, 62, 63, 64 contacts, 80 electrical connector assemblies, 81, 82 electrical connectors.

Claims (9)

第一入力端子と、第二入力端子と、第一出力端子と、第二出力端子と、接地端子とを有し、
前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、
前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、
前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、
前記第一入力端子と前記第一出力端子との間に電気接続された第一インピーダンスと、
前記第二入力端子と前記第二出力端子との間に電気接続された第二インピーダンスと、
前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、
前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、
前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗と
を備える、電気回路。
having a first input terminal, a second input terminal, a first output terminal, a second output terminal, and a ground terminal;
a first grounding resistor electrically connected between the first input terminal and the grounding terminal;
a second grounding resistor electrically connected between the second input terminal and the grounding terminal;
an input-side resistor electrically connected between the first input terminal and the second input terminal;
a first impedance electrically connected between the first input terminal and the first output terminal;
a second impedance electrically connected between the second input terminal and the second output terminal;
a third ground resistor electrically connected between the first output terminal and the ground terminal;
a fourth ground resistor electrically connected between the second output terminal and the ground terminal;
An electric circuit comprising an output resistor electrically connected between the first output terminal and the second output terminal.
前記第一インピーダンス及び前記第二インピーダンスは、いずれも、抵抗である、
請求項1の電気回路。
Both the first impedance and the second impedance are resistances,
2. The electrical circuit of claim 1.
前記第一インピーダンス及び前記第二インピーダンスは、いずれも、抵抗とコンデンサとの並列回路である、
請求項1の電気回路。
Both the first impedance and the second impedance are parallel circuits of a resistor and a capacitor,
2. The electrical circuit of claim 1.
前記第一インピーダンスのコンデンサと、前記第二インピーダンスのコンデンサとは、同一の静電容量値を有する、
請求項3の電気回路。
The first impedance capacitor and the second impedance capacitor have the same capacitance value,
4. The electrical circuit of claim 3.
前記第一接地抵抗と、前記第二接地抵抗とは、同一の抵抗値R1を有し、
前記第三接地抵抗と、前記第四接地抵抗とは、同一の抵抗値R5を有し、
前記第一インピーダンスの抵抗と、前記第二インピーダンスの抵抗とは、同一の抵抗値R3を有し、
R3/R1=√(R01・R03+R3)/R01-1、かつ、
R3/R5=√(R01・R03+R3)/R03-1、かつ、
R3/r2=√(Z1・Z2+R3)/Z1-1、かつ、
R3/r4=√(Z1・Z2+R3)/Z2-1(ただし、
r2=R1・R2/(2・R1+R2)、
r4=R5・R4/(2・R5+R4)、
Z1=R01・R02/(2・R01+R02)、
Z2=R03・R04/(2・R03+R04)、
R01=2・Wc1、
R02=4・Wd1・Wc1/(4・Wc1-Wd1)、
R03=2・Wc2、
R04=4・Wd2・Wc2/(4・Wc2-Wd2)、
R2は、前記入力側抵抗の抵抗値、
R4は、前記出力側抵抗の抵抗値、
Wc1は、前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路のコモンモード等価抵抗値、
Wd1は、前記入力側外部回路のディファレンシャルモード等価抵抗値、
Wc2は、前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路のコモンモード等価抵抗値、
Wd2は、前記出力側外部回路のディファレンシャルモード等価抵抗値を、それぞれ示す。)である、
請求項2乃至4いずれかの電気回路。
the first grounding resistor and the second grounding resistor have the same resistance value R1,
the third grounding resistor and the fourth grounding resistor have the same resistance value R5,
The resistance of the first impedance and the resistance of the second impedance have the same resistance value R3,
R3/R1=√(R01·R03+R3 2 )/R01−1, and
R3/R5=√(R01·R03+R3 2 )/R03−1, and
R3/r2=√(Z1·Z2+R3 2 )/Z1−1, and
R3/r4=√(Z1・Z2+R3 2 )/Z2−1 (however,
r2=R1.R2/(2.R1+R2),
r4=R5.R4/(2.R5+R4),
Z1=R01*R02/(2*R01+R02),
Z2=R03·R04/(2·R03+R04),
R01=2·Wc1,
R02=4·Wd1·Wc1/(4·Wc1−Wd1),
R03=2·Wc2,
R04=4·Wd2·Wc2/(4·Wc2−Wd2),
R2 is the resistance value of the input side resistor;
R4 is the resistance value of the output side resistor;
Wc1 is a common-mode equivalent resistance value of an input-side external circuit electrically connected to the first input terminal and the second input terminal;
Wd1 is the differential mode equivalent resistance value of the input side external circuit;
Wc2 is a common-mode equivalent resistance value of an output-side external circuit electrically connected to the first output terminal and the second output terminal;
Wd2 represents the differential mode equivalent resistance value of the output side external circuit. ) is
5. The electrical circuit of any one of claims 2-4.
前記電気回路を前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路から見たコモンモード等価抵抗値は、前記入力側外部回路のコモンモード等価抵抗値と整合し、
前記電気回路を前記入力側外部回路から見たディファレンシャルモード等価抵抗値は、前記入力側外部回路のディファレンシャルモード等価抵抗値と整合し、
前記電気回路を前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路から見たコモンモード等価抵抗値は、前記出力側外部回路のコモンモード等価抵抗値と整合し、
前記電気回路を前記出力側外部回路から見たディファレンシャルモード等価抵抗値は、前記出力側外部回路のディファレンシャルモード等価抵抗値と整合している、
請求項1乃至4いずれかの電気回路。
A common-mode equivalent resistance value of the electric circuit viewed from an input-side external circuit electrically connected to the first input terminal and the second input terminal matches a common-mode equivalent resistance value of the input-side external circuit,
A differential mode equivalent resistance value of the electric circuit viewed from the input side external circuit matches a differential mode equivalent resistance value of the input side external circuit,
A common-mode equivalent resistance value of the electric circuit viewed from an output-side external circuit electrically connected to the first output terminal and the second output terminal matches a common-mode equivalent resistance value of the output-side external circuit,
A differential mode equivalent resistance value of the electric circuit viewed from the output side external circuit matches a differential mode equivalent resistance value of the output side external circuit.
5. The electrical circuit of any one of claims 1-4.
請求項1乃至6いずれかの電気回路を備える、電気コネクタ。 An electrical connector comprising the electrical circuit of any one of claims 1 to 6. 第一コンタクトと、第二コンタクトとを有する第一電気コネクタと、
第三コンタクトと、第四コンタクトとを有し、前記第一電気コネクタに接続されることにより、前記第三コンタクトが前記第一コンタクトと接触して電気接続され、前記第四コンタクトが前記第二コンタクトと接触して電気接続される第二電気コネクタと
を備え、
前記第一電気コネクタと、前記第二電気コネクタとが接続されることにより、請求項1乃至6いずれかの電気回路が形成される、
電気コネクタアセンブリ。
a first electrical connector having a first contact and a second contact;
It has a third contact and a fourth contact, and is connected to the first electrical connector so that the third contact is in contact with the first contact and is electrically connected, and the fourth contact is connected to the second electrical connector. a second electrical connector electrically connected in contact with the contact;
The electrical circuit according to any one of claims 1 to 6 is formed by connecting the first electrical connector and the second electrical connector.
electrical connector assembly.
前記第一電気コネクタは、前記第一接地抵抗と、前記第二接地抵抗と、前記入力側抵抗とを含み、
前記第二電気コネクタは、前記第三接地抵抗と、前記第四接地抵抗と、前記出力側抵抗とを含み、
前記第一インピーダンスは、前記第一コンタクトと前記第三コンタクトとを含む回路の等価インピーダンスによって構成され、
前記第二インピーダンスは、前記第二コンタクトと前記第四コンタクトとを含む回路の等価インピーダンスによって構成される、
請求項8の電気コネクタアセンブリ。
the first electrical connector includes the first grounding resistor, the second grounding resistor, and the input side resistor;
the second electrical connector includes the third grounding resistor, the fourth grounding resistor, and the output side resistor;
the first impedance is constituted by an equivalent impedance of a circuit including the first contact and the third contact;
the second impedance is configured by an equivalent impedance of a circuit including the second contact and the fourth contact;
9. The electrical connector assembly of Claim 8.
JP2020037697A 2020-03-05 2020-03-05 electrical circuits, electrical connectors, electrical connector assemblies Active JP7212950B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020037697A JP7212950B2 (en) 2020-03-05 2020-03-05 electrical circuits, electrical connectors, electrical connector assemblies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020037697A JP7212950B2 (en) 2020-03-05 2020-03-05 electrical circuits, electrical connectors, electrical connector assemblies

Publications (2)

Publication Number Publication Date
JP2021141437A JP2021141437A (en) 2021-09-16
JP7212950B2 true JP7212950B2 (en) 2023-01-26

Family

ID=77669132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020037697A Active JP7212950B2 (en) 2020-03-05 2020-03-05 electrical circuits, electrical connectors, electrical connector assemblies

Country Status (1)

Country Link
JP (1) JP7212950B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7227662B1 (en) 2022-05-27 2023-02-22 本多通信工業株式会社 Electromagnetic interference reduction device and electric circuit design method
JP7284541B1 (en) 2022-09-28 2023-05-31 本多通信工業株式会社 TERMINAL DEVICE MANUFACTURING METHOD AND NOISE REDUCTION METHOD

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115409A (en) 2011-12-01 2013-06-10 Renesas Electronics Corp Semiconductor package
DE102013015736A1 (en) 2013-09-20 2014-04-10 Daimler Ag Antenna matching circuitry for connecting antenna to signal output of communication circuit of near field communication reader used in vehicle, has symmetrical Pi-filtering circuit, inductances, coils, resistors and capacitors
JP2017059517A (en) 2015-02-27 2017-03-23 セイコーエプソン株式会社 Electronic apparatus, and printer
US20170149394A1 (en) 2015-11-25 2017-05-25 Mediatek Inc. Matching network circuit and Radio-Frequency Power Amplifier with Odd Harmonic Rejection and Even Harmonic Rejection and Method of Adjusting Symmetry of Differential Signals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336221A (en) * 1994-06-10 1995-12-22 Mitsubishi Electric Corp Sub-ranging a/d converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115409A (en) 2011-12-01 2013-06-10 Renesas Electronics Corp Semiconductor package
DE102013015736A1 (en) 2013-09-20 2014-04-10 Daimler Ag Antenna matching circuitry for connecting antenna to signal output of communication circuit of near field communication reader used in vehicle, has symmetrical Pi-filtering circuit, inductances, coils, resistors and capacitors
JP2017059517A (en) 2015-02-27 2017-03-23 セイコーエプソン株式会社 Electronic apparatus, and printer
US20170149394A1 (en) 2015-11-25 2017-05-25 Mediatek Inc. Matching network circuit and Radio-Frequency Power Amplifier with Odd Harmonic Rejection and Even Harmonic Rejection and Method of Adjusting Symmetry of Differential Signals

Also Published As

Publication number Publication date
JP2021141437A (en) 2021-09-16

Similar Documents

Publication Publication Date Title
US7545652B2 (en) Printed circuit board and differential signaling structure
KR101521815B1 (en) Method and system for reducing common mode signal generation within a plug/jack connection
US8284007B1 (en) Magnetic package for a communication system
JP7212950B2 (en) electrical circuits, electrical connectors, electrical connector assemblies
WO2012133755A1 (en) Transmission system and method for constructing backplane system
JP5819007B2 (en) Compensation network using orthogonal compensation network
JP5629313B2 (en) Differential signal transmission line, IC package, and test methods thereof
US5376904A (en) Directional coupler for differentially driven twisted line
JP3033424B2 (en) Balance-unbalance converter
US11264963B1 (en) Input buffer circuit
JP2003018224A (en) Difference signal transmission system and ic for use in transmission and reception of difference signal transmission
US10075211B2 (en) Crosstalk reduction method and repeater
JP5561428B2 (en) Transmission system and backplane system construction method
TWI497843B (en) Electrical connector
US7180950B2 (en) Low-noise feedback cancellation filter for enhanced common-mode rejection and noise immunity
US6016086A (en) Noise cancellation modification to non-contact bus
US10135417B2 (en) Coupling circuits with capacitors
US10667384B2 (en) Low frequency reduced passive equalizer
US20130002378A1 (en) Digital electronic device
TW201417525A (en) Equalizer
US11348868B2 (en) Channel structure for signal transmission
US20240128947A1 (en) In-phase noise suppression device
CN116346054A (en) Amplifier circuit
CN112398540A (en) Optical module and signal processing system comprising same
TW202217819A (en) Input buffer circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221104

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230106

R150 Certificate of patent or registration of utility model

Ref document number: 7212950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150