[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7293932B2 - 半導体装置およびセンサ装置 - Google Patents

半導体装置およびセンサ装置 Download PDF

Info

Publication number
JP7293932B2
JP7293932B2 JP2019132077A JP2019132077A JP7293932B2 JP 7293932 B2 JP7293932 B2 JP 7293932B2 JP 2019132077 A JP2019132077 A JP 2019132077A JP 2019132077 A JP2019132077 A JP 2019132077A JP 7293932 B2 JP7293932 B2 JP 7293932B2
Authority
JP
Japan
Prior art keywords
correction
read
cell
correction data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019132077A
Other languages
English (en)
Other versions
JP2021018826A (ja
Inventor
和宏 松並
勝博 嶋津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019132077A priority Critical patent/JP7293932B2/ja
Priority to US16/882,531 priority patent/US11211133B2/en
Priority to CN202010446844.4A priority patent/CN112242167A/zh
Publication of JP2021018826A publication Critical patent/JP2021018826A/ja
Application granted granted Critical
Publication of JP7293932B2 publication Critical patent/JP7293932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Description

本発明は、半導体装置およびセンサ装置に関する。
従来、半導体装置において不揮発性メモリに記憶した補正用データによりバラツキを補正する技術が知られている（特許文献１参照）。圧力センサまたは加速度センサ等の物理量センサ装置において、不揮発性メモリに記憶した補正用データにより検出値を補正する技術が知られている。また、不揮発性メモリにおけるデータ読出の誤動作を防止する技術が知られている（例えば、特許文献２参照）。
特許文献１ 特開２００３－１１００２９号公報
特許文献２ 特開２００１－７６４９６号公報
不揮発性メモリにおいては、データ読出の誤動作が生じる可能性が高まっていることを、データ読出に誤動作が生じてしまう前に検知できることが好ましい。
上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。半導体装置は、センサ素子の検出値を補正する補正用データを記憶した補正用メモリを備えてよい。半導体装置は、補正用メモリから補正用データを読み出して、センサ素子の検出値を補正する補正演算部を備えてよい。半導体装置は、補正用メモリから補正用データを読み出して、補正用メモリを診断する診断部を備えてよい。半導体装置は、補正用メモリから補正用データを読み出すときの読み出し条件を制御する制御部を備えてよい。制御部は、補正演算部が補正用データを読み出す場合の第１読み出し条件と、診断部が補正用データを読み出す場合の第２読み出し条件とを異ならせてよい。
読み出し条件は、条件を変更した場合に、読み出した補正用データにおける誤りの生じやすさが変化する条件であってよい。
診断部は、第２読み出し条件で読み出した補正用データと、参照データとを比較して、補正用メモリを診断してよい。
参照データは、第１読み出し条件で読み出した補正用データであってよい。
制御部は、第１読み出し条件に比べて、読み出した補正用データに誤りが生じやすくなる第２読み出し条件を設定してよい。
補正用メモリは、ゲート電圧が印加されるコントロールゲートを有してよい。補正用メモリは、コントロールゲートに印加されるゲート電圧が、閾値電圧以上か否かにより出力値が変化する出力端子を有してよい。補正用メモリは、補正用データの値に応じた電荷を蓄積し、蓄積電荷により閾値電圧を変動させるフローティングゲートを有してよい。前記制御部は、第１読み出し条件と、第２読み出し条件とで、補正用データを読み出すためにコントロールゲートに印加するゲート電圧を変更してよい。
補正用メモリは、フローティングゲートに蓄積した電荷が増加すると閾値電圧が増加する第１セルを含んでよい。診断部は、第２読み出し条件において第１セルに印加するゲート電圧を、第１読み出し条件において第１セルに印加するゲート電圧よりも高い電圧にしてよい。
補正用メモリは、フローティングゲートに蓄積した電荷が増加すると閾値電圧が減少する第２セルを含んでよい。診断部は、第２読み出し条件において第２セルに印加するゲート電圧を、第１読み出し条件において第２セルに印加するゲート電圧よりも低い電圧にしてよい。
補正用メモリは、第１セルおよび第２セルを含むツインセルを複数有してよい。診断部は、複数の第１セルから補正用データを読み出して複数の第１セルを診断してよい。診断部は、複数の第２セルから補正用データを読み出して複数の第２セルを診断してよい。
補正用メモリは、出力端子に接続され、閾値電流を規定する電流源を有してよい。制御部は、第１読み出し条件と、第２読み出し条件とで、閾値電流を変更してよい。
診断部は、第２読み出し条件における第１セルの閾値電流を、第１読み出し条件における第１セルの閾値電流よりも小さい電流にしてよい。
診断部は、第２読み出し条件における第２セルの閾値電流を、第１読み出し条件における第２セルの閾値電流よりも大きい電流にしてよい。
診断部は、補正用データに誤りが生じる読み出し条件を検出し、当該読み出し条件の経時変化に基づいて、補正用メモリを診断してよい。
本発明の第２の態様においては、第１の態様に係る半導体装置と、センサ素子とを備えるセンサ装置を提供する。半導体装置の補正対象がセンサ素子の検出値であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係るセンサ装置１００の一例を示すブロック図である。 補正用メモリ２０の概要を説明する図である。 スイッチング素子２２の一例を示す断面図である。 スイッチング素子２２におけるＩＶ特性の経時変化の一例を示す図である。 センサ装置１００の動作例を説明する図である。 補正用メモリ２０の構成例を示す図である。 センサ装置１００の他の動作例を説明する図である。 補正用メモリ２０の他の構成例を示す図である。 センサ装置１００の他の動作例を説明する図である。 補正用メモリ２０の他の構成例を示す図である。 第１セル２８－１および第２セル２８－２にビット値１を書き込んだ場合の、各セル２８のＩＶ特性を示す図である。 ツインセルを有するセンサ装置１００の動作例を説明する図である。 ツインセルを有するセンサ装置１００の他の動作例を説明する図である。 センサ装置１００の他の動作例を示す図である。 センサ装置１００の他の動作例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
以下の説明では、センサ素子の検出値の補正を例として説明するが、本発明は、センサ素子の検出値の補正に限ったものではない。例えば、特許文献１に記載の半導体装置において、スイッチング素子の特性バラツキの補正用のデータを記憶する不揮発性メモリの診断に本発明を用いることもできる。
図１は、本発明の一つの実施形態に係るセンサ装置１００の一例を示すブロック図である。一例としてセンサ装置１００は、自動車用、医療用または産業用などの各種装置に用いられる。センサ装置１００は、圧力センサまたは加速度センサ等の、所定の物理量を検出するセンサ素子５０を含んでいてよく、外部のセンサ素子５０の検出値を処理する装置であってもよい。センサ素子５０は、例えば半導体基板に形成された素子である。
本例のセンサ装置１００は、制御部１０、補正用メモリ２０、診断部４０、センサ素子５０および補正演算部７０（補正部）を備える。センサ装置１００は、補助メモリ３０、増幅回路６０および出力部８０のうちの少なくとも一部を更に備えてよい。また、センサ装置１００は、半導体基板に形成されたセンサ素子５０と、センサ素子５０以外の構成について同一の半導体基板に形成された半導体装置９０とからなる構成としてもよい。
補正用メモリ２０は、センサ素子５０の検出値（補正対象）を補正する補正用データを記憶する。補正用データは、センサ素子５０の感度調整、温度特性調整等に用いられるデータである。補正用メモリ２０には、センサ装置１００の出荷時、実装時、その他のタイミングにおいて、補正用データが予め入力されてよい。補正用データは、センサ装置１００を所定の環境で動作させた動作結果に基づいて生成してよい。
補正用メモリ２０は、例えばフラッシュメモリ、ＥＰＲＯＭまたはＥＥＰＲＯＭ等の不揮発性メモリである。補正用メモリ２０は、所定の物理量を保存することによってデジタルデータを記憶する。一例として所定の物理量は、フローティングゲートに蓄積された電荷量である。補正用メモリ２０は、保存した物理量が所定の閾値以上か否かに応じた、２値のデータを出力してよい。
補助メモリ３０は、補正用メモリ２０から読み出した補正用データを一時的に記憶する。補助メモリ３０は、例えばレジスタである。増幅回路６０は、センサ素子５０が出力する検出信号の振幅を増幅して出力する。検出信号は、センサ素子５０が検出した検出値を示す信号である。本明細書では、センサ素子５０の検出値に代えて、検出信号を用いて説明する場合がある。補正演算部７０は、増幅回路６０が出力した検出信号を、補正用データを用いて補正する。本明細書では、センサ素子５０の検出信号を補正するための補正用データを、補正用データ１とする。また、補正用データ１を読み出してセンサ素子５０の検出信号を補正する場合を、通常時と称する場合がある。出力部８０は、センサ素子５０の検出値を示すデータ出力として、補正演算部７０により補正された検出信号に応じたデジタルデータを出力する。なお補正用データ１は、センサ素子５０および増幅回路６０の少なくとも一方にも入力されてよい。補正用データ１を用いた補正処理の少なくとも一部が、センサ素子５０または増幅回路６０で行われてよい。
補正用メモリ２０が保存する物理量は、データ書込直後に比べて、経時的に変動する場合がある。例えばフローティングゲートに蓄積された電荷は、放電等による自然劣化、酸化膜欠陥等によるリーク、または、外的ノイズによる引き抜き等により減少し得る。
補正用メモリ２０が記憶している補正用データが変動すると、センサ装置１００の特性が変動してしまう。診断部４０は、補正用メモリ２０が記憶したデータ（すなわち物理量）に、将来的にエラーが生じる可能性が高まったか否かを診断する。酸化膜欠陥等によるリーク、または、外的ノイズによる引き抜きが生じた場合、補正用メモリ２０の特定のビットの値が変化する。このような場合は、多数決回路等を用いて当該変化を検知できる。多数決回路を用いる場合、補正用メモリ２０の各ビットは複数のセルを有している。多数決回路は、それぞれのセルが出力する論理値のうち、より多くのセルが出力する論理値を、当該ビットの論理値として出力する。これにより、少数のセルの値が変化した場合でも、当該ビットの論理値にはエラーが生じない。また、各セルの値が変化したことを検出することで、将来的に当該ビットの論理値にエラーが生じる可能性が高まったことを、事前に検知できる。
しかし上述した方法では、自然劣化等によって、多数のセルの値が同時に変化した場合には、補正用メモリ２０のデータにエラーが生じる可能性が高まったことを、事前に検知することが難しい。自然劣化は各セルに対して同様に発生するので、各セルの物理量は同様に変動する。このため自然劣化が継続すると、多数のセルにおいて同時にエラーが発生しやすくなる。多数決回路においては多数のセルの論理値が変化すると当該ビットの論理値にエラーが生じる。一方で、自然劣化が継続すると多数のセルの論理値がほぼ同時に変化してしまう。このため、多数決回路等を用いた方法では、エラーが発生する可能性が高まったことを事前に検知できずに、当該ビットの論理値にエラーが発生してしまう。
本例のセンサ装置１００は、自然劣化等によって多数のセルの物理量が同様に劣化する場合であっても、補正用メモリ２０のデータにエラーが発生する可能性が高まったことを検知する。制御部１０は、補正用メモリ２０から補正用データを読み出すときの読み出し条件を制御する。読み出し条件は、当該条件を変更した場合に、読み出した補正用データにおける誤り（すなわちエラー）の生じやすさが変化する条件である。一例として、補正用メモリ２０が各ビットに対応してコントロールゲートおよびフローティングゲートを含むスイッチング素子を有する。この場合、読み出し条件は、コントロールゲートに印加するゲート電圧の電圧値、または、スイッチング素子に流れる電流の値であってよい。本明細書では、当該電流を閾値電流と称する場合がある。
本例の診断部４０は、補正用メモリ２０から読み出された補正用データ２に基づいて、補正用メモリ２０を診断する。本明細書では、補正用データ２を読み出して診断する場合を、診断時と称する場合がある。制御部１０は、補正演算部７０が補正用データ１を読み出す場合の第１読み出し条件と、診断部４０が補正用データ２を読み出す場合の第２読み出し条件とを異ならせる。本例の補正用メモリ２０においては、コントロールゲートに所定のゲート電圧を印加することで、各ビットの論理値を読み出す。制御部１０は、第１読み出し条件と、第２読み出し条件とで、ゲート電圧を異ならせてよく、上述した閾値電流を異ならせてもよい。
本例の制御部１０は、第１読み出し条件に比べて、補正用メモリ２０から読み出した補正用データに誤りが生じやすくなる第２読み出し条件を設定する。つまり、補正用メモリ２０が保存した物理量が自然劣化により徐々に減少（または増加）し、且つ、第１読み出し条件および第２読み出し条件で周期的に補正用データを読み出した場合において、第２読み出し条件で読み出した補正用データが、第１読み出し条件で読み出した補正用データよりも先に誤りが生じるような条件を設定する。
第２読み出し条件により読み出した補正用データ２に誤りが生じた場合、補正用メモリ２０が保存した物理量が、自然劣化等により一定以上変動していることがわかる。これにより診断部４０は、補正用データ１に誤りが生じる可能性が高まったことを、補正用データ１に誤りが生じるより前に検知できる。
本例の診断部４０は、検査データ出力部４２と、エラー判定部４４とを有する。検査データ出力部４２は、補正用データ２に応じた検査データを出力する。検査データは、補正用データ２に対して所定の演算を行って得られる値であってよい。例えば検査データは、補正用データ２のパリティ符号、巡回符号、チェックサム等を含む。検査データは、補正用データ２そのものを含んでもよい。
エラー判定部４４は、検査データ出力部４２が出力した検査データに基づいて、補正用データ２に誤りが生じているか否かを判定する。エラー判定部４４は、検査データと、参照データとを比較してよい。参照データは、補正用メモリ２０が記憶していてよい。参照データは、補正用メモリ２０が記憶した補正用データの、パリティ符号、巡回符号、チェックサム等を含んでよい。
出力部８０は、エラー判定部４４においてエラーが検出された場合に、その旨を示すエラー出力を生成する。これにより、センサ装置１００の使用者等に、補正用データ１に誤りが生じる可能性が高まっていることを通知できる。
図２は、補正用メモリ２０の概要を説明する図である。補正用メモリ２０は、１つ以上のセル２８を有する。１つのセル２８が１ビットのデータを記憶してよく、複数のセル２８が１ビットのデータを記憶していてもよい。
セル２８は、電流源２１およびスイッチング素子２２を有する。電流源２１は、スイッチング素子２２のドレイン端子Ｄに接続され、セル２８の閾値電流Ｉ１を規定する。本例のスイッチング素子２２は、フローティングゲートを有するＭＯＳＦＥＴである。スイッチング素子２２のドレイン端子Ｄは、電流源２１を介して高電位線ＶＤＤに接続され、ソース端子Ｓは、低電位線ＧＮＤに接続されている。スイッチング素子２２のゲート端子Ｇに、所定のゲート電圧ＶＧを印加したときのドレイン端子Ｄの電圧により、当該ビットのデータが読み出される。つまりドレイン端子Ｄは、セル２８の出力端子として機能する。
図３は、スイッチング素子２２の一例を示す断面図である。本例のスイッチング素子２２は、Ｐ型の半導体基板２３、Ｎ型のドレイン領域２６、Ｎ型のソース領域２７、フローティングゲート２５およびコントロールゲート２４を有する。ドレイン領域２６およびソース領域２７は、半導体基板２３の上面において離れて配置されている。ドレイン領域２６およびソース領域２７の間のＰ型の領域が、ＭＯＳＦＥＴのチャネルとして機能する。
フローティングゲート２５およびコントロールゲート２４は、チャネルの上方に配置されている。半導体基板２３、フローティングゲート２５およびコントロールゲート２４は、それぞれ絶縁膜により絶縁されてよい。コントロールゲート２４には、ゲート電圧が印加される。
フローティングゲート２５には、セル２８が記憶するデータの値に応じた電荷が蓄積される。スイッチング素子２２がオフ状態からオン状態に遷移し、スイッチング素子２２に流れる電流が所定の閾値電流Ｉ１以上になるゲート電圧を、セル２８の閾値電圧と称する。当該閾値電圧は、フローティングゲート２５に蓄積された電荷量に応じて変動する。フローティングゲート２５に蓄積された電荷量が増加するほど、本例の閾値電圧は増大する。つまりフローティングゲート２５は、補正用データの各ビットの値に応じた電荷を蓄積し、蓄積電荷によりセル２８の閾値電圧を変動させる。
図４は、スイッチング素子２２におけるＩＶ特性の経時変化の一例を示す図である。図４における各グラフの横軸は、スイッチング素子２２のゲート電圧ＶＧであり、縦軸はソースドレイン電流Ｉｄｓである。本例においては、データ読み出し用のゲート電圧はＶ１であり、閾値電流はＩ１である。スイッチング素子２２のコントロールゲート２４に印加されるゲート電圧が、閾値電圧以上か否かにより、ドレイン端子Ｄにおける出力値は変化する。
フローティングゲート２５に電荷が蓄積されていない未書込状態においては、閾値電圧Ｖｔｈは、データ読み出し用のゲート電圧Ｖ１よりも小さくなる。従って、スイッチング素子２２にゲート電圧Ｖ１が印加されると、スイッチング素子２２はオン状態になる。この場合、ドレイン端子Ｄを介してセル２８から読み出されるビット値は、０（またはＬ）である。
次に本例では、セル２８にビット値１を書き込むべく、フローティングゲート２５に所定以上の電荷量を蓄積する。書込直後においては、セル２８の閾値電圧Ｖｔｈは、データ読み出し用のゲート電圧Ｖ１よりも大きくなる。書込直後においては、スイッチング素子２２にゲート電圧Ｖ１が印加されると、スイッチング素子２２はオフ状態となり、ドレイン電圧ＶＤは高電位ＶＤＤに応じた電圧となる。従って、セル２８から読み出されるビット値は、１（またはＨ）である。
このように、ビット値に応じた電荷量をフローティングゲート２５に蓄積することで、セル２８にビット値を記憶できる。しかし、データを書き込んでから時間が経過すると、自然劣化等によりフローティングゲート２５が蓄積する電荷量は減少する。このため、劣化状態１および２に示されるように、セル２８の閾値電圧Ｖｔｈが変動する。劣化状態１においては、ゲート電圧Ｖ１がスイッチング素子２２に印加されると、スイッチング素子２２に電流が流れ始める。ただし、スイッチング素子２２に流れる電流は、閾値電流Ｉ１より小さく、セル２８から読み出されるビット値は、１（またはＨ）である。このため劣化状態１では、データ保存の劣化が進んでいるものの、データ読み出しには誤りが生じていない。
劣化状態２に示されるように、更にフローティングゲート２５の電荷が減少すると、閾値電圧Ｖｔｈが、ゲート電圧Ｖ１よりも小さくなる。劣化状態２において、ゲート電圧Ｖ１がスイッチング素子２２に印加されると、スイッチング素子２２に流れる電流が、閾値電流Ｉ１より大きくなり、セル２８から読み出されるビット値は、０（またはＬ）となる。つまり、セル２８から読み出されるビット値に誤りが生じてしまう。
本例のセンサ装置１００は、劣化状態２より前の、例えば劣化状態１等において、データ保存に劣化が生じていることを検知する。これにより、劣化状態２に至る前に、使用者等は、センサ装置１００を交換等できる。このため、センサ装置１００が誤ったデータを出力することを防げる。センサ装置１００のデータ出力に応じてエンジン等が制御される場合には、エンジン等の誤動作を防ぐことができる。
図５は、センサ装置１００の動作例を説明する図である。本例のスイッチング素子２２は、図４に示した例と同様の特性を有する。センサ装置１００は、通常時と診断時とで、補正用データの読み出し条件を変更する。本例のセンサ装置１００は、通常時においては、ゲート電圧Ｖ１を用いて補正用データ１を読み出し、診断時においては、ゲート電圧Ｖ２を用いて補正用データ２を読み出す。
上述したように、ゲート電圧Ｖ２は、ゲート電圧Ｖ１よりも、補正用データに誤りが生じやすいゲート電圧である。例えば図４および図５に示すように、フローティングゲート２５に蓄積した電荷が増加するのに伴いセル２８の閾値電圧Ｖｔｈが増大する場合には、ゲート電圧Ｖ２は、ゲート電圧Ｖ１よりも高い電圧である。ゲート電圧Ｖ２は、ゲート電圧Ｖ１の１１０％以上であってよく、１２０％以上であってよく、１３０％以上であってもよい。また、ゲート電圧Ｖ２は、ゲート電圧Ｖ１の１５０％以下であってよい。
図３に示したスイッチング素子２２において、半導体基板２３がＮ型であり、ドレイン領域２６およびソース領域２７がＰ型であってもよい。この場合、フローティングゲート２５に蓄積した電荷が増加すると、セル２８の閾値電圧Ｖｔｈは減少する。この例においては、ゲート電圧Ｖ２は、ゲート電圧Ｖ１よりも低い電圧である。ゲート電圧Ｖ２は、ゲート電圧Ｖ１の９０％以下であってよく、８０％以下であってよく、７０％以下であってもよい。また、ゲート電圧Ｖ２は、ゲート電圧Ｖ１の５０％以上であってよい。
図５に示す例において、診断時にゲート電圧Ｖ２を用いることで、通常時の補正用データ１の値に誤りが生じる状態（劣化状態２）よりも前に、フローティングゲート２５の電荷量の劣化を検知できる。例えば、劣化状態１においてスイッチング素子２２にゲート電圧Ｖ２が印加されると、スイッチング素子２２には閾値電流Ｉ１より大きい電流が流れる。この結果、セル２８から読み出されるビット値は０となり、誤りを検出できる。
図６は、補正用メモリ２０の構成例を示す図である。本例の補正用メモリ２０は、図５に示したように、通常時と診断時とで、セル２８に印加するゲート電圧を切り替える。補正用メモリ２０は、１つ以上のセル２８、基準電圧源３１および選択部３２を有する。基準電圧源３１は、通常時に用いるゲート電圧Ｖ１と、診断時に用いるゲート電圧Ｖ２とを生成する。選択部３２は、制御部１０から入力される切替信号に応じて、ゲート電圧Ｖ１またはゲート電圧Ｖ２のいずれかを選択して、それぞれのセル２８に印加する。このような構成により、図５に示したような動作を実行できる。
図７は、センサ装置１００の他の動作例を説明する図である。本例のスイッチング素子２２は、図４に示した例と同様の特性を有する。本例のセンサ装置１００は、通常時においては、閾値電流Ｉ１を用いて補正用データ１を読み出し、診断時においては、閾値電流Ｉ２を用いて補正用データ２を読み出す。本例においては、通常時および診断時における、データ読み出し用のゲート電圧はＶ１である。
上述したように、閾値電流Ｉ２は、閾値電流Ｉ１よりも、補正用データに誤りが生じやすい閾値電流である。例えば図４および図７に示すように、フローティングゲート２５に蓄積した電荷が増加するとセル２８の閾値電圧Ｖｔｈが増大する場合には、閾値電流Ｉ２は、閾値電流Ｉ１よりも小さい電流である。閾値電流Ｉ２は、閾値電流Ｉ１の９０％以下であってよく、８０％以下であってよく、７０％以下であってもよい。また、閾値電流Ｉ２は、閾値電流Ｉ１の５０％以上であってよい。
図７に示す例において、診断時に閾値電流Ｉ２を用いることで、補正用データの値に誤りが生じる状態（劣化状態２）よりも前に、フローティングゲート２５の電荷量の劣化を検知できる。例えば、劣化状態１においてスイッチング素子２２にゲート電圧Ｖ１が印加されると、スイッチング素子２２には閾値電流Ｉ２より大きい電流が流れる。この結果、セル２８から読み出されるビット値は０となり、誤りを検出できる。
図８は、補正用メモリ２０の他の構成例を示す図である。本例の補正用メモリ２０は、図７に示したように、通常時と診断時とで、セル２８における閾値電流を切り替える。補正用メモリ２０は、１つ以上のセル２８と、基準電圧源３１を有する。基準電圧源３１は、ゲート電圧Ｖ１をそれぞれのセル２８に印加する。
それぞれのセル２８は、図２において説明した構成に加えて、電流源２１－１、電流源２１－２および選択部３４を有する。電流源２１－１は通常時に用いる閾値電流Ｉ１を生成し、電流源２１－２は診断時に用いる閾値電流Ｉ２を生成する。選択部３４は、制御部１０から入力される切替信号に応じて、電流源２１－１または電流源２１－２のいずれかを選択して、スイッチング素子２２のドレイン端子Ｄに接続する。このような構成により、図７に示したような動作を実行できる。
図９は、センサ装置１００の他の動作例を説明する図である。本例のスイッチング素子２２は、図４に示した例と同様の特性を有する。本例のセンサ装置１００は、通常時においては、ゲート電圧Ｖ１および閾値電流Ｉ１を用いて補正用データ１を読み出し、診断時においては、ゲート電圧Ｖ２および閾値電流Ｉ２を用いて補正用データ２を読み出す。このような制御により、より早期に、フローティングゲート２５の電荷量の劣化を検知できる。なお補正用メモリ２０は、図６に示した基準電圧源３１および選択部３２を備えてよい。また、各セル２８は、図８に示した電流源２１－１、電流源２１－２および選択部３４を有してよい。
図１０は、補正用メモリ２０の他の構成例を示す図である。本例の補正用メモリ２０は、１つのビットに対して、第１セル２８－１および第２セル２８－２を有する。１組の第１セル２８－１および第２セル２８－２をツインセルと称する場合がある。第１セル２８－１および第２セル２８－２は、図２および図３において説明したセル２８と同一である。つまり、フローティングゲート２５に蓄積した電荷が増加すると閾値電圧Ｖｔｈが増加し、フローティングゲート２５に蓄積した電荷が減少すると閾値電圧Vｔｈが減少する。
第２セル２８－２は、第１セル２８－１とは相補的な値を出力するように書き込みがされる。つまり、第１セル２８－１が論理値１を出力する場合、フローティングゲート２５の電荷量を増加させ、第２セル２８－２はフローティングゲート２５の電荷量を減少させ、論理値０を出力する。また、第１セル２８－１が論理値０を出力する場合、フローティングゲート２５の電荷量を減少させ、第２セル２８－２はフローティングゲート２５の電荷量を増加させ、論理値１を出力する。補正用メモリ２０は、第１セル２８－１が論理値１を出力し、第２セル２８－２が論理値０を出力したときに、当該ビットの値を１としてよい。また、補正用メモリ２０は、第１セル２８－１が論理値０を出力し、第２セル２８－２が論理値１を出力したときに、当該ビットの値を０としてよい。２つのセル２８の論理値から１ビットの値を決定するので、ビットの値に誤りが生じにくくなる。
図１１は、第１セル２８－１および第２セル２８－２にビット値１を書き込んだ場合の、各セル２８のＩＶ特性を示す図である。つまり、第１セル２８－１のフローティングゲート２５には、所定量以上となるように電荷が蓄積される。一方、第２セル２８－２のフローティングゲート２５には、電荷量が所定量以下となるように電荷が引き抜かれる。本例においては、通常時のゲート電圧Ｖ１は０Ｖである。また、閾値電流はＩ１である。
上述したように、第１セル２８－１のフローティングゲート２５に電荷を蓄積すると、第１セル２８－１の閾値電圧Ｖｔｈ１は増大する。また、第２セル２８－２のフローティングゲート２５から電荷を引き抜くと、第２セル２８－２の閾値電圧Ｖｔｈ２は減少する。
図１２は、ツインセルを有するセンサ装置１００の動作例を説明する図である。図１２において、上部のグラフ２００は、第１セル２８－１および第２セル２８－２に劣化が生じた場合の各セル２８のＩＶ特性を示している。図１２において、下部の表２０１は、通常時または診断時の補正用データの読み出し条件を、各セル２８の状態毎に示している。各セル２８の状態とは、書込直後か、劣化した状態かを示す。また、表２０１は、各セル２８の状態毎に読み出される論理値Ｈ／Ｌを示している。
本例では、通常時には第１セル２８－１および第２セル２８－２のゲート電圧Ｖ１は０Ｖである。また、診断時においては、第１セル２８－１にゲート電圧Ｖ２が印加され、第２セル２８－２にゲート電圧Ｖ２'が印加される。また、いずれの場合においても、閾値電流はＩ１である。
図１２において、下部のチャート２０２は、表２０１で示される各状態のセル２８において、論理値Ｌが出力されるゲート電圧ＶＧの範囲と、論理値Ｈが出力されるゲート電圧ＶＧの範囲を示している。チャート２０２における横軸は、グラフ２００における横軸（ゲート電圧ＶＧ）に対応している。チャート２０２において、論理値Ｌが出力されるゲート電圧ＶＧの範囲と、論理値Ｈが出力されるゲート電圧ＶＧの範囲の境界を、太い実線で示している。それぞれの境界は、各状態におけるＩＶ特性カーブと、閾値電流Ｉ１とが交差するゲート電圧ＶＧに対応している。チャート２０２においては、各状態のセル２８において、対応するゲート電圧ＶＧが印加されたときの論理値を、太字で示している。
第１セル２８－１が劣化すると、第１セル２８－１の閾値電圧Ｖｔｈ１は小さくなる。このため、診断時のゲート電圧Ｖ２を、通常時のゲート電圧Ｖ１（０Ｖ）より大きくすることで、通常時の読み出しデータに誤りが生じるより前に、診断時において第１セル２８－１の劣化を検知できる。なおゲート電圧Ｖ２は、第１セル２８－１にビット値１を書き込んだ直後の閾値電圧Ｖｔｈ１より小さい。ゲート電圧Ｖ２は、第１セル２８－１にビット値１を書き込んだ直後の閾値電圧Ｖｔｈ１の９０％以下であってよく、８０％以下であってよく、７０％以下であってもよい。
第２セル２８－２が劣化すると、第２セル２８－２の閾値電圧Ｖｔｈ２は大きくなる。このため、診断時のゲート電圧Ｖ２'を、通常時のゲート電圧Ｖ１（０Ｖ）より小さくすることで、通常時の読み出しデータに誤りが生じるより前に、診断時において第２セル２８－２の劣化を検知できる。なおゲート電圧Ｖ２'は、第２セル２８－２にビット値１を書き込んだ直後の閾値電圧Ｖｔｈ２より大きい。ゲート電圧Ｖ２'は、第２セル２８－２にビット値１を書き込んだ直後の閾値電圧Ｖｔｈ２の１１０％以上であってよく、１２０％以上であってよく、１３０％以上であってもよい。
図１３は、ツインセルを有するセンサ装置１００の他の動作例を説明する図である。本例のセンサ装置１００は、通常時および診断時において、各セル２８の閾値電流を変更する。また、通常時および診断時の双方において、各セル２８に印加するゲート電圧はＶ１（０Ｖ）である。他の動作は、図１２の例と同様である。
本例では、通常時には第１セル２８－１および第２セル２８－２の閾値電流はＩ１である。また、診断時においては、第１セル２８－１の閾値電流はＩ２であり、第２セル２８－２の閾値電流はＩ２'である。
第１セル２８－１が劣化すると、第１セル２８－１の閾値電圧Ｖｔｈ１は小さくなる。このため、診断時の閾値電流Ｉ２を、通常時の閾値電流Ｉ１より小さくすることで、通常時の読み出しデータに誤りが生じるより前に、診断時において第１セル２８－１の劣化を検知できる。
第２セル２８－２が劣化すると、第２セル２８－２の閾値電圧Ｖｔｈ２は大きくなる。このため、診断時の閾値電流Ｉ２'を、通常時の閾値電流Ｉ１より大きくすることで、通常時の読み出しデータに誤りが生じるより前に、診断時において第２セル２８－２の劣化を検知できる。
ツインセルの場合には、制御部１０は、それぞれのセル２８について、独立に読み出し条件を制御する。これにより、それぞれのセル２８に適した読み出し条件を設定して、劣化を精度よく検出できる。
ツインセルの場合においても、図１２の例と、図１３の例とを組み合わせてよい。つまり、第１セル２８－１に対しては、診断時においてゲート電圧Ｖ２および閾値電流Ｉ２を設定してよい。第２セル２８－２に対しては、診断時においてゲート電圧Ｖ２'および閾値電流Ｉ２'を設定してよい。これにより、より早期にセル２８の劣化を検知できる。
また、補正用メモリ２０が複数のツインセルを有する場合、診断部４０は、複数の第１セル２８－１を診断する工程と、複数の第２セル２８－２を診断する工程とを実行してよい。診断部４０は、複数の第１セル２８－１の出力の論理積または論理和を用いて、いずれかの第１セル２８－１に劣化が生じたか否かを検出してよい。診断部４０は、複数の第２セル２８－２の出力の論理積または論理和を用いて、いずれかの第２セル２８－２に劣化が生じたか否かを検出してよい。同一種類のセル２８をまとめて診断することで、補正用メモリ２０を効率よく診断できる。
診断部４０は、センサ装置１００が起動する毎に、補正用メモリ２０の劣化を診断してよい。診断部４０は、センサ装置１００のデータ出力を利用する外部の装置が起動する毎に、補正用メモリ２０の劣化を診断してもよい。診断部４０は、予め定められた周期で補正用メモリ２０の劣化を診断してもよい。
図１４は、センサ装置１００の他の動作例を示す図である。本例のセンサ装置１００は、診断部４０の動作が、図１に示したセンサ装置１００と相違する。他の動作は、図１から図１３に示したセンサ装置１００と同一である。
図１に示した診断部４０は、補正用メモリ２０が記憶した参照データを読み出していた。本例の診断部４０は、通常時の第１読み出し条件で補正用メモリ２０から読み出した補正用データ１を、参照データとして受け取る。診断部４０は、通常時の第１読み出し条件で読み出した補正用データ１と、診断時の第２読み出し条件で読み出した補正用データ２とを比較して、補正用メモリ２０の劣化を検出する。
本例においては、検査データ出力部４２は、補正用データ１に対して検査データ１を生成し、補正用データ２に対して検査データ２を生成する。上述したように、検査データは、補正用データに対して予め定められた演算を行ったデータである。エラー判定部４４は、２つの検査データを比較して、補正用メモリ２０の劣化の有無を判定する。このような動作によっても、通常時の補正用データ１に誤りが生じる前に、補正用メモリ２０の劣化を診断できる。
図１５は、センサ装置１００の他の動作例を示す図である。本例のセンサ装置１００は、診断時における読み出し条件を変化させて、補正用データ２に誤りが生じる読み出し条件の境界値を測定する。センサ装置１００は、測定した読み出し条件の境界値の経時変化に基づいて、補正用メモリ２０を診断する。
例えば診断部４０は、経時変化の傾き（すなわち、劣化速度）に基づいて、通常時の補正用データ１に誤りが生じる時期を推定してよい。診断部４０は、当該時期と現在との差が基準値以下となったときに、エラー出力を生成してよい。
また診断部４０は、経時変化の波形と、予め設定された基準特性とを比較して、補正用メモリ２０を診断してもよい。診断部４０は、測定した読み出し条件の境界値が、基準特性を下回った場合に、エラー出力を生成してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・・制御部、２０・・・補正用メモリ、２１・・・電流源、２２・・・スイッチング素子、２３・・・半導体基板、２４・・・コントロールゲート、２５・・・フローティングゲート、２６・・・ドレイン領域、２７・・・ソース領域、２８・・・セル、２８－１・・・第１セル、２８－２・・・第２セル、３０・・・補助メモリ、３１・・・基準電圧源、３２・・・選択部、３４・・・選択部、４０・・・診断部、４２・・・検査データ出力部、４４・・・エラー判定部、５０・・・センサ素子、６０・・・増幅回路、７０・・・補正演算部、８０・・・出力部、９０・・・半導体装置、１００・・・センサ装置、２００・・・グラフ、２０１・・・表、２０２・・・チャート

Claims (10)

  1. 補正対象を補正する補正用データを記憶した補正用メモリと、
    前記補正用メモリから読み出された前記補正用データを用いて、前記補正対象を補正する補正部と、
    前記補正用メモリから読み出された前記補正用データを用いて、前記補正用メモリを診断する診断部と、
    前記補正用メモリから前記補正用データを読み出すときの読み出し条件を制御する制御部と
    を備え、
    前記制御部は、補正対象の補正のための前記補正用データを読み出す場合の第１読み出し条件と、前記診断のための前記補正用データを読み出す場合の第２読み出し条件とを異ならせ、
    前記補正用メモリは、
    ゲート電圧が印加されるコントロールゲートと、
    前記コントロールゲートに印加される前記ゲート電圧が、閾値電圧以上か否かにより出力値が変化する出力端子と、
    前記補正用データの値に応じた電荷を蓄積し、蓄積電荷により前記閾値電圧を変動させるフローティングゲートと、
    前記出力端子に接続され、閾値電流を規定する電流源と
    を有し、
    前記制御部は、前記第１読み出し条件と、前記第２読み出し条件とで、前記補正用データを読み出すために前記コントロールゲートに印加する前記ゲート電圧および前記閾値電流を変更する
    半導体装置。
  2. 補正対象を補正する補正用データを記憶した補正用メモリと、
    前記補正用メモリから読み出された前記補正用データを用いて、前記補正対象を補正する補正部と、
    前記補正用メモリから読み出された前記補正用データを用いて、前記補正用メモリを診断する診断部と、
    前記補正用メモリから前記補正用データを読み出すときの読み出し条件を制御する制御部と
    を備え、
    前記制御部は、補正対象の補正のための前記補正用データを読み出す場合の第１読み出し条件と、前記診断のための前記補正用データを読み出す場合の第２読み出し条件とを異ならせ、
    前記診断部は、前記補正用データに誤りが生じる前記読み出し条件を検出し、当該読み出し条件の経時変化に基づいて、前記補正用メモリを診断する
    半導体装置。
  3. 前記読み出し条件は、条件を変更した場合に、読み出した前記補正用データにおける誤りの生じやすさが変化する条件である
    請求項１または２に記載の半導体装置。
  4. 前記診断部は、前記第２読み出し条件で読み出された前記補正用データと、参照データとを比較して、前記補正用メモリを診断する
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記参照データは、前記第１読み出し条件で読み出された前記補正用データである
    請求項４に記載の半導体装置。
  6. 前記制御部は、前記第１読み出し条件に比べて、読み出した前記補正用データに誤りが生じやすくなる前記第２読み出し条件を設定する
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記補正用メモリは、前記フローティングゲートに蓄積した電荷が増加すると前記閾値電圧が増加する第１セルを含み、
    前記診断部は、前記第２読み出し条件において前記第１セルに印加するゲート電圧を、前記第１読み出し条件において前記第１セルに印加するゲート電圧よりも高い電圧にする
    請求項１に記載の半導体装置。
  8. 前記補正用メモリは、前記フローティングゲートに蓄積した電荷が増加すると前記閾値電圧が増加する第１セルと、前記フローティングゲートに蓄積した電荷が減少すると前記閾値電圧が減少する第２セルを含むツインセルを複数有し、
    前記診断部は、複数の前記第１セルから前記補正用データを読み出して複数の前記第１セルを診断し、複数の前記第２セルから前記補正用データを読み出して複数の前記第２セルを診断する
    請求項１に記載の半導体装置。
  9. 前記補正用メモリは、前記フローティングゲートに蓄積した電荷が増加すると前記閾値電圧が増加する第１セルを含み、
    前記診断部は、前記第２読み出し条件における前記第１セルの閾値電流を、前記第１読み出し条件における前記第１セルの閾値電流よりも小さい電流にする
    請求項１、７または８にいずれか一項に記載の半導体装置。
  10. 請求項１から９のいずれか一項に記載の半導体装置と、
    センサ素子と、
    を備え、
    前記補正対象が前記センサ素子の検出値である
    センサ装置。
JP2019132077A 2019-07-17 2019-07-17 半導体装置およびセンサ装置 Active JP7293932B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019132077A JP7293932B2 (ja) 2019-07-17 2019-07-17 半導体装置およびセンサ装置
US16/882,531 US11211133B2 (en) 2019-07-17 2020-05-24 Semiconductor device with a diagnosing section that diagnoses correction memory and sensor apparatus
CN202010446844.4A CN112242167A (zh) 2019-07-17 2020-05-25 半导体装置以及传感器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019132077A JP7293932B2 (ja) 2019-07-17 2019-07-17 半導体装置およびセンサ装置

Publications (2)

Publication Number Publication Date
JP2021018826A JP2021018826A (ja) 2021-02-15
JP7293932B2 true JP7293932B2 (ja) 2023-06-20

Family

ID=74170528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019132077A Active JP7293932B2 (ja) 2019-07-17 2019-07-17 半導体装置およびセンサ装置

Country Status (3)

Country Link
US (1) US11211133B2 (ja)
JP (1) JP7293932B2 (ja)
CN (1) CN112242167A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076496A (ja) 1999-09-02 2001-03-23 Fujitsu Ltd 不揮発性メモリのデータ化け防止回路およびその方法
JP2012038383A (ja) 2010-08-06 2012-02-23 Renesas Electronics Corp 半導体装置
JP2012234321A (ja) 2011-04-28 2012-11-29 Jvc Kenwood Corp 記録再生装置
WO2013100156A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 物理量センサ装置の出力値補正方法、物理量センサの出力値補正方法、物理量センサ装置および物理量センサの出力値補正装置
JP2017218975A (ja) 2016-06-08 2017-12-14 三菱電機株式会社 劣化診断装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105393A (ja) * 1988-10-13 1990-04-17 Nec Corp プログラマブル・リードオンリ・メモリ
JPH06139786A (ja) * 1992-10-27 1994-05-20 Fujitsu Ltd 電気的消去及び書込み可能ｒｏｍ
JP2003110029A (ja) 2001-06-27 2003-04-11 Fuji Electric Co Ltd 半導体装置、そのトリミング方法およびデータ記憶回路
JP2008057413A (ja) * 2006-08-31 2008-03-13 Hitachi Ltd 車両の特性記憶装置及び方法
EP3367385B1 (en) * 2017-02-28 2020-07-08 ams AG Memory arrangement and method for operating a memory arrangement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076496A (ja) 1999-09-02 2001-03-23 Fujitsu Ltd 不揮発性メモリのデータ化け防止回路およびその方法
JP2012038383A (ja) 2010-08-06 2012-02-23 Renesas Electronics Corp 半導体装置
JP2012234321A (ja) 2011-04-28 2012-11-29 Jvc Kenwood Corp 記録再生装置
WO2013100156A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 物理量センサ装置の出力値補正方法、物理量センサの出力値補正方法、物理量センサ装置および物理量センサの出力値補正装置
JP2017218975A (ja) 2016-06-08 2017-12-14 三菱電機株式会社 劣化診断装置

Also Published As

Publication number Publication date
US20210020257A1 (en) 2021-01-21
US11211133B2 (en) 2021-12-28
CN112242167A (zh) 2021-01-19
JP2021018826A (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
KR102172893B1 (ko) 판독 레벨 캘리브레이션 기능을 갖는 메모리 디바이스
US10395729B2 (en) Method of operating a memory unit sector
US9792174B2 (en) Bad column handling in flash memory
US8407559B2 (en) Monitoring memory
TWI344649B (en) Non-volatile memory device and self-compensation method thereof
US8793558B2 (en) Adaptive error correction for non-volatile memories
US20080104459A1 (en) Non-volatile semiconductor memory device
US11715530B2 (en) Offset memory component automatic calibration (autocal) error recovery for a memory sub-system
US20120166897A1 (en) Data management in flash memory using probability of charge disturbances
US20140040687A1 (en) Non-Volatile Memory (NVM) with Imminent Error Prediction
KR101470621B1 (ko) 셀 모집단 분포 보조 판독 마지닝을 갖는 메모리
CN111354402A (zh) 用于艰苦装置条件的动态存储器编程电压阶跃
JP5876718B2 (ja) Ｎａｎｄフラッシュメモリの劣化早期検知
KR20180027362A (ko) 플래시 메모리
CN106548802B (zh) 固态存储装置及其相关读取控制方法
US20160012916A1 (en) Semiconductor memory device and memory system
JP5052070B2 (ja) データ読み出し回路及びデータ読み出し方法
JP5996185B2 (ja) Ｎｏｒフラッシュメモリの劣化早期検知
TWI608489B (zh) Non-volatile semiconductor memory device and its test method
JP7293932B2 (ja) 半導体装置およびセンサ装置
US7489563B2 (en) Memory device with adaptive sense unit and method of reading a cell array
CN106448730B (zh) 用于在eeprom存储器中进行写入的方法和相应的存储器
TWI493562B (zh) 具有受配置以防止過度校正之錯誤校正的記憶體
US9230650B2 (en) Semiconductor device and method for operating the same
JP2004296012A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230522

R150 Certificate of patent or registration of utility model

Ref document number: 7293932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150