JP7281267B2

JP7281267B2 - 半導体装置、半導体装置の製造方法

Info

Publication number: JP7281267B2
Application number: JP2018204913A
Authority: JP
Inventors: 光俊齊藤
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-11-06
Filing date: 2018-10-31
Publication date: 2023-05-25
Anticipated expiration: 2038-10-31
Also published as: JP2019087741A

Description

半導体装置、半導体装置の製造方法に関する。

従来、トランジスタやダイオード等の半導体素子を含む半導体装置は、半導体素子に接続されたリードと、半導体素子を封止する封止樹脂を有している（例えば、特許文献１参照）。半導体装置のリードは、たとえばはんだによって回路基板のパッドに接続される。

特開２００９－７１０３３号公報

ところで、回路基板に実装された半導体装置において、半導体装置のリードを回路基板のパッドに接続するはんだが不足する場合がある。はんだの不足は、半導体装置の実装強度の不足を招く。

本発明の目的は、実装強度の向上を可能とすることにある。

本開示の一態様である半導体装置は、半導体素子と、複数のリードと、前記複数のリードのそれぞれの一部と前記半導体素子を覆う封止樹脂と、を有し、前記複数のリードはそれぞれ、前記封止樹脂の側面から突出する外部接続部を有し、前記複数のリードのうちの少なくとも１つのリードの前記外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とした。

また、本開示の別の一態様である半導体装置の製造方法は、複数のリードのそれぞれの一部と半導体素子とを樹脂封止した半導体装置の製造方法であって、前記複数のリードを形成するリードフレームを用意する工程と、前記複数のリードのそれぞれの一部と、前記リードフレームに実装した半導体素子を覆う封止樹脂を形成する工程と、前記複数のリードを切断して前記封止樹脂の側面から突出する外部接続部を形成する工程と、を有し、前記複数のリードは、前記外部接続部を形成するフレーム接続部によって前記リードフレームのフレーム部に接続され、前記フレーム接続部は、幅方向に沿って延びる第１貫通孔と、前記第１貫通孔の両端部から前記フレーム部と反対方向に延びる第２貫通孔とが形成され、前記外部接続部を形成する工程において、前記第１貫通孔を跨ぐように前記フレーム接続部を切断し、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有する前記外部接続部を形成し、前記外部接続部の幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とした。

また、本開示の別の一態様である半導体装置は、ダイパッドと外部接続部とを有する第１リードと、内部接続部と外部接続部とを有する第２リードと、前記ダイパッドに実装された半導体素子と、前記半導体素子と前記第２リードとを電気的に接続する接続板と、を含み、前記接続板は、前記半導体素子に接続される素子接続部と、前記第２リードに接続されるリード接続部と、前記素子接続部と前記リード接続部とを連結する連結部と、を有し、前記第２リードは、前記リード接続部が接続され、複数の規制面を有し、前記複数の規制面により前記接続板の移動を規制する規制部を有する。

本開示の一態様である半導体装置、半導体装置の製造方法によれば、実装強度を向上できる。

半導体装置の概略平面図。半導体装置の概略側面図。半導体装置の概略底面図。リードを示す半導体装置の一部斜視図。内部構成を示す半導体装置の平面図。内部構成を示す半導体装置の側面図。リードとクリップの接続を示す断面図。半導体素子とクリップの接続を示す一部拡大図。リードを含むリードフレームの一部平面図。クリップを含むリードフレームの一部平面図。第１の参考例のリードの状態を示す半導体装置の一部斜視図。第２の参考例のリードの状態を示す半導体装置の一部斜視図。実施形態のリードの状態を示す半導体装置の一部斜視図。第１の参考例のリードの実装状態を示す斜視図。第２の参考例のリードの実装状態を示す斜視図。実施形態のリードの実装状態を示す斜視図。実施形態のリードの実装状態を示す断面図。実施形態のリードの実装状態を示す斜視図。実施形態のリードの実装状態を示す断面図。変形例の半導体装置を示す概略側面図。変形例の半導体装置を示す概略側面図。変形例の半導体装置を示す概略平面図。変形例の半導体装置を示す概略平面図。変形例の半導体装置を示す概略平面図。変形例の半導体装置を示す概略平面図。図２３の半導体装置のリードを含むリードフレームの一部平面図。

以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。

図１、図２及び図３に示すように、半導体装置１は、概略長方形板状に形成されている。
半導体装置１は、第１リード１０、第２リード２０、半導体素子３０、接続板（クリップ）４０、封止樹脂５０を有している。本実施形態の半導体装置１は、複数（図１では２つ）の第２リード２０を有している。

半導体素子３０は、第１リード１０の上面に実装されている。半導体素子３０は例えばダイオードであり、上面と下面とにそれぞれ電極を有している。半導体素子３０の下面の電極は、後述するはんだ７１（図６、図８参照）により第１リード１０の上面に電気的に接続されている。半導体素子３０の上面の電極は、クリップ４０により第２リード２０に電気的に接続されている。第１リード１０及び第２リード２０の一部、半導体素子３０、及びクリップ４０は、封止樹脂５０により覆われている。

封止樹脂５０は、矩形板状に形成されている。封止樹脂５０の材料としては、絶縁性を有する樹脂、例えばエポキシ樹脂を用いることができる。
図２に示すように、封止樹脂５０は、上面５１と底面５２とを有している。底面５２は、実装に際して回路基板と対向する面となる。図３に示すように、第１リード１０と第２リード２０は、封止樹脂５０の底面５２において露出している。封止樹脂５０から露出する第１リード１０と第２リード２０の面は実装面であり、回路基板に実装する際に、はんだにより回路基板のパッドと電気的に接続される。

図１に示すように、第１リード１０は、封止樹脂５０の第１端部（図１において上端部）の側の側面５３から突出し、第２リード２０は、封止樹脂５０において第１端部と反対側の第２端部（図１において下端部）の側の側面５４から突出している。２つの第２リード２０は、封止樹脂５０の側面５４に沿って配列されている。

第１リード１０は、長方形板状の素子実装部（ダイパッド）１１と、ダイパッド１１から延びる接続部１２とを有している。半導体素子３０は、ダイパッド１１の上面に実装されている。接続部１２の先端部分（図１において上端）は、封止樹脂５０から突出している。この封止樹脂５０から突出する部分は、回路基板に対して半導体装置１を接続際に、先端面にはんだが付着する外部接続部１３である。本実施形態の第１リード１０は、ダイパッド１１から延びるタイバー部１４を有している。タイバー部１４の先端はそれぞれ封止樹脂５０の側面から突出している。

第２リード２０は、長方形板状に形成されている。第２リード２０は、封止樹脂５０により覆われた内部接続部２１と、封止樹脂５０から突出する外部接続部２２とを有している。内部接続部２１は、上述のクリップ４０により半導体素子３０に接続される。外部接続部２２は、第１リード１０の外部接続部１３と同様に、回路基板に対して半導体装置１を接続際に、先端面にはんだが付着する部分である。

図１，図３及び図４に示すように、第１リード１０の外部接続部１３は、封止樹脂５０の側面５３に沿って延びる略長方形板状に形成されている。外部接続部１３は、封止樹脂５０の側面５３に沿った幅方向において、その幅方向の両端部から中央よりに、封止樹脂５０に向かう凹部１３ｂ，１３ｄを有している。これらの凹部１３ｂ，１３ｄにより、外部接続部１３は、幅方向両端の端部接続部１３ａ，１３ｅと、端部接続部１３ａ，１３ｅより中央側の凹部１３ｂ，１３ｄと、凹部１３ｂ，１３ｄの間の中央接続部１３ｃとを有している。端部接続部１３ａ，１３ｅの幅は、中央接続部１３ｃの幅の半分（１／２）より小さいことが好ましい。凹部１３ｂ，１３ｄの深さ（外部接続部１３の先端から封止樹脂５０に向かう方向の長さ）は、外部接続部１３の長さ（封止樹脂５０から外部接続部１３の先端までの長さ）の約半分（約１／２）であることが好ましい。

図１，図３に示すように、第２リード２０の外部接続部２２は、第１リード１０と同様に、端部接続部２２ａ，２２ｅ、凹部２２ｂ，２２ｄ、中央接続部２２ｃを有している。
第１リード１０は、表面の略全体がめっき層により覆われている。同様に、第２リード２０は、表面の略全面がめっき層により覆われている。第１リード１０と第２リード２０は、後述するリードフレーム１００（図９参照）により一体的にめっき処理された後、切断処理により形成される。従って、切断面やめっきマスクにより覆われた面以外の面はめっき層により覆われている。切断面は、例えば、第１リード１０の端部接続部１３ａ，１３ｅの端面、タイバー部１４の端面、第２リード２０の端部接続部２２ａ，２２ｅである。本実施形態において、第１リード１０の凹部１３ｂ，１３ｄの側面及び中央接続部１３ｃの側面、第２リード２０の凹部２２ｂ，２２ｄの側面及び中央接続部２２ｃの側面は、めっき層が形成されている。なお、本実施形態において、端部接続部１３ａ，１３ｅ，２２ａ，２２ｅとタイバー部１４の端面の一部は、切断処理によって、めっき層に覆われることがある。

第１リード１０、第２リード２０の材料としては、導電性を有する金属、例えば銅（Ｃｕ）、Ｃｕ合金、ニッケル（Ｎｉ）、Ｎｉ合金、４２アロイなどを用いることができる。めっき層の材料としては、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、それらを含む合金、等を用いることができる。なお、複数のめっき層を用いることもできる。

次に、半導体装置１の内部構成について説明する。
図５に示すように、第１リード１０のダイパッド１１は、基部１１ａと、基部１１ａの両側（図５において左右両側）のフランジ部１１ｂとを有している。図５において、ハッチングを付してフランジ部１１ｂを判り易くしている。フランジ部１１ｂは、基部１１ａの厚さよりも薄い。フランジ部１１ｂの上面は、基部１１ａの上面と略面一である。従って、フランジ部１１ｂは、封止樹脂５０の底面５２において露出しない。つまり、封止樹脂５０は、フランジ部１１ｂを埋設するように形成される。このため、第１リード１０が封止樹脂５０から剥離することが抑制される。なお、図５では、封止樹脂５０を想像線（二点鎖線）により示している。以下の説明に用いる図面においても同様としている。

第２リード２０の内部接続部２１は、基部２１ａと、基部２１ａの両側（図５において左右両側）のフランジ部２１ｂとを有している。図５において、ハッチングを付してフランジ部２１ｂを判り易くしている。フランジ部２１ｂは、第１リード１０のダイパッド１１のフランジ部１１ｂと同様に、基部２１ａの厚さより薄い。従って、封止樹脂５０は、フランジ部２１ｂを埋設するように形成される。これにより、第２リード２０が封止樹脂５０から剥離することが抑制される。

図５及び図６に示すように、第２リード２０には、規制部としての接続凹部２３を有している。接続凹部２３は、第２リード２０の内部接続部２１をその上面から凹設して形成されている。図６に示すように、本実施形態において、接続凹部２３は、第１リード１０のダイパッド１１と対向する側を開放するように形成されている。図５に示すように、第２リード２０の接続凹部２３は、第１リード１０のダイパッド１１に向かう第１規制面２３ａと、その第１規制面２３ａと平行な方向において互いに対向する第２規制面２３ｂ，２３ｃとにより区画されている。

図５及び図６に示すように、クリップ４０は、板状の導電板を屈曲形成した接続板である。クリップ４０は、半導体素子３０に接続される素子接続部４１と、第２リード２０にそれぞれ接続されるリード接続部４２と、素子接続部４１とリード接続部４２とを互いに連結する連結部４３とを有している。

本実施形態において、半導体装置１は、２つの第２リード２０を有している。従って、クリップ４０は、２つの第２リード２０に対応する２つのリード接続部４２を有している。連結部４３は、１つの素子接続部４１と、２つのリード接続部４２とを連結する。本実施形態において、クリップ４０は、連結部４３から延びる２つのタイバー部４４を有している。

図８に示すように、素子接続部４１は、半導体素子３０の電極３１にはんだ７２により接続される。素子接続部４１は、矩形状に形成されている。素子接続部４１には、複数の突起４１ａが形成されている。なお、素子接続部４１には、少なくとも１つの突起４１ａが形成されていればよい。

突起４１ａは、素子接続部４１の幅方向（図５において左右方向）に延びる突条に形成されている。図８に示すように、突起４１ａは、素子接続部４１と半導体素子３０との間に隙間を形成する。この隙間を埋めるようにはんだ７２が素子接続部４１と半導体素子３０との間に介在され、素子接続部４１と半導体素子３０とがはんだ７２により互いに接続される。

図５，図６及び図７に示すように、クリップ４０のリード接続部４２は、第２リード２０の接続凹部２３に配置される。リード接続部４２は、矩形平板状に形成されている。リード接続部４２は、接続凹部２３を区画する第１規制面２３ａと第２規制面２３ｂ，２３ｃと対向して配置される。図６及び図７に示すように、リード接続部４２は、はんだ７３により接続凹部２３と接続される。

クリップ４０の材料としては、例えば、Ｃｕ，アルミニウム（Ａｌ）、Ｃｕ合金、Ａｌ合金、等を用いることができる。クリップ４０は、第１リード１０、第２リード２０と同様に、表面の略全面において、めっき層により覆われている。めっき層の材料としては、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、それらを含む合金、等を用いることができる。なお、複数のめっき層を用いることもできる。なお、めっき層により覆われていない部分は、第１リード１０、第２リード２０と同様に、リードフレームにおいて切断される切断面（全部又は一部）である。

次に、本実施形態の半導体装置１の製造工程の概略を説明する。
なお、製造工程の説明において、上述の各部材となる部分については同じ符号を付して説明する。

図９に示すように、リードフレーム１００は、フレーム部１０１と、フレーム部１０１に支持された第１リード１０と第２リード２０とを含む。リードフレーム１００の母材は、例えば銅（Ｃｕ）からなる。

リードフレーム１００は、所定厚さの金属板（銅板）を加工して形成される。例えば抜き加工によって金属板に貫通孔１０２，１０３，１０４を形成することにより、フレーム部１０１と第１リード１０と第２リード２０とを形成する。そして、例えばプレス加工により、第１リード１０のダイパッド１１と第２リード２０の内部接続部２１とにフランジ部１１ｂ，２１ｂを形成する。また、例えばプレス加工により、第２リード２０の内部接続部２１に、接続凹部２３を形成する。なお、図９では、斜め線のハッチングにより、リードフレーム１００を判り易くしている。また、複数の離散点からなるハッチングにより、フランジ部１１ｂ，２１ｂを判り易くしている。

第１リード１０のダイパッド１１は、フレーム接続部１１１とタイバー１１２とを介してフレーム部１０１に接続されている。第１リード１０の外部接続部１３は、フレーム接続部１１１を切断線Ｌ１にて切断して形成される。第１リード１０のタイバー部１４は、タイバー１１２を切断線Ｌ２にて切断して形成される。第２リード２０の内部接続部２１は、フレーム接続部１１３を介してフレーム部１０１に接続されている。第２リード２０の外部接続部２２は、フレーム接続部１１３を切断線Ｌ３にて切断して形成される。

フレーム接続部１１１には、貫通孔１２０が形成されている。貫通孔１２０は、例えば抜き加工により形成される。貫通孔１２０は、フレーム接続部１１１の幅方向（切断線Ｌ１に沿った方向）に沿って延びる第１貫通孔１２１と、その第１貫通孔１２１の両端部からダイパッド１１に向かってそれぞれ延びる第２貫通孔１２２とを含む。第１貫通孔１２１は、切断線Ｌ１による切断加工によって、２つの第２貫通孔１２２に挟まれた部分が切断されないように形成されている。この貫通孔１２０をまたぐように切断線Ｌ１にて切断することにより、第１リード１０の外部接続部１３が形成される。つまり、第１貫通孔１２１と第２貫通孔１２２によって、図１等に示す中央接続部１３ｃと凹部１３ｂ，１３ｄとが形成される。

同様に、フレーム接続部１１３には、貫通孔１３０が形成されている。貫通孔１２０は、フレーム接続部１１３の幅方向（切断線Ｌ３に沿った方向）に沿って延びる第１貫通孔１３１と、その第１貫通孔１３１の両端部から内部接続部２１に向かってそれぞれ延びる第２貫通孔１３２とを含む。第１貫通孔１３１は、切断線Ｌ３による切断加工によって、２つの第２貫通孔１３２に挟まれた部分が切断されないように形成されている。この貫通孔１３０をまたぐように切断線Ｌ３にて切断することにより、第２リード２０の外部接続部２２が形成される。つまり、第１貫通孔１３１と第２貫通孔１３２によって、図１等に示す中央接続部２２ｃと凹部２２ｂ，２２ｄとが形成される。

リードフレーム１００は、めっき処理により、全面にめっき層が形成される。つまり、貫通孔１２０，１３０の内面にめっき層が形成される。これにより、第１リード１０の外部接続部１３の凹部１３ｂ，１３ｄと中央接続部１３ｃ、第２リード２０の外部接続部２２の凹部２２ｂ，２２ｄと中央接続部２２ｃにめっき層が形成される。

図１０に示すように、リードフレーム２００は、フレーム部２０１と、フレーム部２０１に支持されたクリップ４０を含む。リードフレーム２００の母材は、例えば銅（Ｃｕ）からなる。クリップ４０は、タイバー２０２を介してフレーム部２０１に接続されている。

リードフレーム２００は、所定厚さの金属板（銅板）を加工して形成される。例えば、二期加工によって、金属板に貫通孔２０３，２０４を形成することにより、フレーム部２０１とタイバー２０２とクリップ４０とを形成する。そして、例えばプレス加工により、クリップ４０の素子接続部４１とリード接続部４２と連結部４３とを成形する。リードフレーム２００は、めっき処理により、全面にめっき層が形成される。そして、リードフレーム２００は、切断加工により切断線Ｌ４にてタイバー２０２を切断し、クリップ４０が個片化される。

図９に示すリードフレーム１００には、図５に示す半導体素子３０とクリップ４０が接続される。そして、金型により封止樹脂５０（二点鎖線にて示す）が形成される。
そして、切断加工により、切断線Ｌ１～Ｌ３にてフレーム接続部１１１，１１３とタイバー１１２とを切断し、半導体装置１が個片化される。

なお、図９は、１つの半導体装置の第１リード１０と第２リード２０とを含む領域のリードフレーム１００が示されている。図１０は、１つの半導体装置のためのクリップ４０を含む領域のリードフレーム２００が示されている。これらの領域のリードフレーム１００，２００は、例えばマトリックス状に配列され、複数の半導体装置１（第１リード１０及び第２リード２０、クリップ４０、封止樹脂５０）が同時に形成される。

（作用）
次に、上述の半導体装置１の作用を説明する。
先ず、本実施形態に対する第１の参考例及び第２の参考例を説明する。なお、第１の参考例及び第２の参考例について、上述の半導体装置１と同じ部材については同じ符号を付して説明する。

図１１は、第１の参考例の半導体装置８０の一部を示す。
図１１に示す半導体装置８０において、リード８１の端面８１ａは、幅方向の全体に亘って切断された切断面である。

図１４に示すように、この半導体装置８０を回路基板３００に実装する。半導体装置８０のリード８１は、回路基板３００のパッド３０１に対してはんだ３０２により接続される。このリード８１の場合、切断面である端面８１ａに対するはんだ３０２の濡れ性が悪い。このため、端面８１ａに付着するはんだ３０２の量が、半導体装置８０を固定するために必要な量よりも不足することがあり、実装強度が低下する。なお、リード８１の切断方向によっては、リード８１の表面のめっき層がリード８１の切断によって端面８１ａを僅かに覆ってそのめっき層にはんだ３０２が付着する場合がある。しかし、めっき層が僅かであるため、やはりはんだ３０２が不足し、実装強度が低下する。

図１２は、第２の参考例の半導体装置９０の一部を示す。
図１２に示す半導体装置９０において、リード９１は、幅方向の両端部の接続部９２と、接続部９２の間の凹部９３とを有する。このリード９１は、リードフレームのフレーム部と接続される部分に、幅方向に延びる貫通孔を、その貫通孔を跨ぐように切断して形成される。貫通孔により、凹部９３の側面にめっき層が形成される。このため、はんだの濡れ性が図１１に示す半導体装置８０に比べてよい。しかし、封止樹脂５０を形成する際に樹脂ばり５５が生じる。樹脂ばり５５は、封止樹脂５０の成型において、金型とリード９１との隙間に生じる。溶融した樹脂は、リード９１の幅方向の中央にてリード９１の表面に出やすく、リード９１の幅方向の端部では比較的出にくい、という性質がある。従って、樹脂ばり５５は、リード９１の中央付近で大きく広がって形成されやすい。この樹脂ばり５５により、凹部９３の側面が部分的に覆われることがある。このため、図１５に示すように、半導体装置９０を回路基板３００に実装した場合、リード９１の凹部９３の側面に付着するはんだ３０２の量が、半導体装置９０を固定するために必要な量よりも不足することがあり、実装強度が低下する。

図１３は、本実施形態の半導体装置１の一部を示す。
図１３に示す半導体装置１において、第１リード１０は、幅方向の両端部から中央よりの位置に凹部１３ｂ，１３ｄを有している。この凹部１３ｂ，１３ｄにより、外部接続部１３は、幅方向両端の端部接続部１３ａ，１３ｅと、端部接続部１３ａ，１３ｅより中央側の凹部１３ｂ，１３ｄと、凹部１３ｂ，１３ｄの間の中央接続部１３ｃとを有している。

上述したように、端部接続部１３ａ，１３ｅの幅は、中央接続部１３ｃの幅の半分（１／２）より小さい。このように、中央接続部１３ｃの幅を大きくし、凹部１３ｂ，１３ｄを外部接続部１３の両端部とすることにより、封止樹脂５０を形成する際に樹脂ばり５５は、中央接続部１３ｃの上面にとどまり、中央接続部１３ｃの側面は覆われ難い。また、凹部１３ｂ，１３ｄの深さは、外部接続部１３の長さの約半分とした。凹部１３ｂ，１３ｄの深さが深すぎると、樹脂ばり５５の影響を受けやすくなる。一方、凹部１３ｂ，１３ｄの深さが浅すぎると、はんだの濡れ性が低下する場合がある。このため、回路基板に実装した際にはんだが外部接続部１３（中央接続部１３ｃ及び凹部１３ｂ，１３ｄ）に十分に付着する。このため、はんだ付けが強固となり、回路基板に対する実装強度が向上する。

外部接続部１３において、凹部１３ｂ，１３ｄの側面と、中央接続部１３ｃの側面は、めっき層が形成されている。従って、はんだの濡れ性が良い。このため、図１６Ａ及び図１６Ｂに示すように、半導体装置１を回路基板３００に実装した場合、はんだ３０２は外部接続部１３（中央接続部１３ｃ及び凹部１３ｂ，１３ｄ）に十分に付着する。このため、回路基板３００のパッド３０１に対するはんだ付けが強固となり、回路基板３００に対する実装強度が向上する。また、図１７Ａ及び図１７Ｂに示すように、はんだ３０２の量を多くすると、外部接続部１３の端部接続部１３ａ，１３ｅの前面にはんだ３０２が付着するため、回路基板３００に対する実装強度をより向上する。

第２リード２０の外部接続部２２は、第１リード１０の外部接続部１３と同様に形成されている。従って、第２リード２０においても、第１リード１０と同様に、回路基板に対する実装強度が向上する。

図５及び図６に示すように、クリップ４０のリード接続部４２は、第２リード２０の接続凹部２３に配置される。リード接続部４２は、矩形平板状に形成されている。リード接続部４２は、接続凹部２３を区画する第１規制面２３ａと第２規制面２３ｂ，２３ｃと対向して配置される。リード接続部４２は、はんだ７３により接続凹部２３と接続される。

はんだ７３は、リフロー処理によって溶融される。リード接続部４２は、第２リード２０の接続凹部２３の内部に配置されている。このため、溶融したはんだ７３によるリード接続部４２の移動（第２リード２０が配列された方向の移動、第２規制面２３ｂ，２３ｃと直交する方向）が接続凹部２３の第２規制面２３ｂ，２３ｃによって規制される。このため、リード接続部４２と接続凹部２３との相対的な位置ずれ、つまり第２リード２０が配列された方向（図５において左右方向）の位置ずれが抑制される。

また、はんだ付け処理において、リード接続部４２は、溶融したはんだ７３の表面張力によって、第１規制面２３ａに向かう方向に移動する。そして、第１規制面２３ａによって、溶融したはんだ７３によるリード接続部４２の移動（第１リード１０から第２リード２０に向かう方向への移動）が規制される。このため、リード接続部４２と接続凹部２３との相対的な位置ずれ、つまり第１規制面と直交する方向（図５において上下方向）の位置ずれが抑制される。

半導体装置１は２つの第２リード２０を有し、半導体素子３０の上面の電極３１は、クリップ４０により２つの第２リード２０に接続されている。このため、クリップ４０の傾きが抑制される。クリップ４０の傾きのずれは、素子接続部４１の位置ずれ、つまり、半導体素子３０と素子接続部４１との相対的な位置ずれとなる。従って、２つの第２リード２０を有し、それら２つの第２リード２０に対してクリップ４０のリード接続部４２を接続することで、半導体素子３０と素子接続部４１との位置ずれが抑制される。

クリップ４０のリード接続部４２は、長方形状に形成されている。第２リード２０の接続凹部２３は、第１規制面２３ａと第２規制面２３ｂ，２３ｃとにより区画され、第１規制面２３ａと第２規制面２３ｂ，２３ｃは互いに直交している。溶融したはんだ７３の表面張力によって、リード接続部４２は、リード接続部４２の各辺が、接続凹部２３の第１規制面２３ａと第２規制面２３ｂ，２３ｃとに対して略平行となる。このため、第２リード２０に対するクリップ４０の相対的な傾きを抑制できる。

半導体装置１は２つの第２リード２０を有し、半導体素子３０の上面の電極３１は、クリップ４０により２つの第２リード２０に接続されている。従って、２つの第２リード２０のうちの１つの第２リード２０に回路基板の配線を接続すればよく、回路基板における設計の自由度が向上する。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第１リード１０の外部接続部１３は、幅方向の両端部から中央よりの位置に凹部１３ｂ，１３ｄを有している。この凹部１３ｂ，１３ｄにより、外部接続部１３は、幅方向両端の端部接続部１３ａ，１３ｅと、端部接続部１３ａ，１３ｅより中央側の凹部１３ｂ，１３ｄと、凹部１３ｂ，１３ｄの間の中央接続部１３ｃとを有している。封止樹脂５０を形成する際に樹脂ばり５５は、中央接続部１３ｃの上面にとどまり、中央接続部１３ｃの側面は覆われない。このため、回路基板に実装した際にはんだが外部接続部１３（中央接続部１３ｃ及び凹部１３ｂ，１３ｄ）に十分に付着する。このため、はんだ付けが強固となり、回路基板に対する実装強度を向上できる。

（２）凹部１３ｂ，１３ｄの側面と、中央接続部１３ｃの側面は、めっき層が形成されている。従って、はんだの濡れ性が良い。このため、回路基板に実装した際にはんだが外部接続部１３（中央接続部１３ｃ及び凹部１３ｂ，１３ｄ）に十分に付着する。このため、はんだ付けが強固となり、回路基板に対する実装強度を向上できる。

（３）第２リード２０は、接続凹部２３を有し、その接続凹部２３は、第１規制面２３ａと、その第１規制面２３ａと直交する第２規制面とにより区画される。クリップ４０のリード接続部４２は、はんだ７３により接続凹部２３と接続される。接続凹部２３の第１規制面２３ａと第２規制面２３ｂ，２３ｃは、それぞれの面に応じた方向において、リード接続部４２の移動を規制する。このため、第２リード２０に対するクリップ４０の相対的な位置ずれを抑制できる。クリップ４０の位置ずれは、半導体素子３０に対するクリップ４０の素子接続部４１の位置ずれとなる。従って、半導体素子３０とクリップ４０の素子接続部４１との相対的な位置ずれを抑制できる。これにより、半導体素子３０と第２リード２０との間の安定した電気的な接続が得られる。

（変形例）
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態の半導体装置１は、２つの第２リード２０を有し、２つの第２リード２０はそれぞれ、接続凹部２３を有している。従って、上記実施形態の半導体装置１は、２対の第２規制面２３ｂ，２３ｃを有している。これに対し、１対の第２規制面２３ｂ，２３ｃとしてもよい。例えば、図５に示す左側の第２リード２０において第２規制面２３ｂ（又は第２規制面２３ｃ）を省略し、右側の第２リード２０において第２規制面２３ｃ（又は第２規制面２３ｂ）を省略する。また、図５に示す左側（又は右側）の第２リード２０において第２規制面２３ｂ，２３ｃを省略する。このようにしても、クリップ４０の移動の規制できる。

・上記実施形態に対し、クリップ４０の形状を適宜変更してもよい。
図１８に示すように、半導体装置１ａのクリップ４０ａは、第２リード２０の接続凹部２３に対して、リード接続部４２の端面４２ａが当接するように、屈曲して形成されている。そして、リード接続部４２の端部が、はんだにより第２リード２０の接続凹部２３に接続される。この場合、第２リード２０の接続凹部２３は、上記実施形態と同様に、第１リード１０の側が開放されていてもよく、また開放されていなくてもよい。

図１９に示すように、半導体装置１ｂのクリップ４０ｂは、第２リード２０の接続凹部２３に対して、リード接続部４２の端部４２ｂが、接続凹部２３より外部接続部２２の側に位置するようにしてもよい。このクリップ４０ｂでは、リード接続部４２の端部４２ｂより素子接続部４１の側の部分４２ｃが、はんだにより第２リード２０の接続凹部２３に接続される。

・上記実施形態に対し、第２リード２０の数を適宜変更してもよい。
図２０に示すように、この半導体装置１ｃは、１つの第１リード１０と１つの第２リード２０を有している。クリップ４０ｃは、一端の素子接続部４１と、他端のリード接続部４２と、素子接続部４１とリード接続部４２の間の連結部４３を有している。

図２１に示すように、半導体装置１ｄにおいて、第２リード２０の幅を適宜変更してもよい。そして、第２リード２０の幅に応じて、クリップ４０ｄのリード接続部４２の幅を設定してもよい。

・上記実施形態に対し、上面に２つ以上の電極を有する半導体素子を有する半導体装置としてもよい。半導体装置には、半導体素子の電極に応じて、２つ以上の第２リードが備えられる。

図２２に示すように、半導体装置１ｅにおいて、ダイパッド１１に実装された半導体素子３０ｅは、上面に２つの電極３１ａ，３１ｂを有している。この半導体素子３０ｅは、例えば、トランジスタである。電極３１ａは第１の接続板（クリップ）４５ａを介して第２リード２０ａに接続され、電極３１ｂは第２の接続板（クリップ）４５ｂを介して第２リード２０ｂに接続される。半導体素子としては、上面にアノード電極とカソード電極とを有するダイオード等を用いることもできる。

・上記実施形態に対し、外部接続部１３，２２の形状を適宜変更してもよい。
図２３に示すように、外部接続部１３において、端部接続部１３ａ，１３ｅを中央接続部１３ｃの端面よりも突出するようにしてもよい。図２４に示すように、フレーム接続部１１１を切断線Ｌ１にて切断する工程において、端部接続部１３ａ，１３ｅを中央接続部１３ｃの端面よりも突出するようにフレーム接続部１１１を切断する。切断線Ｌ１の位置を調整することにより、中央接続部１３ｃの端面から突出する端部接続部１３ａ，１３ｅの長さを変更できる。

同様に、図２３に示すように、外部接続部２２において、端部接続部２２ａ，２２ｅを中央接続部２２ｃの端面よりも突出するようにしてもよい。図２４に示すように、フレーム接続部１１３を切断線Ｌ３にて切断する工程において、端部接続部２２ａ，２２ｅを中央接続部２２ｃの端面よりも突出するようにフレーム接続部１１３を切断する。切断線Ｌ３の位置を調整することにより、中央接続部２２ｃの端面から突出する端部接続部２２ａ，２２ｅの長さを変更できる。

・上記実施形態では、クリップ（接続板）４０により半導体素子３０と第２リード２０とを接続したが、ワイヤを用いて接続するようにしてもよい。ワイヤを用いた場合、ワイヤを第２リード２０の接続凹部２３に接続してもよい。また、第２リード２０において、接続凹部２３を省略することもできる。

１…半導体装置、１０…第１リード（リード）、２０…第２リード（リード）、１３，２２…外部接続部、１３ｂ，１３ｄ，２２ｂ，２２ｄ…凹部、１３ａ，１３ｅ，２２ａ，２２ｅ…端部接続部、１３ｃ，２２ｃ…中央接続部、３０…半導体素子、４０…接続板（クリップ）、５０…封止樹脂。

Claims

半導体素子と、
複数のリードと、
前記複数のリードのそれぞれの一部と前記半導体素子を覆う封止樹脂と、
を有し、
前記複数のリードはそれぞれ、前記封止樹脂の側面から突出する外部接続部を有し、
前記複数のリードのうちの少なくとも１つのリードの前記外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とし、
前記端部接続部は、前記中央接続部の端面よりも突出している、
半導体装置。
前記端部接続部、前記一対の凹部、及び前記中央接続部は、前記複数のリードの厚さ方向において前記複数のリードの全体にわたって形成されている、
請求項１に記載の半導体装置。
前記凹部の内面と前記中央接続部の端面を覆うめっき層を有する、請求項１又は２に記載の半導体装置。
前記端部接続部の端面の少なくとも一部はめっき層により覆われていない、請求項１～３の何れか１項に記載の半導体装置。
半導体素子と、
複数のリードと、
前記複数のリードのそれぞれの一部と前記半導体素子を覆う封止樹脂と、
を有し、
前記複数のリードはそれぞれ、前記封止樹脂の側面から突出する外部接続部を有し、
前記複数のリードのうちの少なくとも１つのリードの前記外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とし、
前記端部接続部、前記一対の凹部、及び前記中央接続部は、前記複数のリードの厚さ方向において前記複数のリードの全体にわたって形成され、
前記凹部の内面と前記中央接続部の端面を覆うめっき層を有し、
前記端部接続部の端面の少なくとも一部はめっき層により覆われていない、
半導体装置。
複数のリードのそれぞれの一部と半導体素子とを樹脂封止した半導体装置の製造方法であって、
前記複数のリードを形成するリードフレームを用意する工程と、
前記複数のリードのそれぞれの一部と、前記リードフレームに実装した半導体素子を覆う封止樹脂を形成する工程と、
前記複数のリードを切断して前記封止樹脂の側面から突出する外部接続部を形成する工程と、
を有し、
前記複数のリードは、前記外部接続部を形成するフレーム接続部によって前記リードフレームのフレーム部に接続され、
前記フレーム接続部は、幅方向に沿って延びる第１貫通孔と、前記第１貫通孔の両端部から前記フレーム部と反対方向に延びる第２貫通孔とが形成され、
前記外部接続部を形成する工程において、前記第１貫通孔を跨ぐように前記フレーム接続部を切断し、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有する前記外部接続部を形成し、前記外部接続部の幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とした、
半導体装置の製造方法。
前記第１貫通孔と前記第２貫通孔を形成した前記リードフレームの表面にめっき層を形成した、請求項６に記載の半導体装置の製造方法。
前記外部接続部を形成する工程において、前記端部接続部を前記中央接続部の端面よりも突出するように、前記外部接続部を切断する、請求項６又は７に記載の半導体装置の製造方法。
ダイパッドと外部接続部とを有する第１リードと、
内部接続部と外部接続部とを有する第２リードと、
前記ダイパッドに実装された半導体素子と、
前記半導体素子と前記第２リードとを電気的に接続する接続板と、
を含み、
前記接続板は、前記半導体素子に接続される素子接続部と、前記第２リードに接続されるリード接続部と、前記素子接続部と前記リード接続部とを連結する連結部と、を有し、
前記第２リードは、前記リード接続部が接続され、前記素子接続部が接続される前記半導体素子の電極と同じ方向を向き、かつ前記リード接続部が配置される配置面と、複数の規制面とを有し、前記第１リードの側が開放され、前記複数の規制面により前記接続板の移動を規制する規制部を有し、
前記複数の規制面は、前記リード接続部と対向し、かつ前記配置面と交差する第１規制面と、前記リード接続部と対向するとともに前記第１規制面と直交し、かつ前記配置面と交差する第２規制面とを含む、
半導体装置。
ダイパッドと外部接続部とを有する第１リードと、
内部接続部と外部接続部とを有する第２リードと、
前記ダイパッドに実装された半導体素子と、
前記半導体素子と前記第２リードとを電気的に接続する接続板と、
を含み、
前記接続板は、前記半導体素子に接続される素子接続部と、前記第２リードに接続されるリード接続部と、前記素子接続部と前記リード接続部とを連結する連結部と、を有し、
前記第２リードは、前記リード接続部が接続され、複数の規制面を有し、前記複数の規制面により前記接続板の移動を規制する規制部を有し、
前記第１リードの前記外部接続部と前記第２リードの前記外部接続部は、封止樹脂の側面から突出する外部接続部を有し、
前記第１リードと前記第２リードのうちの少なくとも一方の外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とし、
前記端部接続部は、前記中央接続部の端面よりも突出している、
半導体装置。
前記複数の規制面は、前記リード接続部に対向する第１規制面と、前記リード接続部に対向するとともに前記第１規制面と直交する第２規制面とを含み、
前記規制部は、前記第１規制面及び前記第２規制面と交差し、前記素子接続部が接続される前記半導体素子の電極と同じ方向を向き、かつ前記リード接続部が配置される配置面をさらに有する、請求項１０に記載の半導体装置。
前記第１規制面は、前記ダイパッドの側に向いている、請求項９又は１１に記載の半導体装置。
前記規制部は、互いに対向する２つの前記第２規制面を有している、請求項１１又は１２に記載の半導体装置。
前記規制部は、前記第２リードの上面に形成された接続凹部である、請求項９～１３の何れか１項に記載の半導体装置。
前記接続凹部は、前記第１リード側が開放されている、請求項１４に記載の半導体装置。
前記ダイパッドと前記内部接続部と前記半導体素子と前記接続板とを覆う封止樹脂を有する、請求項９～１５の何れか１項に記載の半導体装置。
前記第１リードと前記第２リードは、前記封止樹脂の底面において露出している、請求項１６に記載の半導体装置。
複数の前記第２リードを有し、複数の前記第２リードは、前記封止樹脂の側面に沿って配置されている、請求項１６又は１７に記載の半導体装置。
前記ダイパッドには１つの半導体素子が実装され、
前記ダイパッドは四角形状に形成され、
前記ダイパッドにおいて前記外部接続部と反対側の辺に沿って２つの前記第２リードが配設され、
前記接続板は、前記半導体素子に接続される１つの前記素子接続部と、２つの前記第２リードにそれぞれ接続される２つの前記リード接続部と、を有し、前記連結部は１つの前記素子接続部と２つの前記リード接続部とを連結する、
請求項９～１８の何れか１項に記載の半導体装置。
前記ダイパッドには、上面に２つの電極を有する１つの半導体素子が実装され、
前記ダイパッドは四角形状に形成され、
前記ダイパッドにおいて前記外部接続部と反対側の辺に沿って２つの前記第２リードが配設され、
前記接続板は、前記半導体素子の２つの電極のうちの一方の電極と、２つの前記第２リードのうちの一方の第２リードとを接続する第１の接続板と、前記半導体素子の２つの電極のうちの他方の電極と、２つの前記第２リードのうちの他方の第２リードとを接続する第２の接続板と、を含む、
請求項９～１８の何れか１項に記載の半導体装置。
前記第１リードの前記外部接続部と前記第２リードの前記外部接続部は、封止樹脂の側面から突出する外部接続部を有し、
前記第１リードと前記第２リードのうちの少なくとも一方の外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とした、
請求項９～２０の何れか１項に記載の半導体装置。
前記凹部の内面と前記中央接続部の端面を覆うめっき層を有する、請求項２１に記載の半導体装置。
前記端部接続部の端面の少なくとも一部はめっき層により覆われていない、請求項２１又は２２に記載の半導体装置。
半導体素子と、
複数のリードと、
前記複数のリードのそれぞれの一部と前記半導体素子を覆う封止樹脂と、
を有し、
前記複数のリードはそれぞれ、前記封止樹脂の側面から突出する外部接続部を有し、
前記複数のリードのうちの少なくとも１つのリードの前記外部接続部は、前記封止樹脂の側面に沿った幅方向の両端からそれぞれ前記幅方向の中央部側であって、先端面から前記封止樹脂に向かって延びる一対の凹部を有し、幅方向の両端を端部接続部とし、前記一対の凹部の間を中央接続部とし、
前記凹部の内面と前記中央接続部の端面を覆うめっき層を有し、
前記端部接続部の端面の少なくとも一部はめっき層により覆われていない、
半導体装置。
ダイパッドと外部接続部とを有する第１リードと、
内部接続部と外部接続部とを有する第２リードと、
前記ダイパッドに実装された半導体素子と、
前記半導体素子と前記第２リードとを電気的に接続する接続板と、
を含み、
前記接続板は、前記半導体素子に接続される素子接続部と、前記第２リードに接続されるリード接続部と、前記素子接続部と前記リード接続部とを連結する連結部と、を有し、
前記第２リードは、前記リード接続部が接続され、複数の規制面を有し、前記複数の規制面により前記接続板の移動を規制する規制部を有し、
前記ダイパッドには１つの半導体素子が実装され、
前記ダイパッドは四角形状に形成され、
前記ダイパッドにおいて前記外部接続部と反対側の辺に沿って２つの前記第２リードが配設され、
前記接続板は、前記半導体素子に接続される１つの前記素子接続部と、２つの前記第２リードにそれぞれ接続される２つの前記リード接続部と、を有し、前記連結部は１つの前記素子接続部と２つの前記リード接続部とを連結する、
半導体装置。