以下、本開示の半導体装置および本開示の半導体装置の製造方法の好ましい実施の形態について、図面を参照して具体的に説明する。
〔第1実施形態〕
図1~図4に基づき、第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、基板1、絶縁層15、配線部20、柱状体25、電極パッド26、半導体素子31、接合層32、封止樹脂4、第1放熱層51、および、第2放熱層52を備えている。
図1は、半導体装置A10の平面図である。なお、理解の便宜上、図1において、封止樹脂4および絶縁層15を省略している。図2は、図1のII-II線に沿う断面図である。図3は、図2に示す断面の一部を拡大した図(部分拡大断面図)である、図3は、主に電極パッド26および第1放熱層51の断面構造を説明するための図である。図4は、図2に示す断面の一部を拡大した図(部分拡大断面図)である。図4は、主に配線部20および第2放熱層52の断面構造を説明するための図である。
これらの図に示す半導体装置A10は、様々な電子機器の回路基板に表面実装される装置である。ここで、説明の便宜上、基板1の厚さ方向を厚さ方向zと呼ぶ。また、厚さ方向zに対して直交する半導体装置A10の長手方向(平面図の左右方向)を第1方向xと呼ぶ。また、基板1の厚さ方向zおよび第1方向xの双方に対して直交する半導体装置A10の短手方向(平面図の上下方向)を第2方向yと呼ぶ。半導体装置A10は、図1に示すように、厚さ方向z視(以下「平面視」という。)において、矩形状である。本実施形態においては、半導体装置A10の厚さ方向zの寸法は300~400μm程度であり、第1方向xの寸法は200~300μm程度であり、第2方向yの寸法は200~300μm程度である。なお、各寸法は限定されない。
基板1は、半導体素子31を搭載し、半導体装置A10の基礎となる支持部材である。基板1の平面視の形状は、図1に示すように、長辺が第1方向xに沿った矩形状である。本実施形態においては、基板1は板状であり、厚さ方向zの寸法が200~300μm程度である。なお、基板1の形状および寸法は限定されない。基板1は、単結晶の真性半導体材料を主成分として、本実施形態においては、Siを主成分としている。なお、基板1の材質は限定されない。基板1は、基板主面11、基板裏面12、および、複数の基板側面13を有する。
基板主面11および基板裏面12は、図2に示すように、厚さ方向zにおいて、互いに反対側を向き、かつ、離間している。基板主面11は、図2に示すように、厚さ方向zを向く。基板主面11は、平坦である。また、基板主面11の平面視の形状は、矩形状である。本実施形態においては、基板主面11は、半導体装置A10を回路基板に実装した際、当該回路基板に対向する。本実施形態において、基板主面11は、被覆領域111および露出領域112を含む。被覆領域111は、後述する絶縁層15に覆われた領域である。露出領域112は、後述する絶縁層15に覆われず、当該絶縁層15から露出する領域である。本実施形態においては、基板主面11が、本発明の「搭載面」に相当する。
基板裏面12は、厚さ方向zにおいて基板主面11とは反対側を向く。基板裏面12は、平坦である。また、基板裏面12の平面視の形状は、矩形状である。基板裏面12は、外部に露出している。複数の基板側面13の各々は、図2に示すように、基板主面11と基板裏面12との間に挟まれている。本実施形態においては、基板1は、第1方向xまたは第2方向yのいずれか一方を向く、4つの基板側面13を有する。各基板側面13は、いずれも平坦であり、かつ、いずれも基板主面11および基板裏面12に対して直交している。
絶縁層15は、図2に示すように、基板1の基板主面11の一部(被覆領域111)を覆うように形成された、電気絶縁性を有する皮膜である。絶縁層15は、基板1と配線部20とを電気的に絶縁する。本実施形態においては、絶縁層15は、SiO2からなり、基板1を熱酸化することによって形成されている。本実施形態において、絶縁層15の厚さ(厚さ方向zの寸法)は、たとえば0.7~2.0μm程度である。なお、絶縁層15の材質や厚さ、形成方法は限定されない。
配線部20は、図1、図2および図4に示すように、基板1に形成され、かつ、半導体素子31に導通する導電体である。配線部20は、図4に示すように、互いに積層された下地層201およびめっき層202から構成される。下地層201は、基板1に形成され、絶縁層15によって基板1に対して電気的に絶縁されている。下地層201は互いに積層されたTi層およびCu層から構成され、その厚さは200~800nm程度である。めっき層202は、下地層201の外側(基板1とは反対側)に下地層201に接するように形成されている。めっき層202はCuから構成され、その厚さは、下地層201よりも厚く設定されており、3~20μm程度である。本実施形態においては、下地層201は、スパッタリング法により形成される。また、めっき層202は、電解めっきにより形成される。なお、配線部20の材質や膜厚、形成方法は限定されない。本実施形態にかかる配線部20は、複数の主面配線21からなる。
複数の主面配線21の各々は、図1および図2に示すように、基板主面11に配置されている。本実施形態においては、半導体装置A10は、4つの主面配線21を有する。各主面配線21は、いずれも第1方向xに延びる帯状である。なお、主面配線21の個数や形状、配置は限定されない。
複数の柱状体25の各々は、配線部20と電極パッド26とを接続する導電体である。本実施形態においては、半導体装置A10は、4つの柱状体25を有する。本実施形態においては、各柱状体25は、x-y平面での断面が矩形の角柱形状である。なお、柱状体25の形状は限定されず、たとえば円柱形状などであってもよい。各柱状体25において、厚さ方向zの一方端(図2に示す下端)は配線部20(主面配線21)につながっており、配線部20から厚さ方向zに突き出ている。また、柱状体25の厚さ方向zの他方端(図2に示す上端)は、封止樹脂4から露出して、電極パッド26に接続している。また、各柱状体25は、頂面251および複数の側面252をそれぞれ有する。各柱状体25において、頂面251は、上記他方端に相当するものであり、封止樹脂4から露出し、かつ、各電極パッド26のそれぞれに接している。複数の側面252は、厚さ方向zに対して平行である。本実施形態においては、各柱状体25は、4つの側面252を有しており、4つの側面252はそれぞれ、第1方向xまたは第2方向yのいずれか一方を向く。各側面252は、複数の側面252は、いずれも封止樹脂4に覆われている。本実施形態においては、各柱状体25は、たとえばCuから構成され、電解めっきにより形成される。なお、柱状体25の個数や材質、形成方法は限定されない。本実施形態においては、図2に示すように、各柱状体25と配線部20(各主面配線21)とが、これらの境界において、結合することにより一体化している。なお、結合せずに一体化されていなくてもよい。
複数の電極パッド26は、半導体装置A10を電子機器の回路基板に面実装するための端子である。本実施形態においては、半導体装置A10は、4つの電極パッド26を有する。複数の電極パッド26の各々は、平面視矩形状の導電体である。各電極パッド26は、封止樹脂4から露出する各柱状体25の頂面251の全体に接するように構成される。各電極パッド26は、平面視において各主面配線21および封止樹脂4のそれぞれ一部ずつと重なっている。本実施形態においては、各電極パッド26は、図3に示すように、たとえば互いに積層されたNi層261、Pd層262およびAu層263から構成されている。本実施形態においては、Ni層261が柱状配線に接し、かつ、Au層263が外部に露出するとともに、Pd層262がNi層261とAu層263との間に介在する。複数の電極パッド26は、図1に示すように、いずれも平面視において第1放熱層51の外周に位置する。本実施形態においては、各電極パッド26の厚さ(厚さ方向zの寸法)は、たとえば3~15μm程度である。本実施形態においては、電極パッド26は、無電解めっきにより形成される。なお、電極パッド26の個数や厚さ、材質、形状、形成方法は限定されない。
配線部20(複数の主面配線21)、複数の柱状体25および複数の電極パッド26は、半導体装置A10が実装される回路基板と半導体素子31との導電経路を構成する。なお、図1および図2に示す配線部20、複数の柱状体25および複数の電極パッド26の配置形態は一例であり、実際の半導体装置A10における配線部20、複数の柱状体25および複数の電極パッド26の配置形態はこれに限定されない。
半導体素子31は、図2に示すように、配線部20に導通する。半導体素子31は、平面視矩形状である。半導体素子31は、フリップチップ実装されている。本実施形態においては、複数の柱状体25によって、半導体素子31の収容空間が構成されている。本実施形態にかかる半導体素子31は、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのスイッチング素子を駆動させるための回路が形成された集積回路(IC)である。なお、半導体素子31は、これに限定されず様々な回路が形成された素子とすることができる。また、半導体素子31は、たとえばホール素子とすることもできる。半導体素子31は、素子主面311、素子裏面312および複数の素子側面313を有する。
素子主面311および素子裏面312は、図2に示すように、厚さ方向zにおいて、互いに反対側を向き、かつ、離間している。素子主面311は、基板主面11に対向する。素子主面311には複数の電極バンプ31aが形成されている。各電極バンプ31aは、たとえばSnを含む合金はんだ、Snを含む合金はんだ層/Ni層/Cu層、Snを含む合金はんだ層/Cu層、または、Au層/Pd層/Ni層から構成される。素子裏面312は、基板主面11と同方向(厚さ方向z)を向く。素子裏面312は、封止樹脂4から露出している。複数の素子側面313はそれぞれ、厚さ方向zに対して平行である。本実施形態における半導体素子31は、4つの素子側面313を有しており、4つの素子側面313はそれぞれ、第1方向xまたは第2方向yのいずれか一方を向く。各素子側面313は、いずれも封止樹脂4に覆われている。
複数の接合層32の各々は、図2および図4に示すように、半導体素子31の各電極バンプ31aと各主面配線21との間にそれぞれ介在する導電体である。各接合層32によって、半導体素子31は各主面配線21に固着によりそれぞれ接続され、かつ半導体素子31と各主面配線21(配線部20)との導通が確保される。本実施形態にかかる接合層32は、互いに積層されたNi層およびSnを含む合金層から構成される。当該合金層は、たとえばSn-Ag系合金またはSn-Sb系合金などの鉛フリーはんだである。この形態においては、Ni層が主面配線21に接し、合金層が電極バンプ31aに接する。なお、接合層32の材質は限定されない。たとえば、Ni層と主面配線21との間にCu層を介在させてもよいし、Ni層がなくてもよいし、また、上記合金層でなくてもよい。
封止樹脂4は、電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂4は、図2に示すように、半導体素子31の一部および柱状体25を覆っている。本実施形態においては、封止樹脂4は平面視において基板1と重なっており、平面視矩形状である。なお、封止樹脂4の材質および形状は限定されない。封止樹脂4は、樹脂主面41および複数の樹脂側面43を有する。樹脂主面41および複数の樹脂側面43は、半導体装置A10においていずれも露出した面である。
樹脂主面41は、基板主面11と同方向(厚さ方向z)を向く。樹脂主面41は平坦である。樹脂主面41は、図2に示すように、柱状体25の頂面251と半導体素子31の素子裏面312と面一である。
複数の樹脂側面43はそれぞれ、樹脂主面41と絶縁層15との間に挟まれている。各樹脂側面43は、厚さ方向zに対して平行である。本実施形態における封止樹脂4は、4つの樹脂側面43を有しており、4つの樹脂側面43はそれぞれ、第1方向xまたは第2方向yのいずれか一方を向く。本実施形態においては、各樹脂側面43は、図2に示すように、第1樹脂側面431および第2樹脂側面432を有する。第1樹脂側面431は、平坦であり、厚さ方向zの一方の端縁が樹脂主面41に繋がる。第2樹脂側面432は、平坦であり、厚さ方向zの一方の端縁が絶縁層15に繋がる。第1樹脂側面431は、平面視において、第2樹脂側面432よりも半導体装置A10の内側に配置されている。よって、各樹脂側面43は、2段になっている。第2樹脂側面432は、基板1の基板側面13と面一である。なお、樹脂側面43の構成はこれに限定されない。たとえば、第1樹脂側面431が平面視において第2樹脂側面432よりも半導体装置A10の外側に配置されていてもよい。あるいは、各樹脂側面43が2段になっておらず、1つの平坦な面であってもよい。
第1放熱層51は、半導体素子31から発せられた熱を放出するためのものである。第1放熱層51は、図1および図2に示すように、半導体素子31の素子裏面312を覆っている。よって、半導体素子31は、平面視において、第1放熱層51に重なる。第1放熱層51は、封止樹脂4から露出しており、半導体装置A10の外部に露出している。第1放熱層51は、厚さ方向zにおいて、電極パッド26と略一致する。すなわち、第1放熱層51は、厚さ方向zに直交する方向から見て、各電極パッド26と重なる。第1放熱層51は、複数の電極パッド26の各々と離間して配置され、絶縁されている。第1放熱層51の厚さは、たとえば3~15μm程度である。
本実施形態にかかる第1放熱層51は、図3に示すように、互いに積層されたNi層511、Pd層512、および、Au層513から構成される。第1放熱層51はたとえば無電解めっきにより形成される。すなわち、本実施形態における第1放熱層51は、電極パッド26と、同じ材質であり、かつ、同じ形成方法によって形成される。なお、第1放熱層51の材質や形成方法は限定されない。第1放熱層51において、Ni層511は半導体素子31(素子裏面312)に接し、Au層513は外部に露出する。Pd層512は、Ni層511とAu層513との間に介在する。本実施形態においては、図3に示すように、Ni層511における平面視端縁と複数の素子側面313とが略一致する。
第2放熱層52は、半導体素子31から発せられた熱を放出するためのものである。第2放熱層52は、図2に示すように、厚さ方向zにおいて半導体素子31よりも素子主面311が向く方向に配置されている。本実施形態においては、第2放熱層52は、半導体素子31(素子主面311)と基板1(基板主面11)との間に配置されている。第2放熱層52は、半導体素子31と厚さ方向zにおいて離間する。第2放熱層52と半導体素子31との間には封止樹脂4が充填されている。第2放熱層52は、基板1の基板主面11の露出領域112において、基板1に接する。第2放熱層52は、図1に示すように、平面視において少なくとも一部(本実施形態においてはすべて)が半導体素子31に重なる。本実施形態においては、第2放熱層52は、平面視において、基板主面11の第2方向yの一方の端縁から他方の端縁まで繋がる。また、本実施形態においては、第2放熱層52は、図4に示す上方の面が、厚さ方向zにおいて、配線部20の図4に示す上方の面と略同じである。なお、第2放熱層52の図4に示す上方の面と配線部20の図4に示す上方の面とは、厚さ方向zにおいて、異なっていてもよい。
本実施形態にかかる第2放熱層52は、図4に示すように、互いに積層された下地層521およびめっき層522から構成される。下地層521は、互いに積層されたTi層およびCu層から構成され、たとえばスパッタリング法により形成される。また、めっき層522は、Cuから構成され、たとえば電解めっきにより形成される。すなわち、本実施形態における第2放熱層52は、配線部20と、同じ材質であり、かつ、同じ形成方法によって形成される。なお、第2放熱層52の材質や形成方法は限定されない。本実施形態においては、第2放熱層52は、導電性を有するため、配線部20と離間して配置されている。なお、配線部20のうちグランド(基準電位)である部分と第2放熱層52とを導通させて、第2放熱層52をグランド配線として使用してもよい。
次に、図5~図19に基づき、半導体装置A10の製造方法の一例について説明する。なお、これらの図においては、図1のII-II線に沿うy-z平面における断面を示している。また、これらの図において示される基材81(後述)の厚さ方向z、第1方向xおよび第2方向yは、図1~図4に示される基板1の厚さ方向z、第1方向xおよび第2方向yが示す方向と同一である。
まず、図5に示すように、基材81を用意する。当該基材81は半導体装置A10の基板1に対応するものである。基材81は、単結晶の真性半導体材料からなり、本実施形態においては、Si単結晶である。基材81は、上記した半導体装置A10の基板1が複数個取りできるサイズである。すなわち、以降の製造工程においては、複数の半導体装置A10を一括して製造する手法を前提としている。基材81は、図5に示すように、厚さ方向zにおいて互いに反対側を向く表面811および裏面812を有している。表面811は、後に基板主面11となる部分である。
次いで、図5~図7に示すように、絶縁層815を形成する。当該絶縁層815は半導体装置A10の絶縁層15に対応するものである。絶縁層815を形成する工程(絶縁層形成工程)においては、基材81の表面811を熱酸化することにより、図5に示すように、表面811の全面にわたって絶縁層815を形成する。絶縁層815の厚さは、たとえば0.7~2.0μm程度である。そして、図6に示すように、レジスト層801を形成する。レジスト層801の形成にあたっては、フォトリソグラフィによる。たとえばスピンコータ(回転式塗布装置)などを用いたスピンコート法により、絶縁層815の全面を覆うようにレジスト層801を形成した後、当該レジスト層801に対して露光・現像を行うことによって、パターンを形成する。パターンを構成するレジスト層801は開口部801aを有し、この開口部801aから絶縁層815の一部が露出する。そして、当該レジスト層801から露出する絶縁層815の一部を除去することで、図7に示すように、開口815aを有する絶縁層815が形成される。絶縁層815の部分除去は、たとえばフッ素系ガスを用いたドライエッチングによる。これにより、基材81の表面811において、絶縁層815に覆われた領域811aと、開口815aによって絶縁層815から露出した領域811bとが形成される。この絶縁層815に覆われた領域811aが半導体装置の被覆領域111に対応し、絶縁層815から露出した領域811bが半導体装置の露出領域112に対応する。
次いで、図8に示すように、下地層820zを形成する。当該下地層820zの一部(後述する下地層820a)が半導体装置A10の配線部20の下地層201に対応し、当該下地層820zの一部(後述する下地層852a)が半導体装置A10の第2放熱層52の下地層521に対応する。下地層820zはスパッタリング法により形成される。本実施形態にかかる下地層820zは、互いに積層されたTi層およびCu層から構成され、その厚さは200~800nm程度である。下地層820zを形成する工程(下地層形成工程)においては、絶縁層815および基材81に接するTi層を形成した後に当該Ti層に接するCu層を形成する。
次いで、図9および図10に示すように、めっき層820b,852bを形成する。当該めっき層820bが半導体装置A10の配線部20のめっき層202に対応し、当該めっき層852bが半導体装置A10の第2放熱層52のめっき層522に対応する。本実施形態においては、めっき層820bとめっき層852bとの形成は一括して行う。めっき層820b,852bの形成はともに、フォトリソグラフィによるパターンの形成および電解めっきによる。めっき層820b,852bを形成する工程(めっき層形成工程)においては、まず、図9に示す、めっき層820b,852bを形成するためのレジスト層802をフォトリソグラフィにより形成する。このレジスト層802の形成においては、スピンコート法により、下地層820zの全面を覆うように感光性レジストを塗布する。そして、当該感光性レジストに対して露光・現像を行うことによって、パターニングを行う。これにより、図9に示すように、パターンを構成するレジスト層802が形成される。そして、レジスト層802から露出した下地層820zに接するめっき層820b,852bを形成する。めっき層820b,852bは、Cuから構成される。めっき層820b,852bは、下地層820zを導電経路とした電解めっきにより形成される。その後、図10に示すように、レジスト層802を除去する。
次いで、図11および図12に示すように、接合層832を形成する。当該接合層832が半導体装置A10の接合層32に対応する。接合層832の形成は、フォトリソグラフィによるパターンの形成および電解めっきによる。接合層832を形成する工程(接合層形成工程)においては、まず、図11に示す、接合層832を形成するためのレジスト層803を形成する。当該レジスト層803の形成方法は、レジスト層802と同じである。パターンを構成するレジスト層803は、図11に示すように開口部803aを有しており、この開口部803aからめっき層820bの一部が露出する。本実施形態にかかる開口部803aの形状は、直方体状である。そして、レジスト層803から露出しためっき層820bに接する接合層832を形成する。接合層832は、互いに積層されたCu層、Ni層およびSnを含む合金層から構成される。当該合金層は、たとえばSn-Ag系合金またはSn-Sb系合金などの鉛フリーはんだである。接合層832は、下地層820zおよびめっき層820bを導電経路とした電解めっきにより、レジスト層803の開口部803aを埋めるように形成される。その後、図12に示すように、レジスト層803を除去する。
次いで、図13および図14に示すように、柱状体825を形成する。当該柱状体825が半導体装置A10の柱状体25に対応する。柱状体825の形成は、フォトリソグラフィによるパターンの形成および電解めっきによる。柱状体825を形成する工程(柱状体形成工程)においては、まず、図13に示す、柱状体825を形成するためのレジスト層804を形成する。当該レジスト層804は、たとえば厚膜に適したドライフィルムレジストを貼り付けて形成する。なお、これに限らず、レジスト層802やレジスト層803と同様に形成してもよい。パターンを構成するレジスト層804は、図13に示すように開口部804aを有しており、この開口部804aからめっき層820bの一部が露出する。レジスト層804の厚さは、形成する柱状体825の高さに応じて決定する。本実施形態にかかる開口部804aの形状は、直方体状である。そして、レジスト層804の開口部804aに、めっき層820bに接する柱状体825を形成する。柱状体825は、Cuから構成される。柱状体825は、下地層820zおよびめっき層820bを導電経路とした電解めっきにより、開口部804aを埋めるように形成される。その後、図14に示すように、レジスト層804を除去する。
次いで、図15に示すように、基材81においてめっき層820bに覆われていない不要な下地層820zを全て除去する。この不要な下地層820zは、たとえばウェットエッチングにより除去される。ウェットエッチングでは、たとえばH2SO4(硫酸)およびH2O2(過酸化水素)の混合溶液が用いられる。この下地層820zの一部を除去する工程(下地層除去工程)により、図15に示すように、下地層820zが除去された部分から、絶縁層815が露出する。また、下地層820zは、少なくとも一部が基材81に接する部分(図15において左右中央に位置する部分)と、全てが絶縁層815に接する部分(図15において左右両側に位置する部分)とに、分割される。なお、理解の便宜上、下地層820zのうち、少なくとも一部が基材81に接する部分を下地層852aとし、全て絶縁層815に接する部分を下地層820aとする。よって、この工程を経ることで、下地層820aとめっき層820bとから構成される配線部820が形成され、下地層852aとめっき層852bとから構成される第2放熱層852が形成される。すなわち、配線部820および第2放熱層852の形成は、一括して行っている。当該配線部820が半導体装置A10の配線部20(主面配線21)に対応し、第2放熱層852が半導体装置A10の第2放熱層52に対応する。以上のことから、配線部820を形成する工程(配線部形成工程)および第2放熱層852を形成する工程(第2放熱層形成工程)はともに、上記下地層形成工程、上記めっき層形成工程、および、下地層除去工程を含んでいる。
次いで、図16に示すように、配線部820に半導体素子831を搭載する。当該半導体素子831が半導体装置A10の半導体素子31に対応する。半導体素子831を搭載する工程(半導体素子搭載工程)は、FCB(Flip Chip Bonding)により行う。半導体素子831の電極バンプ839にフラックスを塗布した後、フリップチップボンダを用いて、素子主面831aを基材81に対向させて、半導体素子831を接合層832に仮付けする。このとき、接合層832は、配線部820と半導体素子831との双方に挟まれた状態となる。次いで、リフローにより接合層832を溶融させた後、冷却により接合層832を固化させることによって、半導体素子831の搭載が完了する。
次いで、図17に示すように、半導体素子831を覆う封止樹脂84を形成する。当該封止樹脂84が半導体装置A10の封止樹脂4に対応する。本実施形態にかかる封止樹脂84は電気絶縁性を有する、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂84を形成する工程(封止樹脂形成工程)においては、半導体素子831、配線部820および柱状体825を露出させることなく覆うように封止樹脂84を形成する。よって、封止樹脂84の表面84aは、厚さ方向zにおいて、半導体素子831および柱状体825よりも図17の上方に位置する。
次いで、図18に示すように、封止樹脂84から柱状体825および半導体素子831を露出させる。本実施形態においては、柱状体825を露出させる工程(柱状体露出工程)および半導体素子831を露出させる工程(半導体素子露出工程)は、たとえば機械研削により一括して行う。柱状体露出工程および半導体素子露出工程においては、封止樹脂84を表面84a側から機械研削により研削することで、柱状体825および半導体素子831を封止樹脂84から露出させる。これらにより、各々が封止樹脂84から露出した、半導体素子831の素子裏面831bおよび柱状体825の露出面825aが形成される。また、封止樹脂84の樹脂主面841が形成される。半導体素子831の素子裏面831b、柱状体825の露出面825a、および、封止樹脂84の樹脂主面841は、いずれも平坦であり、面一になっている。半導体素子831の素子裏面831bが半導体装置A10の半導体素子31の素子裏面312に対応し、柱状体825の露出面825aが半導体装置A10の柱状体25の頂面251に対応し、封止樹脂84の樹脂主面841が半導体装置A10の樹脂主面41に対応する。
次いで、図19に示すように、電極パッド826および第1放熱層851を形成する。当該電極パッド826が半導体装置A10の電極パッド26に対応し、第1放熱層851が半導体装置A10の第1放熱層51に対応する。本実施形態においては、電極パッド826を形成する工程(電極パッド形成工程)および第1放熱層851を形成する工程(第1放熱層形成工程)は、無電解めっきにより一括して行う。本実施形態においては、無電解めっきにより、Ni層、Pd層、Au層の順に各々を析出させる。このとき、半導体素子831の素子裏面831bに接し、かつ、これを覆うようにNi層が形成され、当該Ni層上にPd層、当該Pd層上にAu層が形成されることにより、第1放熱層851が形成される。また、柱状体825の露出面825aに接し、かつ、これを覆うようにNi層が形成され、当該Ni層上にPd層、当該Pd層上にAu層が形成されることにより、電極パッド826が形成される。本実施形態においては、電極パッド826および第1放熱層851は同時に形成される。電極パッド826および第1放熱層851はともにその厚さがたとえば3~15μm程度である。なお、電極パッド826および第1放熱層851の形成において、これらの形成速度や形成度合いが多少異なっていても、同時に形成されているものとする。上記するように素子裏面831b、露出面825a、および、樹脂主面841は面一であるので、電極パッド826および第1放熱層851は厚さ方向zにおいて、一致する。
次いで、図19に示す基材81の裏面812側から、たとえば機械研削により基材81の一部を研削する。なお、この基材81を研削する工程は、必要に応じて行えばよい。その後、第1方向xに沿って基材81および封止樹脂84を切断し、第2方向yに沿って基材81および封止樹脂84を切断することによって、半導体装置A10の基板1に対応する範囲ごとの個片に分割する。切断にあたっては、たとえばブレードダイシングにより基材81および封止樹脂84を切断する。本実施形態においては、ステップカットにより、封止樹脂84の樹脂主面841側から切断する。これにより、図2に示すように、樹脂側面43において、第1樹脂側面431および第2樹脂側面432が形成される。当該工程において分割された個片が半導体装置A10となる。以上の工程を経ることによって、半導体装置A10が製造される。
次に、半導体装置A10およびその製造方法の作用効果について説明する。
半導体装置A10は、第1放熱層51を備えている。第1放熱層51は、半導体素子31(素子裏面312)に接しており、かつ、外部に露出している。このような構成をとることによって、半導体装置A10の通電時に半導体素子31から発生した熱は、第1放熱層51を経由して外部に放出される。したがって、半導体装置A10によれば、半導体素子31から発生した熱を効率よく外部に放出することが可能となる。
半導体装置A10は、さらに第2放熱層52を備えている。第2放熱層52は、厚さ方向zにおいて半導体素子31(素子主面311)と基板1(基板主面11)との間に配置されている。このような構成をとることによって、半導体装置A10の通電時に半導体素子31から発生した熱は、第2放熱層52および基板1を経由して外部に放出される。したがって、半導体装置A10によれば、半導体素子31から発生した熱を、第1放熱層51によって素子裏面312側から放熱するだけでなく、第2放熱層52によって素子主面311側からも放熱することが可能となる。すなわち、さらに効率よく、半導体素子31の熱を外部に放出することが可能となる。
半導体装置A10において、基板1の基板主面11は、絶縁層15から露出する露出領域112を含んでおり、第2放熱層52は、当該露出領域112の少なくとも一部(本実施形態においてはすべて)において基板1に接している。このような構成をとることによって、第2放熱層52と基板1との間に絶縁層15が介在する場合と比べて、第2放熱層52から基板1に熱が伝わりやすい。したがって、半導体装置A10の放熱性を向上させることができる。
半導体装置A10において、柱状体25の頂面251、樹脂主面41、および、素子裏面312は、面一である。このような構成をとることによって、半導体装置A10の厚さ方向zの寸法を短く設定し、装置の低背化を図ることができる。また、電極パッド形成工程と第1放熱層形成工程とを無電解めっきにより一括して行うことができるので、電極パッド26(826)および第1放熱層51(851)を同時に形成できる。
半導体装置A10において、配線部20と第2放熱層52とは同じ材質から形成されている。このような構成をとることによって、スパッタリング法による下地層形成工程、電解めっきによるめっき層形成工程、および、不要な下地層を除去する下地層除去工程を行うことで、配線部20(820)および第2放熱層52(852)が形成されている。すなわち、上記配線部形成工程および第2放熱層形成工程を一括して行うことができるので、配線部20(820)および第2放熱層52(852)を同時に形成できる。
第1実施形態では、半導体装置A10が基板1を備えている場合を示したが、これを備えていなくてもよい。たとえば、上記した製造工程において、基材81を裏面812から研削する工程において、基材81の一部だけではなく基材81を全て研削することで、基板1を備えない半導体装置を製造できる。なお、同時に絶縁層815も研削して、配線部820(20)を露出させてよい。ただし、露出した配線部20によって、意図せぬ短絡が生じる可能性があるため、絶縁層815を残しておくとよい。なお、絶縁層815とは異なる絶縁膜で、露出した配線部20を覆ってもよい。
〔第2実施形態〕
図20および図21に基づき、第2実施形態にかかる半導体装置A20について説明する。これらの図において、上記した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図20は、半導体装置A20の平面図であり、理解の便宜上、封止樹脂4および絶縁層15を省略している。図21は、図20のXXI-XXI線に沿う断面図である。なお、図21においては、各樹脂側面43が1つの平坦な面である場合を示しているが、上記第1実施形態と同様に2段であってもよい。本実施形態にかかる半導体装置A20は、基板1に凹部14が形成されている点で、半導体装置A10と異なる。
本実施形態にかかる基板1は、基板主面11、基板裏面12、複数の基板側面13、および凹部14を有する。本実施形態においては、基板主面11として、基板1の結晶方位が(100)である(100)面を採用している。また、基板主面11は、図1に示すように、平面視において凹部14を囲む枠状となっている。
凹部14は、基板主面11から窪むように形成されている。凹部14は、基板1の厚さ方向zにおいて基板1を貫通していない。本実施形態においては、凹部14は、平面視矩形状である。本実施形態においては、半導体素子31は、図21に示すように、一部が凹部14に収容されるように配置されている。凹部14は、底面141および複数の連絡面142を有する。
底面141は、半導体素子31が搭載される面である。底面141は、基板1の厚さ方向zに対して直交し、かつ、底面141の平面視形状は矩形状である。底面141は平坦である。本実施形態においては、底面141が本発明の「搭載面」に相当する。
複数の連絡面142の各々は、図20および図21に示すように、基板主面11および底面141につながる面である。基板1の厚さ方向zにおいて、各連絡面142の図21に示す上端が基板主面11につながり、各連絡面142の図21に示す下端が底面141につながっている。各連絡面142は、底面141に対して傾斜している。本実施形態においては、凹部14は、4つの連絡面142を有しており、複数の連絡面142が底面141の四辺に沿って形成されている。ここで、本実施形態においては、基板主面11を(100)面としているため、複数の連絡面142はいずれも(111)面からなる。したがって、複数の連絡面142の底面141に対するそれぞれの傾斜角はいずれも同一であり、その角度は約55°(たとえば54.7°)である。本実施形態において、凹部14は異方性エッチングにより形成される。
本実施形態にかかる配線部20は、複数の主面配線21、複数の連絡面配線22、および複数の底面配線23を含む。
複数の主面配線21の各々は、基板1の基板主面11に形成された配線部20の一部である。各主面配線21は、第2方向yに沿った基板主面11と各連絡面142との交線において各連絡面配線22につながり、該交線から第1方向xに沿って延出している。そして、各主面配線21は、各柱状体25につながっている。
複数の連絡面配線22の各々は、基板1の各連絡面142に形成された配線部20の一部である。各連絡面配線22は、第1方向xに離間した一対の連絡面142のいずれかに形成され、平面視矩形状をなす。本実施形態においては、各連絡面配線22は、第1方向xに平行となるように形成されている。また、基板1の厚さ方向zにおいて、各連絡面配線22の図21に示す上端が各主面配線21につながり、各連絡面配線22の図21に示す下端が各底面配線23につながっている。
複数の底面配線23の各々は、基板1の底面141に形成された配線部20の一部である。本実施形態においては、各底面配線23は、第2方向yに沿った底面141と各連絡面142との交線において各連絡面配線22につながり、該交線から底面141の内側に向かって延出している。図21に示すように、各底面配線23に半導体素子31が、各接合層32を介して、導通接合されている。
次に、図22~図27に基づき、半導体装置A20の製造方法の一例について説明する。なお、第1実施形態にかかる半導体装置A10の製造方法と共通する部分は説明を省略する。これらの図は、半導体装置A20の製造工程を説明する断面図であり、図20のXXI-XXI線に沿うy-z平面における断面を示している。
まず、図22~24に示すように、基材81を用意し、当該基材81に凹部814を形成する。当該凹部814が半導体装置A20の凹部14に対応する。具体的には、図22に示すように、第1実施形態と同様に、基材81を用意する。なお、本実施形態にかかる基材81は、表面811として結晶方位が(100)である(100)面を採用する。
次いで、図22に示すように、表面811を熱酸化させることによりSiO2からなるマスク層805を形成する。この時点において、マスク層805は、表面811の全面を覆っている。マスク層805の厚さは、たとえば0.7~2.0μm程度である。
次いで、図23に示すように、マスク層805に対してエッチングによるパターニングを行う。具体的には、マスク層805にフォトリソグラフィによりレジストを形成して、マスク層805をエッチングし、その後、レジストを剥離する。これにより、マスク層805に開口が形成される。この開口の形状および大きさは、最終的に得ようとする凹部814の形状および大きさに応じて設定する。本実施形態では、開口は矩形状である。
次いで、図24に示すように、基材81に凹部814を形成する。当該凹部814を形成する工程(凹部形成工程)においては、たとえばKOHを用いた異方性エッチングによる。KOHは、Si単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。この異方性エッチングを行うことにより、図24に示す、底面814aおよび連絡面814bを有する凹部814が形成される。本実施形態においては、表面811として(100)面を採用しているので、各連絡面814bは(111)面になり、連絡面814bが表面811(x-y平面)に対してなす角度は、約55°(たとえば54.7°)となる。本実施形態では、凹部814の深さ(厚さ方向zの寸法)は、50~80μm程度である。なお、エッチング溶液はKOHに限定されず、TMAH(水酸化テトラメチルアンモニウム)やEDP(エチレンジアミンピロカテール)などのアルカリ溶液であってもよい。また、フッ硝酸(HFとHNO3の混酸)溶液をエッチング溶液として、等方性エッチングを行うようにしてもよい。
次いで、マスク層805を除去する。マスク層805の除去は、たとえばHFを用いたエッチングによって行う。以上の凹部形成工程により、マスク層805に形成された各開口に凹部814が形成される。
次いで、図25に示すように、絶縁層815、下地層820z、めっき層820b,852b、接合層832、および、柱状体825を形成する。これらの工程は、第1実施形態にかかる絶縁層形成工程、下地層形成工程、めっき層形成工程、接合層形成工程、および、柱状体形成工程とそれぞれ同様に行う。ただし、本実施形態においては、めっき層形成工程におけるレジスト層802の形成および接合層形成工程におけるレジスト層803の形成には、上記したスピンコート法の代わりに、スプレーコート法あるいは電着法が用いられる。なお、上記第1実施形態と同様にスピンコート法を用いてもよい。また、これらの形成順序は、第1実施形態と同様である。
次いで、図26に示すように、めっき層820b,852bに覆われていない不要な下地層820zを除去した後に、半導体素子831を基材81に搭載し、封止樹脂84を形成する。これらの工程は、第1実施形態にかかる下地層除去工程、半導体素子搭載工程、および、封止樹脂形成工程とそれぞれ同様に行う。ただし、本実施形態における半導体素子搭載工程においては、半導体素子831を、その一部が凹部814に収容されるように、凹部814の底面814a上に搭載する。
次いで、図27に示すように、柱状体825および半導体素子831を封止樹脂84から露出させた後、電極パッド826および第1放熱層851を形成する。なお、これらの形成は、第1実施形態にかかる柱状体露出工程、半導体素子露出工程、電極パッド形成工程、および、第1放熱層形成工程とそれぞれ同様に行う。図27においては、下地層820aおよびめっき層820bを配線部820として記載しており、下地層852aおよびめっき層852bを第2放熱層852として記載している。
次いで、第1実施形態と同様に、必要に応じて基材81を裏面812側から研削する。その後、ブレードダイシングによって、基材81および封止樹脂84を第1方向xおよび第2方向yに沿って切断することで、半導体装置A20の基板1に対応する範囲ごとの個片に分割する。以上の工程を経ることで、半導体装置A20が製造される。
次に、半導体装置A20およびその製造方法の作用効果について説明する。
本実施形態によると、半導体装置A20は、上記半導体装置A10と同様に第1放熱層51を備えている。したがって、半導体素子31から発生した熱を、素子裏面312側から外部に放出することが可能となる。すなわち、本実施形態においても第1実施形態と同様の効果を奏する。
本実施形態によると、半導体装置A20は、上記半導体装置A10と同様に、第2放熱層52を備えている。したがって、半導体素子31から発生した熱を、第1放熱層51によって素子裏面312側から放熱するだけでなく、第2放熱層52によって素子主面311側からも放熱することが可能となる。すなわち、本実施形態においても第1実施形態と同様の効果を奏する。
その他、本実施形態において、第1実施形態と同様に構成されるものにおいては、第1実施形態と同様の効果を奏する。
第2実施形態では、配線部20の平面視における形状が図20に示す形状である場合を示したが、これに限定されない。たとえば、配線部20の平面視における形状は、図28に示すような形状であってもよい。図28は、このような変形例に係る半導体装置A20’を示している。図28は、半導体装置A20’を示す平面図であり、図20に対応する。
半導体装置A20’は、配線部20の形状が半導体装置A20と異なる。また、半導体装置A20’における半導体素子31は、電極バンプ31aの配置が、半導体装置A20における半導体素子31と異なっており、4つの電極バンプ31aが半導体素子31の素子主面311の中央付近に配置されている。基板1の底面141に形成された底面配線23は、これらの電極バンプ31aにそれぞれ接続できるように、底面141の中央付近まで延出している。また、基板1の連絡面142に形成された連絡面配線22は、基板主面11から底面141に近付くにしたがって、幅(第2方向yにおける寸法)が大きくなっている。半導体装置A20’においては、図28に示すように、連絡面配線22の内側(半導体装置A20’の第2方向yの中心側)の辺は、第1方向xに平行であるが、連絡面配線22の外側(半導体装置A20’の第2方向yの中心側とは反対側)の辺は、第1方向xに対して傾斜している。
以上のように構成された半導体装置A20’においても、半導体装置A20と同様の効果を奏することができる。
なお、連絡面配線22の形状は、上記したもの(図28参照)に限定されない。連絡面配線22の外側の辺が第1方向xに平行であり、連絡面配線22の内側の辺が第1方向xに対して傾斜していてもよい。また、連絡面配線22の内側の辺も外側の辺も、第1方向xに対して傾斜していてもよい。また、基板主面11から底面141に近付くにしたがって、連絡面配線22の幅が小さくなっていてもよい。
なお、本変形例においては、第2放熱層52を備えていない場合を示したが、これに限定されず、第2放熱層52を備えていてもよい。
〔第3実施形態〕
図29および図30に基づき、第3実施形態にかかる半導体装置A30について説明する。これらの図において、上記した半導体装置A10,A20と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図29は、半導体装置A30の平面図であり、理解の便宜上、封止樹脂4および絶縁層15を省略している。図30は、図29のXXX-XXX線に沿う断面図である。なお、図30においては、各樹脂側面43が1つの平坦な面である場合を示しているが、上記第1実施形態と同様に2段であってもよい。本実施形態にかかる半導体装置A30は、柱状体25を備えておらず、複数の電極パッド26が基板1の基板裏面12側に配置されている点で、半導体装置A10と異なる。
本実施形態にかかる基板1は、基板主面11、基板裏面12、複数の基板側面13、および、複数の貫通孔16を有する。本実施形態においては、第2実施形態にかかる基板1と同様に、基板主面11として、基板1の結晶方位が(100)である(100)面を採用している。また、半導体素子31は、図30に示すように、基板主面11に搭載されている。本実施形態においては、基板主面11が本発明の「搭載面」に相当する。
複数の貫通孔16はそれぞれ、図30に示すように、基板1の基板主面11から基板裏面12まで、厚さ方向zに貫通する。本実施形態においては、図29に示すように、基板1は4つの貫通孔16を備えており、各貫通孔16は、基板1の4つの角の近辺にそれぞれに設けられている。本実施形態では、各貫通孔16の平面視の形状は矩形状である。各貫通孔16の基板主面11側の開口寸法は、200~300μm程度である。なお、貫通孔16の個数、配置、形状および寸法は限定されない。絶縁層15は、図30に示すように、各貫通孔16の内面にも形成されている。
本実施形態にかかる配線部20は、複数の主面配線21および複数の貫通配線24を含んでいる。複数の貫通配線24はそれぞれ、基板1を貫通するように形成されている。各貫通配線24は、各貫通孔16にそれぞれ充填されるようにして、各貫通孔16の内部に形成されている。各貫通配線24は、基板1の基板主面11および基板裏面12からそれぞれ露出している。各貫通配線24において、基板主面11から露出する一端は、主面配線21に接続している。また、各貫通配線24において、基板裏面12から露出する他端は、各電極パッド26に接続している。本実施形態では、各貫通配線24は、角柱状であり、それぞれ露出面241を有している。各露出面241は、基板裏面12から露出する各貫通配線24の他端側の面であり、基板裏面12と面一状である。なお、各貫通配線24の形状は限定されず、たとえば円柱形状などであってもよい。本実施形態では、複数の主面配線21と複数の貫通配線24とは、同じ材料により一体として形成されている。なお、複数の主面配線21と複数の貫通配線24とは、異なる材料で別々に形成されていてもよい。
本実施形態においては、各電極パッド26は、基板裏面12から露出している各貫通配線24の露出面241の全体に接するように形成されている。
本実施形態においては、半導体装置A30は、樹脂膜6を備えている。樹脂膜6は、基板裏面12に形成されている。樹脂膜6は、基板裏面12の全面を覆っており、半導体装置A30における、基板裏面12側の面のうち、複数の電極パッド26が形成された部分以外の全面を覆っている。樹脂膜6は、各電極パッド26を互いに電気的に絶縁する役割を果たす。
次に、図31~図35に基づき、半導体装置A30の製造方法の一例について説明する。なお、半導体装置A10の製造方法および半導体装置A20の製造方法と共通する部分は説明を省略する。これらの図は、半導体装置A30の製造工程を説明する断面図であり、図29のXXX-XXX線に沿うy-z平面における断面を示している。
まず、図31に示すように、基材81を用意し、当該基材81の表面811に凹部813を形成する。凹部813は後に貫通孔816になる部分であり、第2実施形態にかかる凹部814と同様の方法で形成される(図22~図24参照)。
次いで、図32に示すように、絶縁層815、下地層820z、めっき層820b,852b、接合層832を形成する。これらの形成は、第1実施形態にかかる絶縁層形成工程、下地層形成工程、めっき層形成工程、および、接合層形成工程とそれぞれ同様に行う。なお、本実施形態にかかるめっき層形成工程においては、めっき液に抑制剤および促進剤が添加されており、下地層820zのうち表面811に位置する部分より凹部813に位置する部分に、優先的にめっきが析出して成長する。これにより、形成されるめっき層820bは、凹部813に位置する部分において表面811に位置する部分よりも厚く形成される。めっき層820bのうち、凹部813に形成された厚い部分が半導体装置A30の貫通配線24になる。
次いで、図33に示すように、めっき層820b,852bに覆われていない不要な下地層820zを除去した後に、半導体素子831を基材81に搭載し、封止樹脂84を形成する。なお、これらの工程は、第1実施形態にかかる下地層除去工程、半導体素子搭載工程、および、封止樹脂形成工程とそれぞれ同様に行う。
次いで、図34に示すように、封止樹脂84および基材81の一部を、たとえば機械研削により研削する。なお、図34および図35においては、下地層820aおよびめっき層820bを配線部820として記載しており、下地層852aおよびめっき層852bを第2放熱層852として記載している。本実施形態においては、封止樹脂84を表面84a側(図中上方)から研削し、半導体素子831を露出させる。この研削によって、半導体素子831の素子主面831aと封止樹脂84の樹脂主面841は、ともに平坦であり、面一になっている。また、基材81を裏面812側(図中下方)から研削し、貫通孔816および貫通配線824を形成する。本実施形態においては、全体の厚さ方向zの寸法(裏面812から封止樹脂84の上面までの寸法)が所望の寸法(たとえば200~300μm程度)になるまで研削を行う。この研削により、貫通配線824は、基材81の裏面812から露出する露出面824aを有するようになる。また、凹部813は、底面部分が研削されることにより貫通して、貫通孔816になる。本実施形態においては、50~80μm程度の深さの凹部813が研削により、基材81の厚さ(30~50μm程度)の貫通孔816になる。つまり、貫通配線824も20~30μm程度研削される。また、貫通配線824の露出面824aおよび基材81の裏面812は、いずれも平坦であり、面一になっている。
次いで、図35に示すように、基材81の裏面812を覆うように、樹脂膜86を形成する。樹脂膜86には、貫通配線824の露出面824aを囲む開口が形成される。次いで、図35に示すように、樹脂膜86の開口に、貫通配線824の露出面824aに接する電極パッド826を形成し、また、半導体素子831の素子裏面831bに接する第1放熱層51を形成する。
次いで、第1実施形態と同様に、ブレードダイシングによって、基材81および封止樹脂84を第1方向xおよび第2方向yに沿って切断することで、半導体装置A30の基板1に対応する範囲ごとの個片に分割する。以上の工程を経ることで、半導体装置A30が製造される。
次に、半導体装置A30およびその製造方法の作用効果について説明する。
本実施形態によると、半導体装置A30は、上記半導体装置A10,A20と同様に第1放熱層51を備えている。したがって、半導体素子31から発生した熱を、素子裏面312側から外部に放出することが可能となる。すなわち、本実施形態においても第1実施形態と同様の効果を奏する。
本実施形態によると、半導体装置A30は、上記半導体装置A10,A20と同様に、第2放熱層52を備えている。したがって、半導体素子31から発生した熱を、第1放熱層51によって素子裏面312側から放熱するだけでなく、第2放熱層52によって素子主面311側からも放熱することが可能となる。すなわち、本実施形態においても第1実施形態と同様の効果を奏する。
その他、本実施形態において、第1実施形態あるいは第2実施形態と同様に構成されるものにおいては、第1実施形態あるいは第2実施形態とそれぞれ同様の効果を奏する。
第3実施形態では、第2放熱層52が基板1上に形成されている場合を示したが、これに限定されない。たとえば、第2放熱層52が基板1を貫通するように形成されていてもよい。図36は、このような変形例に係る半導体装置A30’を示している。図36は、半導体装置A30’を示す断面図であり、図30に示す断面に対応する。
半導体装置A30’における基板1は、半導体装置A30における基板1と比較して、さらに貫通孔16’を有する。貫通孔16’は、平面視において、半導体素子31と重なる。貫通孔16’の平面視の形状は矩形状である。貫通孔16’は、貫通孔16と同様に形成される。貫通孔16’は、貫通孔16と同時に形成されても、異なるタイミングで形成されてもよい。なお、貫通孔16’の個数および形状は限定されない。本変形例においては、絶縁層15は、図36に示すように、貫通孔16’の内面にも形成されている。
半導体装置A30’において、第2放熱層52は、図36に示すように、一部が貫通孔16’に充填されるようにして、貫通孔16’の内部に形成されている。第2放熱層52は、基板1の基板主面11および基板裏面12からそれぞれ露出している。当該基板裏面12から露出した第2放熱層52の表面には、金属膜27が形成されている。当該金属膜27は、たとえば電極パッド26と同じ素材である。すなわち、金属膜27は、第2放熱層52に接するNi層、当該Ni層に積層されたPd層、および、当該Pd層に積層されたAu層から構成されている。Au層は外部に露出している。金属膜27は、電極パッド26と同様に無電解めっきにより形成される。なお、本変形例においては、第2放熱層52の裏面を金属膜27で覆うために、樹脂膜6(86)が開口するように形成されている。なお、半導体装置A30’において、金属膜27の代わりに樹脂膜6が形成されていてもよい。
以上のように構成された半導体装置A30’においても、半導体装置A30と同様の効果を奏することができる。さらに、半導体装置A30’によると、第2放熱層52が基板1を貫通するように形成されている。第2放熱層52の素材は金属(主にCu)であり、基板1の素材であるSiよりも熱伝導率がよい。したがって、半導体装置A30’は、半導体装置A30よりも、半導体素子31の熱をさらに効率よく外部に放出することができる。
なお、上記変形例においては、半導体装置A30に対して貫通孔16’を追加した場合を示したが、半導体装置A10,A20に対して貫通孔16’をさらに追加し、かつ、第2放熱層52の一部が当該貫通孔16’に充填されるようにして、貫通孔16’の内部に形成されていてもよい。すなわち、第2放熱層52は、半導体装置A10,A20における基板1を貫通するように構成されていてもよい。この場合の貫通孔16’は、半導体装置A30’と同様に、その内面が厚さ方向zに対して傾斜していても傾斜していなくてもよい。なお、貫通孔16’の形成手法は特に限定されない。
第1ないし第3実施形態では、半導体装置A10,A20,A30は、第2放熱層52を備えていたが、これを備えていなくてもよい。たとえば、上記めっき層形成工程(図9および図10参照)において、めっき層852bを形成させる位置にもレジスト層802を形成しておくことで、第2放熱層52を備えない半導体装置を製造できる。
第1ないし第3実施形態では、半導体装置A10,A20,A30において、半導体素子31と第2放熱層52とが離間しており、半導体素子31と第2放熱層52との間には封止樹脂4が充填されている場合を示したが、これに限定されない。たとえば、半導体素子31と第2放熱層52とを導電体によって接合させてもよい。図37は、このような変形例を説明するための図であり、図2に対応する断面図である。同図は、たとえば半導体装置A10において、半導体素子31と第2放熱層52とを接合層32’で接合した場合を示している。本変形例においては、接合層32’は、接合層32と同じ材質である。また、図37に示すように、接合層32’は、第2放熱層52の半導体素子31に対向する面(図中上面)の一部を覆うように形成されている。なお、当該対向する面のすべてを覆うように形成されていてもよい。また、接合層32’の配置および形状は、図37に示すものに限定されない。このような構成をとることで、半導体素子31から発生した熱が、接合層32’を介して、第2放熱層52に伝達する。当該接合層32’は、主に金属材料であるため、封止樹脂4よりも熱伝導率が高い。したがって、半導体装置の放熱性能をさらに向上させることができる。なお、半導体素子31と第2放熱層52とを接合層32’で接合する場合においては、第2放熱層52を、内部配線として利用してもよい。この場合、第2放熱層52と基板1との間に絶縁材料を介在させることが好ましい。
第1ないし第3実施形態では、半導体装置A10,A20,A30は、1つの半導体素子31を備えている場合を示したが、これに限定されず、半導体素子を複数備えていてもよい。図38は、このような変形例を説明するための図であり、図2に対応する断面図である。同図は、たとえば半導体装置A10において、半導体素子33をさらに備えた場合を示している。本変形例においては、半導体素子33は、たとえばダイオードなどのディスクリート半導体である。なお、ディスクリート半導体ではなく、半導体素子31と同様に、集積回路であってもよい。半導体素子33は、表面実装型のパッケージである。このような構成をとることで、半導体装置の多機能化を図ることができる。
本開示にかかる半導体装置および半導体装置の製造方法は、上記実施形態に限定されるっものではない。本開示にかかる半導体装置の各部の具体的な構成、および、本開示にかかる半導体装置の製造方法の各工程の具体的な手法は、種々に設計変更自在である。