JP7130548B2 - 成膜方法及び成膜装置 - Google Patents
成膜方法及び成膜装置 Download PDFInfo
- Publication number
- JP7130548B2 JP7130548B2 JP2018243106A JP2018243106A JP7130548B2 JP 7130548 B2 JP7130548 B2 JP 7130548B2 JP 2018243106 A JP2018243106 A JP 2018243106A JP 2018243106 A JP2018243106 A JP 2018243106A JP 7130548 B2 JP7130548 B2 JP 7130548B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- plasma
- film forming
- flow rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Magnetic Heads (AREA)
- Medicinal Preparation (AREA)
Description
まず、一実施形態に係る成膜装置10について説明する。図1は、一実施形態に係る成膜装置10の構成の一例を示す概略断面図である。本実施形態における成膜装置10は、誘導結合型のプラズマ化学気相堆積(ICP-CVD)装置である。成膜装置10は、略直方体形状のチャンバ11を有する。チャンバ11内には、基板Sを上面に載置する載置台12が配置されている。載置台12内には、図示しない温度制御機構が設けられており、該温度制御機構により、載置台12上に載置された基板Sの温度が所定の温度に制御される。
図2は、TFT30の構成の一例を示す断面図である。本実施例におけるTFT30は、バックチャネルエッチ型である。
図3は、パッシベーション層37の成膜処理の一例を示すフローチャートである。図4は、パッシベーション層37の成膜処理の一例を説明するための図である。図3に示すフローチャートは、所定のプログラムに従って制御部27が成膜装置10の各部の動作を制御することによって実行される。
ここで、第1の成膜工程における第1の高周波電力、並びに、第1の流量比について更に説明する。図5は、第1の成膜工程における第1の高周波電力と、TFT30のS(サブスレッショルド・スイング)値との関係の一例を示す図である。S値は、TFT30の電流値を1桁増やすために適用されるゲート電圧である。S値は、その値が小さいほど、TFT30の特性が良好であることを示し、その値が大きいほど、TFT30のチャネル34が導体化することを示す。
ここで、SiN膜373を第2のSiO膜372上に成膜する意義について説明する。SiN膜は、水素(H)原子を捕捉する機能(以下「水素補足機能」と呼ぶ)を有する。図7は、SiN膜の水素補足機能を検証するための実験結果の一例を示す図である。図7の実験では、水素(H)原子を含むSiN膜(以下「SiN:H膜」と表記する)のみを有する第1のサンプルが用意された。また、図7の実験では、SiN:H膜と、SiN:H膜上に形成されたSiO膜とを有する第2のサンプルが用意された。また、図7の実験では、SiN:H膜と、SiN:H膜上に形成されたSiN膜とを有する第3のサンプルが用意された。図7は、各サンプル(第1のサンプル、第2のサンプル及び第3のサンプルの各々)を加熱して、各サンプルから脱離する水素(H)原子の数を計測器によりイオン数として測定した結果である。図7において、グラフ511は、第1のサンプルに対応し、グラフ512は、第2のサンプルに対応し、グラフ513は、第3のサンプルに対応する。
以上、一実施形態に係る成膜方法及び成膜装置について説明したが、開示技術はこれに限定されるものではない。以下では、他の実施形態について説明する。
10 成膜装置
11 チャンバ
12 載置台
13 アンテナ
14 窓部材
15 ガス導入口
16 ゲートバルブ
17 排気装置
18 排気口
20a~20d ガス供給源
21a~21d 流量制御器
22a~22d バルブ
23 ガス供給管
25 整合器
26 高周波電源
27 制御部
30 TFT
34 チャネル
37 パッシベーション層
371 第1のSiO膜
372 第2のSiO膜
373 SiN膜
40 TFT
47 チャネル
48 ゲート絶縁層
50 層間絶縁膜
481 第1のSiO膜
482 第2のSiO膜
483 SiN膜
501 第1のSiO膜
502 第2のSiO膜
503 SiN膜
Claims (7)
- 酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第1の流量比となる混合ガスのプラズマを第1の高周波電力を用いて生成し、生成されたプラズマにより、酸化物半導体上に第1の酸化シリコン膜を成膜する第1の成膜工程と、
酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第2の流量比となる混合ガスのプラズマを第2の高周波電力を用いて生成し、生成されたプラズマにより、前記第1の酸化シリコン膜上に第2の酸化シリコン膜を成膜する第2の成膜工程と、
を含み、
前記第1の高周波電力は、前記第2の高周波電力よりも低く、
前記第1の流量比は、前記第2の流量比よりも小さい、成膜方法。 - 前記第1の成膜工程と前記第2の成膜工程との間に、前記第1の酸化シリコン膜を酸素ガスのプラズマに曝露する曝露工程を更に含む、請求項1に記載の成膜方法。
- 前記第1の酸化シリコン膜の厚さは、前記第2の酸化シリコン膜の厚さよりも薄い、請求項1又は2に記載の成膜方法。
- 窒素含有ガスとSiF4ガスとSiCl4ガスとを含む混合ガスのプラズマにより、前記第2の酸化シリコン膜上に窒化シリコン膜を成膜する第3の成膜工程を更に含む、請求項1~3のいずれか一つに記載の成膜方法。
- 前記第1の酸化シリコン膜、前記第2の酸化シリコン膜及び前記窒化シリコン膜は、TFT(Thin Film Transistor)のパッシベーション層、ゲート絶縁層及び層間絶縁膜の少なくともいずれか一つを構成する、請求項4に記載の成膜方法。
- 前記窒化シリコン膜上に有機膜を成膜する第4の成膜工程を更に含む、請求項4又は5に記載の成膜方法。
- 酸化物半導体を保護する保護膜を成膜するためのチャンバと、
前記チャンバ内に処理ガスを供給するガス供給部と、
前記チャンバ内において前記処理ガスのプラズマを生成するプラズマ生成部と、
制御部と、
を備え、
前記制御部は、
酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第1の流量比となる混合ガスのプラズマを第1の高周波電力を用いて生成し、生成されたプラズマにより、前記酸化物半導体上に第1の酸化シリコン膜を成膜する第1の成膜工程と、
酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第2の流量比となる混合ガスのプラズマを第2の高周波電力を用いて生成し、生成されたプラズマにより、前記第1の酸化シリコン膜上に第2の酸化シリコン膜を成膜する第2の成膜工程と、
を実行し、
前記第1の高周波電力は、前記第2の高周波電力よりも低く、
前記第1の流量比は、前記第2の流量比よりも小さい、成膜装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108125012A TWI807070B (zh) | 2018-07-30 | 2019-07-16 | 成膜方法及成膜裝置 |
KR1020190089985A KR102217171B1 (ko) | 2018-07-30 | 2019-07-25 | 성막 방법 및 성막 장치 |
CN201910695080.XA CN110777358B (zh) | 2018-07-30 | 2019-07-30 | 成膜方法和成膜装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018142329 | 2018-07-30 | ||
JP2018142329 | 2018-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020025065A JP2020025065A (ja) | 2020-02-13 |
JP7130548B2 true JP7130548B2 (ja) | 2022-09-05 |
Family
ID=69619507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018243106A Active JP7130548B2 (ja) | 2018-07-30 | 2018-12-26 | 成膜方法及び成膜装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7130548B2 (ja) |
TW (1) | TWI807070B (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015501078A (ja) | 2011-10-07 | 2015-01-08 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | アルゴンガス希釈によるシリコン含有層を堆積するための方法 |
JP2015012131A (ja) | 2013-06-28 | 2015-01-19 | 東京エレクトロン株式会社 | 多層保護膜の形成方法及び多層保護膜の形成装置 |
WO2015170450A1 (ja) | 2014-05-09 | 2015-11-12 | 株式会社Joled | 薄膜トランジスタ基板及びその製造方法 |
JP2017011058A (ja) | 2015-06-19 | 2017-01-12 | 東京エレクトロン株式会社 | プラズマを用いた成膜方法 |
JP2017224789A (ja) | 2016-06-17 | 2017-12-21 | 東京エレクトロン株式会社 | 成膜方法およびtftの製造方法 |
JP2018021993A (ja) | 2016-08-02 | 2018-02-08 | 株式会社ジャパンディスプレイ | 半導体基板及びそれを用いた表示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5058909B2 (ja) * | 2007-08-17 | 2012-10-24 | 株式会社半導体エネルギー研究所 | プラズマcvd装置及び薄膜トランジスタの作製方法 |
JP6360770B2 (ja) * | 2014-06-02 | 2018-07-18 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
JP6298391B2 (ja) * | 2014-10-07 | 2018-03-20 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
-
2018
- 2018-12-26 JP JP2018243106A patent/JP7130548B2/ja active Active
-
2019
- 2019-07-16 TW TW108125012A patent/TWI807070B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015501078A (ja) | 2011-10-07 | 2015-01-08 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | アルゴンガス希釈によるシリコン含有層を堆積するための方法 |
JP2015012131A (ja) | 2013-06-28 | 2015-01-19 | 東京エレクトロン株式会社 | 多層保護膜の形成方法及び多層保護膜の形成装置 |
WO2015170450A1 (ja) | 2014-05-09 | 2015-11-12 | 株式会社Joled | 薄膜トランジスタ基板及びその製造方法 |
JP2017011058A (ja) | 2015-06-19 | 2017-01-12 | 東京エレクトロン株式会社 | プラズマを用いた成膜方法 |
JP2017224789A (ja) | 2016-06-17 | 2017-12-21 | 東京エレクトロン株式会社 | 成膜方法およびtftの製造方法 |
JP2018021993A (ja) | 2016-08-02 | 2018-02-08 | 株式会社ジャパンディスプレイ | 半導体基板及びそれを用いた表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020025065A (ja) | 2020-02-13 |
TWI807070B (zh) | 2023-07-01 |
TW202016343A (zh) | 2020-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102084309B1 (ko) | 성막 방법 및 성막 장치 | |
JP6689140B2 (ja) | 成膜方法およびtftの製造方法 | |
JP6232219B2 (ja) | 多層保護膜の形成方法 | |
KR101851431B1 (ko) | 반도체 디바이스, 그 제조 방법, 및 그 제조 장치 | |
JP6392061B2 (ja) | 電子デバイス、その製造方法、及びその製造装置 | |
WO2010098100A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
JP7130548B2 (ja) | 成膜方法及び成膜装置 | |
KR102217171B1 (ko) | 성막 방법 및 성막 장치 | |
WO2022043824A1 (ja) | 金属酸化物の成膜方法、および記憶装置の作製方法 | |
JP7540867B2 (ja) | 窒化シリコン膜の成膜方法及び成膜装置 | |
JP2011165743A (ja) | 半導体装置の製造方法 | |
JP2024069058A (ja) | 成膜方法及び成膜装置 | |
CN118156141A (zh) | 薄膜晶体管的制作方法 | |
JP2023007231A (ja) | 半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7130548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |