JP7187953B2 - buffer circuit - Google Patents
buffer circuit Download PDFInfo
- Publication number
- JP7187953B2 JP7187953B2 JP2018189254A JP2018189254A JP7187953B2 JP 7187953 B2 JP7187953 B2 JP 7187953B2 JP 2018189254 A JP2018189254 A JP 2018189254A JP 2018189254 A JP2018189254 A JP 2018189254A JP 7187953 B2 JP7187953 B2 JP 7187953B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- section
- switch
- resistance value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本明細書が開示する技術は、バッファ回路に関する。 The technology disclosed in this specification relates to a buffer circuit.
特許文献1には、高入力インピーダンスのバッファ回路を備えた心電センサが開示されている。 Japanese Unexamined Patent Application Publication No. 2002-200010 discloses an electrocardiographic sensor including a buffer circuit with high input impedance.
静電気ノイズのような高い電圧入力が高入力インピーダンスのバッファ回路に入力されると、バッファ回路に電荷がチャージされてしまう場合がある。チャージ電荷に起因するDCオフセットによってバッファ回路の出力電圧がドリフトしてしまい、出力電圧の上端が平らにカットされてしまうなど、出力波形が歪んでしまう場合がある。このような場合、バッファ回路にチャージされてしまった電荷が抜け、出力波形が正常に戻るまで、待機期間が発生してしまう。 When a high voltage input such as static noise is input to a high input impedance buffer circuit, the buffer circuit may be charged. The output voltage of the buffer circuit drifts due to the DC offset caused by the charge, and the output waveform may be distorted, such as the upper end of the output voltage being flattened. In such a case, a waiting period is generated until the electric charge accumulated in the buffer circuit is released and the output waveform returns to normal.
本明細書で開示するバッファ回路の一実施形態は、オペアンプと、第1抵抗部と、第2抵抗部と、第1キャパシタンス部と、可変抵抗部と、スイッチ部と、を備える。オペアンプは、非反転入力端子、反転入力端子および出力端子を備えている。反転入力端子には出力端子が接続されている。第1抵抗部の一端が非反転入力端子に接続され、第1抵抗部の他端が第1接続点で第2抵抗部の一端に接続され、第2抵抗部の他端が基準電圧部位に接続されている。第1キャパシタンス部の一端が第1接続点に接続され、第1キャパシタンス部の他端が第2接続点で可変抵抗部の一端に接続され、可変抵抗部の他端が出力端子に接続されている。スイッチ部は、可変抵抗部の抵抗値を変化させることが可能であり、第2接続点と出力端子との接続経路上に配置されている。 One embodiment of the buffer circuit disclosed herein comprises an operational amplifier, a first resistance section, a second resistance section, a first capacitance section, a variable resistance section, and a switch section. The operational amplifier has a non-inverting input terminal, an inverting input terminal and an output terminal. An output terminal is connected to the inverting input terminal. One end of the first resistance portion is connected to the non-inverting input terminal, the other end of the first resistance portion is connected to one end of the second resistance portion at the first connection point, and the other end of the second resistance portion is connected to the reference voltage portion. It is connected. One end of the first capacitance portion is connected to the first connection point, the other end of the first capacitance portion is connected to one end of the variable resistance portion at the second connection point, and the other end of the variable resistance portion is connected to the output terminal. there is The switch section can change the resistance value of the variable resistance section, and is arranged on the connection path between the second connection point and the output terminal.
第1抵抗部と、第2抵抗部、第1キャパシタンス部、可変抵抗部によって、いわゆるブートストラップ回路を形成することができる。正帰還回路を構成することで、バッファ回路の入力インピーダンスを大きくすることができる。そして、スイッチ部によって可変抵抗部の抵抗値を変化させることで、バッファ回路の入力インピーダンスを変化させることができる。例えば、静電気ノイズのような高い電圧入力があった場合に、可変抵抗部の抵抗値を低下させれば、バッファ回路の入力インピーダンスを低下させることができる。チャージされた電荷を、所定電位に急速に放電することができる。従って、高い電圧入力によってバッファ回路の出力電圧がドリフトしてしまった場合においても、短時間でドリフトのない状態に戻すことが可能となる。 A so-called bootstrap circuit can be formed by the first resistance section, the second resistance section, the first capacitance section, and the variable resistance section. By constructing a positive feedback circuit, the input impedance of the buffer circuit can be increased. The input impedance of the buffer circuit can be changed by changing the resistance value of the variable resistance section with the switch section. For example, when there is a high voltage input such as static noise, the input impedance of the buffer circuit can be lowered by lowering the resistance value of the variable resistance section. Charged charges can be rapidly discharged to a predetermined potential. Therefore, even if the output voltage of the buffer circuit drifts due to a high voltage input, it is possible to restore the drift-free state in a short period of time.
スイッチ部は、バッファ回路の出力電圧が第1しきい値を超えた場合に、可変抵抗部の抵抗値を第1抵抗値から第2抵抗値へ低下させてもよい。スイッチ部は、可変抵抗部の抵抗値を第2抵抗値に低下させた後に出力電圧が第1しきい値を下回った場合に、可変抵抗部の抵抗値を第2抵抗値から第1抵抗値へ上昇させてもよい。効果の詳細は実施例で説明する。 The switch section may decrease the resistance value of the variable resistance section from the first resistance value to the second resistance value when the output voltage of the buffer circuit exceeds the first threshold value. The switch unit reduces the resistance value of the variable resistance unit from the second resistance value to the first resistance value when the output voltage falls below the first threshold value after the resistance value of the variable resistance unit is reduced to the second resistance value. may be raised to Details of the effect will be described in Examples.
可変抵抗部は、第2接続点と出力端子との接続経路上に配置されている第3抵抗部と、第3抵抗部をバイパスするバイパス経路と、を備えていてもよい。スイッチ部は、バイパス経路上に備えられ、バイパス経路の導通および非導通を制御可能であってもよい。効果の詳細は実施例で説明する。 The variable resistance section may include a third resistance section arranged on a connection path between the second connection point and the output terminal, and a bypass path that bypasses the third resistance section. The switch unit may be provided on the bypass path and be capable of controlling conduction and non-conduction of the bypass path. Details of the effect will be described in Examples.
非反転入力端子には、信号が入力される入力キャパシタンス部が接続されていてもよい。第1抵抗部の抵抗値と第2抵抗部の抵抗値との積の絶対値が、可変抵抗部の抵抗値と入力キャパシタンス部のインピーダンス値との積の絶対値よりも小さくてもよい。効果の詳細は実施例で説明する。 An input capacitance section to which a signal is input may be connected to the non-inverting input terminal. The absolute value of the product of the resistance value of the first resistance portion and the resistance value of the second resistance portion may be smaller than the absolute value of the product of the resistance value of the variable resistance portion and the impedance value of the input capacitance portion. Details of the effect will be described in Examples.
(心電図計測システム1の構成)
図1に、本実施形態に係る心電図計測システム1の模式図を示す。心電図計測システム1は、シート2、メモリ8、ディスプレイ9を備える。シート2は、着座者90の心臓91の活動電位を計測する。計測した結果はメモリ8に記録することができ、またそれらの計測結果はディスプレイ9で確認することができる。
(Configuration of electrocardiogram measurement system 1)
FIG. 1 shows a schematic diagram of an
シート2は、心電センサ11および12、心電測定器5、を備えている。心電センサ11は、電極3およびバッファ部6を備えている。電極3は、シート2の背部に埋め込まれた電極である。電極3の出力端子は、配線W11を介してバッファ部6の入力端子に接続されている。バッファ部6の出力端子は、配線W12を介して心電測定器5に接続されている。心電センサ12は、電極4およびバッファ部7を備えている。電極4は、シート2のシートの座部に埋め込まれた電極である。電極4の出力端子は、配線W21を介してバッファ部7の入力端子に接続されている。バッファ部7の出力端子は、配線W22を介して心電測定器5に接続されている。
The
心電測定器5は、電極4によって計測される電圧を基準電位として、電極3と着座者90との間の静電容量結合により心電位の変化を計測する。心電測定器5には、周知の回路構成を用いることができるため、ここでは説明を省略する。
The
(心電センサ12の構成)
図2に、心電センサ12の回路図を示す。心電センサ12は、電極4、配線W21、バッファ部7を備えている。バッファ部7は、オペアンプ30、第1抵抗器R1、第2抵抗器R2、第1キャパシタCf、可変抵抗部40、スイッチSW1、抵抗制御部50を備える。
(Configuration of electrocardiogram sensor 12)
FIG. 2 shows a circuit diagram of the
電極4の出力端子は、配線W21を介してオペアンプ30の非反転入力端子に接続されている。オペアンプ30の出力端子は、反転入力端子に接続されるとともに、配線W22を介して不図示の心電測定器5に接続されている。オペアンプ30の出力端子からは、出力電圧Voutが出力される。
The output terminal of the
第1抵抗器R1の一端は、オペアンプ30の非反転入力端子および電極4に接続されている。第1抵抗器R1の他端は、第1接続点N1で第2抵抗器R2の一端に接続されている。第2抵抗器R2の他端は、接地電位Vgndに接続されている。
One end of the first resistor R 1 is connected to the non-inverting input terminal of the
第1キャパシタCfの一端は、第1接続点N1に接続されている。第1キャパシタCfの他端は、第2接続点N2で可変抵抗部40の一端に接続されている。可変抵抗部40の他端は、オペアンプ30の出力端子に接続されている。スイッチSW1は、第2接続点N2とオペアンプ30の出力端子との接続経路上に配置されている。
One end of the first capacitor Cf is connected to the first connection point N1. The other end of the first capacitor Cf is connected to one end of the
可変抵抗部40およびスイッチSW1の接続関係を、さらに具体的に説明する。可変抵抗部40は、帰還抵抗器Rfhおよび帰還抵抗器Rflを備えている。第1キャパシタCfの他端は、第2接続点N2で帰還抵抗器Rfhの一端に接続されている。帰還抵抗器Rfhの他端は、オペアンプ30の出力端子に接続されている。帰還抵抗器Rfhと並列に、バイパス経路が配置されている。バイパス経路には、帰還抵抗器RflおよびスイッチSW1が直列に配置されている。帰還抵抗器Rflは、帰還抵抗器Rfhよりも低抵抗である。例えば、帰還抵抗器Rflの抵抗値は、帰還抵抗器Rfhの1/1000~1/10万の範囲内の値であってもよい。
The connection relationship between the
抵抗制御部50には、出力電圧Voutが入力される。抵抗制御部50からは制御電圧Vgが出力される。抵抗制御部50は、出力電圧Voutに応じてスイッチSW1のオンおよびオフを制御する回路である。本実施例では、抵抗制御部50はウィンドウコンパレータである。スイッチSW1には、抵抗制御部50から出力された制御電圧Vgが入力されている。スイッチSW1は、制御電圧Vgがローレベルの場合にオンとなり、ハイレベルの場合にオフとなる。スイッチSW1は、バイパス経路の導通および非導通を制御可能である。
An output voltage V out is input to the
可変抵抗部40は、スイッチSW1が非導通状態のときは、第1抵抗値を有する。第1抵抗値は、帰還抵抗器Rfhによって定まるため、高抵抗である。一方、可変抵抗部40は、スイッチSW1が導通状態のときは、第2抵抗値を有する。第2抵抗値は、並列接続されている帰還抵抗器Rfhおよび帰還抵抗器Rflの合成抵抗によって定まる。よって第2抵抗値は、第1抵抗値よりも低抵抗である。
The
なお、心電センサ11の構成は、上述した心電センサ12の構成と同様であるため、説明を省略する。
The configuration of the
(心電センサの課題)
図3に、心電図計測システム1の測定系のモデルを示す。この測定系において、心臓91の電圧変化Vinと心電センサ12の出力電圧Voutとの関係は、数1の式で表される。
FIG. 3 shows a model of the measurement system of the
数1の式より、出力電圧Voutは、インピーダンスZbと入力インピーダンスZinの電圧比で決まることが分かる。よって心電センサ12の感度を高めるには、バッファ部7の入力インピーダンスZinを大きくする必要がある。
From
図4に、バッファ部の入力インピーダンスZinを高めた心電センサ112の一例を示す。図4のバッファ回路107は、ブートストラップ回路を備えることで高い入力インピーダンスZinを実現している。図4の心電センサ112と、図2の心電センサ12とで、同一の部位には同一の符号を付しているため、説明を省略する。第1抵抗器R1の一端は、オペアンプ30の非反転入力端子に接続されている。第1抵抗器R1の他端は、第1接続点N100で第2抵抗器R2の一端に接続されている。第2抵抗器R2の他端は、接地電位Vgndに接続されている。バイパス抵抗器R2Lの一端は、スイッチSW100を介して、第1接続点N100に接続されている。バイパス抵抗器R2Lの他端は、接地電位Vgndに接続されている。バイパス抵抗器R2Lは、第2抵抗器R2よりも低抵抗である。帰還抵抗器Rfの一端は第1接続点N100に接続され、他端はオペアンプ30の出力端子に接続されている。第1抵抗器R1および帰還抵抗器Rfによってブートストラップ回路が構成されている。
FIG. 4 shows an example of an
また心電センサ112は、静電気問題に対応するための回路が搭載されている。静電気問題とは、静電気などの高い電位によって電荷がバッファ回路107にチャージされると、チャージされた電荷が抜けず、心電位の測定が困難になるという問題である。この問題は、衣服の容量結合Cbと、バッファ回路107の高入力抵抗とで構成されるRC回路の時定数が極めて高いために発生する。この問題を解決するために、心電センサ112は、抵抗制御部150およびスイッチSW100を備えている。スイッチSW100は通常測定状態ではオフであるため、バッファ回路107の入力抵抗は高抵抗状態である。そして、出力電圧Voutに基づいて電荷のチャージの発生を抵抗制御部150が検出すると、抵抗制御部150は、スイッチSW100をオンにする。これにより、バッファ回路107の入力抵抗が低抵抗状態に切り替えられることで、RC回路の時定数を下げることができる。チャージされた電荷を素早く放電することができる。
Also, the
図4の心電センサ112では、以下の2つの課題が発生する。第1の課題として、スイッチSW100のリーク電流に起因して、スイッチSW100が定電流源として動作してしまうことで、出力電圧VoutにDCノイズを重畳させてしまう。例えばスイッチSW100がアナログスイッチである場合には、スイッチがダイオードを通して電源と接続されているため、定電流源として動作してしまう。第2の課題として、オペアンプ30のオフセット電圧Vosが、出力電圧VoutにDCノイズを重畳させてしまう。一般的に、オフセット電圧Vosは無視できるほど小さい。しかし、ブートストラップ回路を使用する場合には、フィードバックによりオフセット電圧Vosが増幅され、オペアンプ30の出力に大きなDCノイズが発生してしまう。
The following two problems occur in the
第1および第2の課題について、図5を用いて説明する。図5は、図4の回路のノイズモデルである。スイッチSW100がオフの時には、リーク電流に起因するDCノイズが発生する。従って図5に示すように、スイッチSW100は定電流源ISWとして表現できる。また、反転入力端子と出力端子の接続経路上に、オペアンプ30のオフセット電圧Vosを表現することができる。
The first and second problems will be explained using FIG. FIG. 5 is a noise model for the circuit of FIG. When the switch SW100 is off, DC noise is generated due to leakage current. Therefore, as shown in FIG. 5, the switch SW100 can be expressed as a constant current source ISW. Also, the offset voltage V os of the
第1の課題(スイッチによるDCノイズ)について、数式を用いて説明する。図5のノイズモデルでの出力電圧Voutは、下式で表される。
第2の課題(オペアンプのオフセット電圧によるDCノイズ)について、数式を用いて説明する。図5のノイズモデルにおける入出力の関係式を以下に示す。
(心電センサ12の効果)
本実施例に係る心電センサ12(図2参照)は、前述した第1および第2の課題を解決することができる効果を備えた回路である。また心電センサ12は、安定動作条件を算出することができる効果を備えた回路である。以下に効果を詳述する。
(Effect of electrocardiogram sensor 12)
The electrocardiogram sensor 12 (see FIG. 2) according to the present embodiment is a circuit having the effect of solving the first and second problems described above. Also, the
第1の課題(スイッチによるDCノイズ)を解決できることを、数式を用いて説明する。図6に、定電流源ISWについてのノイズモデルを示す。図6は、図2の回路のノイズモデルである。スイッチSW1がオンの時にはDCノイズが発生しない。従って図6は、スイッチSW1がオフの時についてのノイズモデルである。回路の出力は、下式で表される。
すなわち、第1キャパシタCfの配置位置を、スイッチSW1とオペアンプ30の非反転入力端子との接続経路上にすることで、スイッチSW1のリーク電流による直流成分をカットすることができる。換言すると、オペアンプ30の出力端子から非反転入力端子へ至るポジティブフィードバックループ上にスイッチSW1が配置されている場合に、このスイッチSW1と非反転入力端子間をDCカットするように、第1キャパシタCfを挿入している。これにより、スイッチSW1によって発生するDCノイズが、出力電圧Voutに重畳されない。第1の課題を解決できる。
That is, by locating the first capacitor Cf on the connection path between the switch SW1 and the non-inverting input terminal of the
また図4のバッファ回路107のスイッチSW100と、図2のバッファ部7のスイッチSW1とは、配置位置が異なる。しかし、図2のバッファ部7も、図4のバッファ回路107で説明した静電気除去の機能を備えている。これは、スイッチSW1を図2に示す位置に配置しても、オペアンプ30の入力抵抗の切り替えが可能であるためである。図2のバッファ部7の静電気除去機能の詳細については、後述する。
Also, the switch SW100 of the
第2の課題(オペアンプのオフセット電圧によるDCノイズ)を解決できることを、数式を用いて説明する。図7に、オフセット電圧Vosについてのノイズモデルを示す。図7は、図2の回路のノイズモデルである。回路の出力は、下式で表される。
すなわち、ジティブフィードバックループ上に第1キャパシタCfを配置することで、DCであるオフセット電圧Vosのフィードバックを遮断することができる。オフセット電圧Vosが増幅されてしまうことがない。オフセット電圧Vosによって出力電圧Voutに重畳されるDCノイズの影響を、無くすことが可能となる。第2の課題を解決できる。 That is, by placing the first capacitor Cf on the positive feedback loop, it is possible to block the feedback of the offset voltage V os which is DC. The offset voltage Vos is not amplified. It is possible to eliminate the influence of DC noise superimposed on the output voltage Vout by the offset voltage Vos . The second problem can be solved.
本実施例に係る心電センサ12の安定動作条件(発振条件)について説明する。数6の式および数7の式では、Vinの項(右辺第1項)が同一式で現れた。このVinの項から発振条件を求めることができる。定電流源ISWやオフセット電圧Vosに関しては、上述の通り対策によってその影響がなくなっているため、ここでは無視する。図2の心電センサ12の伝達関数を、下式に示す。
一般的に、伝達関数の絶対値が0dB以上の時に、位相が+180度または-180度となっていれば、発振が起きてしまう。この発振条件を基に、図2の心電センサ12の安定動作条件を、以下に導出する。まず、数9の式の分母に着目すると、「R1R2+R1Rf+R2Rf」と「ZfZb」は逆位相であるため、特定の周波数で打ち消しあう。また、この特定の周波数を境に「R1R2+R1Rf+R2Rf」と「ZfZb」の大小関係が入れ替わり、伝達関数の位相を反転させようとする。よって、「R1R2+R1Rf+R2Rf+ZfZb=0」となるときのゲインが1より小さければ発振しない。この条件を下式に示す。
ここで、実際に回路設計を行う場合の、回路定数の大小関係を考慮する。すなわち実設計上、バッファを高入力インピーダンスとなるように回路定数を定めるため、|R1|>>|Rf|、|R2|>>|Rf|の関係が成立する。すると数11の式の左辺において、「R1R2」の項に比して、「R1Rf」および「R2Rf」の項は無視できる程度に小さいことが分かる。よって数11の式は、下式のように簡略化できる。
(心電センサ12の動作)
本実施例に係る心電センサ12における静電気除去動作を、図8の波形図を用いて説明する。図8(A)の横軸は、時間を示している。図8(A)の縦軸は、心電センサ12から出力される出力電圧Voutを示している。心電センサ12は、0Vの基準電圧に対して、正の出力電圧Voutおよび負の出力電圧Voutを出力する。第1しきい値Vth11およびVth21、第2しきい値Vth12およびVth22は、抵抗制御部50がヒステリシスを有するウィンドウコンパレータ動作を行うためのしきい値である。図8(B)の横軸は、時間を示している。図8(B)の縦軸は、抵抗制御部50から出力される制御電圧Vgを示している。
(Operation of electrocardiogram sensor 12)
The operation of removing static electricity in the
図8の時刻t0において、静電気による高い正の電荷が入力された場合を説明する。正の電荷が配線W21にチャージされると、DCオフセットによって出力電圧Voutが正側にドリフトしてしまう。時刻t1において、出力電圧Voutが第1しきい値Vth11を超えると、抵抗制御部50は、制御電圧Vgをハイレベルからローレベルにする。スイッチSW1が非導通状態から導通状態に遷移する。よって、可変抵抗部40の抵抗値を、第1抵抗値から第2抵抗値へ低下させることができる。衣服の容量結合Cbと、バッファの高入力抵抗とで構成されるRC回路の時定数を低下させることができるため、配線W21にチャージされている電荷を、急速に放電することができる。このため、出力電圧Voutは第1しきい値Vth11から低下する。
A case where a high positive charge due to static electricity is input at time t0 in FIG. 8 will be described. When the wiring W21 is charged with positive charges, the output voltage Vout drifts to the positive side due to the DC offset. At time t1, when the output voltage Vout exceeds the first threshold value Vth11, the
時刻t2において、出力電圧Voutが第1しきい値Vth11および第2しきい値Vth12を下回ると、抵抗制御部50は、制御電圧Vgをローレベルからハイレベルに戻す。スイッチSW1が導通状態から非導通状態に戻る。よって、可変抵抗部40の抵抗値を、第2抵抗値から第1抵抗値へ上昇させることができる。これにより、第2抵抗器R2を介した放電を終了し、心電センサ12の感度を元の高い状態に戻すことができる。これにより、心電位を計測できない待機期間を短縮化することが可能となる。
At time t2, when the output voltage Vout falls below the first threshold Vth11 and the second threshold Vth12 , the
(回路設計例および伝達関数の例)
図2の心電センサ12の回路設計例を示す。容量結合Cbは40pF、第1抵抗器R1は1GΩ、第2抵抗器R2は1MΩ、第1キャパシタCfは660μF、帰還抵抗器Rfhは100MΩ、帰還抵抗器Rflは20kΩ、とした。
(Example of circuit design and transfer function)
3 shows a circuit design example of the
上記の回路設計例における、心電センサ12の伝達関数の絶対値および位相を、図9および図10に示す。図9および図10の横軸は周波数、左側の縦軸は伝達関数の絶対値、右側の縦軸は伝達関数の位相である。図9は、スイッチSW1がオフ状態(すなわち、可変抵抗部40が高抵抗状態であり、心電位の測定が可能な状態)のグラフである。図10は、スイッチSW1がオン状態(すなわち、可変抵抗部40が低抵抗状態であり、静電気を放電中の状態)のグラフである。
9 and 10 show the absolute values and phases of the transfer function of the
図9に示すように、スイッチSW1がオフである心電位の測定状態では、心電位の周波数帯域である数十~数百Hzにおいて、伝達関数の絶対値(すなわちゲイン)が「1」であるとともに、位相が「0」であることが分かる。これにより、心電センサ12が、発散することなく安定してボルテージホロワとして機能することが分かる。また図10に示すように、スイッチSW1がオンである静電気放電中の状態では、心電センサ12が安定してボルテージホロワ動作する帯域を、さらに下側に拡大できることが分かる。
As shown in FIG. 9, in the cardiac potential measurement state in which the switch SW1 is off, the absolute value (that is, the gain) of the transfer function is "1" in the cardiac potential frequency band of several tens to several hundred Hz. , the phase is "0". From this, it can be seen that the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or in the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims as of the filing. In addition, the techniques exemplified in this specification or drawings can simultaneously achieve a plurality of purposes, and achieving one of them has technical utility in itself.
(変形例)
可変抵抗部40の抵抗値を変化させる態様は、図2に示すバイパス態様に限られず、様々であってよい。例えば、複数の抵抗器との接点を切り替える態様であってもよい。
(Modification)
The mode of changing the resistance value of the
心電センサ12の計測対象は、心電位に限られない。様々な周波数帯域を備えた各種の信号を測定対象とすることができる。この場合、数12の式で示される安定動作条件を満たせば、測定対象の信号の特性に合わせた任意の回路設計が可能である。
The measurement target of the
スイッチSW1および可変抵抗部40によって実現可能な機能の一例として、静電気除去機能を説明したが、この機能に限られない。例えば、測定対象の信号の周波数に応じて、心電センサ12の周波数帯域を最適化する機能も実現可能である。具体的に説明する。抵抗制御部50によって出力電圧Voutの周波数を監視する。出力電圧Voutの周波数が、心電センサ12が現在使用している周波数帯域の帯域外になることが検出された場合には、可変抵抗部40の抵抗値を変化させる。これにより、図9および図10で説明したように、心電センサ12の周波数帯域を変化させることができる。このとき、心電センサ12の変化後の周波数帯域内に出力電圧Voutの周波数が含まれるように、可変抵抗部40の抵抗値を変化させればよい。
Although the static electricity removing function has been described as an example of the function that can be realized by the switch SW1 and the
可変抵抗部40で切り替え可能な抵抗値の数は、2つに限られず、3つ以上であってもよい。
The number of resistance values switchable in the
スイッチSW1は、アナログスイッチに限られない。MOSトランジスタやCMOSスイッチ回路であってもよい。 The switch SW1 is not limited to an analog switch. A MOS transistor or a CMOS switch circuit may be used.
シート2に備えられる心電センサの数は2つに限られない。1つまたは3つ以上であってもよい。
The number of electrocardiographic sensors provided on the
容量結合Cbは入力キャパシタンス部の一例である。 Capacitive coupling Cb is an example of an input capacitance section.
2:シート 3および4:電極 5:心電測定器 6および7:バッファ部 11および12:心電センサ 30:バッファ回路 40:可変抵抗部 50:抵抗制御部 SW1:スイッチ R1:第1抵抗器 R2:第2抵抗器 Cf:第1キャパシタ Rfh、Rfl:帰還抵抗器
2:
Claims (2)
前記オペアンプは、非反転入力端子、反転入力端子および出力端子を備えており、
前記反転入力端子には前記出力端子が接続されており、
前記第1抵抗部の一端が前記非反転入力端子に接続され、前記第1抵抗部の他端が第1接続点で前記第2抵抗部の一端に接続され、前記第2抵抗部の他端が基準電圧部位に接続されており、
前記第1キャパシタンス部の一端が前記第1接続点に接続され、前記第1キャパシタンス部の他端が第2接続点で前記可変抵抗部の一端に接続され、前記可変抵抗部の他端が前記出力端子に接続されており、
前記可変抵抗部は、
前記第2接続点と前記出力端子との接続経路上に配置されている第3抵抗部と、
前記第3抵抗部をバイパスするバイパス経路と、
を備えており、
前記スイッチ部は、前記バイパス経路上に備えられ、前記バイパス経路の導通および非導通を制御可能であり、
前記スイッチ部は、
前記バッファ回路の出力電圧が第1しきい値を超えた場合に、前記可変抵抗部の抵抗値を第1抵抗値から第2抵抗値へ低下させ、
前記可変抵抗部の抵抗値を前記第2抵抗値に低下させた後に前記出力電圧が前記第1しきい値を下回った場合に、前記可変抵抗部の抵抗値を前記第2抵抗値から前記第1抵抗値へ上昇させる、
バッファ回路。 A buffer circuit comprising an operational amplifier, a first resistance section, a second resistance section, a first capacitance section, a variable resistance section, and a switch section,
The operational amplifier has a non-inverting input terminal, an inverting input terminal and an output terminal,
The output terminal is connected to the inverting input terminal,
One end of the first resistance portion is connected to the non-inverting input terminal, the other end of the first resistance portion is connected to one end of the second resistance portion at a first connection point, and the other end of the second resistance portion is connected to the reference voltage part,
One end of the first capacitance section is connected to the first connection point, the other end of the first capacitance section is connected to one end of the variable resistance section at a second connection point, and the other end of the variable resistance section is connected to the connected to the output terminal,
The variable resistance section is
a third resistance section arranged on a connection path between the second connection point and the output terminal;
a bypass path that bypasses the third resistor;
and
The switch unit is provided on the bypass path and can control conduction and non-conduction of the bypass path,
The switch section
decreasing the resistance value of the variable resistance unit from a first resistance value to a second resistance value when the output voltage of the buffer circuit exceeds a first threshold;
When the output voltage falls below the first threshold value after the resistance value of the variable resistance portion is decreased to the second resistance value, the resistance value of the variable resistance portion is decreased from the second resistance value to the second resistance value. increase to 1 resistance,
buffer circuit.
前記第1抵抗部の抵抗値と前記第2抵抗部の抵抗値との積の絶対値が、前記可変抵抗部の抵抗値と前記入力キャパシタンス部のインピーダンス値との積の絶対値よりも小さい、請求項1に記載のバッファ回路。 An input capacitance section to which a signal is input is connected to the non-inverting input terminal,
The absolute value of the product of the resistance value of the first resistance unit and the resistance value of the second resistance unit is smaller than the absolute value of the product of the resistance value of the variable resistance unit and the impedance value of the input capacitance unit. 2. A buffer circuit as claimed in claim 1 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018189254A JP7187953B2 (en) | 2018-10-04 | 2018-10-04 | buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018189254A JP7187953B2 (en) | 2018-10-04 | 2018-10-04 | buffer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020058001A JP2020058001A (en) | 2020-04-09 |
JP7187953B2 true JP7187953B2 (en) | 2022-12-13 |
Family
ID=70107822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018189254A Active JP7187953B2 (en) | 2018-10-04 | 2018-10-04 | buffer circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7187953B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002350473A (en) | 2001-05-30 | 2002-12-04 | Yokogawa Electric Corp | High input impedance circuit and alternating current signal voltmeter using it |
US20070135701A1 (en) | 2004-07-01 | 2007-06-14 | Quantum Applied Science And Research, Inc. | Sensor system for measuring an electric potential signal of an object |
JP2011188069A (en) | 2010-03-05 | 2011-09-22 | Seiko Epson Corp | Electronic circuit and electronic device |
WO2015045763A1 (en) | 2013-09-25 | 2015-04-02 | 日産自動車株式会社 | Circuit for measuring bioelectric signal |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SI9200073A (en) * | 1992-05-06 | 1993-12-31 | Andrej Zatler | Level swich |
US5399993A (en) * | 1993-08-26 | 1995-03-21 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High input impedance amplifier |
-
2018
- 2018-10-04 JP JP2018189254A patent/JP7187953B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002350473A (en) | 2001-05-30 | 2002-12-04 | Yokogawa Electric Corp | High input impedance circuit and alternating current signal voltmeter using it |
US20070135701A1 (en) | 2004-07-01 | 2007-06-14 | Quantum Applied Science And Research, Inc. | Sensor system for measuring an electric potential signal of an object |
JP2011188069A (en) | 2010-03-05 | 2011-09-22 | Seiko Epson Corp | Electronic circuit and electronic device |
WO2015045763A1 (en) | 2013-09-25 | 2015-04-02 | 日産自動車株式会社 | Circuit for measuring bioelectric signal |
Also Published As
Publication number | Publication date |
---|---|
JP2020058001A (en) | 2020-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110088637B (en) | Capacitance detection device and input device | |
JP3693665B2 (en) | Capacitance detection circuit and capacitance detection method | |
JP2019526316A5 (en) | ||
US7446602B2 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
US9618540B2 (en) | Current sensing module and power conversion apparatus and electronic apparatus using the same | |
JP2014071885A5 (en) | ||
TW202026843A (en) | Capacitive touch sensing circuit | |
CN115812272B (en) | Optimized control of hysteretic power converter at low duty cycle | |
CN114746829B (en) | Current sensing circuit topology | |
JP6663165B2 (en) | Voltage and current supply circuit | |
JP7187953B2 (en) | buffer circuit | |
JP4024200B2 (en) | Amplifier circuit | |
JP2012037439A (en) | Electrostatic capacitance detection circuit | |
CN109030929B (en) | Load insertion detection circuit and method | |
JP4978022B2 (en) | Operational amplifier | |
KR101564069B1 (en) | Hovering Object Detection Method, Hovering Object Detection Apparatus using the Same, Switching Matrix and Compensation Capacitance Detection Apparatus | |
WO2017048635A4 (en) | Digital patch-clamp amplifier | |
WO2020237503A1 (en) | Capacitance detection circuit, capacitance detection method, touch chip and electronic device | |
EP2173031A1 (en) | Amplifier arrangement, measurement arrangement and signal processing method | |
CN104518838B (en) | Radio frequency power detector and detection method | |
JP6729538B2 (en) | ECG sensor | |
US6777911B2 (en) | Charge transformer and method of implementation | |
US20160061633A1 (en) | Startup circuit, capacitive sensor amplification device having startup circuit, and startup method for amplification device | |
JP6241989B2 (en) | Offset cancel circuit and signal detection circuit using this circuit | |
KR102243512B1 (en) | Apparatus for amplifying ECG based on two-electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7187953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |