JP7148220B2 - Semiconductor package and its manufacturing method - Google Patents
Semiconductor package and its manufacturing method Download PDFInfo
- Publication number
- JP7148220B2 JP7148220B2 JP2016154512A JP2016154512A JP7148220B2 JP 7148220 B2 JP7148220 B2 JP 7148220B2 JP 2016154512 A JP2016154512 A JP 2016154512A JP 2016154512 A JP2016154512 A JP 2016154512A JP 7148220 B2 JP7148220 B2 JP 7148220B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- external terminal
- cutting
- die pad
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体パッケージ及びその製造方法に関する。本発明は、特に、QFN(Quad Flat Non-leaded package)などパッケージ側面から外側に電気接続用端子が突出していないタイプの半導体パッケージ及びその製造方法に関する。 The present invention relates to a semiconductor package and its manufacturing method. More particularly, the present invention relates to a type of semiconductor package such as a QFN (Quad Flat Non-leaded package) in which terminals for electrical connection do not protrude outward from the side surface of the package, and a method of manufacturing the same.
近年、電子機器の小型化に対応するために、樹脂封止型の半導体パッケージなどの半導体部品の高密度実装が要求され、これに伴い、半導体部品の小型、薄型化が進んでいる。また、小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体パッケージが望まれている。 In recent years, in order to cope with the miniaturization of electronic devices, high-density mounting of semiconductor parts such as resin-encapsulated semiconductor packages is demanded, and along with this, semiconductor parts are becoming smaller and thinner. In addition, while the number of pins is increasing, small and thin resin-encapsulated semiconductor packages with high density are desired.
以下、図14及び図15を用いて、従来のQFN型の樹脂封止型半導体パッケージについて説明する。図14は、従来のQFN型の樹脂封止型半導体パッケージの概略構成を示す斜視図である。また、図15は、従来の外部端子の構造を示す拡大図である。図14に示すように、従来の樹脂封止型半導体パッケージは、外部端子の端面側に凹所を設けることにより、外部端子の端面側に半田フィレットをできやすくして、パッケージの上面からの観察で半田フィレットを見やすくしている(例えば、特許文献1)。 A conventional QFN resin-sealed semiconductor package will be described below with reference to FIGS. 14 and 15. FIG. FIG. 14 is a perspective view showing a schematic configuration of a conventional QFN resin-sealed semiconductor package. Also, FIG. 15 is an enlarged view showing the structure of a conventional external terminal. As shown in FIG. 14, in the conventional resin-sealed semiconductor package, recesses are provided on the end faces of the external terminals to facilitate the formation of solder fillets on the end faces of the external terminals. makes it easy to see the solder fillet (for example, Patent Document 1).
このようなパッケージの製造方法について簡単に説明すると、マトリックスフレームと呼ばれる成型金属板に複数のパッケージを形成し、各パッケージの周縁部に外部端子(リード端子)を構成する領域を形成し、この外部端子を構成する領域を腐食することによって凹所を形成し、それぞれの中心部にダイパッドと半導体チップを配設し、半導体チップの各信号端子と所定の外部端子を構成する領域とをワイヤで結線し、マトリックスフレームの下面にフィルムを貼って、モールド樹脂が外部端子の下面に流れ込むのを防止した後、マトリックスフレームを樹脂成型用の型に入れ、周知の方法によって全領域の上面をモールド樹脂で封止する。 To briefly explain the manufacturing method of such a package, a plurality of packages are formed on a molded metal plate called a matrix frame, and regions for forming external terminals (lead terminals) are formed on the periphery of each package. A recess is formed by corroding a region that constitutes a terminal, a die pad and a semiconductor chip are arranged in the respective centers, and each signal terminal of the semiconductor chip and a region that constitutes a predetermined external terminal are connected with a wire. Then, after affixing a film to the bottom surface of the matrix frame to prevent the mold resin from flowing into the bottom surface of the external terminals, the matrix frame is placed in a resin mold, and the top surface of the entire region is coated with mold resin by a known method. Seal.
この状態では、隣接する各パッケージが外部端子によって接続され、全パッケージがモールド樹脂で封止された状態であるため、例えば切断用の回転歯(ダイシングブレード)(図示せず)をモールド樹脂の上面に押し当て、パッケージの相互の境界部分に沿って縦方向及び横方向に移動させて切断し、図14に示すような個々のパッケージに分割していた。 In this state, adjacent packages are connected by external terminals and all packages are sealed with mold resin. and moved longitudinally and laterally along the mutual boundaries of the packages to separate them into individual packages as shown in FIG.
ところで、ブレードダイシングによる個片化(個々のパッケージに分割すること)の場合には、一括モールドが可能であることから、マトリックスフレームあたりの取り数が多いというメリットがある一方で、ブレードダイシング時に外部端子の凹所に切削屑が入り込んでしまうことがあるため、良好なフィレットを形成することができないという問題がある。そこで、ブレードダイシングによる個片化ではなく、パンチングによって個片化を行うことで、外部端子の凹所に切削屑が入り込むのを防止することが考えられる。 By the way, in the case of singulation (division into individual packages) by blade dicing, since batch molding is possible, there is an advantage that the number of pieces per matrix frame is large. There is a problem that a good fillet cannot be formed because cutting chips may enter the recess of the terminal. Therefore, it is conceivable to prevent chips from entering the recesses of the external terminals by performing individualization by punching instead of blade dicing.
しかしながら、パンチングによる個片化では、モールド樹脂の注入ゲートをパッケージごとに配置し、パッケージごとに金型を配置するスペースを要するため、マトリックスフレームあたりの取り数が少なくなるという問題がある。 However, singulation by punching requires a space for arranging a mold resin injection gate for each package and for arranging a mold for each package, so there is a problem that the number of pieces per matrix frame is reduced.
本発明は、上記のような従来技術に伴う課題を解決しようとするものであって、その目的とするところは、ブレードダイシングによる個片化を行いつつ、外部端子の凹部に切削屑が入り込むのを防止するところにある。 The present invention is intended to solve the problems associated with the prior art as described above, and the object thereof is to prevent chips from entering the concave portions of the external terminals while performing individualization by blade dicing. is to prevent
本発明の一実施形態によれば、半導体素子が配置されるダイパッドと前記ダイパッドの周囲に第1面に凹部を有する外部端子とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、前記複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備し、前記ダイパッドの前記第1面と反対側の面である第2面に複数の信号端子を有する半導体素子を配置し、前記外部端子と前記半導体素子の信号端子とを電気的に接続し、前記外部端子の前記第1面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、前記外部端子の凹部に導電性のペーストを充填し、前記導電性のペーストを加熱により溶融及び固化させて導電性の接続端子を形成し、前記切断領域に沿って個片化することを含む半導体パッケージの製造方法を提供することができる。 According to one embodiment of the present invention, a plurality of unit frames arranged in a matrix each including a die pad on which a semiconductor element is arranged and an external terminal having a recess on a first surface around the die pad; A lead frame including a unit frame assembly including a cutting region that connects a plurality of unit frames and is cut by a dicing blade is prepared, and a plurality of lead frames are provided on a second surface opposite to the first surface of the die pad. and electrically connecting the external terminals and the signal terminals of the semiconductor element, and placing the die pad and the semiconductor element such that the first surface of the external terminal is exposed. forming a sealing body for encapsulation, filling the recesses of the external terminals with a conductive paste, melting and solidifying the conductive paste by heating to form conductive connection terminals, and along the cut regions; It is possible to provide a method of manufacturing a semiconductor package, including singulating the semiconductor package.
前記接続端子を形成後に、前記切断領域に沿って前記第1面側から前記封止体の一部まで切り込み溝を形成し、前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を形成し、前記封止体の残部を切断することによって前記個片化してもよい。 After forming the connection terminals, cut grooves are formed from the first surface side to a part of the sealing body along the cut regions, and the side surfaces of the external terminals exposed by forming the cut grooves are electrically conductive. The singulation may be performed by forming a film and cutting the remainder of the encapsulant.
前記切り込み溝は、テーパ形状に切り込むことによって形成してもよい。 The cut groove may be formed by cutting in a tapered shape.
前記切り込み溝の幅は、前記残部の切断幅よりも広くてもよい。 The width of the cut groove may be wider than the cut width of the remainder.
前記接続端子を形成後に、前記接続端子側の面又は当該接続端子側の面の反対側の面である前記封止体側の面にテープを貼り、前記切断領域に沿って切断し、前記切断することによって露出した前記外部端子の側面に導電膜を形成し、前記テープを剥がすことによって前記個片化してもよい。 After the connection terminals are formed, a tape is attached to the connection terminal side surface or the sealing body side surface which is the surface opposite to the connection terminal side surface, cut along the cutting area, and then cut. A conductive film may be formed on the exposed side surfaces of the external terminals, and the individual pieces may be separated by peeling off the tape.
前記切断は、テーパ形状に切り込むことによって行ってもよい。 The cutting may be performed by cutting in a tapered shape.
本発明の一実施形態によれば、半導体素子が配置されるダイパッドと前記ダイパッドの周囲に外部端子とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、前記複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備し、第2面に複数の信号端子を有する半導体素子を配置し、前記外部端子と前記半導体素子の信号端子とを電気的に接続し、前記外部端子の前記第2面と反対側の面である第1面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、前記切断領域に沿って前記第1面側から前記封止体の一部まで切り込み溝を形成し、前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を形成し、前記封止体の残部を切断することによって個片化することを含む半導体パッケージの製造方法を提供することができる。 According to one embodiment of the present invention, a plurality of unit frames arranged in a matrix each including a die pad on which a semiconductor element is arranged and external terminals around the die pad are connected to the plurality of unit frames. and a cutting region to be cut by a dicing blade, a semiconductor element having a plurality of signal terminals is arranged on a second surface, and the external terminals and the signal terminals of the semiconductor element are provided. and a sealing body for encapsulating the die pad and the semiconductor element so that a first surface opposite to the second surface of the external terminal is exposed; a cut groove is formed along a region from the first surface side to a part of the sealing body, a conductive film is formed on a side surface of the external terminal exposed by forming the cut groove, and the sealing body It is possible to provide a method of manufacturing a semiconductor package including singulating by cutting the remainder of the semiconductor package.
前記切り込み溝を形成することは、テーパ形状に切り込むことによって行ってもよい。 Forming the cut groove may be performed by cutting in a tapered shape.
また、本発明の一実施形態によれば、ダイパッドと前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、前記ダイパッドの周囲に複数個配置され、前記半導体素子が配置される側とは反対側の第1面に一端面に凹部を有する外部端子と、前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、前記外部端子の前記第1面と前記一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体と、前記凹部に配置される導電性の接続端子とを備える半導体パッケージが提供されてもよい。 Further, according to one embodiment of the present invention, a die pad, a semiconductor element arranged on the die pad and having a plurality of signal terminals, and a plurality of semiconductor elements arranged around the die pad on the side on which the semiconductor element is arranged an external terminal having a concave portion on one end surface on a first surface opposite to the terminal; a wiring electrically connecting the external terminal and a signal terminal of the semiconductor element; A semiconductor package may be provided that includes a sealing body that seals the die pad, the semiconductor element, and the wiring, and a conductive connection terminal that is arranged in the recess so that an end face is exposed.
別の好ましい態様において、前記導電性の接続端子は、前記第1面から突出していることを特徴とする半導体パッケージが提供されてもよい。 In another preferred aspect, there may be provided a semiconductor package, wherein the conductive connection terminal protrudes from the first surface.
前記外部端子の前記第1面と前記一端面とが形成する角度が鋭角又は鈍角であってもよい。 An angle formed by the first surface and the one end surface of the external terminal may be an acute angle or an obtuse angle.
前記外部端子の前記一端面に配置される導電膜をさらに有してもよい。 It may further have a conductive film arranged on the one end face of the external terminal.
別の好ましい態様において、ダイパッドと前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、前記ダイパッドの周囲に複数個配置される外部端子と、前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、前記外部端子の前記半導体素子が配置される側とは反対側の第1面と一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体とを備え、前記外部端子の中のコーナーに配置される外部端子に凹部が形成されることを特徴とする半導体パッケージが提供されてもよい。 In another preferred aspect, a die pad, a semiconductor element arranged on the die pad and having a plurality of signal terminals, a plurality of external terminals arranged around the die pad, the external terminals and the signal terminals of the semiconductor element The die pad, the semiconductor element and the wiring are sealed such that the wiring electrically connecting the semiconductor element and the first surface and one end surface of the external terminal opposite to the side on which the semiconductor element is arranged are exposed. A semiconductor package may also be provided, comprising: a sealing body for stopping the semiconductor package, wherein recesses are formed in the external terminals arranged at the corners of the external terminals.
本発明の一実施形態によれば、ブレードダイシングによる個片化を行いつつ、外部端子の凹部に切削屑が入り込むのを防止することができる。 According to one embodiment of the present invention, it is possible to prevent chips from entering the concave portions of the external terminals while singulating by blade dicing.
以下、本発明の一実施形態について、図面を参照しながら詳細に説明する。以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後にA、Bなどを付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。 An embodiment of the present invention will be described in detail below with reference to the drawings. The embodiments shown below are examples of embodiments of the present invention, and the present invention is not limited to these embodiments. In the drawings referred to in this embodiment, the same parts or parts having similar functions are denoted by the same reference numerals or similar reference numerals (reference numerals followed by A, B, etc.). may be omitted. Also, the dimensional ratios in the drawings may differ from the actual ratios for the convenience of explanation, and a part of the configuration may be omitted from the drawings.
また、本明細書中において「上」とは、ダイパッドの主面(半導体素子を配置する面)を基準とした相対的な位置を指し、ダイパッドの主面から離れる方向が「上」である。図2以降においては、紙面に向かって上方が「上」となる。また、「上」には、物体の上に接する場合(つまり「on」の場合)と、物体の上方に位置する場合(つまり「over」の場合)とが含まれる。 Further, in this specification, "upper" refers to a relative position with respect to the main surface of the die pad (the surface on which the semiconductor element is arranged), and the direction away from the main surface of the die pad is "upper". From FIG. 2 onward, the upper side of the paper is "top". "Above" includes the case of being in contact with the object (that is, the case of "on") and the case of being located above the object (that is, the case of "over").
<第1実施形態>
[半導体パッケージの構成]
図1を用いて、本発明の第1実施形態に係る半導体パッケージの構成について説明する。図1(a)は、本発明の第1実施形態に係る半導体パッケージの概略構成を示す上面図であり、図1(b)は、本発明の第1実施形態に係る半導体パッケージの概略構成を示す側面図である。半導体パッケージ10は、外部端子101、ダイパッド102、半導体素子103、ワイヤ104、封止樹脂(モールド樹脂)105及び半田106を含む。
<First embodiment>
[Configuration of semiconductor package]
The configuration of the semiconductor package according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1(a) is a top view showing a schematic configuration of the semiconductor package according to the first embodiment of the present invention, and FIG. 1(b) is a schematic configuration of the semiconductor package according to the first embodiment of the present invention. is a side view showing. The
ダイパッド102は、半導体素子103を固定支持する。半導体素子103は、複数の信号端子(図示せず)を有し、ダイパッド102の上に配置される。半導体素子103は、ICチップやLSIチップ等の半導体デバイスである。図1では、ダイパッド102上に1つの半導体素子103を配置する例を示しているが、実際には、ダイパッド102上に複数の半導体素子103を配置することが可能である。
The
ワイヤ(ボンディングワイヤ)104は、外部端子101と半導体素子103の信号端子とを電気的に接続する。ワイヤ104は、主に金(Au)、アルミニウム(Al)、銅(Cu)などでできた超極細な金属線である。
A wire (bonding wire) 104 electrically connects the
封止樹脂105は、外部端子101の一方の面(第1面)120と一端面122が露出するように、ダイパッド102、半導体素子103及びワイヤ104を封止する。封止樹脂105は、外部からの水分や不純物の混入からダイパッド102、半導体素子103の上部を保護する。封止樹脂105としては、エポキシ樹脂、シアネートエステル樹脂、アクリル樹脂、ポリイミド樹脂、シリコン樹脂などを使用することができる。
The sealing
[外部端子の構造]
図2は、本発明の第1実施形態に係る外部端子の構造を示す拡大図である。外部端子101は、ダイパッド102の周囲に複数個配置され、半導体素子103が配置される側(上側)とは反対側の下面(第1面)120に一端面122に凹部を有する。
[Structure of external terminal]
FIG. 2 is an enlarged view showing the structure of the external terminal according to the first embodiment of the invention. A plurality of
この例では、凹部は、断面でみると、四角形状となっているが、凹部の形状は、これに限定されるものではなく、半円形状、反楕円形状、四角形状以外の多角形状であってもよい。 In this example, the recess has a rectangular cross section, but the shape of the recess is not limited to this, and may be a semicircular, anti-elliptical, or polygonal shape other than a rectangular shape. may
凹部には、導電性の接続端子(半田)106が配置される。半田106は、第1面120から突出している。凹部は、半田106で埋め込まれているが、製造プロセス上隙間ができる場合を除く趣旨ではなく、完全に半田106で埋め込まれていなくてもよい。他方、半田106は、一端面122において、外部端子101と同一平面状に形成される。
A conductive connection terminal (solder) 106 is arranged in the recess.
[半導体パッケージの製造方法]
図3乃至図5を用いて、半導体パッケージ10の製造方法について説明する。図3乃至図5は、それぞれ本発明の第1実施形態に係る半導体パッケージの製造方法の一部を説明するための断面図である。図3乃至図5において、図1に示す要素と同じ要素には同一の符号を付した。
[Semiconductor package manufacturing method]
A method of manufacturing the
図3(a)に示すように、半導体素子が配置されるダイパッド102とダイパッドの周囲に外部端子101とをそれぞれ含み、マトリックス状に配置された複数の単位フレームと、複数の単位フレームを接続するとともにダイシングブレードにより切断される切断領域とを含む単位フレーム集合体を備えるリードフレームを準備する。次に、図3(b)に示すように、外部端子101の一面に凹部107を形成する。この凹部は、例えば、腐食することによって形成することができる。
As shown in FIG. 3A, a plurality of unit frames each including a
続いて、図3(c)に示すように、ダイパッド102の上に、複数の信号端子(図示せず)を有する半導体素子103を配置する。すなわち、ダイパッド102の上に、例えば銀ペースト樹脂をのせてから半導体素子103を軽く押しつけて接着する。
Subsequently, as shown in FIG. 3C, a
続いて、図3(d)に示すように、例えば、ワイヤ104を用いて、固定された半導体素子103の信号端子と外部端子102を接続する。この工程をワイヤボンディングという。
Subsequently, as shown in FIG. 3D, the signal terminals of the fixed
続いて、図4(a)に示すように、外部端子101の下面が露出するように、ダイパッド102、半導体素子103及びワイヤ104を封止樹脂105で樹脂封止する。この工程において、それぞれの凹部107は、非貫通孔であり、樹脂封止を半導体素子搭載側から行うため、その内部には封止樹脂105は侵入しない。
Subsequently, as shown in FIG. 4A, the
続いて、図4(b)に示すように、外部端子102の凹部のサイズに開港したメタルマスク108を外部端子部に搭載する。そして、図4(c)に示すように、例えば、半田ペーストをメタルマスク108を介して印刷し、半田ペーストを充填させる。
Subsequently, as shown in FIG. 4(b), a
続いて、図4(d)に示すように、スキージ109を用いて、余分な半田ペーストを除去し、図5(a)に示すように、メタルマスク108を外す。そして、図5(b)に示すように、半田ペーストをリフローで溶融し、固化させて、半田(導電性の接続端子)106を形成する。
Subsequently, as shown in FIG. 4(d), a
最後に、図5(c)に示すように、ダイシングブレード110を用いて、半導体パッケージを個片化する。なお、この例では、一度に個片化を行っているが、この方法に限定されるものではなく、ダイシングブレードを用いて切り込み溝を形成した後に、メッキ処理等を行った後に、ダイシングブレードを用いて、個片化を行う方法であってもよい。
Finally, as shown in FIG. 5C, a
本実施形態によれば、ブレードダイシングによる個片化の際には、凹部には、半田106が埋め込まれている。そのため、ブレードダイシング時の切削屑が凹部に入り込むことを防止することができるという効果を奏する。その結果、外側端子101端面側に良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。また、ブレードダイシングによる個片化が可能であるため、パンチングによる個片化の場合と比べて、フレームあたりの取り数が向上するという効果を奏する。さらに、外側端子101端面側に良好な半田フィレットを形成することが可能となり、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
According to the present embodiment,
<第2実施形態>
図6を用いて、本発明の第2実施形態に係る半導体パッケージ10Aについて説明する。図6(a)は、本発明の第2実施形態に係る半導体パッケージの概略構成を示す図である。図6(b)は、図6(a)のA-A’線での断面図である。本実施形態は、外部端子の一端面に導電膜111を有する点、外部端子101の一端面と封止樹脂105Aの側面が一致しない点において、第1実施形態と異なり、その他の点は、第1実施形態と同じである。ここでは、第1実施形態と重複する点は説明を省略する。
<Second embodiment>
A
導電膜111は、外部端子101の一端面に配置される。この例では、導電膜111は、半田である。もっとも、導電膜111の材料は、半田に限定されるものではなく、半田を代替することができる導電性金属膜あってもよい。
The
図6(a)及び図6(b)に示すように、封止樹脂105Aの側面と外部端子101の一端面とは一致していない。また、封止樹脂105Aの側面と導電膜111の側面とは一致していない。封止樹脂105Aが導電膜111より突出しているが、この原因については、後述の半導体パッケージの製造方法によるものである。
As shown in FIGS. 6A and 6B, the side surface of the sealing
次に、図7及び図8を用いて、本発明の第2実施形態に係る半導体パッケージの製造方法について説明する。図7及び図8は、本発明の第2実施形態に係る半導体パッケージの製造方法の一部を説明するための断面図である。本実施形態に係る製造方法は、第1実施形態の製造方法のうち、半田106を形成するところ(図5(b))までは同じであり、それ以降が異なる。図7(a)は、図5(b)と同じである。ここでは、第1実施形態と重複する点は説明を省略する。 Next, a method for manufacturing a semiconductor package according to the second embodiment of the present invention will be described with reference to FIGS. 7 and 8. FIG. 7 and 8 are cross-sectional views for explaining a part of the semiconductor package manufacturing method according to the second embodiment of the present invention. The manufacturing method according to the present embodiment is the same as the manufacturing method of the first embodiment up to the step of forming the solder 106 (FIG. 5B), and differs from that point onward. FIG. 7(a) is the same as FIG. 5(b). Here, the description of points that overlap with the first embodiment is omitted.
図7(a)に続いて、切断領域に沿って外部端子101がある側から封止樹脂105Aの一部まで切り込み溝を形成する(図7(b))。切り込み溝の形成は、ダイブレードによってもレーザによってもよい。切り込みは、少なくとも外部端子101の一端面(側面)が露出するまで行う必要がある。
Following FIG. 7A, cut grooves are formed from the side where the
続いて、切り込み溝を形成したことによって露出した外部端子101の一端面(側面)及び半田106の側面に導電膜111を形成する(図7(c))。この導電膜111の形成は、例えば、図7(c)に示す矢印の方向からジェットディスペンサーなどを用いて半田ペーストを吹き付けることによって行う。
Subsequently, a
続いて、半田ペーストをリフローで溶融し、固化させて、導電膜111を形成する(図8(a))。最後に、例えば、ダイシングブレード110Aを用いて、封止樹脂105Aの残部を切断する(図8(b))。その結果、半導体パッケージを個片化することができる。ここで、図7(b)の切り込み溝の幅は、図8(b)においてダイシングブレード110Aを用いて封止樹脂105Aの残部を切断したときの切断幅よりも広くなる。これは、形成した導電膜111をダイシングブレード110Aによって削ってしまわないようにするためである。
Subsequently, the solder paste is melted by reflow and solidified to form the conductive film 111 (FIG. 8A). Finally, for example, a
本実施形態においても、第1実施形態と同様に、ブレードダイシングによる個片化の際には、凹部には、半田106が埋め込まれている。そのため、第1実施形態と同様の効果を奏する。
Also in this embodiment, similarly to the first embodiment,
本実施形態では、第1実施形態と比較して、さらに外部端子101の一端面(側面)及び半田106の側面に導電膜111を形成する。そして、導電膜111も半田106と同様に半田フィレットを形成する。第1実施形態と比較すると、外部端子101の一端面(側面)に導電膜111があるため、第1実施形態もさらに良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。また、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
In this embodiment, a
<第3実施形態>
図9を用いて、本発明の第3実施形態に係る半導体パッケージ10Bについて説明する。図9(a)は、本発明の第3実施形態に係る半導体パッケージの概略構成を示す図である。図9(b)は、図9(a)のB-B’線での断面図である。本実施形態は、外部端子の一端面(側面)に導電膜111Bを有する点において、第1実施形態と異なり、その他の点は、第1実施形態と同じである。ここでは、第1実施形態と重複する点は説明を省略する。
<Third Embodiment>
A
導電膜111Bは、外部端子101の一端面に配置される。導電膜111Bの材料は、第2実施形態の導電膜111と同じである。
The
図9(a)及び図9(b)に示すように、封止樹脂105Bの側面と導電膜111Bの一端面とは一致していない。言い換えれば、導電膜111Bが封止樹脂105Bより突出しているが、この原因については、後述の半導体パッケージの製造方法によるものである。
As shown in FIGS. 9A and 9B, the side surface of the sealing
次に、図10及び図11を用いて、本発明の第3実施形態に係る半導体パッケージの製造方法について説明する。図10及び図11は、本発明の第3実施形態に係る半導体パッケージの製造方法の一部を説明するための断面図である。本実施形態に係る製造方法は、第1実施形態の製造方法のうち、半田106を形成するところ(図5(b))までは同じであり、それ以降が異なる。図9(a)は、図5(b)と同じである。ここでは、第1実施形態と重複する点は説明を省略する。 Next, a method for manufacturing a semiconductor package according to the third embodiment of the present invention will be described with reference to FIGS. 10 and 11. FIG. 10 and 11 are cross-sectional views for explaining a part of the semiconductor package manufacturing method according to the third embodiment of the present invention. The manufacturing method according to the present embodiment is the same as the manufacturing method of the first embodiment up to the step of forming the solder 106 (FIG. 5B), and differs from that point onward. FIG. 9(a) is the same as FIG. 5(b). Here, the description of points that overlap with the first embodiment is omitted.
図10(a)に続いて、外部端子101がある側の面とは反対側の面にテープを貼る(図10(b))。後の工程において、ダイブレードやレーザによるダイシング工程、テープ113を剥がす工程があるため、テープ113の材質は、これらの工程を行うことができる程度に粘着性がある材質である必要がある。テープ113は、紫外光をあてることによって、粘着力が低下するタイプのテープであってもよい。この例では、外部端子101がある側の面とは反対側の面にテープ113を貼っているが、外部端子101がある側の面に貼ってもよい。
Following FIG. 10(a), a tape is applied to the surface opposite to the surface on which the
続いて、切断領域に沿って切断する(図10(c))。次に、外部端子101の一端面(側面)及び半田106の側面に導電膜111Bを形成する(図11(a))。導電膜111Bの形成方法は、導電膜111の形成方法と同じである。なお、図10(b)のように、外部端子101がある側の面とは反対側の面にテープ113を貼る方が、外部端子101がある側の面にテープ113を貼るよりも、半田ペーストを吹き付けて接着させやすい。
Subsequently, it is cut along the cutting area (FIG. 10(c)). Next, a
続いて、半田ペーストをリフローで溶融し、固化させて、導電膜111Bを形成する(図11(b))。最後に、テープ113を剥がす(図11(c))。その結果、半導体パッケージを個片化することができる。
Subsequently, the solder paste is melted by reflow and solidified to form the
本実施形態においても、第1実施形態と同様の効果を奏する。 This embodiment also has the same effect as the first embodiment.
本実施形態では、第1実施形態と比較して、さらに外部端子101の一端面(側面)及び半田106の側面に導電膜111Bを形成する。そして、導電膜111Bも半田106と同様に半田フィレットを形成する。第1実施形態と比較すると、外部端子101の一端面(側面)に導電膜111Bがあるため、第1実施形態もさらに良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。さらに、第1実施形態及び第2実施形態と比較すると、導電膜111Bが封止樹脂105Bより突出しているため、半田フィレットを形成したときに、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを第1実施形態及び第2実施形態よりも容易に確認することができるという効果を奏する。
In the present embodiment, a
<変形例1>
第2実施形態及び第3実施形態では、図7(b)及び図10(c)に示すように、外部端子101がある側の面に対して垂直に切断していた。もっとも、切断のしかたは、これに限定されるものではなく、テーパダイシングによってもよい。ここで、テーパダイシングとは、テーパ付きブレードを用いて、テーパ形状に切断することを意味する。言い換えれば、外部端子101の一方の面(第1面)120と一端面とが形成する角度が鋭角又は鈍角である。すなわち、外部端子101がある側の面からテーパ形状に切り込むと、外部端子101の一方の面(第1面)120と一端面とが形成する角度は鈍角となる。他方、外部端子101がある側の面と反対側の面からテーパ形状に切り込むと、外部端子101の一方の面(第1面)120と一端面とが形成する角度は鋭角となる。
<
In the second and third embodiments, as shown in FIGS. 7B and 10C, the cut is perpendicular to the surface on which the
このようにテーパダイシングを用いて切断によると、切断によって外部端子101に露出される面の面積が、第2実施形態及び第3実施形態の場合の面積よりも広くなる。そのため、第2実施形態及び第3実施形態の場合よりも、半田ペーストを吹き付けることができる面積が広くなる。その結果、第2実施形態及び第3実施形態よりもさらに良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。
By cutting by taper dicing in this manner, the area of the surface exposed to the
<変形例2>
第1実施形態から第3実施形態及び変形例1においては、外部端子101に凹部107を形成し、凹部107に半田106を形成していた。本変形例では、凹部107を形成しない。他方、第2実施形態、第3実施形態及び変形例1と同様に、外部端子101の一端面に導電膜を形成する。これによって、外側端子101端面側に良好な半田フィレットを形成することが可能となり、接合強度を高めるとともに、実装信頼性が向上するという効果を奏する。また、外側端子101端面側に良好な半田フィレットを形成することが可能となり、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
<Modification 2>
In the first to third embodiments and
<第4実施形態>
[半導体パッケージの構成]
図12及び図13を用いて、第4実施形態に係る半導体パッケージ40について説明する。図12(a)は、第4実施形態に係る半導体パッケージの概略を示す上面図である。図12(b)は、第4実施形態に係る半導体パッケージの概略を示す側面図である。図13(a)は、図12(b)におけるコーナーパッド付近の拡大図である。図13(b)は、第4実施形態に係る半導体パッケージを基板に実装したときのコーナーパッド付近の拡大図である。
<Fourth Embodiment>
[Configuration of semiconductor package]
A
第4実施形態に係る半導体パッケージ40は、第1実施形態と同様に、ブレードダイシングによって個片化されたQFNの半導体パッケージである。図12(b)に示すように、外部端子401の下面と封止樹脂405の下面は、同一平面である。
A
図16(a)は、従来の半導体パッケージの概略を示す上面図である。図16(b)は、従来の半導体パッケージの概略を示す側面図である。図17(a)は、図16(b)におけるコーナーパッド付近の拡大図である。図17(b)は、従来の半導体パッケージを基板に実装したときのコーナーパッド付近の拡大図である。ブレードダイシングによって個片化されたQFNの半導体パッケージ90では、図16(b)及び図17(a)に示すようにコーナーパッド912の下面も外部端子の下面と同様に、封止樹脂の下面と同一平面であった。
FIG. 16(a) is a top view showing an outline of a conventional semiconductor package. FIG. 16(b) is a side view showing an outline of a conventional semiconductor package. FIG. 17(a) is an enlarged view of the vicinity of the corner pad in FIG. 16(b). FIG. 17(b) is an enlarged view of the vicinity of a corner pad when a conventional semiconductor package is mounted on a substrate. In the
しかしながら、従来のブレードダイシングによって個片化されたQFNの半導体パッケージ90では、図17(b)に示すように、基板に実装する際に、実装状態を確認しにくいといった問題や実装信頼性が高くないといった問題があった。
However, as shown in FIG. 17(b), the
本実施形態では、図13(a)に示すように、コーナーパッド412は、下面をハーフエッチで薄くすることによって、封止樹脂405の下面と同一平面ではなく、隙間が形成されている。そのため、図13(b)に示すように、基板実装時に半田フィレット414を形成することが容易になるという効果を奏する。また、半田フィレット414を形成することが容易になったことにより、実装信頼性が向上するという効果を奏する。さらに、良好な半田フィレットを形成することが可能となり、半導体パッケージの上面から半田フィレットを観察することにより、半導体パッケージと基板との半田接合が十分に行われているかどうかを容易に確認することができるという効果を奏する。
In this embodiment, as shown in FIG. 13(a), the
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 It should be noted that the present invention is not limited to the above embodiments, and can be modified as appropriate without departing from the scope of the invention.
10、40、80、90:半導体パッケージ
101、401、801、901:外部端子
102、802:ダイパッド
103、803:半導体素子
104、804:ワイヤ
105、405、805、905:封止樹脂
106:半田 111:導電膜
412、912:コーナーパッド 414、914:半田フィレット
10, 40, 80, 90:
Claims (11)
前記ダイパッドの前記第1面と反対側の面である第2面に複数の信号端子を有する半導体素子を配置し、
前記外部端子と前記半導体素子の信号端子とを電気的に接続し、
前記外部端子の前記第1面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、
前記外部端子の凹部に導電性のペーストを前記封止体の表面から突出するように充填し、
前記導電性のペーストを加熱により溶融及び固化させて導電性の接続端子を形成し、
前記切断領域に沿って個片化することを含む半導体パッケージの製造方法。 a plurality of unit frames arranged in a matrix each including a die pad on which a semiconductor element is arranged and an external terminal having a recess on a first surface around the die pad; and a dicing blade connecting the plurality of unit frames. preparing a lead frame comprising a unit frame assembly including a cutting region cut by
disposing a semiconductor element having a plurality of signal terminals on a second surface opposite to the first surface of the die pad;
electrically connecting the external terminal and the signal terminal of the semiconductor element;
forming a sealing body for encapsulating the die pad and the semiconductor element so that the first surface of the external terminal is exposed;
filling the concave portion of the external terminal with a conductive paste so as to protrude from the surface of the sealing body;
forming a conductive connection terminal by melting and solidifying the conductive paste by heating;
A method of manufacturing a semiconductor package, including singulating along the cutting area.
前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を形成し、
前記封止体の残部を切断することによって前記個片化することを特徴とする請求項1の半導体パッケージの製造方法。 After forming the connection terminal, a cut groove is formed from the first surface side to a part of the sealing body along the cutting area,
forming a conductive film on the side surface of the external terminal exposed by forming the cut groove;
2. The method of manufacturing a semiconductor package according to claim 1, wherein said singulation is performed by cutting the remainder of said sealing body.
前記切断領域に沿って切断し、
前記切断することによって露出した前記外部端子の側面に導電膜を形成し、
前記テープを剥がすことによって前記個片化することを特徴とする請求項1に記載の半導体パッケージの製造方法。 After forming the connection terminals, a tape is attached to the surface on the side of the connection terminals or the surface on the side of the sealing body, which is the surface opposite to the surface on the side of the connection terminals,
cutting along the cutting area;
forming a conductive film on the side surface of the external terminal exposed by the cutting;
2. The method of manufacturing a semiconductor package according to claim 1, wherein the individualization is performed by peeling off the tape.
第2面に複数の信号端子を有する半導体素子を配置し、
前記外部端子と前記半導体素子の信号端子とを電気的に接続し、
前記外部端子の前記第2面と反対側の面である第1面が露出するように、前記ダイパッド、前記半導体素子を封入する封止体を形成し、
前記切断領域に沿って前記第1面側から前記封止体の一部まで切り込み溝を形成し、
前記切り込み溝を形成したことによって露出した前記外部端子の側面に導電膜を前記封止体の側面から突出するように形成し、
前記封止体の残部を切断することによって個片化することを含む半導体パッケージの製造方法。 a plurality of unit frames arranged in a matrix, each including a die pad on which a semiconductor element is arranged and external terminals around the die pad; and a cutting area that connects the plurality of unit frames and is cut by a dicing blade. preparing a lead frame comprising a unit frame assembly including
disposing a semiconductor element having a plurality of signal terminals on the second surface;
electrically connecting the external terminal and the signal terminal of the semiconductor element;
forming a sealing body for encapsulating the die pad and the semiconductor element such that a first surface opposite to the second surface of the external terminal is exposed;
forming a cut groove from the first surface side to a part of the sealing body along the cutting area;
forming a conductive film on the side surface of the external terminal exposed by forming the cut groove so as to protrude from the side surface of the sealing body;
A method of manufacturing a semiconductor package, comprising dividing the sealing body into individual pieces by cutting the remaining portion of the sealing body.
前記ダイパッドの上に配置され、複数の信号端子を有する半導体素子と、
前記ダイパッドの周囲に複数個配置され、前記半導体素子が配置される側とは反対側の第1面に一端面に凹部を有する外部端子と、
前記外部端子と前記半導体素子の信号端子とを電気的に接続する配線と、
前記外部端子の前記第1面と前記一端面が露出するように、前記ダイパッド、前記半導体素子及び前記配線を封止する封止体と、
前記凹部に配置され前記封止体の表面から突出するように設けられ導電性の接続端子と
を備える半導体パッケージ。 a die pad;
a semiconductor element disposed on the die pad and having a plurality of signal terminals;
a plurality of external terminals arranged around the die pad and having a concave portion on one end surface of a first surface opposite to the side on which the semiconductor element is arranged;
a wiring that electrically connects the external terminal and a signal terminal of the semiconductor element;
a sealing body that seals the die pad, the semiconductor element and the wiring so that the first surface and the one end surface of the external terminal are exposed;
A semiconductor package comprising: a conductive connection terminal disposed in the recess and protruding from the surface of the sealing body.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158072 | 2015-08-10 | ||
JP2015158072 | 2015-08-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017038051A JP2017038051A (en) | 2017-02-16 |
JP7148220B2 true JP7148220B2 (en) | 2022-10-05 |
Family
ID=58048628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016154512A Active JP7148220B2 (en) | 2015-08-10 | 2016-08-05 | Semiconductor package and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7148220B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7391465B2 (en) * | 2019-03-26 | 2023-12-05 | 株式会社ディスコ | Manufacturing method of packaged chips |
JP2021118292A (en) * | 2020-01-28 | 2021-08-10 | 株式会社ディスコ | Processing method of package substrate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060043566A1 (en) | 2004-08-25 | 2006-03-02 | Mitsubishi Denki Kabushiki Kaisha | Electronic component package |
JP2006073570A (en) | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
US20140001616A1 (en) | 2012-06-29 | 2014-01-02 | Freescale Semiconductor, Inc. | Semiconductor device package and method of manufacture |
WO2015015850A1 (en) | 2013-08-02 | 2015-02-05 | 株式会社村田製作所 | Module and method for manufacturing same |
WO2015145651A1 (en) | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166964A (en) * | 1991-12-16 | 1993-07-02 | Hitachi Ltd | Semiconductor device |
JP3831504B2 (en) * | 1997-12-25 | 2006-10-11 | 三洋電機株式会社 | Lead frame |
JP3877409B2 (en) * | 1997-12-26 | 2007-02-07 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
US6608366B1 (en) * | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
-
2016
- 2016-08-05 JP JP2016154512A patent/JP7148220B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060043566A1 (en) | 2004-08-25 | 2006-03-02 | Mitsubishi Denki Kabushiki Kaisha | Electronic component package |
JP2006066545A (en) | 2004-08-25 | 2006-03-09 | Mitsubishi Electric Corp | Electronic component package |
JP2006073570A (en) | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
US20140001616A1 (en) | 2012-06-29 | 2014-01-02 | Freescale Semiconductor, Inc. | Semiconductor device package and method of manufacture |
JP2014011457A (en) | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | Semiconductor device package and method of manufacture |
WO2015015850A1 (en) | 2013-08-02 | 2015-02-05 | 株式会社村田製作所 | Module and method for manufacturing same |
WO2015145651A1 (en) | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
US20160254214A1 (en) | 2014-03-27 | 2016-09-01 | Renesas Electronics Corporaton | Method of manufacturing semiconductor device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2017038051A (en) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8115299B2 (en) | Semiconductor device, lead frame and method of manufacturing semiconductor device | |
US20210143089A1 (en) | Semiconductor package with wettable flank | |
US6437429B1 (en) | Semiconductor package with metal pads | |
US6262490B1 (en) | Substrate strip for use in packaging semiconductor chips | |
US9691688B2 (en) | Thin plastic leadless package with exposed metal die paddle | |
US7042068B2 (en) | Leadframe and semiconductor package made using the leadframe | |
US7671451B2 (en) | Semiconductor package having double layer leadframe | |
KR101645771B1 (en) | Semiconductor device and method for manufacturing same | |
US8133759B2 (en) | Leadframe | |
US20200365494A1 (en) | Leadless semiconductor packages, leadframes therefor, and methods of making | |
US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
US20090032977A1 (en) | Semiconductor device | |
TWI455269B (en) | Chip package structure and manufacturing method thereof | |
JP2002134677A (en) | Semiconductor device and its manufacturing method | |
JP2014220439A (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2002110718A (en) | Manufacturing method of semiconductor device | |
US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
JP2003174131A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
JP7148220B2 (en) | Semiconductor package and its manufacturing method | |
US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
JP2001077279A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP4446719B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
US8912046B2 (en) | Integrated circuit packaging system with lead frame and method of manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220615 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220615 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220627 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7148220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |