[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7147501B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7147501B2
JP7147501B2 JP2018216561A JP2018216561A JP7147501B2 JP 7147501 B2 JP7147501 B2 JP 7147501B2 JP 2018216561 A JP2018216561 A JP 2018216561A JP 2018216561 A JP2018216561 A JP 2018216561A JP 7147501 B2 JP7147501 B2 JP 7147501B2
Authority
JP
Japan
Prior art keywords
groove
semiconductor device
terminal
terminal portion
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018216561A
Other languages
English (en)
Other versions
JP2020088035A (ja
Inventor
賢太郎 那須
香奈子 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018216561A priority Critical patent/JP7147501B2/ja
Priority to US16/684,817 priority patent/US10985030B2/en
Publication of JP2020088035A publication Critical patent/JP2020088035A/ja
Application granted granted Critical
Publication of JP7147501B2 publication Critical patent/JP7147501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置の製造方法に関する。
トランジスタに代表される半導体素子を備えた半導体装置は、様々な構成が提案されている。半導体装置の一例として、リードに半導体素子が搭載され封止樹脂で覆われた半導体装置がある。当該半導体装置は、リードフレームに半導体素子を搭載して封止樹脂で覆った後、リードフレームおよび封止樹脂を切断することで製造される。製造方法によっては、１度の切断工程で個片に切り離してしまわず、ハーフカット工程で途中まで切断した後、所定の処理を行い、その後のフルカット工程を行うことで、個片に切り離す場合がある。たとえば、特許文献１には、ハーフカット工程により形成された溝に導電層を形成し、その後フルカット工程により半導体装置に個片化する製造方法が開示されている。また、特許文献２には、ハーフカット工程によりリードを切断し、切断面のバリの除去を行ってから、その後フルカット工程により半導体装置に個片化する製造方法が開示されている。
これらの製造方法においては、ハーフカット工程時およびフルカット工程時に、リードフレームに形成されているアライメントマークを基準にして切断を行う。切断位置には誤差が生じうる。ハーフカット工程時の切断位置に最大誤差が生じ、フルカット工程時の切断位置に、ハーフカット工程時とは反対方向に最大誤差が生じた場合、ハーフカット工程時の切断位置とフルカット工程時の切断位置との位置関係に許容範囲を超えた位置ずれが生じる場合がある。
特開２０１４-１８３１４２号公報 特開２００７-１２３３２７号公報
本開示は、上記した事情のもとで考え出されたものであって、切断位置の位置ずれを抑制できる半導体装置の製造方法を提供することをその課題とする。
本開示によって提供される半導体装置の製造方法は、厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、前記主面に半導体素子を搭載する搭載工程と、前記半導体素子を覆う封止樹脂を形成する樹脂形成工程と、前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程とを備え、前記準備工程では、前記リードフレームの、前記除去領域に、前記厚さ方向の端部が開口している穴部を形成し、前記溝部形成工程では、前記裏面側に前記穴部が露出した状態とし、前記切断工程では、前記穴部を基準にして切断を行うことを特徴とする。
本開示にかかる半導体装置の製造方法は、除去領域に形成された穴部が溝部から露出した状態とし、切断工程では、当該穴部を基準にして切断を行う。したがって、切断工程における誤差は、アライメントマークを基準にした場合に生じる誤差より小さくなる。したがって、切断位置の位置ずれを抑制できる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置を示す斜視図である。 図１に示す半導体装置の斜視図であって、底面側を上側にした状態の図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の底面図である。 図３のＶ－Ｖ線に沿う断面図である。 図３のＶＩ－ＶＩ線に沿う断面図である。 図１に示す半導体装置の製造工程を示す平面図である。 図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図１に示す半導体装置の製造工程を示す平面図である。 図１に示す半導体装置の製造工程を示す底面図である。 図１０のＸＩ－ＸＩ線に沿う断面図である。 図１に示す半導体装置の製造工程を示す底面図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１に示す半導体装置の製造工程を示す断面図である。 図１に示す半導体装置の製造工程を示す底面図である。 図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１に示す半導体装置の製造工程の第１変形例を示す断面図である。 図１に示す半導体装置の製造工程の第１変形例を示す断面図である。 図１に示す半導体装置の製造工程の第２変形例を示す断面図である。 図１に示す半導体装置の製造工程の第２変形例を示す断面図である。 本開示の第２実施形態にかかる半導体装置を示す斜視図である。 図２１に示す半導体装置の斜視図であって、底面側を上側にした状態の図である。 図２１に示す半導体装置の底面図である。 図２１に示す半導体装置の製造工程を示す平面図である。 図２１に示す半導体装置の製造工程を示す底面図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
〔第１実施形態〕
図１～図６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、複数のリード１～３、半導体素子６、ボンディングワイヤ７１，７２、および封止樹脂８を備える。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す斜視図であって、底面側を上側にした状態の図である。図３は、半導体装置Ａ１を示す平面図である。図３においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図４は、半導体装置Ａ１を示す底面図である。図５は、図３のＶ－Ｖ線に沿う断面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。
これらの図に示す半導体装置Ａ１は、様々な機器の回路基板に表面実装される装置である。半導体装置Ａ１の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置Ａ１の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１の一方の辺に沿う方向（図３における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図３における上下方向）をｙ方向とする。ｚ方向が本開示の「厚さ方向」に相当し、ｙ方向が本開示の「第１方向」に相当する。半導体装置Ａ１の大きさは特に限定されず、本実施形態においては、たとえばｘ方向寸法が４～５ｍｍ程度、ｙ方向寸法が５～６ｍｍ程度、ｚ方向寸法が０．５～１ｍｍ程度である。
複数のリード１～３は、半導体素子６を支持するとともに、半導体素子６と導通している。リード１～３は、たとえば、金属板に打ち抜き加工やエッチング処理等を施すことにより形成されている。リード１～３は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、リード１～３が、Ｃｕからなる場合を例に説明する。リード１～３の厚さは、たとえば０．０８～０．３ｍｍであり、本実施形態においては０．２ｍｍ程度である。以降の説明においては、第１リード１、第２リード２、および第３リード３と記載する。なお、まとめて示す場合は、リード１～３と記載する。
図３に示すように、第３リード３は、半導体装置Ａ１のｙ方向の一方端（図３においては上側）に配置され、ｘ方向の全体に広がっている。第１リード１と第２リード２とは、半導体装置Ａ１のｙ方向の他方端（図３においては下側）に、それぞれ第３リード３から離間して、また、ｘ方向に並んで互いに離間して配置されている。ｚ方向視寸法は、第３リード３が最大であり、第１リード１が最小である。
第３リード３は、搭載部３１０、第１端子部３２０、および第２端子部３３０を備える。
搭載部３１０は、ｚ方向視において、第３リード３の中央に位置し、ｚ方向視略矩形状である。搭載部３１０は、搭載部主面３１１および搭載部裏面３１２を有する。搭載部主面３１１および搭載部裏面３１２は、ｚ方向において互いに反対側を向いている。搭載部主面３１１は、図５～図６の上方を向く面である。搭載部主面３１１は、半導体素子６が搭載される面である。搭載部裏面３１２は、図５～図６の下方を向く面である。搭載部裏面３１２は、封止樹脂８から露出して、裏面端子になる。なお、搭載部３１０の形状は限定されない。たとえば、搭載部３１０の周囲に、第３リード３が封止樹脂８から剥離することを防止するための薄肉部を、たとえばハーフエッチング処理により形成してもよい。
第１端子部３２０は、搭載部３１０に繋がっており、ｚ方向視略矩形状である。第１端子部３２０は、搭載部３１０のｙ方向の一方端面（図３においては上側の端面）に２個配置されている。各第１端子部３２０は、第１端子部主面３２１、第１端子部裏面３２２、および第１端子部端面３２３を有する。第１端子部主面３２１および第１端子部裏面３２２は、ｚ方向において互いに反対側を向いている。第１端子部主面３２１は、図５～図６の上方を向く面である。第１端子部主面３２１と搭載部主面３１１とは、面一になっている。第１端子部裏面３２２は、図５～図６の下方を向く面である。第１端子部裏面３２２と搭載部裏面３１２とは、面一になっている。第１端子部端面３２３は、第１端子部主面３２１および第１端子部裏面３２２を繋ぐ面であり、ｙ方向外側を向く面である。第１端子部端面３２３は、後述する製造工程における第２切断工程でのフルカットダイシングにより形成される。第１端子部端面３２３および第１端子部裏面３２２は、封止樹脂８から露出して繋がっており、端子になる（図４参照）。なお、第１端子部３２０の形状、配置位置および個数は限定されない。
第２端子部３３０は、搭載部３１０に繋がっており、ｚ方向視略矩形状である。第２端子部３３０は、搭載部３１０のｘ方向の両端面にそれぞれ２個ずつ、合計４個配置されている。各第２端子部３３０は、第２端子部主面３３１、第２端子部裏面３３２、第２端子部端面３３３、および第２端子部凹部３３４を有する。第２端子部主面３３１および第２端子部裏面３３２は、ｚ方向において互いに反対側を向いている。第２端子部主面３３１は、図５～図６の上方を向く面である。第２端子部主面３３１と搭載部主面３１１とは、面一になっている。第２端子部裏面３３２は、図５～図６の下方を向く面である。第２端子部裏面３３２と搭載部裏面３１２とは、面一になっている。第２端子部端面３３３は、第２端子部主面３３１および第２端子部裏面３３２に直交し、第２端子部主面３３１に繋がる面であり、ｘ方向外側を向く面である。第２端子部端面３３３は、後述する製造工程における第１切断工程でのフルカットダイシングにより形成される。第２端子部凹部３３４は、第２端子部裏面３３２から第２端子部主面３３１側に凹んでおり、第２端子部裏面３３２のｘ方向外側の端縁に位置し、ｙ方向の両端まで延びている。第２端子部凹部３３４は、第２端子部裏面３３２および第２端子部端面３３３に繋がっている。第２端子部凹部３３４は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。第２端子部端面３３３、第２端子部裏面３３２、および第２端子部凹部３３４は、封止樹脂８から露出して繋がっており、端子になる（図４および図５参照）。なお、第２端子部３３０の形状、配置位置および個数は限定されない。
第３リード３の表面のうち、搭載部裏面３１２、第１端子部裏面３２２、第２端子部裏面３３２、および第２端子部凹部３３４には、めっき層３４０が形成されている（図５および図６参照）。めっき層３４０は、たとえばＮｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものである。Ｎｉめっき層の厚さは、たとえば０．５μｍ～２．０μｍであり、Ｐｄめっき層は、たとえば０．０２μｍ～０．１５μｍであり、Ａｕめっき層は、たとえば０．００３μｍ～０．０１５μｍである。なお、めっき層３４０の構成は限定されず、たとえばＮｉめっき層およびＡｕめっき層が積層されたものなどであってもよい。後述するように、製造工程において、リードフレームのうち封止樹脂から露出する面全体にめっき層が形成されるが、第１端子部端面３２３および第２端子部端面３３３は、第１切断工程または第２切断工程で切断された切断面なので、めっき層３４０が形成されていない。
第２端子部端面３３３にはめっき層３４０が形成されていないが、第２端子部凹部３３４にはめっき層３４０が形成されている。したがって、半導体装置Ａ１を回路基板に実装した場合、第２端子部凹部３３４のめっき層３４０にはんだフィレットが形成される。これにより、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、実装後の第３リード３と回路基板との接合状態を、外観検査により容易に判断できる。
第１リード１は、ｚ方向視において、半導体装置Ａ１の角部（図３においては右下の角部）に配置され、ワイヤボンディング部１１０、第１端子部１２０、および第２端子部１３０を備える。
ワイヤボンディング部１１０は、ｚ方向視において矩形状であり、第１リード１の第３リード３側に位置する。ワイヤボンディング部１１０は、ワイヤボンディング部主面１１１およびワイヤボンディング部裏面１１２を有する。ワイヤボンディング部主面１１１およびワイヤボンディング部裏面１１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面１１１は、図５～図６の上方を向く面である。ワイヤボンディング部主面１１１は、ボンディングワイヤ７１がボンディングされる面である。ワイヤボンディング部裏面１１２は、図５～図６の下方を向く面である。ワイヤボンディング部裏面１１２は、封止樹脂８から露出して、裏面端子になる。なお、ワイヤボンディング部１１０の形状は限定されない。たとえば、ワイヤボンディング部１１０の周囲に、第１リード１が封止樹脂８から剥離することを防止するための薄肉部を、たとえばハーフエッチング処理により形成してもよい。
第１端子部１２０は、ワイヤボンディング部１１０に繋がっており、ｚ方向視略矩形状である。第１端子部１２０は、ワイヤボンディング部１１０の第３リード３とは反対側に位置し、ｙ方向の一方端面（図３においては下側の端面）に１個配置されている。第１端子部１２０は、第１端子部主面１２１、第１端子部裏面１２２、および第１端子部端面１２３を有する。第１端子部主面１２１および第１端子部裏面１２２は、ｚ方向において互いに反対側を向いている。第１端子部主面１２１は、図５～図６の上方を向く面である。第１端子部主面１２１とワイヤボンディング部主面１１１とは、面一になっている。第１端子部裏面１２２は、図５～図６の下方を向く面である。第１端子部裏面１２２とワイヤボンディング部裏面１１２とは、面一になっている。第１端子部端面１２３は、第１端子部主面１２１および第１端子部裏面１２２を繋ぐ面であり、ｙ方向外側を向く面である。第１端子部端面１２３は、後述する製造工程における第２切断工程でのフルカットダイシングにより形成される。第１端子部端面１２３および第１端子部裏面１２２は、封止樹脂８から露出して繋がっており、端子になる（図４参照）。なお、第１端子部１２０の形状、配置位置および個数は限定されない。
第２端子部１３０は、ワイヤボンディング部１１０に繋がっており、ｚ方向視略矩形状である。第２端子部１３０は、ワイヤボンディング部１１０のｘ方向の一方端面（図３においては右側の端面）に１個配置されている。第２端子部１３０は、第２端子部主面１３１、第２端子部裏面１３２、第２端子部端面１３３、および第２端子部凹部１３４を有する。第２端子部主面１３１および第２端子部裏面１３２は、ｚ方向において互いに反対側を向いている。第２端子部主面１３１は、図５～図６の上方を向く面である。第２端子部主面１３１とワイヤボンディング部主面１１１とは、面一になっている。第２端子部裏面１３２は、図５～図６の下方を向く面である。第２端子部裏面１３２とワイヤボンディング部裏面１１２とは、面一になっている。第２端子部端面１３３は、第２端子部主面１３１および第２端子部裏面１３２に直交し、第２端子部主面１３１に繋がる面であり、ｘ方向外側を向く面である。第２端子部端面１３３は、後述する製造工程における第１切断工程でのフルカットダイシングにより形成される。第２端子部凹部１３４は、第２端子部裏面１３２から第２端子部主面１３１側に凹んでおり、第２端子部裏面１３２のｘ方向外側の端縁に位置し、ｙ方向の両端まで延びている。第２端子部凹部１３４は、第２端子部裏面１３２および第２端子部端面１３３に繋がっている。第２端子部凹部１３４は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。第２端子部端面１３３、第２端子部裏面１３２、および第２端子部凹部１３４は、封止樹脂８から露出して繋がっており、端子になる（図４参照）。
第１リード１の表面のうち、ワイヤボンディング部裏面１１２、第１端子部裏面１２２、第２端子部裏面１３２、および第２端子部凹部１３４には、めっき層１４０が形成されている（図６参照）。めっき層１４０は、第３リード３のめっき層３４０と同様であって、たとえばＮｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものである。なお、めっき層１４０の構成は限定されない。後述するように、製造工程において、リードフレームのうち封止樹脂から露出する面全体にめっき層が形成されるが、第１端子部端面１２３および第２端子部端面１３３は、第１切断工程または第２切断工程で切断された切断面なので、めっき層１４０が形成されていない。
第２端子部端面１３３にはめっき層１４０が形成されていないが、第２端子部凹部１３４にはめっき層１４０が形成されている。したがって、半導体装置Ａ１を回路基板に実装した場合、第２端子部凹部１３４のめっき層１４０にはんだフィレットが形成される。これにより、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、実装後の第１リード１と回路基板との接合状態を、外観検査により容易に判断できる。
第２リード２は、ｚ方向視において、半導体装置Ａ１の角部（図３においては左下の角部）に配置され、ワイヤボンディング部２１０、第１端子部２２０、および第２端子部２３０を備える。
ワイヤボンディング部２１０は、ｚ方向視においてｘ方向に長い矩形状であり、第２リード２の第３リード３側に位置する。ワイヤボンディング部２１０は、ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２を有する。ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面２１１は、図５～図６の上方を向く面である。ワイヤボンディング部主面２１１は、ボンディングワイヤ７２がボンディングされる面である。ワイヤボンディング部裏面２１２は、図５～図６の下方を向く面である。ワイヤボンディング部裏面２１２は、封止樹脂８から露出して、裏面端子になる。なお、ワイヤボンディング部２１０の形状は限定されない。たとえば、ワイヤボンディング部２１０の周囲に、第２リード２が封止樹脂８から剥離することを防止するための薄肉部を、たとえばハーフエッチング処理により形成してもよい。
第１端子部２２０は、ワイヤボンディング部２１０に繋がっており、ｚ方向視略矩形状である。第１端子部２２０は、ワイヤボンディング部１１０の第３リード３とは反対側に位置し、ｙ方向の一方端面（図３においては下側の端面）に２個配置されている。各第１端子部２２０は、第１端子部主面２２１、第１端子部裏面２２２、および第１端子部端面２２３を有する。第１端子部主面２２１および第１端子部裏面２２２は、ｚ方向において互いに反対側を向いている。第１端子部主面２２１は、図５～図６の上方を向く面である。第１端子部主面２２１とワイヤボンディング部主面２１１とは、面一になっている。第１端子部裏面２２２は、図５～図６の下方を向く面である。第１端子部裏面２２２とワイヤボンディング部裏面２１２とは、面一になっている。第１端子部端面２２３は、第１端子部主面２２１および第１端子部裏面２２２を繋ぐ面であり、ｙ方向外側を向く面である。第１端子部端面２２３は、後述する製造工程における第２切断工程でのフルカットダイシングにより形成される。第１端子部端面２２３および第１端子部裏面２２２は、封止樹脂８から露出して繋がっており、端子になる（図４参照）。なお、第１端子部２２０の形状、配置位置および個数は限定されない。
第２端子部２３０は、ワイヤボンディング部２１０に繋がっており、ｚ方向視略矩形状である。第２端子部２３０は、ワイヤボンディング部２１０のｘ方向の一方端面（図３においては左側の端面）に１個配置されている。第２端子部２３０は、第２端子部主面２３１、第２端子部裏面２３２、第２端子部端面２３３、および第２端子部凹部２３４を有する。第２端子部主面２３１および第２端子部裏面２３２は、ｚ方向において互いに反対側を向いている。第２端子部主面２３１は、図５～図６の上方を向く面である。第２端子部主面２３１とワイヤボンディング部主面２１１とは、面一になっている。第２端子部裏面２３２は、図５～図６の下方を向く面である。第２端子部裏面２３２とワイヤボンディング部裏面２１２とは、面一になっている。第２端子部端面２３３は、第２端子部主面２３１および第２端子部裏面２３２に直交し、第２端子部主面２３１に繋がる面であり、ｘ方向外側を向く面である。第２端子部端面２３３は、後述する製造工程における第１切断工程でのフルカットダイシングにより形成される。第２端子部凹部２３４は、第２端子部裏面２３２から第２端子部主面２３１側に凹んでおり、第２端子部裏面２３２のｘ方向外側の端縁に位置し、ｙ方向の両端まで延びている。第２端子部凹部２３４は、第２端子部裏面２３２および第２端子部端面２３３に繋がっている。第２端子部凹部２３４は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。第２端子部端面２３３、第２端子部裏面２３２、および第２端子部凹部２３４は、封止樹脂８から露出して繋がっており、端子になる（図４参照）。
第２リード２の表面のうち、ワイヤボンディング部裏面２１２、第１端子部裏面２２２、第２端子部裏面２３２、および第２端子部凹部２３４には、めっき層が形成されている（図示なし）。当該めっき層は、第３リード３のめっき層３４０と同様であって、たとえばＮｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものである。なお、めっき層の構成は限定されない。後述するように、製造工程において、リードフレームのうち封止樹脂から露出する面全体にめっき層が形成されるが、第１端子部端面２２３および第２端子部端面２３３は、第１切断工程または第２切断工程で切断された切断面なので、めっき層が形成されていない。
第２端子部端面２３３にはめっき層が形成されていないが、第２端子部凹部２３４にはめっき層が形成されている。したがって、半導体装置Ａ１を回路基板に実装した場合、第２端子部凹部２３４のめっき層にはんだフィレットが形成される。これにより、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、実装後の第２リード２と回路基板との接合状態を、外観検査により容易に判断できる。
半導体素子６は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子６の種類は特に限定さない。本実施形態では、半導体素子６は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのトランジスタである。半導体素子６は、素子本体６０、第１電極６１、第２電極６２および第３電極６３を有する。
第１電極６１および第２電極６２は、素子本体６０のうち第３リード３とは反対側を向く面に設けられている。第３電極６３は、素子本体６０のうち第３リード３に対向する面に設けられている。本実施形態においては、第１電極６１はゲート電極であり、第２電極６２はソース電極であり、第３電極６３はドレイン電極である。
半導体素子６は、図示しない導電性接合材を介して、第３リード３の搭載部主面３１１の中央に搭載されている。これにより、半導体素子６の第３電極６３は、導電性接合材によって、第３リード３に電気的に接続されている。ボンディングワイヤ７１は、半導体素子６の第１電極６１と、第１リード１のワイヤボンディング部主面１１１とに接続されている。これにより、半導体素子６の第１電極６１は、第１リード１に電気的に接続されている。複数のボンディングワイヤ７２は、半導体素子６の第２電極６２と、第２リード２のワイヤボンディング部主面２１１とに接続されている。これにより、半導体素子６の第２電極６２は、第２リード２に電気的に接続されている。
なお、上述した半導体素子６の構成および各リード１～３との接続方法は一例である。半導体素子６の種類、搭載数および配置は限定されず、接続方法も限定されない。
封止樹脂８は、各リード１～３の一部ずつと、半導体素子６と、ボンディングワイヤ７１，７２とを覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂からなる。
封止樹脂８は、樹脂主面８１、樹脂裏面８２、樹脂第１側面８３、樹脂第２側面８４、および樹脂凹部８５を有する。樹脂主面８１と樹脂裏面８２とは、ｚ方向において互いに反対側を向いている。樹脂主面８１は、図５～図６の上方を向く面であり、樹脂裏面８２は、図５～図６の下方を向く面である。樹脂第１側面８３は、樹脂主面８１および樹脂裏面８２を繋ぐ面であり、ｙ方向の外側を向く面である。樹脂第１側面８３は、後述する製造工程における第２切断工程でのフルカットダイシングにより形成される。樹脂第２側面８４は、樹脂主面８１および樹脂裏面８２に直交し、樹脂主面８１に繋がる面であり、ｘ方向の外側を向く面である。樹脂第２側面８４は、後述する製造工程における第１切断工程でのフルカットダイシングにより形成される。樹脂凹部８５は、樹脂裏面８２から樹脂主面８１側に凹んでおり、樹脂裏面８２のｘ方向の両端縁にそれぞれ位置し、ｙ方向の両端まで延びている。樹脂凹部８５は、樹脂裏面８２および樹脂第２側面８４に繋がっている。樹脂凹部８５は、後述する製造工程における溝部形成工程でのハーフカットダイシングにより形成される。
第１リード１の第１端子部端面１２３および第２リード２の第１端子部端面２２３は、一方の樹脂第１側面８３と互いに面一であり、第３リード３の各第１端子部端面３２３は、他方の樹脂第１側面８３と互いに面一である。第３リード３のｘ方向の一方側（図３においては右側）の各第２端子部端面３３３および第１リード１の第２端子部端面１３３は、一方側（図３においては右側）の樹脂第２側面８４と互いに面一である。また、第３リード３のｘ方向の他方側（図３においては左側）の各第２端子部端面３３３および第２リード２の第２端子部端面２３３は、他方側（図３においては左側）の樹脂第２側面８４と互いに面一である。
次に、半導体装置Ａ１の製造方法の一例について、図７～図１６を参照して以下に説明する。図７および図９は、半導体装置Ａ１の製造方法にかかる工程を示す平面図である。図１０、図１２および図１５は、半導体装置Ａ１の製造方法にかかる工程を示す底面図である。図８、図１１、図１３、図１４および図１６は、半導体装置Ａ１の製造方法にかかる工程を示す断面図である。図８は、図７に示すＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図１１は、図１０に示すＸＩ－ＸＩ線に沿う断面図である。図１３は、図１２に示すＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、図１３に対応する断面図である。図１６は、図１５に示すＸＶＩ－ＸＶＩ線に沿う断面図である。なお、これらの図に示すｘ方向、ｙ方向およびｚ方向は、図１～図６と同じ方向を示している。
まず、図７および図８に示すようにリードフレーム９００を準備する（準備工程）。リードフレーム９００は、各リード１～３となる板状の材料である。本実施形態においては、リードフレーム９００の母材は、Ｃｕからなる。本実施形態では、リードフレーム９００は、金属板にエッチング処理等を施すことにより形成されている。なお、リードフレーム９００は、他の方法で形成されてもよく、たとえば金属板に打ち抜き加工を施すことにより形成されてもよい。リードフレーム９００は、主面９０１および裏面９０２を有する。主面９０１および裏面９０２は、ｚ方向において互いに反対側を向いている。主面９０１は、図８の上方を向く面であり、第１リード１のワイヤボンディング部主面１１１、第１端子部主面１２１および第２端子部主面１３１と、第２リード２のワイヤボンディング部主面２１１、第１端子部主面２２１および第２端子部主面２３１と、第３リード３の搭載部主面３１１、第１端子部主面３２１および第２端子部主面３３１となる面である。裏面９０２は、図８の下方を向く面であり、第１リード１のワイヤボンディング部裏面１１２、第１端子部裏面１２２および第２端子部裏面１３２と、第２リード２のワイヤボンディング部裏面２１２、第１端子部裏面２２２および第２端子部裏面２３２と、第３リード３の搭載部裏面３１２、第１端子部裏面３２２および第２端子部裏面３３２となる面である。図８に示すように、裏面９０２は、面一になっている。
図７において、比較的粗であるハッチングが施された領域のうちｙ方向に延びる領域は、後述する第１切断工程において除去される第１除去領域Ｓ１である。第１除去領域Ｓ１は、リードフレーム９００のｘ方向に隣り合う第３リード３となる部分の間でｙ方向に延びるように設定されている。また、比較的粗であるハッチングが施された領域のうちｘ方向に延びる領域は、後述する第２切断工程において除去される第２除去領域Ｓ２である。第２除去領域Ｓ２は、リードフレーム９００の隣り合う半導体装置Ａ１が形成される部分の間でｘ方向に延びるように設定されている。また、図７において、比較的密であるハッチングが施された領域と比較的粗であるハッチングが施されたｙ方向に延びる領域（第１除去領域Ｓ１）とを合わせた領域は、後述する溝部形成工程において裏面９０２に溝部が形成される溝部形成領域Ｓ３である。溝部形成領域Ｓ３は、リードフレーム９００のｘ方向に隣り合う第３リード３となる部分の間でｙ方向に延びるように設定されている。溝部形成領域Ｓ３は、ｘ方向の寸法である幅が第１除去領域Ｓ１の幅より大きく、ｘ方向の中央に第１除去領域Ｓ１を含んでいる。つまり、第１除去領域Ｓ１は、幅が溝部形成領域Ｓ３より狭く、そのすべてが溝部形成領域Ｓ３に重なっている。
本実施形態では、リードフレーム９００は、複数の穴部９０３を有する。各穴部９０３は、第１切断工程における目印を形成するために設けられ、第１除去領域Ｓ１に沿って複数配置されており、第１除去領域Ｓ１のｘ方向における中心に位置する。穴部９０３は、ｚ方向視において矩形状であり、主面９０１から裏面９０２側に凹んだ凹部である。つまり、穴部９０３は、主面９０１側の端部が開口している。本実施形態では、穴部９０３は、主面９０１側からのハーフエッチング処理により形成される。したがって、穴部９０３の深さ（ｚ方向の寸法）は、リードフレーム９００の厚さ（ｚ方向の寸法）の半分である。なお、穴部９０３を形成する方法は限定されず、穴部９０３は、たとえばスタンピング処理により形成されてもよい。本実施形態では、穴部９０３は、第１除去領域Ｓ１と第２除去領域Ｓ２とが交差する領域にそれぞれ配置されている。なお、穴部９０３の配置位置、配置数、および形状は限定されない。
次いで、図９に示すように、リードフレーム９００に半導体素子６を搭載する（搭載工程）。搭載工程では、まず、リードフレーム９００の主面９０１のうち、第３リード３の搭載部主面３１１になる部分に、半導体素子６を導電性接合材によってボンディングする。次いで、ボンディングワイヤ７１を半導体素子６の第１電極６１と第１リード１のワイヤボンディング部主面１１１になる部分とにボンディングし、複数のボンディングワイヤ７２を半導体素子６の第２電極６２と第２リード２のワイヤボンディング部主面２１１になる部分とにボンディングする。
次いで、図１０および図１１に示すように、樹脂材料を硬化させることにより、リードフレーム９００の一部、半導体素子６、およびボンディングワイヤ７１，７２を覆う封止樹脂９２０を形成する（樹脂形成工程）。本実施形態では、封止樹脂９２０は黒色のエポキシ樹脂からなる。図１０においては、封止樹脂９２０に点描を付している。樹脂形成工程では、リードフレーム９００の裏面９０２を金型に当接させた状態で流動化させた樹脂材料を金型に流し込むので、図１０に示すように、リードフレーム９００の裏面９０２が封止樹脂９２０から露出し、リードフレーム９００の裏面９０２と封止樹脂９２０の裏面９０２と同じ方向を向く面とが、互いに面一になる。図１１に示すように、樹脂材料は穴部９０３にも充填されるので、封止樹脂９２０は、各穴部９０３の内部に形成された充填部９２１を有する。
次いで、図１２および図１３に示すように、溝部９０４を形成する（溝部形成工程）。溝部９０４は、リードフレーム９００の裏面９０２側から主面９０１側に凹み、ｙ方向に延びる溝であり、図７に示す溝部形成領域Ｓ３に対応する位置に形成される。図１２に示すように、溝部９０４は、リードフレーム９００および封止樹脂９２０にまたがって形成される。溝部９０４は、底面９０４ａおよび側面９０４ｂを有する。底面９０４ａは、リードフレーム９００の裏面９０２と同じ方向を向く面である。側面９０４ｂは、リードフレーム９００の裏面９０２、および、裏面９０２と同じ方向を向く封止樹脂９２０の面と、底面９０４ａとを繋ぐ面である。リードフレーム９００のうち第１リード１の第２端子部１３０になる部分に形成された溝部９０４が第２端子部凹部１３４になり、第２リード２の第２端子部２３０になる部分に形成された溝部９０４が第２端子部凹部２３４になり、第３リード３の第２端子部３３０になる部分に形成された溝部９０４が第２端子部凹部３３４になる。また、封止樹脂９２０に形成された溝部９０４のうちの一部が、樹脂凹部８５になる。
本実施形態においては、溝部形成工程は、図１１に示すように、リードフレーム９００の裏面９０２を第１ブレード９５１で切削するハーフカットダイシング処理により行われる。第１ブレード９５１の厚さ（ｘ方向の寸法）は、溝部形成領域Ｓ３のｘ方向の寸法に合わせている。当該ハーフカットダイシング処理では、リードフレーム９００の所定の位置（たとえばリードフレーム９００の四隅など）に形成されているアライメントマークを基準にして、裏面９０２側から、図７に示す溝部形成領域Ｓ３に該当する部分を切削する。また、当該ハーフカットダイシング処理では、リードフレーム９００のｚ方向の途中までで、かつ、穴部９０３に達し穴部９０３が露出するまで（封止樹脂９２０の充填部９２１に達するまで）、切削を行う（図１１に２点鎖線で示す第１ブレード９５１参照）。本実施形態では、リードフレーム９００の厚さ（ｚ方向の寸法）の半分以上、たとえば３分の２程度の深さまで切削を行う。これにより、図１２および図１３に示すように、溝部９０４の底面９０４ａが穴部９０３につながって、底面９０４ａから穴部９０３が露出する。また、封止樹脂９２０の充填部９２１に端面９２１ａが形成されて、溝部９０４の底面９０４ａから露出する。本実施形態では、封止樹脂９２０が黒色のエポキシ樹脂なので、端面９２１ａが視認しやすい目印として、溝部９０４の底面９０４ａに表れる。なお、溝部形成工程では、ブレードによるハーフカットダイシング以外の方法で、溝部９０４を形成してもよい。
次いで、図１４に示すように、めっき層９１０を形成する(めっき工程)。めっき層９１０は、リードフレーム９００を導電経路とした電解めっきにより形成される。めっき層９１０は、リードフレーム９００の裏面９０２、および、溝部９０４の底面９０４ａおよび側面９０４ｂに位置する部分に形成される。本実施形態では、めっき層９１０は、Ｎｉめっき層、Ｐｄめっき層およびＡｕめっき層を順に積層させることで形成される。リードフレーム９００のうち第１リード１になる部分に形成されためっき層９１０がめっき層１４０になり、第２リード２になる部分に形成されためっき層９１０がめっき層２４０になり、第３リード３になる部分に形成されためっき層９１０がめっき層３４０になる。
次いで、図１４に示すように、封止樹脂９２０の、リードフレーム９００の主面９０１と同じ方向を向く面に、保護テープ９７０を貼り付ける。保護テープ９７０は、後述する第１切断工程および第２切断工程で、各個片がバラバラになるのを防ぐ。
次いで、図１５および図１６に示すように、保護テープ９７０を切断することなく、リードフレーム９００および封止樹脂９２０を、ｙ方向に沿って切断する(第１切断工程)。本実施形態においては、第１切断工程は、図１４に示すように、リードフレーム９００の裏面９０２側から、第２ブレード９５２で切削するフルカットダイシング処理により行われる。第２ブレード９５２の厚さ（ｘ方向の寸法）は、第１除去領域Ｓ１のｘ方向の寸法に合わせており、溝部形成工程で使用される第１ブレード９５１の厚さより薄い。当該フルカットダイシング処理では、溝部９０４の底面９０４ａに表れた封止樹脂９２０の端面９２１ａ（底面９０４ａから露出する穴部９０３）を基準にして、裏面９０２側から、図１０に示す第１除去領域Ｓ１に該当する部分を、保護テープ９７０に達するまで切削する。したがって、リードフレーム９００および封止樹脂９２０の、ｚ方向視において第１除去領域Ｓ１に重なる部分は、ｚ方向の全域において除去される。これにより、リードフレーム９００にｘ方向を向く切断面が形成される。これらの切断面のうち第１リード１の第２端子部１３０になる部分に形成された切断面が第２端子部端面１３３になり、第２リード２の第２端子部２３０になる部分に形成された切断面が第２端子部端面２３３になり、第３リード３の第２端子部３３０になる部分に形成された切断面が第２端子部端面３３３になる。また、封止樹脂９２０に形成された切断面が、樹脂第２側面８４になる。なお、第１切断工程では、ブレードによるフルカットダイシング以外の方法で切断を行ってもよい。たとえば、第１切断工程では、プラズマダイシングやレーザダイシングにより切断を行ってもよい。第１切断工程によって、リードフレーム９００および封止樹脂９２０がｘ方向に分割される。
次いで、保護テープ９７０を切断することなく、リードフレーム９００および封止樹脂９２０を、ｘ方向に沿って切断する(第２切断工程)。本実施形態においては、第２切断工程は、リードフレーム９００の裏面９０２側から、第２ブレード９５２で切削するフルカットダイシング処理により行われる。当該フルカットダイシング処理では、リードフレーム９００の所定の位置に形成されているアライメントマークを基準にして、裏面９０２側から、図１５に示す第２除去領域Ｓ２（図７に示す第２除去領域Ｓ２と同じ）に該当する部分を切削する。したがって、リードフレーム９００および封止樹脂９２０の、ｚ方向視において第２除去領域Ｓ２に重なる部分は、ｚ方向の全域において除去される。これにより、リードフレーム９００にｙ方向を向く切断面が形成される。これらの切断面のうち第１リード１の第１端子部１２０になる部分に形成された切断面が第１端子部端面１２３になり、第２リード２の第１端子部２２０になる部分に形成された切断面が第１端子部端面２２３になり、第３リード３の第１端子部３２０になる部分に形成された切断面が第１端子部端面３２３になる。また、封止樹脂９２０に形成された切断面が、樹脂第１側面８３になる。なお、第２切断工程では、ブレードによるフルカットダイシング以外の方法で切断を行ってもよい。たとえば、第２切断工程では、プラズマダイシングやレーザダイシングにより切断を行ってもよい。第２切断工程によって、リードフレーム９００および封止樹脂９２０がｙ方向に分割され、半導体素子６ごとの複数の個片が保護テープ９７０で繋がった状態になる。
次いで、保護テープ９７０を剥離する。これにより、半導体素子６ごとの複数の個片に分割される。以上の工程を経ることにより、図１～図６に示す半導体装置Ａ１が形成される。
次に、半導体装置Ａ１の製造方法の作用効果について説明する。
本実施形態によると、第１切断工程では、溝部９０４の底面９０４ａに表れた封止樹脂９２０の端面９２１ａを基準にして、フルカットダイシング処理により切断が行われる。端面９２１ａは、リードフレーム９００の第１除去領域Ｓ１のｘ方向における中心位置に配置された穴部９０３に充填された封止樹脂９２０の充填部９２１が溝部９０４の底面９０４ａから露出したものである。したがって、端面９２１ａは、第１除去領域Ｓ１のｘ方向における中心位置を示している。第１切断工程では、端面９２１ａを基準にして切断が行われるので、アライメントマークを基準にして切断を行う場合と比較して、精度が高くなり、切断位置の誤差は小さくなる。したがって、溝部形成工程で最大の誤差が生じ、第１切断工程で反対方向に最大誤差が生じた場合の合計の誤差は、第１切断工程でもアライメントマークを基準にした場合と比較して小さくなる。よって、溝部９０４に対する切断位置の位置ずれを抑制できる。これにより、第３リード３の第２端子部凹部３３４などが許容範囲を超えて小さくなってしまうことを抑制できる。
また、本実施形態によると、穴部９０３は、主面９０１側の端部が開口している。したがって、樹脂形成工程で樹脂材料が穴部９０３にも充填され、封止樹脂９２０の充填部９２１が形成される。これにより、溝部形成工程でのハーフカットダイシング処理で、端面９２１ａを溝部９０４の底面９０４ａから露出させることができる。
また、本実施形態によると、封止樹脂９２０は、黒色のエポキシ樹脂からなる。したがって、溝部９０４の底面９０４ａから露出する端面９２１ａが視認しやすく、画像認識などで認識しやすい。つまり、第１切断工程での基準に利用しやすい。
〔第１変形例〕
図１７～図１８に基づき、本開示の第１実施形態にかかる半導体装置Ａ１の製造方法の第１変形例について説明する。図１７および図１８は、半導体装置Ａ１の製造方法にかかる工程を示す断面図である。図１７は図８に相当する図であり、図１８は図１１に相当する図である。
図１７に示すように、本変形例では、リードフレーム９００が有する穴部９０３が、主面９０１から裏面９０２まで貫通している。つまり、本変形例にかかる穴部９０３は、主面９０１側の端部および裏面９０２側の端部がともに開口している。本変形例では、穴部９０３は、エッチング処理により形成される。なお、穴部９０３を形成する方法は限定されない。
また、図１８に示すように、樹脂形成工程では、樹脂材料が穴部９０３にも充填されるので、封止樹脂９２０は、各穴部９０３の内部に形成された充填部９２１を有する。穴部９０３が裏面９０２まで貫通しているので、充填部９２１は裏面９０２から露出する。本実施形態では、封止樹脂９２０が黒色のエポキシ樹脂なので、充填部９２１が視認しやすい目印として、リードフレーム９００の裏面９０２に表れる。そして、溝部形成工程では、裏面９０２から露出した充填部９２１を基準にして、裏面９０２側からハーフカットダイシング処理を行う。また、当該ハーフカットダイシング処理では、リードフレーム９００のｚ方向の途中まで切削を行う（図１８に２点鎖線で示す第１ブレード９５１参照）。はじめから充填部９２１が裏面９０２から露出しているので、ハーフカットダイシング処理での切削の深さは、主面９０１まで達しなければ制限されない。溝部形成工程により、溝部９０４が形成され、溝部９０４の底面９０４ａから穴部９０３が露出する。また、封止樹脂９２０の充填部９２１に端面９２１ａが形成されて、溝部９０４の底面９０４ａから露出する。
本変形例においても、第１実施形態と同様の効果を奏することができる。また、本変形例によると、溝部形成工程では、裏面９０２から露出した充填部９２１を基準にして、ハーフカットダイシング処理により、溝部９０４が形成される。よって、アライメントマークを基準にして溝部９０４を形成する場合と比較して、精度が高くなり、溝部９０４の形成位置の誤差は小さくなる。したがって、溝部形成工程で最大の誤差が生じ、第１切断工程で反対方向に最大誤差が生じた場合の合計の誤差は、溝部形成工程でアライメントマークを基準にした場合と比較して小さくなる。よって、溝部９０４に対する切断位置の位置ずれをより抑制できる。これにより、第３リード３の第２端子部凹部３３４などが許容範囲を超えて小さくなってしまうことをより抑制できる。
〔第２変形例〕
図１９～図２０に基づき、本開示の第１実施形態にかかる半導体装置Ａ１の製造方法の第２変形例について説明する。図１９および図２０は、半導体装置Ａ１の製造方法にかかる工程を示す断面図である。図１９は図８に相当する図であり、図２０は図１１に相当する図である。
図１９に示すように、本変形例では、リードフレーム９００が有する穴部９０３は、裏面９０２から主面９０１側に凹んだ凹部である。つまり、穴部９０３は、裏面９０２側の端部が開口している。本変形例では、穴部９０３は、裏面９０２側からのハーフエッチング処理により形成される。したがって、穴部９０３の深さ（ｚ方向の寸法）は、リードフレーム９００の厚さ（ｚ方向の寸法）の半分である。なお、穴部９０３を形成する方法は限定されず、穴部９０３は、たとえばスタンピング処理により形成されてもよい。
また、図２０に示すように、樹脂形成工程では、樹脂材料が穴部９０３に充填されないので、封止樹脂９２０は充填部９２１を有さない。そして、溝部形成工程では、裏面９０２側に形成された穴部９０３を基準にして、裏面９０２側からハーフカットダイシング処理を行う。また、当該ハーフカットダイシング処理では、リードフレーム９００のｚ方向の穴部９０３の深さより浅い位置まで切削を行う（図２０に２点鎖線で示す第１ブレード９５１参照）。本実施形態では、リードフレーム９００の厚さ（ｚ方向の寸法）の半分以下の深さまで切削を行う。これにより、溝部９０４の深さ（ｚ方向の寸法）は、穴部９０３の深さより浅くなる。したがって、穴部９０３の一部が残って、溝部９０４の底面９０４ａから露出する状態になる。第１切断工程では、溝部９０４の底面９０４ａから露出する穴部９０３を基準にして、裏面９０２側から、フルカットダイシング処理を行う。
本変形例によると、第１切断工程では、溝部９０４の底面９０４ａから露出する穴部９０３を基準にして、フルカットダイシング処理により切断が行われる。したがって、アライメントマークを基準にして切断を行う場合と比較して、精度が高くなり、切断位置の誤差は小さくなる。また、本変形例によると、溝部形成工程では、裏面９０２側に形成された穴部９０３を基準にして、ハーフカットダイシング処理により、溝部９０４が形成される。よって、アライメントマークを基準にして溝部９０４を形成する場合と比較して、精度が高くなり、溝部９０４の形成位置の誤差は小さくなる。したがって、溝部形成工程で最大の誤差が生じ、第１切断工程で反対方向に最大誤差が生じた場合の合計の誤差は、溝部形成工程および第１切断工程でアライメントマークを基準にした場合と比較して小さくなる。よって、溝部９０４に対する切断位置の位置ずれを抑制できる。これにより、第３リード３の第２端子部凹部３３４などが許容範囲を超えて小さくなってしまうことを抑制できる。
〔第２実施形態〕
図２１～図２５に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。各図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図２１は、半導体装置Ａ２を示す斜視図である。図２２は、半導体装置Ａ２を示す斜視図であって、底面側を上側にした状態の図である。図２３は、半導体装置Ａ２を示す底面図である。図２４は、半導体装置Ａ２の製造方法にかかる工程を示す平面図である。図２５は、半導体装置Ａ２の製造方法にかかる工程を示す底面図である。
本実施形態にかかる半導体装置Ａ２は、底面側に形成された凹部が、ｘ方向の両端部だけでなく、ｙ方向の両端部にも配置されている点で、第１実施形態にかかる半導体装置Ａ１と異なる。
本実施形態にかかる第３リード３の第１端子部３２０は、第１端子部凹部３２４をさらに有する。第１端子部凹部３２４は、第１端子部裏面３２２から第１端子部主面３２１側に凹んでおり、第１端子部裏面３２２のｙ方向外側の端縁に位置し、ｘ方向の両端まで延びている。第１端子部凹部３２４は、第１端子部裏面３２２および第１端子部端面３２３に繋がっている。第１端子部凹部３２４は、後述する製造工程における第２溝部形成工程でのハーフカットダイシングにより形成される。第１端子部凹部３２４も、封止樹脂８から露出し、めっき層３４０が形成されている。
本実施形態にかかる第１リード１の第１端子部１２０は、第１端子部凹部１２４をさらに有する。第１端子部凹部１２４は、第１端子部裏面１２２から第１端子部主面１２１側に凹んでおり、第１端子部裏面１２２のｙ方向外側の端縁に位置し、ｘ方向の両端まで延びている。第１端子部凹部１２４は、第１端子部裏面１２２および第１端子部端面１２３に繋がっている。第１端子部凹部１２４は、後述する製造工程における第２溝部形成工程でのハーフカットダイシングにより形成される。第１端子部凹部１２４も、封止樹脂８から露出し、めっき層１４０が形成されている。
本実施形態にかかる第２リード１の第１端子部２２０は、第１端子部凹部２２４をさらに有する。第１端子部凹部２２４は、第１端子部裏面２２２から第１端子部主面２２１側に凹んでおり、第１端子部裏面２２２のｙ方向外側の端縁に位置し、ｘ方向の両端まで延びている。第１端子部凹部２２４は、第１端子部裏面２２２および第１端子部端面２２３に繋がっている。第１端子部凹部２２４は、後述する製造工程における第２溝部形成工程でのハーフカットダイシングにより形成される。第１端子部凹部２２４も、封止樹脂８から露出し、めっき層２４０が形成されている。
本実施形態にかかる封止樹脂８は、樹脂凹部８６をさらに有する。樹脂凹部８６は、樹脂裏面８２から樹脂主面８１側に凹んでおり、樹脂裏面８２のｙ方向の両端縁にそれぞれ位置し、ｘ方向の両端まで延びている。樹脂凹部８６は、樹脂裏面８２および樹脂第１側面８３に繋がっている。樹脂凹部８６は、後述する製造工程における第２溝部形成工程でのハーフカットダイシングにより形成される。
次に、半導体装置Ａ２の製造方法の一例について、図２４～図２５を参照して以下に説明する。なお、第１実施形態にかかる半導体装置Ａ１の製造方法と共通する部分は説明を省略する。
まず、図２４に示すようにリードフレーム９００を準備する（準備工程）。本実施形態にかかるリードフレーム９００には、第２溝部形成領域Ｓ４がさらに設定されている。第２溝部形成領域Ｓ４は、図２４において、比較的密であるハッチングが施されたｘ方向に延びる領域と比較的粗であるハッチングが施されたｘ方向に延びる領域（第２除去領域Ｓ２）とを合わせた領域であり、後述する第２溝部形成工程において裏面９０２に溝部が形成される領域である。第２溝部形成領域Ｓ４は、リードフレーム９００の隣り合う半導体装置Ａ２が形成される部分の間でｘ方向に延びるように設定されている。第２溝部形成領域Ｓ４は、ｙ方向の寸法である幅が第２除去領域Ｓ２の幅より大きく、ｙ方向の中央に第２除去領域Ｓ２を含んでいる。つまり、第２除去領域Ｓ２は、幅が第２溝部形成領域Ｓ４より狭く、そのすべてが第２溝部形成領域Ｓ４に重なっている。
また、本実施形態では、リードフレーム９００に形成された複数の穴部９０３の配置位置が、第１実施形態の場合と異なる。各穴部９０３は、第１除去領域Ｓ１または第２除去領域Ｓ２に沿ってそれぞれ複数配置されている。第１除去領域Ｓ１に配置された各穴部９０３は、第１除去領域Ｓ１のｘ方向における中心に位置する。また、第２除去領域Ｓ２に配置された各穴部９０３は、第２除去領域Ｓ２のｙ方向における中心に位置する。各穴部９０３は、第１除去領域Ｓ１と第２除去領域Ｓ２との交差領域以外の領域にそれぞれ配置されている。なお、穴部９０３の配置位置および配置数は限定されない。
次いで、リードフレーム９００に半導体素子６を搭載し（搭載工程）、封止樹脂９２０を形成し（樹脂形成工程）、溝部９０４を形成する（溝部形成工程）。これらの工程は、第１実施形態と同様なので、説明を省略する。
次いで、図２５に示すように、溝部９０５を形成する（第２溝部形成工程）。溝部９０５は、リードフレーム９００の裏面９０２側から主面９０１側に凹み、ｘ方向に延びる溝であり、図２４に示す第２溝部形成領域Ｓ４に対応する位置に形成される。図２５に示すように、溝部９０５は、リードフレーム９００および封止樹脂９２０にまたがって形成される。溝部９０５は、底面９０５ａおよび側面９０５ｂを有する。底面９０５ａは、リードフレーム９００の裏面９０２と同じ方向を向く面である。側面９０５ｂは、リードフレーム９００の裏面９０２、および、裏面９０２と同じ方向を向く封止樹脂９２０の面と、底面９０５ａとを繋ぐ面である。リードフレーム９００のうち第１リード１の第１端子部１２０になる部分に形成された溝部９０５が第１端子部凹部１２４になり、第２リード２の第１端子部２２０になる部分に形成された溝部９０５が第１端子部凹部２２４になり、第３リード３の第１端子部３２０になる部分に形成された溝部９０５が第１端子部凹部３２４になる。また、封止樹脂９２０に形成された溝部９０５のうちの一部が、樹脂凹部８６になる。
第２溝部形成工程も溝部形成工程と同様に、リードフレーム９００の裏面９０２を第１ブレード９５１で切削するハーフカットダイシング処理により行われる。当該ハーフカットダイシング処理では、リードフレーム９００の所定の位置に形成されているアライメントマークを基準にして、裏面９０２側から、図２４に示す第２溝部形成領域Ｓ４に該当する部分を切削する。また、当該ハーフカットダイシング処理では、リードフレーム９００のｚ方向の途中までで、かつ、穴部９０３に達し穴部９０３が露出するまで（封止樹脂９２０の充填部９２１に達するまで）、切削を行う。本実施形態では、リードフレーム９００の厚さ（ｚ方向の寸法）の半分以上、たとえば３分の２程度の深さまで切削を行う。これにより、溝部９０５の底面９０５ａが穴部９０３につながって、底面９０５ａから穴部９０３が露出する。また、封止樹脂９２０の充填部９２１に端面９２１ａが形成されて、溝部９０５の底面９０５ａから露出する。本実施形態では、封止樹脂９２０が黒色のエポキシ樹脂なので、端面９２１ａが視認しやすい目印として、溝部９０５の底面９０５ａに表れる。なお、第２溝部形成工程では、ブレードによるハーフカットダイシング以外の方法で、溝部９０５を形成してもよい。
次いで、めっき層９１０を形成し(めっき工程)、保護テープ９７０を貼り付け、リードフレーム９００および封止樹脂９２０を、ｙ方向に沿って切断する(第１切断工程)。これらの工程は、第１実施形態と同様なので、説明を省略する。
次いで、保護テープ９７０を切断することなく、リードフレーム９００および封止樹脂９２０を、ｘ方向に沿って切断する(第２切断工程)。本実施形態においても、第２切断工程は、リードフレーム９００の裏面９０２側から、第２ブレード９５２で切削するフルカットダイシング処理により行われる。当該フルカットダイシング処理では、溝部９０５の底面９０５ａに表れた封止樹脂９２０の端面９２１ａ（底面９０５ａから露出する穴部９０３）を基準にして、裏面９０２側から、図２４に示す第２除去領域Ｓ２に該当する部分を、保護テープ９７０に達するまで切削する。したがって、リードフレーム９００および封止樹脂９２０の、ｚ方向視において第２除去領域Ｓ２に重なる部分は、ｚ方向の全域において除去される。これにより、リードフレーム９００にｙ方向を向く切断面が形成される。第２切断工程によって、リードフレーム９００および封止樹脂９２０がｙ方向に分割され、半導体素子６ごとの複数の個片が保護テープ９７０で繋がった状態になる。
次いで、保護テープ９７０を剥離する。これにより、半導体素子６ごとの複数の個片に分割される。以上の工程を経ることにより、図２１～図２３に示す半導体装置Ａ２が形成される。
本実施形態においても、第１切断工程では、溝部９０４の底面９０４ａに表れた封止樹脂９２０の端面９２１ａを基準にして、フルカットダイシング処理により切断が行われる。よって、アライメントマークを基準にして切断を行う場合と比較して、精度が高くなり、切断位置の誤差は小さくなる。したがって、溝部形成工程で最大の誤差が生じ、第１切断工程で反対方向に最大誤差が生じた場合の合計の誤差は、第１切断工程でもアライメントマークを基準にした場合と比較して小さくなる。よって、溝部９０４に対する切断位置の位置ずれを抑制できる。これにより、第３リード３の第２端子部凹部３３４などが許容範囲を超えて小さくなってしまうことを抑制できる。
また、本実施形態によると、第２切断工程では、溝部９０５の底面９０５ａに表れた封止樹脂９２０の端面９２１ａを基準にして、フルカットダイシング処理により切断が行われる。端面９２１ａは、リードフレーム９００の第２除去領域Ｓ２のｙ方向における中心位置に配置された穴部９０３に充填された封止樹脂９２０の充填部９２１が溝部９０５の底面９０５ａから露出したものである。したがって、端面９２１ａは、第２除去領域Ｓ２のｙ方向における中心位置を示している。第２切断工程では、端面９２１ａを基準にして切断が行われるので、アライメントマークを基準にして切断を行う場合と比較して、精度が高くなり、切断位置の誤差は小さくなる。したがって、第２溝部形成工程で最大の誤差が生じ、第２切断工程で反対方向に最大誤差が生じた場合の合計の誤差は、第２切断工程でもアライメントマークを基準にした場合と比較して小さくなる。よって、溝部９０５に対する切断位置の位置ずれを抑制できる。これにより、第３リード３の第１端子部凹部３２４などが許容範囲を超えて小さくなってしまうことを抑制できる。
また、本実施形態においても、穴部９０３は、主面９０１側の端部が開口している。したがって、樹脂形成工程で樹脂材料が穴部９０３にも充填され、封止樹脂９２０の充填部９２１が形成される。これにより、溝部形成工程でのハーフカットダイシング処理で、端面９２１ａを溝部９０４の底面９０４ａから露出させることができる。また、第２溝部形成工程でのハーフカットダイシング処理で、端面９２１ａを溝部９０５の底面９０５ａから露出させることができる。
また、本実施形態においても、封止樹脂９２０は、黒色のエポキシ樹脂からなる。したがって、溝部９０４の底面９０４ａおよび溝部９０５の底面９０５ａから露出する端面９２１ａが視認しやすく、画像認識などで認識しやすい。つまり、第１切断工程および第２切断工程での基準に利用しやすい。
また、本実施形態によると、各穴部９０３は、第１除去領域Ｓ１と第２除去領域Ｓ２との交差領域以外の領域にそれぞれ配置されている。したがって、第１切断工程で第１除去領域Ｓ１を除去しても、第２除去領域Ｓ２に穴部９０３が残る。よって、第２切断工程で、溝部９０５の底面９０５ａに残った封止樹脂９２０の端面９２１ａ（第２除去領域Ｓ２に残った穴部９０３）を基準にして、切削を行うことができる。なお、穴部９０３のうち、第１切断工程で第１除去領域Ｓ１を除去した後も残る物があれば、その他の穴部９０３の配置は限定されない。
本開示にかかる半導体装置の製造方法は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の製造方法の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、
前記主面に半導体素子を搭載する搭載工程と、
前記半導体素子を覆う封止樹脂を形成する樹脂形成工程と、
前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、
前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程と、
を備え、
前記準備工程では、前記リードフレームの、前記除去領域に、前記厚さ方向の端部が開口している穴部を形成し、
前記溝部形成工程では、前記裏面側に前記穴部が露出した状態とし、
前記切断工程では、前記穴部を基準にして切断を行う、
ことを特徴とする半導体装置の製造方法。
〔付記２〕
前記穴部は、前記主面側の端部が開口している、
付記１に記載の半導体装置の製造方法。
〔付記３〕
前記溝部形成工程では、前記溝部の前記裏面と同じ方向を向く底面が前記穴部につながるまで、切削を行う、
付記２に記載の半導体装置の製造方法。
〔付記４〕
前記穴部は、前記主面側の端部および前記裏面側の端部が開口している、
付記１に記載の半導体装置の製造方法。
〔付記５〕
前記封止樹脂は、前記穴部の内部に形成された充填部を有する、
付記２ないし４のいずれかに記載の半導体装置の製造方法。
〔付記６〕
前記穴部は、前記裏面側の端部が開口している、
付記１に記載の半導体装置の製造方法。
〔付記７〕
前記溝部の前記厚さ方向の寸法は、前記穴部の前記厚さ方向の寸法より小さい、
付記６に記載の半導体装置の製造方法。
〔付記８〕
前記準備工程では、エッチングにより前記穴部を形成する、
付記１ないし７のいずれかに記載の半導体装置の製造方法。
〔付記９〕
前記溝部形成工程では、第１ブレードでのハーフカットダイシングにより前記溝部を形成し、
前記切断工程では、前記第１ブレードより薄い第２ブレードでのフルカットダイシングにより除去を行う、
付記１ないし８のいずれかに記載の半導体装置の製造方法。
〔付記１０〕
前記溝部形成工程では、前記厚さ方向に直交する第１方向に沿って延びる第１溝部と、前記第１溝部に直交する第２溝部とを形成する、
付記１ないし９のいずれかに記載の半導体装置の製造方法。
〔付記１１〕
前記切断工程は、前記第１溝部に沿う第１除去領域において除去を行う第１切断工程と、前記第２溝部に沿う第２除去領域において除去を行う第２切断工程とを備える、
付記１０に記載の半導体装置の製造方法。
〔付記１２〕
前記穴部は、少なくとも、前記第１除去領域と前記第２除去領域との交差領域以外にも形成されている、
付記１１に記載の半導体装置の製造方法。
〔付記１３〕
前記溝部形成工程の後に、前記リードフレームにおいて、少なくとも、前記溝部が形成された部分を覆うめっき層を形成するめっき工程を、さらに備えている、
付記１ないし１２のいずれかに記載の半導体装置の製造方法。
Ａ１～Ａ２：半導体装置
１ ：第１リード
１１０ ：ワイヤボンディング部
１１１ ：ワイヤボンディング部主面
１１２ ：ワイヤボンディング部裏面
１２０ ：第１端子部
１２１ ：第１端子部主面
１２２ ：第１端子部裏面
１２３ ：第１端子部端面
１２４ ：第１端子部凹部
１３０ ：第２端子部
１３１ ：第２端子部主面
１３２ ：第２端子部裏面
１３３ ：第２端子部端面
１３４ ：第２端子部凹部
１４０ ：めっき層
２ ：第２リード
２１０ ：ワイヤボンディング部
２１１ ：ワイヤボンディング部主面
２１２ ：ワイヤボンディング部裏面
２２０ ：第１端子部
２２１ ：第１端子部主面
２２２ ：第１端子部裏面
２２３ ：第１端子部端面
２２４ ：第１端子部凹部
２３０ ：第２端子部
２３１ ：第２端子部主面
２３２ ：第２端子部裏面
２３３ ：第２端子部端面
２３４ ：第２端子部凹部
２４０ ：めっき層
３ ：第３リード
３１０ ：搭載部
３１１ ：搭載部主面
３１２ ：搭載部裏面
３２０ ：第１端子部
３２１ ：第１端子部主面
３２２ ：第１端子部裏面
３２３ ：第１端子部端面
３２４ ：第１端子部凹部
３３０ ：第２端子部
３３１ ：第２端子部主面
３３２ ：第２端子部裏面
３３３ ：第２端子部端面
３３４ ：第２端子部凹部
３４０ ：めっき層
６ ：半導体素子
６０ ：素子本体
６１ ：第１電極
６２ ：第２電極
６３ ：第３電極
７１，７２：ボンディングワイヤ
８ ：封止樹脂
８１ ：樹脂主面
８２ ：樹脂裏面
８３ ：樹脂第１側面
８４ ：樹脂第２側面
８５，８６：樹脂凹部
９００ ：リードフレーム
９０１ ：主面
９０２ ：裏面
９０３ ：穴部
９０４ ：溝部
９０４ａ ：底面
９０４ｂ ：側面
９０５ ：溝部
９０５ａ ：底面
９０５ｂ ：側面
９１０ ：めっき層
９２０ ：封止樹脂
９２１ ：充填部
９２１ａ ：端面
９５１ ：第１ブレード
９５２ ：第２ブレード
９７０ ：保護テープ
Ｓ１ ：第１除去領域
Ｓ２ ：第２除去領域
Ｓ３ ：溝部形成領域
Ｓ４ ：第２溝部形成領域

Claims (13)

  1. 厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、
    前記主面に半導体素子を搭載する搭載工程と、
    前記半導体素子を覆う封止樹脂を形成する樹脂形成工程と、
    前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、
    前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程と、
    を備え、
    前記準備工程では、前記リードフレームの、前記除去領域に、前記厚さ方向の端部が開口している穴部を形成し、
    前記溝部形成工程では、前記裏面側に前記穴部が露出した状態とし、
    前記切断工程では、前記穴部を基準にして切断を行う、
    ことを特徴とする半導体装置の製造方法。
  2. 前記穴部は、前記主面側の端部が開口している、
    請求項１に記載の半導体装置の製造方法。
  3. 前記溝部形成工程では、前記溝部の前記裏面と同じ方向を向く底面が前記穴部につながるまで、切削を行う、
    請求項２に記載の半導体装置の製造方法。
  4. 前記穴部は、前記主面側の端部および前記裏面側の端部が開口している、
    請求項１に記載の半導体装置の製造方法。
  5. 前記封止樹脂は、前記穴部の内部に形成された充填部を有する、
    請求項２ないし４のいずれかに記載の半導体装置の製造方法。
  6. 前記穴部は、前記裏面側の端部が開口している、
    請求項１に記載の半導体装置の製造方法。
  7. 前記溝部の前記厚さ方向の寸法は、前記穴部の前記厚さ方向の寸法より小さい、
    請求項６に記載の半導体装置の製造方法。
  8. 前記準備工程では、エッチングにより前記穴部を形成する、
    請求項１ないし７のいずれかに記載の半導体装置の製造方法。
  9. 前記溝部形成工程では、第１ブレードでのハーフカットダイシングにより前記溝部を形成し、
    前記切断工程では、前記第１ブレードより薄い第２ブレードでのフルカットダイシングにより除去を行う、
    請求項１ないし８のいずれかに記載の半導体装置の製造方法。
  10. 前記溝部形成工程では、前記厚さ方向に直交する第１方向に沿って延びる第１溝部と、前記第１溝部に直交する第２溝部とを形成する、
    請求項１ないし９のいずれかに記載の半導体装置の製造方法。
  11. 前記切断工程は、前記第１溝部に沿う第１除去領域において除去を行う第１切断工程と、前記第２溝部に沿う第２除去領域において除去を行う第２切断工程とを備える、
    請求項１０に記載の半導体装置の製造方法。
  12. 前記穴部は、少なくとも、前記第１除去領域と前記第２除去領域との交差領域以外にも形成されている、
    請求項１１に記載の半導体装置の製造方法。
  13. 前記溝部形成工程の後に、前記リードフレームにおいて、少なくとも、前記溝部が形成された部分を覆うめっき層を形成するめっき工程を、さらに備えている、
    請求項１ないし１２のいずれかに記載の半導体装置の製造方法。
JP2018216561A 2018-11-19 2018-11-19 半導体装置の製造方法 Active JP7147501B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018216561A JP7147501B2 (ja) 2018-11-19 2018-11-19 半導体装置の製造方法
US16/684,817 US10985030B2 (en) 2018-11-19 2019-11-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018216561A JP7147501B2 (ja) 2018-11-19 2018-11-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020088035A JP2020088035A (ja) 2020-06-04
JP7147501B2 true JP7147501B2 (ja) 2022-10-05

Family

ID=70850354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018216561A Active JP7147501B2 (ja) 2018-11-19 2018-11-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10985030B2 (ja)
JP (1) JP7147501B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1695980S (ja) * 2021-03-09 2021-09-27
JP7450575B2 (ja) * 2021-03-18 2024-03-15 株式会社東芝 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023134A (ja) 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP2008186891A (ja) 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877405B2 (ja) * 1997-12-16 2007-02-07 三洋電機株式会社 半導体装置の製造方法
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP4086202B2 (ja) 2005-10-25 2008-05-14 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US9899349B2 (en) * 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
EP2361000A1 (en) * 2010-02-11 2011-08-24 Nxp B.V. Leadless chip package mounting method and carrier
JP5802695B2 (ja) 2013-03-19 2015-10-28 株式会社東芝 半導体装置、半導体装置の製造方法
US10366948B2 (en) * 2016-03-17 2019-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US10083866B2 (en) * 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023134A (ja) 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP2008186891A (ja) 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造

Also Published As

Publication number Publication date
US10985030B2 (en) 2021-04-20
JP2020088035A (ja) 2020-06-04
US20200176271A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US6734536B2 (en) Surface-mounting semiconductor device and method of making the same
US6479887B1 (en) Circuit pattern tape for wafer-scale production of chip size semiconductor packages
CN205609512U (zh) 半导体封装体
TW201234504A (en) Semiconductor device package with electromagnetic shielding
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
JP2004071898A (ja) 回路装置およびその製造方法
JP2013197209A (ja) 半導体装置及びその製造方法
JP2023036823A (ja) 半導体装置
US12113009B2 (en) Semiconductor device
US20040056357A1 (en) Circuit device and method of manufacturing the same
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JP7147501B2 (ja) 半導体装置の製造方法
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US20100052185A1 (en) Semiconductor device and method for fabricating the same
US7443043B2 (en) Circuit device and method of manufacture thereof
US20050161781A1 (en) Hybrid integrated circuit device and manufacturing method thereof
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
WO2023058487A1 (ja) 電子装置
WO2022113661A1 (ja) 半導体装置
JP2011044601A (ja) リードフレーム、パッケージ型電子部品及び電子機器
JP2006165109A (ja) 半導体装置及びその製造方法
JP2018182095A (ja) 半導体装置およびその製造方法
CN115714118A (zh) 封装基板、封装基板的加工方法和封装芯片
JP2004071900A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150