JP7085924B2 - Booster circuit, semiconductor device, liquid crystal display device, and electronic mirror device - Google Patents
Booster circuit, semiconductor device, liquid crystal display device, and electronic mirror device Download PDFInfo
- Publication number
- JP7085924B2 JP7085924B2 JP2018128197A JP2018128197A JP7085924B2 JP 7085924 B2 JP7085924 B2 JP 7085924B2 JP 2018128197 A JP2018128197 A JP 2018128197A JP 2018128197 A JP2018128197 A JP 2018128197A JP 7085924 B2 JP7085924 B2 JP 7085924B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- variable
- boost
- booster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は昇圧回路、半導体装置、液晶表示装置、および電子ミラー装置に関する。 The present invention relates to a booster circuit, a semiconductor device, a liquid crystal display device, and an electronic mirror device.
近年、自動車用途のような高い信頼性が求められる分野で使用される半導体装置には、その機能に対して高い安全性が要求されるようになってきている。たとえば、このような高い安全性を要求する自動車用の機能安全規格としてISO26262が知られている。 In recent years, semiconductor devices used in fields where high reliability is required, such as automobile applications, are required to have high safety for their functions. For example, ISO 26262 is known as a functional safety standard for automobiles that requires such high safety.
入力電圧を昇圧し高電圧を得る回路として、チャージポンプ回路が知られている。チャージポンプ回路は、スイッチのオンとオフの切り替えを繰り返すことによって、キャパシタへの充放電を発生させ、入力電圧の昇圧を行なう回路である。 A charge pump circuit is known as a circuit that boosts an input voltage and obtains a high voltage. The charge pump circuit is a circuit that boosts the input voltage by repeatedly switching the switch on and off to generate charge and discharge to the capacitor.
このようなチャージポンプ回路において、昇圧効率を良好に保持した状態で消費電流を低減させる回路例が、特開2004-005773号公報に開示されている。この回路では、出力昇圧電圧が低い時は、少ない段数のチャージポンプセルを用い、出力昇圧電圧が高くなると、より多数段のチャージポンプセルに切り替えて昇圧動作が行なわれる。 An example of such a charge pump circuit that reduces current consumption while maintaining good boost efficiency is disclosed in Japanese Patent Application Laid-Open No. 2004-005773. In this circuit, when the output boost voltage is low, a charge pump cell with a small number of stages is used, and when the output boost voltage is high, the charge pump cell is switched to a larger number of stages to perform the boost operation.
チャージポンプ回路を含む昇圧回路の故障モードとして、過電圧を出力する過電圧故障モードが考えられる。昇圧回路に過電圧故障が発生した場合、半導体装置の内部の素子の耐圧を超える電圧が半導体装置に印加され、その結果、半導体装置が故障することが考えられる。そのため、ISO26262のような厳しい規格を満足するためには、過電圧故障を防ぐ機構を備えることが重要であるが、従来技術にはその手法が開示されていない。 As a failure mode of the booster circuit including the charge pump circuit, an overvoltage failure mode that outputs an overvoltage can be considered. When an overvoltage failure occurs in the booster circuit, it is conceivable that a voltage exceeding the withstand voltage of the element inside the semiconductor device is applied to the semiconductor device, and as a result, the semiconductor device fails. Therefore, in order to satisfy a strict standard such as ISO26262, it is important to have a mechanism for preventing overvoltage failure, but the technique is not disclosed in the prior art.
本発明は、上記のような問題点を解決するためになされたものであり、その目的は、過電圧を速やかに解消することができる昇圧回路、ならびにこれを備える半導体装置、液晶表示装置、および電子ミラー装置を提供することである。 The present invention has been made to solve the above-mentioned problems, and an object thereof is a booster circuit capable of quickly eliminating an overvoltage, and a semiconductor device, a liquid crystal display device, and an electronic device including the booster circuit. It is to provide a mirror device.
本開示の昇圧回路は、入力電圧を受けて昇圧電圧を出力する。昇圧回路は、入力電圧を昇圧する際の昇圧倍率を示す変数の値を保持するレジスタと、変数の値が示す昇圧倍率で入力電圧を昇圧し、昇圧電圧を出力するチャージポンプ回路と、昇圧電圧が判定値を超えたことを検出する過電圧検出回路と、レジスタへの変数の値の書き込みを制御する昇圧倍率制御回路とを備える。昇圧倍率制御回路は、昇圧電圧が判定値を超えたことを過電圧検出回路が検出した場合に、レジスタに対して変数の値の書き込みを行なう。 The booster circuit of the present disclosure receives an input voltage and outputs a booster voltage. The booster circuit consists of a register that holds the value of a variable that indicates the boosting factor when boosting the input voltage, a charge pump circuit that boosts the input voltage with the boosting factor indicated by the value of the variable, and outputs the boosted voltage. It is provided with an overvoltage detection circuit for detecting that the value exceeds the determination value and a boost magnification control circuit for controlling the writing of the value of the variable to the register. The boost magnification control circuit writes the value of the variable to the register when the overvoltage detection circuit detects that the boost voltage exceeds the determination value.
この発明によれば、レジスタに昇圧倍率が設定されているチャージポンプ回路を有する昇圧回路において、過電圧が発生しても、速やかにレジスタに対して適切な昇圧倍率を示す変数の値を書き込むので、過電圧を速やかに解消することができる。 According to the present invention, in a booster circuit having a charge pump circuit in which a booster factor is set in a register, even if an overvoltage occurs, the value of a variable indicating an appropriate booster multiplier is promptly written to the register. The overvoltage can be eliminated quickly.
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。以下では、複数の実施の形態について説明するが、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Hereinafter, a plurality of embodiments will be described, but it is planned from the beginning of the application to appropriately combine the configurations described in the respective embodiments. The same or corresponding parts in the drawings are designated by the same reference numerals and the description thereof will not be repeated.
実施の形態1.
図1は、実施の形態1に係る半導体装置21および昇圧回路11の構成を示すブロック図である。
Embodiment 1.
FIG. 1 is a block diagram showing a configuration of a
半導体装置21は、昇圧回路11と内部回路106とを含む。昇圧回路11は、入力電圧Vinを受けて昇圧電圧Voutを出力するように構成される。内部回路106は、昇圧電圧Voutを電源電圧として受ける回路である。内部回路106は、昇圧電圧Voutを受ける回路であれば特に限定されないが、たとえば液晶パネルの駆動回路などである。
The
昇圧回路11は、入力電圧Vinを昇圧する際の昇圧倍率を示す変数の値BR1を保持するレジスタ102と、変数の値BR1が示す昇圧倍率で入力電圧Vinを昇圧して昇圧電圧Voutを出力するチャージポンプ回路104と、昇圧電圧Voutが過電圧を判定するための判定値を超えたことを検出する過電圧検出回路105と、レジスタ102への変数の値BR1の書き込みを制御する昇圧倍率制御回路103とを備える。
The
昇圧倍率制御回路103は、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、レジスタ102に対して変数の値BR1の書き込みを行なう。
When the
昇圧回路11は、さらに、昇圧倍率を示す変数に対する設定値BR2を記憶する不揮発性メモリ101を備える。昇圧倍率制御回路103は、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、不揮発性メモリ101から設定値BR2を読み出し、読み出された設定値BR2を変数の値BR1としてレジスタ102に対して書き込む。
The
チャージポンプ回路104は、複数の昇圧倍率を切り替え可能に構成されており、レジスタ102に格納された昇圧倍率を示す変数の値BR1に基づいた昇圧電圧Voutを生成する。
The
このような構成の昇圧回路11においては、過電圧故障を防ぐために、過電圧を検出するとチャージポンプ回路104の昇圧動作を停止させることが考えられる。チャージポンプ回路104の昇圧動作を停止させると昇圧電圧は低下する。そして、昇圧電圧が過電圧検出判定値よりも低下すると、チャージポンプ回路の動作が再開される。
In the
しかしながら、このように昇圧動作の停止および再開を行なうと、過電圧の原因が解消していない場合には、間欠的に繰り返し過電圧が発生し、その結果昇圧電圧のリップルが増大する恐れがある。たとえば、液晶表示装置に用いられるLED(Light-Emitting Diode)またはLCD(Liquid Crystal Display)ドライバIC(Integrated Circuit)に搭載されたチャージポンプ回路が、過電圧の発生を繰り返すと、リップルの増大によって液晶表示装置の画面にちらつきが発生する。 However, when the boosting operation is stopped and restarted in this way, if the cause of the overvoltage is not eliminated, the overvoltage is intermittently repeatedly generated, and as a result, the ripple of the boosting voltage may increase. For example, when a charge pump circuit mounted on an LED (Light-Emitting Diode) or LCD (Liquid Crystal Display) driver IC (Integrated Circuit) used in a liquid crystal display device repeatedly generates overvoltage, the liquid crystal display is displayed due to an increase in ripple. Flickering occurs on the screen of the device.
本実施の形態においては、このような課題を解決するために、昇圧電圧のリップル増大を抑制しながら過電圧を防止することができる昇圧回路を提案する。以下に、チャージポンプ回路の構成および動作を説明した後に、昇圧回路21の過電圧を防止する動作について説明する。
In the present embodiment, in order to solve such a problem, a booster circuit capable of preventing an overvoltage while suppressing an increase in the ripple of the boost voltage is proposed. After explaining the configuration and operation of the charge pump circuit, the operation of preventing the overvoltage of the
図2は、チャージポンプ回路104の構成を示す回路図である。図2を参照して、チャージポンプ回路104は、入力ノードNinに供給された入力電圧Vinを昇圧して昇圧した電圧をノードN2に出力するポンプ部400と、昇圧電圧Voutを出力する出力ノードNoutとポンプ部400の出力との間に接続されるスイッチ素子404とを含む。チャージポンプ回路104は、さらに、出力ノードNoutと接地ノードとの間に接続されるキャパシタ503と、スイッチ制御回路510とを含む。
FIG. 2 is a circuit diagram showing the configuration of the
ポンプ部400は、入力ノードNinとノードN1との間に接続されるスイッチ素子401と、ノードN1と接地ノードとの間に接続されるスイッチ素子402と、入力ノードNinとノードN2との間に接続されるスイッチ素子403とを含む。
The
ポンプ部400は、さらに、ノードN2とノードN3との間に接続されるキャパシタ501と、ノードN3とノードN1との間に接続されるスイッチ素子407と、ノードN2とノードN4との間に接続されるスイッチ素子405と、ノードN3とノードN4との間に接続されるスイッチ素子406と、ノードN4とノードN1との間に接続されるキャパシタ502とを含む。
The
好ましくは、スイッチ素子401~407は、それぞれ制御電極にゲート制御信号G401~G407を受けるトランジスタである。トランジスタは、たとえば、MOS電界効果トランジスタ(Metal-Oxide-Semiconductor Field-Effect Transistor)でもバイポーラトランジスタでもよい。
Preferably, the
スイッチ制御回路510は、レジスタ102から変数の値BR1を受け、受けた変数の値BR1に対応する昇圧倍率でポンプ部400が昇圧動作を行なうように、ゲート制御信号G401~G407を出力する。
The
図3は、昇圧倍率が1.5倍の場合のチャージポンプ回路のスイッチ素子の制御状態を説明するための図である。変数の値BR1が示す昇圧倍率が1.5倍である場合には、図3に示したモード1-1、モード1-2の各スイッチの制御状態が交互に繰り返される。 FIG. 3 is a diagram for explaining a control state of the switch element of the charge pump circuit when the boost magnification is 1.5 times. When the step-up magnification indicated by the variable value BR1 is 1.5 times, the control states of the modes 1-1 and mode 1-2 shown in FIG. 3 are alternately repeated.
図4は、昇圧倍率が1.5倍の場合のモード1-1における各スイッチ素子の制御状態を説明するための回路図である。図3、図4に示されるように、モード1-1においては、スイッチ素子401,402,403,404,405,406,407は、それぞれの状態が、OFF,ON,ON,OFF,OFF,ON,OFFとなるように制御される。この状態では、キャパシタ501とキャパシタ502が接地ノードと入力ノードNinとの間に直列に接続されるので、キャパシタ501,502の各々には、0.5×Vinの電圧が印加される。
FIG. 4 is a circuit diagram for explaining a control state of each switch element in mode 1-1 when the boost magnification is 1.5 times. As shown in FIGS. 3 and 4, in mode 1-1, the states of the
図5は、昇圧倍率が1.5倍の場合のモード1-2における各スイッチ素子の制御状態を説明するための回路図である。図3、図5に示されるように、モード1-2においては、スイッチ素子401,402,403,404,405,406,407は、それぞれの状態が、ON,OFF,OFF,ON,ON,OFF,ONとなるように制御される。この状態では、キャパシタ501とキャパシタ502が入力ノードNinと出力ノードNoutとの間に並列に接続されるので、0.5×Vinの電圧が入力電圧Vinに加算され、昇圧電圧Voutは1.5×Vinとなる。
FIG. 5 is a circuit diagram for explaining a control state of each switch element in mode 1-2 when the boost magnification is 1.5 times. As shown in FIGS. 3 and 5, in mode 1-2, the states of the
図6は、昇圧倍率が2倍の場合のチャージポンプ回路のスイッチ素子の制御状態を説明するための図である。変数の値BR1が示す昇圧倍率が2倍である場合には、図6に示したモード2-1、モード2-2の各スイッチの制御状態が交互に繰り返される。 FIG. 6 is a diagram for explaining a control state of the switch element of the charge pump circuit when the boost magnification is 2 times. When the boost magnification indicated by the variable value BR1 is 2, the control states of the modes 2-1 and mode 2-2 shown in FIG. 6 are alternately repeated.
図7は、昇圧倍率が2倍の場合のモード2-1における各スイッチ素子の制御状態を説明するための回路図である。図6、図7に示されるように、モード2-1においては、スイッチ素子401,402,403,404,405,406,407は、それぞれの状態が、OFF,ON,ON,OFF,ON,OFF,ONとなるように制御される。この状態では、キャパシタ501とキャパシタ502が接地ノードと入力ノードNinとの間に並列に接続されるので、キャパシタ501,502の各々には、1.0×Vinの電圧が印加される。
FIG. 7 is a circuit diagram for explaining a control state of each switch element in mode 2-1 when the boost magnification is 2 times. As shown in FIGS. 6 and 7, in mode 2-1 the
図8は、昇圧倍率が2倍の場合のモード2-2における各スイッチ素子の制御状態を説明するための回路図である。図6、図8に示されるように、モード2-2においては、スイッチ素子401,402,403,404,405,406,407は、それぞれの状態が、ON,OFF,OFF,ON,ON,OFF,ONとなるように制御される。この状態では、キャパシタ501とキャパシタ502が入力ノードNinと出力ノードNoutとの間に並列に接続されるので、1.0×Vinの電圧が入力電圧Vinに加算され、昇圧電圧Voutは2.0×Vinとなる。
FIG. 8 is a circuit diagram for explaining a control state of each switch element in mode 2-2 when the boost magnification is 2 times. As shown in FIGS. 6 and 8, in mode 2-2, the states of the
図9は、昇圧倍率が3倍の場合のチャージポンプ回路のスイッチ素子の制御状態を説明するための図である。変数の値BR1が示す昇圧倍率が3倍である場合には、図9に示したモード3-1、モード3-2の各スイッチの制御状態が交互に繰り返される。 FIG. 9 is a diagram for explaining a control state of the switch element of the charge pump circuit when the boost magnification is 3 times. When the step-up magnification indicated by the variable value BR1 is 3 times, the control states of the modes 3-1 and mode 3-2 shown in FIG. 9 are alternately repeated.
図10は、昇圧倍率が3倍の場合のモード3-1における各スイッチ素子の制御状態を説明するための回路図である。図9、図10に示されるように、モード3-1においては、スイッチ素子401,402,403,404,405,406,407は、それぞれの状態が、OFF,ON,ON,OFF,ON,OFF,ONとなるように制御される。この状態では、キャパシタ501とキャパシタ502が接地ノードと入力ノードNinとの間に並列に接続されるので、キャパシタ501,502の各々には、1.0×Vinの電圧が印加される。
FIG. 10 is a circuit diagram for explaining a control state of each switch element in mode 3-1 when the boost magnification is 3 times. As shown in FIGS. 9 and 10, in mode 3-1 the
図11は、昇圧倍率が3倍の場合のモード3-2における各スイッチ素子の制御状態を説明するための回路図である。図9、図11に示されるように、モード3-2においては、スイッチ素子401,402,403,404,405,406,407は、それぞれの状態が、ON,OFF,OFF,ON,OFF,ON,OFFとなるように制御される。この状態では、キャパシタ501とキャパシタ502が入力ノードNinと出力ノードNoutとの間に直列に接続されるので、2.0×Vinの電圧が入力電圧Vinに加算され、昇圧電圧Voutは3.0×Vinとなる。
FIG. 11 is a circuit diagram for explaining the control state of each switch element in the mode 3-2 when the boost magnification is 3 times. As shown in FIGS. 9 and 11, in mode 3-2, the states of the
図12は、実施の形態1における昇圧倍率を示す変数の値BR1の書き換え処理を示すフローチャートである。このフローチャートの処理は、図1の昇圧倍率制御回路103において、昇圧動作を実行するメインルーチンから予め定められた制御周期で呼び出されて実行される。図13は、フローチャートの処理を実行する昇圧倍率制御回路103の代表的な構成図である。昇圧倍率制御回路103は、プロセッサ111とメモリ112とを備える。メモリ112には、図12のフローチャートの処理を実行するプログラムが記憶されている。このプログラムがプロセッサ111に読み込まれ、プロセッサ111が昇圧倍率制御回路103として動作する。なお、メモリ112は、図1の不揮発性メモリ101およびレジスタ102を含むものであっても良い。ただし、本実施の形態の昇圧倍率制御回路103は、プロセッサとソフトウエアによって実現される必要はなく、ハードウエアすなわちハードワイヤードロジックなどで実現しても良い。
FIG. 12 is a flowchart showing a rewriting process of the value BR1 of the variable indicating the boosting magnification in the first embodiment. The processing of this flowchart is called and executed in the boost
図12のフローチャートの処理が開始されると、昇圧倍率制御回路103は、ステップS1において過電圧検出回路105が過電圧を検出しているか否かを判断する。過電圧検出回路105が過電圧を検出していない場合(S1でNO)、昇圧倍率制御回路103は、レジスタ102が保持する変数の値BR1を変更することなく、そのままステップS4に処理を進める。
When the processing of the flowchart of FIG. 12 is started, the boost
過電圧が発生する原因として、入力電圧Vinに対して昇圧倍率を示す変数の値BR1が適切でないことが考えられる。本来チャージポンプ回路104が行なうべき昇圧動作での昇圧倍率を示す設定値BR2は、予め不揮発性メモリ101に記憶されている。この値は、昇圧回路11を含む半導体装置の電源立ち上げ時に不揮発性メモリ101から読み出されて変数の値BR1としてレジスタ102に書き込まれる。
It is considered that the cause of the overvoltage is that the value BR1 of the variable indicating the boost magnification with respect to the input voltage Vin is not appropriate. The set value BR2 indicating the boosting magnification in the boosting operation that should be performed by the
たとえば、外乱ノイズによりレジスタ102に格納されていた変数の値BR1が変化した場合などに、入力電圧Vinに対して昇圧倍率を示す変数の値BR1が適切でない状態となり得る。たとえば、入力電圧Vinが昇圧倍率を2倍に設定すべき電圧範囲にある場合に、変数の値BR1が3倍の昇圧倍率を示すように変化すると、昇圧電圧Voutが過電圧になる。
For example, when the value BR1 of the variable stored in the
したがって、過電圧検出回路105が過電圧を検出している場合(S1でYES)、ノイズなどによってレジスタ102が保持する変数の値BR1が変化し、変数の値BR1が正しい値でない可能性が高いので、昇圧倍率制御回路103は、ステップS2において不揮発性メモリ101から昇圧倍率の設定値BR2を読み出す。
Therefore, when the
そして、昇圧倍率制御回路103は、ステップS3において不揮発性メモリ101から読み出した昇圧倍率の設定値BR2を、変数の値BR1としてレジスタ102に格納させる。これによって、ノイズなどによって誤った値に設定されていた変数の値BR1が正しい値に書き換えられる。そしてステップS4に処理が進められる。ステップS4では、メインルーチンに処理が戻され、昇圧回路11の昇圧動作が継続される。このとき、チャージポンプ回路104は、新たにレジスタ102に格納された変数の値BR1が示す昇圧倍率で昇圧動作を行なう。
Then, the booster
以上説明したように、実施の形態1の昇圧回路11によれば、外来ノイズなどにより、レジスタ102に格納された変数の値BR1が本来よりも高い昇圧倍率を示すものに書き換わり、それにより昇圧電圧Voutが過電圧となった場合に、過電圧を正常電圧に戻すことができる。具体的には、過電圧が検出された場合には、不揮発性メモリ101に記憶された本来の昇圧倍率を示す設定値をレジスタ102に書き込み、正常な昇圧倍率にすることによって、昇圧電圧を正常範囲に収めることが可能となる。
As described above, according to the
(実施の形態1の変形例)
実施の形態1の変形例では、昇圧倍率の設定値が正しい場合に過電圧が発生したときは、昇圧動作を停止させる構成について説明する。
(Modified Example of Embodiment 1)
In the modified example of the first embodiment, a configuration in which the boosting operation is stopped when an overvoltage occurs when the set value of the boosting magnification is correct will be described.
図14は、チャージポンプ回路のFMEA(Failure Mode and Effect Analysis)の例を示す図である。一般に、1.5倍、2倍、3倍に昇圧倍率を変更可能な機能を有するチャージポンプ回路の故障モードとしては、図14に示すように、昇圧電圧が過電圧になる故障モードと、昇圧電圧が低電圧になる故障モードとがある。 FIG. 14 is a diagram showing an example of FMEA (Failure Mode and Effect Analysis) of the charge pump circuit. Generally, as a failure mode of a charge pump circuit having a function of changing the boost magnification to 1.5 times, 2 times, and 3 times, as shown in FIG. 14, a failure mode in which the boost voltage becomes an overvoltage and a boost voltage. There is a failure mode in which the voltage becomes low.
昇圧電圧が低電圧になる故障モードの場合、故障の影響として、昇圧電圧を電源とする回路の不動作または誤動作が考えられる。入力電圧に対して昇圧倍率の設定値が適切でなく、低い昇圧倍率になっていること、または入力電圧範囲が動作保証範囲よりも下回っていることが、低電圧になる故障モードの原因として考えられる。さらに、チャージポンプ回路のスイッチ素子の故障またはキャパシタの故障の場合には、昇圧動作ができなくなるので、やはり低電圧になる故障モードの原因となる。 In the failure mode in which the boost voltage becomes low, the failure may be due to the malfunction or malfunction of the circuit using the boost voltage as a power source. The setting value of the boost magnification is not appropriate for the input voltage, and the boost magnification is low, or the input voltage range is below the guaranteed operating range, which is considered to be the cause of the failure mode in which the voltage becomes low. Be done. Further, in the case of a failure of the switch element of the charge pump circuit or a failure of the capacitor, the boosting operation cannot be performed, which also causes a failure mode in which the voltage becomes low.
一方、昇圧電圧が過電圧になる故障モードの場合、故障の影響として、昇圧電圧が昇圧電圧を電源とする回路の素子耐圧を超えたことによる素子の破壊が考えられる。また、故障の原因としては、入力電圧に対して昇圧倍率の設定値が適切でなく、高い昇圧倍率になっていること、および入力電圧が動作保証範囲を超えていること、等が考えられる。 On the other hand, in the case of a failure mode in which the boosted voltage becomes an overvoltage, it is conceivable that the element is destroyed because the boosted voltage exceeds the element withstand voltage of the circuit using the boosted voltage as a power source as an effect of the failure. Further, it is considered that the cause of the failure is that the set value of the boost magnification is not appropriate for the input voltage and the boost magnification is high, and that the input voltage exceeds the operation guarantee range.
したがって、図1の昇圧回路11においても、過電圧の発生は、必ずしもレジスタ102の保持する変数の値BR1がノイズ等によって書き換わってしまった場合に限らない。図14によれば、入力電圧Vinが動作保証範囲を超えている場合も過電圧が発生する可能性がある。そのような場合にはチャージポンプ回路104に昇圧動作を継続させることは適切でない。
Therefore, even in the
したがって、実施の形態1の変形例では、レジスタ102の保持する変数の値BR1が適切な場合には、過電圧を防ぐためにチャージポンプ回路104に昇圧動作を停止させる。
Therefore, in the modification of the first embodiment, when the value BR1 of the variable held by the
図15は、実施の形態1の変形例において実行される処理を示すフローチャートである。このフローチャートの処理は、図1の昇圧倍率制御回路103において、昇圧動作を実行するメインルーチンから予め定められた制御周期で呼び出されて実行される。
FIG. 15 is a flowchart showing a process executed in the modified example of the first embodiment. The processing of this flowchart is called and executed in the boost
このフローチャートの処理が開始されると、昇圧倍率制御回路103は、ステップS11において過電圧検出回路105が過電圧を検出しているか否かを判断する。過電圧検出回路105が過電圧を検出していない場合(S11でNO)、昇圧倍率制御回路103は、レジスタ102が保持する変数の値BR1を変更することなく、そのままステップS17に処理を進める。
When the processing of this flowchart is started, the boost
一方、過電圧検出回路105が過電圧を検出している場合(S11でYES)、ノイズなどによってレジスタ102が保持する変数の値BR1が変化し、変数の値BR1が正しい値でなくなっている可能性が高い。この場合、昇圧倍率制御回路103は、ステップS12において不揮発性メモリ101から昇圧倍率の設定値BR2を読み出す。
On the other hand, when the
そして、昇圧倍率制御回路103は、ステップS13において不揮発性メモリ101から読み出した昇圧倍率の設定値BR2を、レジスタ102が保持する変数の値BR1と比較する。これによって、ノイズなどによって変数の値BR1が誤った値に設定されたことが、過電圧発生の原因か否かが判明する。
Then, the boost
そしてステップS14において、昇圧倍率制御回路103は、昇圧倍率を示す変数の値BR1が設定値BR2と一致するか否かを判断する。
Then, in step S14, the booster
変数の値BR1が設定値BR2と異なる場合は、レジスタに格納されている変数の値BR1が外来ノイズなどにより書き変わったために過電圧になったと考えられる。このため、変数の値BR1が設定値BR2と一致しない場合には(S14でNO)、ステップS15において、昇圧倍率制御回路103は、変数の値BR1を正しい設定値BR2が示す正しい値に書き換える。そしてステップS17に処理が進められる。ステップS17では、メインルーチンに処理が戻され、昇圧回路11の昇圧動作が継続される。このとき、チャージポンプ回路104は、新たに格納された変数の値BR1が示す昇圧倍率で昇圧動作を行なう。
When the variable value BR1 is different from the set value BR2, it is considered that the overvoltage has occurred because the variable value BR1 stored in the register has been rewritten due to external noise or the like. Therefore, when the variable value BR1 does not match the set value BR2 (NO in S14), in step S15, the booster
一方、変数の値BR1が設定値BR2と一致する場合には(S14でYES)、レジスタ102の設定以外の原因で昇圧回路11が過電圧を出力した可能性がある。たとえば、入力電圧が動作保証範囲を超えていることにより過電圧になったと考えられる。この場合ステップS16において、昇圧倍率制御回路103は、チャージポンプ回路104の昇圧動作を停止させ、処理を終了する。
On the other hand, when the variable value BR1 matches the set value BR2 (YES in S14), there is a possibility that the
以上説明したように、実施の形態1の変形例の昇圧回路では、昇圧倍率を示す変数の値BR1が適切であるか判定し、変数の値BR1が適切である場合にはチャージポンプ回路104の昇圧動作を停止する。
As described above, in the booster circuit of the modified example of the first embodiment, it is determined whether the value BR1 of the variable indicating the booster magnification is appropriate, and if the value BR1 of the variable is appropriate, the
より具体的には、昇圧倍率制御回路103は、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、レジスタ102から変数の値BR1を読み出す。そして、昇圧倍率制御回路103は、レジスタ102から読み出された変数の値BR1が不揮発性メモリ101から読み出された設定値BR2と異なる場合には、設定値BR2を変数の値BR1としてレジスタ102に書き込む。一方で、昇圧倍率制御回路103は、レジスタ102から読み出された変数の値BR1が不揮発性メモリ101から読み出された設定値BR2と一致する場合には、チャージポンプ回路104の昇圧動作を停止させる。
More specifically, the boost
このように制御することによって、過電圧の発生が継続してしまう事態を避けることができ、過電圧による内部回路106の故障を防ぐことが可能となる。
By controlling in this way, it is possible to avoid a situation in which the generation of overvoltage continues, and it is possible to prevent failure of the
実施の形態2.
実施の形態1の昇圧回路は、不揮発性メモリ101から昇圧倍率の設定値を得たが、実施の形態2の昇圧回路は、半導体装置の外部にある外部装置から昇圧倍率の設定値を得る。図16は、実施の形態2に係る半導体装置21Aおよび昇圧回路11Aの構成を示すブロック図である。
Embodiment 2.
The booster circuit of the first embodiment obtains the booster magnification setting value from the
半導体装置21Aは、昇圧回路11Aと内部回路106とを含む。昇圧回路11Aは、入力電圧Vinを受けて昇圧電圧Voutを出力するように構成される。内部回路106は、昇圧電圧Voutを電源電圧として受ける回路である。内部回路106は、昇圧電圧Voutを受ける回路であれば特に限定されないが、たとえば液晶パネルの駆動回路などである。
The
昇圧回路11Aは、入力電圧Vinを昇圧する際の昇圧倍率を示す変数の値BR1を保持するレジスタ102と、変数の値BR1が示す昇圧倍率で、入力電圧Vinを昇圧して昇圧電圧Voutを出力するチャージポンプ回路104と、昇圧電圧Voutが判定値を超えたことを検出する過電圧検出回路105と、レジスタ102への変数の値BR1の書き込みを制御する昇圧倍率制御回路103Aとを備える。
The
チャージポンプ回路104は、複数の昇圧倍率を切り替え可能に構成されており、レジスタ102に格納された昇圧倍率を示す変数の値BR1に基づいた昇圧電圧を生成する。
The
昇圧倍率制御回路103Aは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、レジスタ102に対して変数の値BR1の書き込みを行なう。以上の点については、昇圧回路11Aは、実施の形態1の昇圧回路11と概ね共通するが、昇圧倍率制御回路103Aの動作が異なる。
When the
昇圧倍率制御回路103Aは、昇圧倍率の設定値BR2を含むコマンドを外部装置12から受けると、コマンドに含まれた昇圧倍率の設定値BR2をレジスタ102に格納する。
When the boost
昇圧倍率制御回路103Aは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、正しい昇圧倍率を示す設定値BR2の送信を外部装置12に対して要求し、要求に応じて外部装置12から送信された設定値BR2を変数の値BR1としてレジスタ102に対して書き込む。
When the
図17は、実施の形態2における昇圧倍率を示す変数の値BR1の書き換え処理を示すフローチャートである。このフローチャートの処理は、図16の昇圧倍率制御回路103Aにおいて、昇圧動作を実行するメインルーチンから予め定められた制御周期で呼び出されて実行される。また、フローチャートの処理を実行する昇圧倍率制御回路103Aの代表的な構成については、図13と同様であり、説明は繰り返さない。
FIG. 17 is a flowchart showing a rewriting process of the value BR1 of the variable indicating the boosting magnification in the second embodiment. The process of this flowchart is called and executed in the boost
図17のフローチャートの処理が開始されると、昇圧倍率制御回路103Aは、ステップS21において過電圧検出回路105が過電圧を検出しているか否かを判断する。過電圧検出回路105が過電圧を検出していない場合(S21でNO)、昇圧倍率制御回路103Aは、レジスタ102が保持する変数の値BR1を変更することなく、そのままステップS24に処理を進める。
When the processing of the flowchart of FIG. 17 is started, the boost
過電圧が発生する原因として、入力電圧Vinに対して昇圧倍率を示す変数の値BR1が適切でないことが考えられる。本来チャージポンプ回路104が行なうべき昇圧動作での昇圧倍率を示す設定値BR2は、外部装置12が送信するコマンドによって設定される。この値は、昇圧回路11Aを含む半導体装置の電源立ち上げ時に外部装置12から与えられるコマンドに応じてレジスタ102に書き込まれる。
It is considered that the cause of the overvoltage is that the value BR1 of the variable indicating the boost magnification with respect to the input voltage Vin is not appropriate. The set value BR2 indicating the boosting magnification in the boosting operation that should be performed by the
たとえば、外乱ノイズによりレジスタ102に格納されていた変数の値BR1が変化した場合、または外部装置12から送信されたコマンドの誤認識によって誤った変数の値BR1がレジスタ102に格納された場合などに、入力電圧Vinに対して昇圧倍率を示す変数の値BR1が適切でない状態となり得る。
For example, when the variable value BR1 stored in the
したがって、過電圧検出回路105が過電圧を検出している場合(S21でYES)、レジスタ102が保持する変数の値BR1が正しい値でなくなっている可能性が高いので、昇圧倍率制御回路103Aは、ステップS22において外部装置12に昇圧倍率の設定値BR2の情報を含むコマンドの再送信を要求する。
Therefore, when the
外部装置12は、再送信要求に従いコマンドを昇圧倍率制御回路103Aに送信する。昇圧倍率制御回路103Aは、ステップS23において外部装置12から受けたコマンドの内容が示す設定値BR2を、変数の値BR1としてレジスタ102に格納させる。これによって、誤った値に設定されていた変数の値BR1が正しい値に書き換えられる。そしてステップS24に処理が進められる。ステップS24では、メインルーチンに処理が戻され、昇圧回路11Aの昇圧動作が継続される。このとき、チャージポンプ回路104は、新たに格納された変数の値BR1が示す昇圧倍率で昇圧動作を行なう。
The
以上説明したように、実施の形態2の昇圧回路によれば、コマンドの誤認識などによってレジスタ102に格納された昇圧倍率を示す変数の値BR1が適正値よりも高い昇圧倍率を示す値となり、それによって過電圧が発生した場合に有効である。この場合、昇圧倍率制御回路103Aは、外部装置12にコマンドの再送信要求を行なう。このようにして昇圧倍率の設定値情報を含むコマンドを再送してもらうことによって、適正な昇圧倍率を示すようにレジスタ102に変数の値BR1を再設定し、昇圧電圧Voutを正常範囲に収めることができる。
As described above, according to the booster circuit of the second embodiment, the value BR1 of the variable indicating the booster magnification stored in the
(実施の形態2の変形例)
実施の形態2の変形例では、実施の形態1の変形例と同様に、昇圧倍率の設定値が正しい場合に過電圧が発生したときは、昇圧動作を停止させる制御について説明する。図18は、実施の形態2の変形例において実行される処理を示すフローチャートである。このフローチャートの処理は、図16の昇圧倍率制御回路103Aにおいて、昇圧動作を実行するメインルーチンから予め定められた制御周期で呼び出されて実行される。
(Modified Example of Embodiment 2)
In the modified example of the second embodiment, similarly to the modified example of the first embodiment, control for stopping the boosting operation when an overvoltage occurs when the set value of the boosting magnification is correct will be described. FIG. 18 is a flowchart showing a process executed in the modified example of the second embodiment. The process of this flowchart is called and executed in the boost
このフローチャートの処理が開始されると、昇圧倍率制御回路103Aは、ステップS31において過電圧検出回路105が過電圧を検出しているか否かを判断する。過電圧検出回路105が過電圧を検出していない場合(S31でNO)、昇圧倍率制御回路103Aは、レジスタ102が保持する変数の値BR1を変更することなく、そのままステップS37に処理を進める。
When the processing of this flowchart is started, the boost
一方、過電圧検出回路105が過電圧を検出している場合(S31でYES)、コマンドの誤認識などによって、レジスタ102が保持する変数の値BR1が正しい値でなくなっている可能性が高い。その場合、昇圧倍率制御回路103Aは、ステップS32において外部装置12に対してコマンドの再送信を要求する。このコマンドには、正しい昇圧倍率を示す設定値BR2の情報が含まれている。
On the other hand, when the
そして、昇圧倍率制御回路103Aは、ステップS33において外部装置12から再送信されたコマンドが示す昇圧倍率の設定値BR2を、レジスタ102が保持する変数の値BR1と比較する。これによって、コマンドの誤認識などによって変数の値BR1が誤った値に設定されたことが、過電圧発生の原因か否かが判明する。
Then, the boost
そしてステップS34において、昇圧倍率制御回路103Aは、昇圧倍率を示す変数の値BR1が設定値BR2と一致するか否かを判断する。
Then, in step S34, the booster
昇圧倍率を示す変数の値BR1が設定値BR2と異なる場合は、レジスタに格納されている変数の値BR1がコマンドの誤認識などにより適切な値でなくなっているために過電圧になったと考えられる。このため、変数の値BR1が設定値BR2と一致しない場合には(S34でNO)、ステップS35において、昇圧倍率制御回路103Aは、変数の値BR1を設定値BR2が示す正しい値に書き換える。そしてステップS37に処理が進められる。ステップS37では、メインルーチンに処理が戻され、昇圧回路11Aの昇圧動作が継続される。このとき、チャージポンプ回路104は、新たに格納された変数の値BR1が示す昇圧倍率で昇圧動作を行なう。
When the value BR1 of the variable indicating the boost magnification is different from the set value BR2, it is considered that the overvoltage has occurred because the value BR1 of the variable stored in the register is not an appropriate value due to erroneous recognition of the command or the like. Therefore, when the variable value BR1 does not match the set value BR2 (NO in S34), in step S35, the boost
一方、変数の値BR1が設定値BR2と一致する場合には(S34でYES)、レジスタ102の設定以外の原因で昇圧回路11Aが過電圧を出力した可能性がある。たとえば、入力電圧が動作保証範囲を超えていることにより過電圧になったと考えられる。この場合ステップS36において、昇圧倍率制御回路103Aは、チャージポンプ回路104の昇圧動作を停止させ、処理を終了する。
On the other hand, when the variable value BR1 matches the set value BR2 (YES in S34), there is a possibility that the
以上説明したように、実施の形態2の変形例の昇圧回路では、昇圧倍率を示す変数の値BR1が適切であるか判定し、変数の値BR1が適切である場合にはチャージポンプ回路104の昇圧動作を停止する。
As described above, in the booster circuit of the modified example of the second embodiment, it is determined whether the value BR1 of the variable indicating the booster magnification is appropriate, and if the value BR1 of the variable is appropriate, the
より具体的には、昇圧倍率制御回路103Aは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、レジスタ102から変数の値BR1を読み出す。そして、昇圧倍率制御回路103Aは、レジスタ102から読み出された変数の値BR1が外部装置12から送信された設定値BR2と異なる場合には、設定値BR2を変数の値BR1としてレジスタ102に書き込む。一方で、昇圧倍率制御回路103Aは、レジスタ102から読み出された変数の値BR1が外部装置12から送信された設定値BR2と一致する場合には、チャージポンプ回路104の昇圧動作を停止させる。
More specifically, the boost
このように制御することによって、実施の形態2の変形例の昇圧回路は、実施の形態2の昇圧回路が奏する効果に加えて、過電圧の発生が継続してしまう事態を避けることができ、過電圧による内部回路106の故障を防ぐことが可能となる。
By controlling in this way, the booster circuit of the modified example of the second embodiment can avoid the situation where the overvoltage continues to be generated in addition to the effect of the booster circuit of the second embodiment, and the overvoltage can be prevented. It is possible to prevent the failure of the
実施の形態3.
実施の形態1および2の昇圧回路では、レジスタが保持する変数の値を本来の値にすべく、過電圧が検出された場合に設定値の再書き込みを行なった。これに対し、実施の形態3の昇圧回路では、昇圧倍率を低下させるようにレジスタが保持する変数の値を書き換える場合について説明する。図19は、実施の形態3に係る半導体装置21Bおよび昇圧回路11Bの構成を示すブロック図である。
Embodiment 3.
In the booster circuits of the first and second embodiments, the set value is rewritten when an overvoltage is detected in order to return the value of the variable held by the register to the original value. On the other hand, in the booster circuit of the third embodiment, a case where the value of the variable held by the register is rewritten so as to reduce the booster magnification will be described. FIG. 19 is a block diagram showing the configuration of the
半導体装置21Bは、昇圧回路11Bと内部回路106とを含む。昇圧回路11Bは、入力電圧Vinを受けて昇圧電圧Voutを出力するように構成される。内部回路106は、昇圧電圧Voutを電源電圧として受ける回路である。内部回路106は、昇圧電圧Voutを受ける回路であれば特に限定されないが、たとえば液晶パネルの駆動回路などである。
The
昇圧回路11Bは、入力電圧Vinを昇圧する際の昇圧倍率を示す変数の値BR1を保持するレジスタ102と、変数の値BR1が示す昇圧倍率で入力電圧Vinを昇圧し、昇圧電圧Voutを出力するチャージポンプ回路104と、昇圧電圧Voutが判定値を超えたことを検出する過電圧検出回路105と、レジスタ102への変数の値BR1の書き込みを制御する昇圧倍率制御回路103Bとを備える。
The booster circuit 11B boosts the input voltage Vin with the
チャージポンプ回路104は、複数の昇圧倍率を切り替え可能に構成されており、レジスタ102に格納された昇圧倍率を示す変数の値BR1に基づいた昇圧電圧を生成する。
The
昇圧倍率制御回路103Bは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、レジスタ102に対して変数の値BR1の書き込みを行なう。以上の点については、昇圧回路11Bは、実施の形態1の昇圧回路11と概ね共通するが、昇圧倍率制御回路103Bの動作が異なる。
When the
昇圧倍率制御回路103Bは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、変数の値BR1が示す昇圧倍率が低下するように、レジスタ102に対して変数の値BR1を書き換える。たとえば、変数の値BR1が昇圧倍率3倍を示す値であれば、これを2倍または1.5倍を示す値に書き換える。
The boost
実施の形態3の昇圧回路11Bによれば、過電圧が検出された場合に、昇圧倍率を示す変数の値を現在よりも低い倍率を示す値に変更するため、昇圧電圧Voutが過電圧になることを防止できる。 According to the booster circuit 11B of the third embodiment, when an overvoltage is detected, the value of the variable indicating the booster magnification is changed to a value indicating a magnification lower than the present, so that the booster voltage Vout becomes an overvoltage. Can be prevented.
(実施の形態3の変形例)
実施の形態3の変形例では、昇圧倍率の設定値を低下させた場合でも、過電圧が発生し続けるときは、昇圧動作を停止させる構成について説明する。
(Modified Example of Embodiment 3)
In the modified example of the third embodiment, a configuration is described in which the boosting operation is stopped when the overvoltage continues to be generated even when the set value of the boosting magnification is lowered.
実施の形態3の変形例では、昇圧倍率制御回路103Bは、変数の値BR1が示す昇圧倍率が低下するように、レジスタ102に対して変数の値BR1を書き換えた後に、昇圧電圧が判定値を超えたことを過電圧検出回路105がある判定期間内に再度検出した場合には、チャージポンプ回路104の昇圧動作を停止させる。
In the modification of the third embodiment, the boost
図20は、実施の形態3の変形例において実行される処理を示すフローチャートである。このフローチャートの処理は、図19の昇圧倍率制御回路103Bにおいて、昇圧動作を実行するメインルーチンから予め定められた制御周期で呼び出されて実行される。
FIG. 20 is a flowchart showing a process executed in the modified example of the third embodiment. The process of this flowchart is called and executed in the boost
このフローチャートの処理が開始されると、昇圧倍率制御回路103Bは、ステップS41において過電圧検出回路105が過電圧を検出しているか否かを判断する。過電圧検出回路105が過電圧を検出していない場合(S41でNO)、昇圧倍率制御回路103Bは、レジスタ102が保持する変数の値BR1を変更することなく、そのままステップS45に処理を進める。
When the processing of this flowchart is started, the boost
一方、過電圧検出回路105が過電圧を検出している場合(S41でYES)、昇圧倍率制御回路103Bは、ステップS42において、レジスタ102が保持している変数の値BR1を現在よりも低い昇圧倍率を示す値に書き換える。たとえば、現在の昇圧倍率が3倍である場合には、2倍または1.5倍の昇圧倍率を示すように変数の値BR1が変更される。
On the other hand, when the
続いて、ステップS43において、昇圧倍率制御回路103Bは、判定期間内に過電圧検出回路105が再度過電圧を検知するか否かを判断する。判定期間内に再度過電圧が検出された場合(S43でYES)、チャージポンプ回路104の故障により過電圧になっていると考えられるため、昇圧倍率制御回路103Bは、ステップS44においてチャージポンプ回路104の昇圧動作を停止し、処理を終了する。
Subsequently, in step S43, the boost
一方、判定期間内に過電圧が検出されなかった場合(S43でNO)、昇圧倍率の変更によって過電圧が解消されたと考えられるので、昇圧倍率制御回路103Bは、ステップS44の処理を行なわずにステップS45に処理を進める。この場合、メインルーチンに処理が戻され、チャージポンプ回路104は、変更後の昇圧倍率で動作を継続する。
On the other hand, if the overvoltage is not detected within the determination period (NO in S43), it is considered that the overvoltage has been eliminated by changing the boost magnification, so that the boost
実施の形態3の変形例の昇圧回路11Bによれば、過電圧が検出された場合に、昇圧倍率を示す変数の値を現在よりも低い倍率を示す値に変更するため、昇圧電圧Voutが過電圧になることを防止できる。さらに、変数の値BR1を変更した後も過電圧が検出される場合には、チャージポンプ回路の動作が停止されるので、過電圧の発生が継続してしまう事態を避けることができ、過電圧による内部回路106の故障を防ぐことが可能となる。 According to the booster circuit 11B of the modification of the third embodiment, when an overvoltage is detected, the value of the variable indicating the booster magnification is changed to a value indicating a magnification lower than the present, so that the booster voltage Vout becomes an overvoltage. It can be prevented from becoming. Further, if the overvoltage is detected even after the variable value BR1 is changed, the operation of the charge pump circuit is stopped, so that the situation where the overvoltage continues to occur can be avoided, and the internal circuit due to the overvoltage can be avoided. It is possible to prevent the failure of 106.
実施の形態4.
実施の形態4の昇圧回路では、他の実施の形態と異なり、入力電圧を計測し、入力電圧に対応する昇圧倍率を算出し、変数の値を書き換える。このような制御は、特に、入力電圧が変動する場合に適している。図21は、実施の形態4に係る半導体装置21Cおよび昇圧回路11Cの構成を示すブロック図である。
Embodiment 4.
In the booster circuit of the fourth embodiment, unlike the other embodiments, the input voltage is measured, the booster magnification corresponding to the input voltage is calculated, and the value of the variable is rewritten. Such control is particularly suitable when the input voltage fluctuates. FIG. 21 is a block diagram showing the configuration of the
半導体装置21Cは、昇圧回路11Cと内部回路106とを含む。昇圧回路11Cは、入力電圧Vinを受けて昇圧電圧Voutを出力するように構成される。内部回路106は、昇圧電圧Voutを電源電圧として受ける回路である。内部回路106は、昇圧電圧Voutを受ける回路であれば特に限定されないが、たとえば液晶パネルの駆動回路などである。
The
昇圧回路11Cは、入力電圧Vinを昇圧する際の昇圧倍率を示す変数の値BR1を保持するレジスタ102と、変数の値BR1が示す昇圧倍率で入力電圧Vinを昇圧し、昇圧電圧Voutを出力するチャージポンプ回路104と、昇圧電圧Voutが判定値を超えたことを検出する過電圧検出回路105と、レジスタ102への変数の値BR1の書き込みを制御する昇圧倍率制御回路103Cとを備える。
The
チャージポンプ回路104は、複数の昇圧倍率を切り替え可能に構成されており、レジスタ102に格納された変数の値BR1が示す昇圧倍率で昇圧電圧を生成する。
The
昇圧倍率制御回路103Cは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、レジスタ102に対して変数の値BR1の書き込みを行なう。以上の点については、昇圧回路11Cは、実施の形態1の昇圧回路11と概ね共通するが、昇圧倍率制御回路103Cの動作が異なる。
When the
昇圧回路11Cは、入力電圧Vinをデジタル値に変換するAD変換器201と、AD変換器201が出力するデジタル値を受け、入力電圧Vinに対応する昇圧倍率の設定値を計算する昇圧倍率計算回路202とをさらに備える。
The
昇圧倍率制御回路103Cは、昇圧倍率計算回路202が計算した昇圧倍率の設定値BR3を変数の値BR1としてレジスタ102に書き込むように構成される。
The booster
AD変換器201を用いることにより入力電圧Vinを観測し、入力電圧Vinの変化に合わせて昇圧倍率を変更するので、入力電圧Vinが変化してもチャージポンプ回路104は適切な昇圧倍率で昇圧動作を行なうことが可能である。またAD変換を一定の周期で間をあけて行なうことによって、常時AD変換を行なうよりも消費電力を削減することが可能である。
Since the input voltage Vin is observed by using the
昇圧倍率制御回路103Cは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、AD変換器201に対して入力電圧Vinをデジタル値に変換するようにトリガ信号TGを送信して要求する。また、昇圧倍率制御回路103Cは、これに応じて昇圧倍率計算回路202が計算した昇圧倍率の設定値BR3を変数の値BR1としてレジスタ102に書き込む。
When the
このようにトリガ信号TGを送信することにより、AD変換器201は一定周期で行なわれるAD変換動作とは別に、要求された時点でAD変換動作を行なう。その結果、過電圧が発生している時点の入力電圧Vinに対応する昇圧倍率の設定値BR3が昇圧倍率計算回路202によって計算され、この値が変数の値BR1としてレジスタ102に格納される。
By transmitting the trigger signal TG in this way, the
図22は、実施の形態4における昇圧倍率を示す変数の値BR1の書き換え処理を示すフローチャートである。このフローチャートの処理は、図21の昇圧倍率制御回路103Cにおいて、昇圧動作を実行するメインルーチンから予め定められた制御周期で呼び出されて実行される。また、フローチャートの処理を実行する昇圧倍率制御回路103Cの代表的な構成については、図13と同様であり、説明は繰り返さない。
FIG. 22 is a flowchart showing a rewriting process of the value BR1 of the variable indicating the boosting magnification in the fourth embodiment. The process of this flowchart is called and executed in the boost
図22のフローチャートの処理が開始されると、昇圧倍率制御回路103Cは、ステップS51において過電圧検出回路105が過電圧を検出しているか否かを判断する。過電圧検出回路105が過電圧を検出していない場合(S51でNO)、昇圧倍率制御回路103Cは、ステップS52に処理を進める。
When the processing of the flowchart of FIG. 22 is started, the boost
ステップS52では、昇圧倍率制御回路103Cは、前回タイマーがクリアされてから一定時間が経過したか否かを判断する。一定時間がまだ経過していない場合には(S52でNO)、昇圧倍率制御回路103Cは、AD変換を行なわせることなく、ステップS56に処理を進める。
In step S52, the boost
一方、ステップS52において、一定時間が経過していた場合には(S52でYES)、昇圧倍率制御回路103Cは、ステップS53において、時間の経過をカウントしているタイマーをクリアし、ステップS54に処理を進める。
On the other hand, if a certain time has elapsed in step S52 (YES in S52), the boost
また、ステップS51において、過電圧検出回路105が過電圧を検出していた場合(S51でYES)も、昇圧倍率制御回路103Cは、ステップS54に処理を進める。なお、このときにもタイマーをクリアしても良い。
Further, even when the
ステップS54では、昇圧倍率制御回路103Cは、AD変換器201に対してAD変換の実行を要求する。その結果、そのときの入力電圧Vinがデジタル値に変換され、昇圧倍率計算回路202が更新されたデジタル値を受ける。昇圧倍率計算回路202は、このデジタル値に対応する昇圧倍率を計算し、更新された昇圧倍率の設定値BR3を昇圧倍率制御回路103Cに出力する。
In step S54, the boost
続いて、ステップS55において、昇圧倍率制御回路103Cは、得られた設定値BR3をレジスタ102に書き込む。そしてステップS56に処理が進められる。ステップS56では、メインルーチンに処理が戻され、昇圧回路11Cの昇圧動作が継続される。このとき、チャージポンプ回路104は、新たに格納された変数の値BR1が示す昇圧倍率で昇圧動作を行なう。
Subsequently, in step S55, the boost
このような制御を行なうことによって、一定周期で入力電圧VinをAD変換することによって昇圧倍率の設定値を得る昇圧回路11Cにおいても、過電圧が検知された場合には、直ちにAD変換器201に対してAD変換要求を出すので、消費電力を抑えつつも素早く過電圧に対応することが可能となる。
Even in the
(実施の形態4の変形例)
実施の形態4の変形例では、昇圧倍率の設定値を変更した場合でも、過電圧が発生し続けるときは、昇圧動作を停止させる構成について説明する。図23は、実施の形態4の変形例において実行される処理を示すフローチャートである。このフローチャートの処理は、図21の昇圧倍率制御回路103Cにおいて、昇圧動作を実行するメインルーチンから予め定められた制御周期で呼び出されて実行される。
(Modified Example of Embodiment 4)
In the modified example of the fourth embodiment, a configuration is described in which the boosting operation is stopped when the overvoltage continues to be generated even when the set value of the boosting magnification is changed. FIG. 23 is a flowchart showing the processing executed in the modified example of the fourth embodiment. The process of this flowchart is called and executed in the boost
このフローチャートの処理が開始されると、昇圧倍率制御回路103Cは、ステップS61において過電圧検出回路105が過電圧を検出しているか否かを判断する。過電圧検出回路105が過電圧を検出していない場合(S61でNO)、昇圧倍率制御回路103Cは、ステップS62に処理を進める。
When the processing of this flowchart is started, the boost
ステップS62では、昇圧倍率制御回路103Cは、前回タイマーがクリアされてから一定時間が経過したか否かを判断する。一定時間がまだ経過していない場合には(S62でNO)、昇圧倍率制御回路103Cは、AD変換を行なわせることなく、ステップS69に処理を進める。
In step S62, the boost
一方、ステップS62において、一定時間が経過していた場合には(S62でYES)、昇圧倍率制御回路103Cは、ステップS63において、時間の経過をカウントしているタイマーをクリアし、ステップS64に処理を進める。
On the other hand, if a certain time has elapsed in step S62 (YES in S62), the boost
また、ステップS61において、過電圧検出回路105が過電圧を検出していた場合(S61でYES)も、昇圧倍率制御回路103Cは、ステップS64に処理を進める。なお、このときにもタイマーをクリアしても良い。
Further, even when the
ステップS64では、昇圧倍率制御回路103Cは、AD変換器201に対してAD変換の実行を要求する。その結果、そのときの入力電圧Vinがデジタル値に変換され、昇圧倍率計算回路202が更新されたデジタル値を受ける。昇圧倍率計算回路202は、このデジタル値に対応する昇圧倍率を計算し、更新された昇圧倍率の設定値BR3を昇圧倍率制御回路103Cに出力する。
In step S64, the boost
続いて、ステップS65において、昇圧倍率制御回路103Cは、AD変換結果に基づいて昇圧倍率計算回路202が算出した昇圧倍率の設定値BR3を、レジスタ102が保持する変数の値BR1と比較する。
Subsequently, in step S65, the booster
そしてステップS66において、昇圧倍率制御回路103Cは、昇圧倍率を示す変数の値BR1が設定値BR3と一致するか否かを判断する。
Then, in step S66, the boost
昇圧倍率を示す変数の値BR1が設定値BR3と異なる場合は、レジスタに格納されている変数の値BR1が入力電圧Vinの急変またはAD変換の誤動作などによって適切な値でなくなっているために過電圧になったと考えられる。このため、変数の値BR1が設定値BR3と一致しない場合には(S66でNO)、ステップS67において、昇圧倍率制御回路103Cは、AD変換によって得られた設定値BR3が示す正しい値に変数の値BR1を書き換える。そしてステップS69に処理が進められる。ステップS69では、メインルーチンに処理が戻され、昇圧回路11Cの昇圧動作が継続される。このとき、チャージポンプ回路104は、新たに格納された変数の値BR1が示す昇圧倍率で昇圧動作を行なう。
If the value BR1 of the variable indicating the boost magnification is different from the set value BR3, the overvoltage is due to the variable value BR1 stored in the register being no longer an appropriate value due to a sudden change in the input voltage Vin or a malfunction of the AD conversion. It is thought that it became. Therefore, when the variable value BR1 does not match the set value BR3 (NO in S66), in step S67, the boost
一方、変数の値BR1が設定値BR3と一致する場合には(S66でYES)、レジスタ102の設定以外の原因で昇圧回路11Cが過電圧を出力した可能性がある。たとえば、入力電圧が動作保証範囲を超えていることにより過電圧になったと考えられる。この場合ステップS68において、昇圧倍率制御回路103Cは、チャージポンプ回路104の昇圧動作を停止させ、処理を終了する。
On the other hand, when the variable value BR1 matches the set value BR3 (YES in S66), there is a possibility that the
以上説明したように、実施の形態4の変形例では、昇圧倍率制御回路103Cは、昇圧電圧Voutが判定値を超えたことを過電圧検出回路105が検出した場合に、レジスタ102から変数の値BR1を読み出す。そして、昇圧倍率制御回路103Cは、レジスタ102から読み出された変数の値BR1が、昇圧倍率計算回路202が計算した昇圧倍率の設定値BR3と異なる場合には、昇圧倍率計算回路が計算した昇圧倍率の設定値BR3を変数の値BR1としてレジスタ102に書き込む。一方で、昇圧倍率制御回路103Cは、レジスタ102から読み出された変数の値BR1が、昇圧倍率計算回路202が計算した昇圧倍率の設定値BR3と一致する場合には、チャージポンプ回路104の昇圧動作を停止させる。
As described above, in the modified example of the fourth embodiment, when the
実施の形態4の変形例の昇圧回路11Cによれば、変数の値BR1が適切な値である場合にはチャージポンプ回路の動作が停止されるので、過電圧の発生が継続してしまう事態を避けることができ、過電圧による内部回路106の故障を防ぐことが可能となる。
According to the
なお、図22のステップS51~S53および図23のステップS61~S63において、過電圧を検出しない場合に一定時間の経過を待ってタイマーをクリアすることとしたが、これに限定されるものではなく他の処理であっても良い。たとえば、一定時間ごとにAD変換を要求する処理を実行させ、これに並列して過電圧を検出した場合に割り込み処理によってAD変換を実行させるものであっても良い。またハードウエアで処理を実現させる場合には、AD変換器に対して、定期的にAD変換要求を行なう処理と、過電圧を検出してAD変換要求を行なう処理とを並列動作させるハードワイヤードロジックによって実現しても良い。 In steps S51 to S53 of FIG. 22 and steps S61 to S63 of FIG. 23, when the overvoltage is not detected, the timer is cleared after waiting for a certain period of time, but the timer is not limited to this. It may be the processing of. For example, a process requesting AD conversion may be executed at regular intervals, and AD conversion may be executed by interrupt processing when an overvoltage is detected in parallel with the process. When the processing is realized by hardware, a hard-wired logic that periodically operates the AD conversion request to the AD converter and the AD conversion request by detecting the overvoltage is used. It may be realized.
(昇圧倍率の変更タイミングの制御)
以上説明した実施の形態1~4において、昇圧倍率制御回路103,103A,103B,103Cは、レジスタ102が保持する変数の値BR1の変更を図2に示すチャージポンプ回路104のスイッチ素子404がオフ状態のときに行なうことが好ましい。
(Control of boost magnification change timing)
In the first to fourth embodiments described above, in the boost
チャージポンプ回路104は、キャパシタ501,502,503への充放電をスイッチ素子401~407のオンおよびオフにより切り替え、昇圧を行なう回路である。出力ノードNoutに接続されるスイッチ素子404がオンの状態で、レジスタ102に格納された変数の値BR1が書き換わると、キャパシタ503に接続されたスイッチ素子404の接続切替えにより昇圧電圧Voutが変動する恐れがある。そのため、出力ノードNoutに接続されるスイッチ素子404がオフの状態でレジスタ102に格納された変数の値BR1を書き換えることによって、昇圧倍率の設定値を変更する際の昇圧電圧Voutの変動を抑制することができる。
The
(昇圧回路の適用例)
実施の形態1~4に示した昇圧回路および半導体装置は、液晶表示装置およびこの液晶表示装置を備える電子ミラー装置に使用することができる。
(Application example of booster circuit)
The booster circuit and the semiconductor device shown in the first to fourth embodiments can be used for a liquid crystal display device and an electronic mirror device including the liquid crystal display device.
図24は、昇圧回路が適用される液晶表示装置の構成を示す図である。図24を参照して、液晶表示装置601は、液晶パネル602とLCDドライバIC603,604と、LEDドライバIC605と、発光素子606とを備える。
FIG. 24 is a diagram showing a configuration of a liquid crystal display device to which a booster circuit is applied. With reference to FIG. 24, the liquid
LEDドライバIC605は、LEDが直列接続された発光素子606を発光させる。発光素子606からの光は、液晶パネル602のバックライトとして使用される。
The
LCDドライバIC603は、液晶パネル602の水平方向に沿って配列された複数の駆動素子を含む。LCDドライバIC604は、液晶パネル602の垂直方向に沿って配列された複数の駆動素子を含む。LCDドライバIC603,604に液晶パネル602の液晶素子を駆動させることによって液晶パネル602に画像が表示される。
The
このような液晶表示装置601において、LEDドライバIC605およびLCDドライバIC603,604は、昇圧回路が内蔵されているか、または昇圧回路から昇圧電圧が供給されるように構成される。この昇圧回路として、実施の形態1~4に示した昇圧回路を使用することができる。また実施の形態1~4に示した半導体装置において、内部回路106をLCD駆動素子または液晶駆動素子とすることによって、実施の形態1~4の半導体装置はLEDドライバICまたはLCDドライバICとなる。
In such a liquid
図25は、電子ミラー装置が設置された状態を示す図である。図25に示されるように、電子ミラー装置701~703は、車両のフロントシート周辺に設置される。電子ミラー装置701~703は、ハンドル704が設けられた運転席から視認できる。電子ミラー装置701は、バックミラーである。電子ミラー装置702,703はドアミラーである。
FIG. 25 is a diagram showing a state in which the electronic mirror device is installed. As shown in FIG. 25, the
これらの電子ミラー装置には、液晶表示装置が採用される。たとえば本実施の形態の昇圧回路が車載用液晶表示装置に搭載されれば、過電圧検知による昇圧停止と電圧低下による昇圧再開を繰り返すことによる液晶画面のちらつきの発生を抑制することができる。その結果、車両運転時における運転手の快適性が向上する。 A liquid crystal display device is adopted as these electronic mirror devices. For example, if the booster circuit of the present embodiment is mounted on an in-vehicle liquid crystal display device, it is possible to suppress the occurrence of flicker on the liquid crystal screen due to repeated boosting stop due to overvoltage detection and boosting restart due to voltage drop. As a result, the driver's comfort when driving the vehicle is improved.
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiments disclosed this time should be considered to be exemplary and not restrictive in all respects. The scope of the present invention is shown by the scope of claims rather than the description of the embodiments described above, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
11,11A,11B,11C 昇圧回路、12 外部装置、21,21A,21B,21C 半導体装置、101 不揮発性メモリ、102 レジスタ、103,103A,103B,103C 昇圧倍率制御回路、104 チャージポンプ回路、105 過電圧検出回路、106 内部回路、111 プロセッサ、112 メモリ、201 変換器、202 昇圧倍率計算回路、400 ポンプ部、401~407 スイッチ素子、501~503 キャパシタ、510 スイッチ制御回路、601 液晶表示装置、602 液晶パネル、603~605 ドライバIC、606 発光素子、701~703 電子ミラー装置、N1~N4 ノード、Nout 出力ノード。 11, 11A, 11B, 11C booster circuit, 12 external device, 21,21A, 21B, 21C semiconductor device, 101 non-volatile memory, 102 register, 103, 103A, 103B, 103C boost magnification control circuit, 104 charge pump circuit, 105 Overvoltage detection circuit, 106 internal circuit, 111 processor, 112 memory, 201 converter, 202 boost magnification calculation circuit, 400 pump section, 401-407 switch element, 501-503 capacitor, 510 switch control circuit, 601 liquid crystal display device, 602 Liquid crystal panel, 603 to 605 driver IC, 606 light emitting element, 701 to 703 electronic mirror device, N1 to N4 node, Now output node.
Claims (10)
前記入力電圧を昇圧する際の昇圧倍率を示す変数の値を保持するレジスタと、
前記変数の値が示す昇圧倍率で前記入力電圧を昇圧し、前記昇圧電圧を出力するチャージポンプ回路と、
前記昇圧電圧が判定値を超えたことを検出する過電圧検出回路と、
前記レジスタへの前記変数の値の書き込みを制御する昇圧倍率制御回路と、
前記変数に対する設定値を記憶する不揮発性メモリとを備え、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、前記レジスタに対して前記変数の値の書き込みを行ない、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、前記不揮発性メモリから前記設定値を読み出し、読み出された前記設定値を前記変数の値として前記レジスタに対して書き込み、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、前記レジスタから前記変数の値を読み出し、
(a)前記レジスタから読み出された前記変数の値が前記不揮発性メモリから読み出された前記設定値と異なる場合には、前記設定値を前記変数の値として前記レジスタに書き込み、
(b)前記レジスタから読み出された前記変数の値が前記不揮発性メモリから読み出された前記設定値と一致する場合には、前記チャージポンプ回路の昇圧動作を停止させる、昇圧回路。 A booster circuit that receives an input voltage and outputs a booster voltage.
A register that holds the value of a variable that indicates the boost magnification when boosting the input voltage, and
A charge pump circuit that boosts the input voltage at the boosting factor indicated by the value of the variable and outputs the boosted voltage.
An overvoltage detection circuit that detects that the boosted voltage exceeds the determination value, and
A boost magnification control circuit that controls the writing of the value of the variable to the register, and
It is equipped with a non-volatile memory that stores the set values for the variables .
When the overvoltage detection circuit detects that the boost voltage exceeds the determination value, the boost magnification control circuit writes the value of the variable to the register .
When the overvoltage detection circuit detects that the boost voltage exceeds the determination value, the boost magnification control circuit reads the set value from the non-volatile memory and uses the read set value as the variable. Write to the register as the value of
The boost magnification control circuit reads the value of the variable from the register when the overvoltage detection circuit detects that the boost voltage exceeds the determination value.
(A) When the value of the variable read from the register is different from the set value read from the non-volatile memory, the set value is written to the register as the value of the variable.
(B) A booster circuit for stopping the boosting operation of the charge pump circuit when the value of the variable read from the register matches the set value read from the non-volatile memory .
前記入力電圧を昇圧する際の昇圧倍率を示す変数の値を保持するレジスタと、
前記変数の値が示す昇圧倍率で前記入力電圧を昇圧し、前記昇圧電圧を出力するチャージポンプ回路と、
前記昇圧電圧が判定値を超えたことを検出する過電圧検出回路と、
前記レジスタへの前記変数の値の書き込みを制御する昇圧倍率制御回路とを備え、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、前記レジスタに対して前記変数の値の書き込みを行ない、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、昇圧倍率を示す設定値の送信を外部装置に対して要求し、要求に応じて前記外部装置から送信された前記設定値を前記変数の値として前記レジスタに対して書き込み、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、前記レジスタから前記変数の値を読み出し、
(a)前記レジスタから読み出された前記変数の値が前記外部装置から送信された前記設定値と異なる場合には、前記設定値を前記変数の値として前記レジスタに書き込み、
(b)前記レジスタから読み出された前記変数の値が前記外部装置から送信された前記設定値と一致する場合には、前記チャージポンプ回路の昇圧動作を停止させる、昇圧回路。 A booster circuit that receives an input voltage and outputs a booster voltage.
A register that holds the value of a variable that indicates the boost magnification when boosting the input voltage, and
A charge pump circuit that boosts the input voltage at the boosting factor indicated by the value of the variable and outputs the boosted voltage.
An overvoltage detection circuit that detects that the boosted voltage exceeds the determination value, and
A boost magnification control circuit for controlling the writing of the value of the variable to the register is provided.
When the overvoltage detection circuit detects that the boost voltage exceeds the determination value, the boost magnification control circuit writes the value of the variable to the register.
When the overvoltage detection circuit detects that the boost voltage exceeds the determination value, the boost magnification control circuit requests the external device to transmit a set value indicating the boost magnification, and responds to the request. The set value transmitted from the external device is written to the register as the value of the variable, and the setting value is written to the register.
The boost magnification control circuit reads the value of the variable from the register when the overvoltage detection circuit detects that the boost voltage exceeds the determination value.
(A) When the value of the variable read from the register is different from the set value transmitted from the external device, the set value is written to the register as the value of the variable.
(B) A booster circuit for stopping the boosting operation of the charge pump circuit when the value of the variable read from the register matches the set value transmitted from the external device.
前記入力電圧を昇圧する際の昇圧倍率を示す変数の値を保持するレジスタと、
前記変数の値が示す昇圧倍率で前記入力電圧を昇圧し、前記昇圧電圧を出力するチャージポンプ回路と、
前記昇圧電圧が判定値を超えたことを検出する過電圧検出回路と、
前記レジスタへの前記変数の値の書き込みを制御する昇圧倍率制御回路と、
前記入力電圧をデジタル値に変換するAD変換器と、
前記AD変換器が出力する前記デジタル値を受け、前記入力電圧に対応する昇圧倍率の設定値を計算する昇圧倍率計算回路とを備え、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、前記レジスタに対して前記変数の値の書き込みを行ない、
前記昇圧倍率制御回路は、前記昇圧倍率計算回路が計算した昇圧倍率の設定値を前記変数の値として前記レジスタに書き込むように構成され、
前記昇圧倍率制御回路は、前記昇圧電圧が前記判定値を超えたことを前記過電圧検出回路が検出した場合に、前記AD変換器に対して前記入力電圧を前記デジタル値に変換するように要求するとともに、前記昇圧倍率計算回路が計算した昇圧倍率の設定値を前記変数の値として前記レジスタに書き込む、昇圧回路。 A booster circuit that receives an input voltage and outputs a booster voltage.
A register that holds the value of a variable that indicates the boost magnification when boosting the input voltage, and
A charge pump circuit that boosts the input voltage at the boosting factor indicated by the value of the variable and outputs the boosted voltage.
An overvoltage detection circuit that detects that the boosted voltage exceeds the determination value, and
A boost magnification control circuit that controls the writing of the value of the variable to the register, and
An AD converter that converts the input voltage into a digital value,
It is provided with a boost magnification calculation circuit that receives the digital value output by the AD converter and calculates a boost magnification setting value corresponding to the input voltage.
When the overvoltage detection circuit detects that the boost voltage exceeds the determination value, the boost magnification control circuit writes the value of the variable to the register.
The booster magnification control circuit is configured to write the set value of the booster magnification calculated by the booster magnification calculation circuit to the register as the value of the variable.
The boost magnification control circuit requests the AD converter to convert the input voltage into the digital value when the overvoltage detection circuit detects that the boost voltage exceeds the determination value. At the same time , the booster circuit writes the set value of the booster magnification calculated by the booster magnification calculation circuit to the register as the value of the variable.
(a)前記レジスタから読み出された前記変数の値が、前記昇圧倍率計算回路が計算した昇圧倍率の設定値と異なる場合には、前記昇圧倍率計算回路が計算した昇圧倍率の設定値を前記変数の値として前記レジスタに書き込み、
(b)前記レジスタから読み出された前記変数の値が、前記昇圧倍率計算回路が計算した昇圧倍率の設定値と一致する場合には、前記チャージポンプ回路の昇圧動作を停止させる、請求項5に記載の昇圧回路。 The boost magnification control circuit reads the value of the variable from the register when the overvoltage detection circuit detects that the boost voltage exceeds the determination value.
(A) When the value of the variable read from the register is different from the booster magnification setting value calculated by the booster magnification calculation circuit, the booster magnification setting value calculated by the booster magnification calculation circuit is used. Write to the register as the value of the variable,
(B) Claim 5 to stop the boosting operation of the charge pump circuit when the value of the variable read from the register matches the set value of the boosting factor calculated by the boosting factor calculation circuit. The booster circuit described in.
入力ノードに供給された前記入力電圧を昇圧するポンプ部と、
前記昇圧電圧を出力する出力ノードと前記ポンプ部の出力との間に接続されるスイッチ素子とを含み、
前記昇圧倍率制御回路は、前記レジスタが保持する前記変数の値の変更を前記スイッチ素子がオフ状態のときに行なう、請求項1~6のいずれか1項に記載の昇圧回路。 The charge pump circuit is
A pump unit that boosts the input voltage supplied to the input node, and
It includes a switch element connected between an output node that outputs the boosted voltage and the output of the pump unit.
The booster circuit according to any one of claims 1 to 6 , wherein the boost magnification control circuit changes the value of the variable held by the register when the switch element is in the off state.
前記半導体装置によって駆動される液晶パネルとを備える、液晶表示装置。 The semiconductor device according to claim 8 and
A liquid crystal display device including a liquid crystal panel driven by the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128197A JP7085924B2 (en) | 2018-07-05 | 2018-07-05 | Booster circuit, semiconductor device, liquid crystal display device, and electronic mirror device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128197A JP7085924B2 (en) | 2018-07-05 | 2018-07-05 | Booster circuit, semiconductor device, liquid crystal display device, and electronic mirror device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020010463A JP2020010463A (en) | 2020-01-16 |
JP7085924B2 true JP7085924B2 (en) | 2022-06-17 |
Family
ID=69152626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018128197A Active JP7085924B2 (en) | 2018-07-05 | 2018-07-05 | Booster circuit, semiconductor device, liquid crystal display device, and electronic mirror device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7085924B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006074925A (en) | 2004-09-03 | 2006-03-16 | Sanyo Electric Co Ltd | Charge pump circuit |
JP2010045944A (en) | 2008-08-18 | 2010-02-25 | Rohm Co Ltd | Power supply apparatus |
JP2017147805A (en) | 2016-02-16 | 2017-08-24 | ローム株式会社 | Charge pump |
-
2018
- 2018-07-05 JP JP2018128197A patent/JP7085924B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006074925A (en) | 2004-09-03 | 2006-03-16 | Sanyo Electric Co Ltd | Charge pump circuit |
JP2010045944A (en) | 2008-08-18 | 2010-02-25 | Rohm Co Ltd | Power supply apparatus |
JP2017147805A (en) | 2016-02-16 | 2017-08-24 | ローム株式会社 | Charge pump |
Also Published As
Publication number | Publication date |
---|---|
JP2020010463A (en) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10523122B2 (en) | Power supply apparatus and display apparatus including the same | |
JP4985669B2 (en) | Light emitting diode drive circuit | |
US6836177B2 (en) | Step-up circuits | |
US20070052646A1 (en) | Display device | |
US9166393B2 (en) | Driver circuit and television set using the same | |
KR102435257B1 (en) | Gate protection circuit and display device including the same | |
US10665190B2 (en) | Power supply device and display device including the same | |
US9815401B2 (en) | Apparatus for driving light emitting device | |
US20050275613A1 (en) | Source voltage removal detection circuit and display device including the same | |
US7449937B2 (en) | Power supply circuit | |
WO2006057107A1 (en) | Switching power source | |
US10121443B2 (en) | Display panel and display device | |
JP6197442B2 (en) | Semiconductor device drive circuit | |
JP7085924B2 (en) | Booster circuit, semiconductor device, liquid crystal display device, and electronic mirror device | |
TWI513155B (en) | Power conversion system | |
US9504107B2 (en) | Backlight unit and display device having the same | |
US9858841B2 (en) | Circuit device, electro-optical device, and electronic apparatus | |
US9500704B2 (en) | Semiconductor device which can detect abnormality | |
TWI658445B (en) | Driver, electro-optical device, and electronic device | |
JP2006314168A (en) | Power circuit for liquid crystal display | |
CN110574098A (en) | display device, driving voltage setting method, and computer program | |
JP4837525B2 (en) | Display device | |
JP6679337B2 (en) | Charge pump | |
JP4899112B2 (en) | LED drive device | |
JP4498073B2 (en) | Charge pump circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7085924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |