[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6939762B2 - 積層セラミック電子部品およびその実装構造 - Google Patents

積層セラミック電子部品およびその実装構造 Download PDF

Info

Publication number
JP6939762B2
JP6939762B2 JP2018240736A JP2018240736A JP6939762B2 JP 6939762 B2 JP6939762 B2 JP 6939762B2 JP 2018240736 A JP2018240736 A JP 2018240736A JP 2018240736 A JP2018240736 A JP 2018240736A JP 6939762 B2 JP6939762 B2 JP 6939762B2
Authority
JP
Japan
Prior art keywords
organic layer
layer
main surface
coverage
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018240736A
Other languages
English (en)
Other versions
JP2020102563A (ja
Inventor
浅野　敬史
敬史 浅野
信康 濱森
信康 濱森
高橋　優
優 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018240736A priority Critical patent/JP6939762B2/ja
Priority to US16/721,971 priority patent/US10964478B2/en
Publication of JP2020102563A publication Critical patent/JP2020102563A/ja
Application granted granted Critical
Publication of JP6939762B2 publication Critical patent/JP6939762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品およびその実装構造に関する。
従来より、種々の電子装置に、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品が用いられている。
一般的に、これらの電子部品は、積層方向に相対する２つの主面と、積層方向に直交する幅方向に相対する２つの側面と、積層方向および幅方向に直交する長さ方向に相対する２つの端面とを有する積層体を備えている。
積層体の外面には、２つ以上の外部電極が設けられている。外部電極は、端面および主面の一部、端面および側面の一部、又は、端面および側面と主面との一部に形成されている。外部電極の積層方向に沿う断面形状は、略コ字形状または略Ｌ字形状を有している。
このような積層セラミック電子部品は、各外部電極の主として主面もしくは側面上に形成される部分を、はんだ等の接合材を介して基板のランドに電気的に接続することによって基板に実装される。
しかしながら、この実装構造は熱衝撃等によって基板に撓みが生じると、撓みに基づく応力が、ランド、接合材及び外部電極を通じて積層体に伝わり、積層体のセラミック部や内部電極部にクラックや変形等を発生させる。その結果、積層セラミック電子部品の性能低下や信頼性低下が引き起こされる心配がある。
そこで、特許文献１には、前記応力によってセラミック素体にクラックが発生することを防止するため、外部端子電極の回り込み部及び外部端子電極の回り込み部に、それぞれ、セラミック素体の主面と離間した先端離間部及び主面と離間した先端離間部を設けたものが開示されている。
特開２０１０−１０９２３８号公報
しかしながら、特許文献１の外部端子電極の回り込み部及び外部端子電極の回り込み部は、それぞれ、セラミック素体の主面と接合した基端側接合部及び主面と接合した基端側接合部を有している。従って、前記応力が、基端側接合部及び基端側接合部、並びに、外部端子電極及び外部端子電極を通じて、セラミック素体に伝わることが懸念され、クラックを十分に抑制することは困難であった。
それゆえに、この発明の主たる目的は、上記の問題点に鑑みてなされたものであり、基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供することである。
この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、積層方向に直交する幅方向に相対する第１側面および第２側面と、積層方向および幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、内部電極に接続され、第１端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第１外部電極と、内部電極に接続され、第２端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第２外部電極と、を備え、第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、第１下地電極層を覆うように配置される有機ケイ素化合物を含む第１有機層と、第１有機層上に配置される第１めっき層と、を有し、第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、第２下地電極層を覆うように配置される有機ケイ素化合物を含む第２有機層と、第２有機層上に配置される第２めっき層と、を有し、第１有機層は、第１下地電極層上から積層体の表面を覆うように配置されており、且つ第２有機層は、第２下地電極層上から積層体の表面を覆うように配置されており、第１めっき層の先端部は、第１有機層に接触しており、且つ第２めっき層の先端部は、第２有機層に接触しており、第１端面上に位置する第１下地電極層上に配置される第１有機層の被覆率Ｂと、第１主面及び第２主面上に位置する第１下地電極層上に配置される第１有機層の被覆率及び第１主面及び第２主面上の積層体上に位置する第１有機層の被覆率Ａとは、関係式Ａ＞Ｂであり、且つ第２端面上に位置する第２下地電極層上に配置される第２有機層の被覆率Ｂと、第１主面及び第２主面上に位置する第２下地電極層上に配置される第２有機層の被覆率および第１主面及び第２主面上の積層体上に位置する第２有機層の被覆率Ａとは、関係式Ａ＞Ｂであること、を特徴とする積層セラミック電子部品である。
この発明によれば、積層体のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、積層セラミック電子部品の性能や信頼性を向上させることができる。
本発明の一実施の形態に係る積層セラミック電子部品の外観を示す斜視図で ある。 一実施の形態に係る積層セラミック電子部品の断面図であって、図１のＩＩ −ＩＩ線矢印方向から見た図である。 （ａ）は一実施の形態に係る積層セラミック電子部品の断面図であって、図２の外部電極の一部拡大図であり、（ｂ）はＩＩＩｂ部の拡大模式図であり、（ｃ）はＩＩＩｃの拡大模式図でり、（ｄ）はＩＩＩｄの拡大模式図である。 この発明にかかる積層セラミック電子部品の実装構造の一例を示す断面図である。 一実施の形態に係る積層セラミック電子部品の変形例を示す断面図である。
以下、本発明の一実施の形態に係る積層セラミック電子部品について、図を参照して詳細に説明する。なお、以下に示す実施形態においては、積層セラミック電子部品として積層セラミックコンデンサを例にして説明する。なお、同一のまたは相当する部分について図中同一の符号を付し、その説明は繰り返さない。
（積層セラミックコンデンサ）
図１は、本発明の一実施の形態に係る積層セラミックコンデンサの外観を示す斜視図である。図２は、一実施の形態に係る積層セラミックコンデンサの断面図であって、図１のＩＩ−ＩＩ線矢印方向から見た図である。図３（ａ）は一実施の形態に係る積層セラミック電子部品の断面図であって、図２の外部電極の一部拡大図であり、図３（ｂ）はＩＩＩｂ部の拡大模式図であり、図３（ｃ）はＩＩＩｃの拡大模式図でり、図３（ｄ）はＩＩＩｄの拡大模式図である。
本発明の一実施の形態に係る積層セラミックコンデンサ１００は、直方体形状を有し、後述する長さ方向ｚの寸法が後述する幅方向ｙの寸法より大きい。直方体形状には、積層セラミックコンデンサ１００の角部および稜線部に丸みが付けられたもの、並びに積層セラミックコンデンサ１００の表面に段差または凹凸が設けられたものなどが含まれる。
積層セラミックコンデンサ１００は、積層体１１０と、第１外部電極１２０と、第２外部電極１３０とを備えている。
積層体１１０は、複数のセラミック層の積層方向ｘに相対する第１主面１０１および第２主面１０２と、積層方向ｘに直交する幅方向ｙに相対する第１側面１０３および第２側面１０４と、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１端面１０５および第２端面１０６とを有している。
ここで、積層体１１０のセラミック層の積み重ね方向を積層方向ｘとして定義し、当該積層方向ｘと直交する方向のうち、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０とを結ぶ方向を積層体１１０の長さ方向ｚとして定義し、上記積層方向ｘおよび上記長さ方向ｚのいずれにも直交する方向を積層体１１０の幅方向ｙとして定義し、以下の説明においては、これら用語を使用する。
積層体１１０は、交互に積層された複数のセラミック層２００および複数の内部電極にて構成されている。積層体１１０は、直方体形状を有している。複数のセラミック層２００および複数の内部電極の積層方向ｘは、高さ方向に合致している。
積層体１１０は、異なる層に交互に配置されている複数の第１内部電極２１１と複数の第２内部電極２１２とを含む。
第１内部電極２１１は、積層方向ｘから見て、矩形状の第１対向部２１１ａと、第１対向部２１１ａから積層体１１０の第１端面１０５に引出された第１引出し部２１１ｂとを有している。第１引出し部２１１ｂの端面は第１端面１０５に露出している。
第２内部電極２１２は、積層方向ｘから見て、矩形状の第２対向部２１２ａと、第２対向部２１２ａから積層体１１０の第２端面１０６に引出された第２引出し部２１２ｂとを有している。第２引出し部２１２ｂの端面は第２端面１０６に露出している。
図２に示すように、第１内部電極２１１の第１対向部２１１ａと第２内部電極２１２の第２対向部２１２ａとは、セラミック層２００を挟んで対向することにより静電容量が形成されている。
セラミック層２００は、たとえばＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3、ＰｂＴｉＯ3又はＰｂ（Ｚｒ、Ｔｉ）Ｏ3などを主成分とする誘電体セラミック材料にて形成されている。また、セラミック層２００は、副成分として、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物などを含んでいてもよい。セラミック層２００の厚みは０．５μｍ以上１０μｍ以下であることが好ましい。
なお、積層体１１０に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１１０に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１１０に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
第１内部電極２１１および第２内部電極２１２は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ又はＡｕなどの金属や、これらの金属のうち少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金）など、適宜の導電材料により構成することができる。第１内部電極２１１および第２内部電極２１２の各々の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
第１外部電極１２０は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在している。第１外部電極１２０は、第１内部電極２１１と電気的に接続されている。
第２外部電極１３０は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在している。第２外部電極１３０は、第２内部電極２１２と電気的に接続されている。第１外部電極１２０および第２外部電極１３０は、積層体１１０の長さ方向ｚにおいて互いに離隔している。
第１外部電極１２０は、導電性金属およびガラス成分を含む第１下地電極層１２２と、第１下地電極層１２２を覆うように配置される有機ケイ素化合物を含む第１有機層１４０と、第１有機層１４０上に配置される第１めっき層１２３とを有している。同様に、第２外部電極１３０は、導電性金属およびガラス成分を含む第２下地電極層１３２と、第２下地電極層１３２を覆うように配置される有機ケイ素化合物を含む第２有機層１５０と、第２有機層１５０上に配置される第２めっき層１３３とを有している。
第１下地電極層１２２は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第２下地電極層１３２は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第１下地電極層１２２および第２下地電極層１３２は、例えば、導電性金属とガラス成分とを含む導電性ペーストを塗布して焼き付けることにより形成される。なお、ガラス成分の代わりにセラミック層２００と同種のセラミック材料を用いてもよい。第１下地電極層１２２および第２下地電極層１３２の導電性金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金又はＡｕなどが用いられる。第１下地電極層１２２および第２下地電極層１３２のガラス成分としては、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ又はＬｉなどを含むガラスが用いられる。
第１下地電極層１２２および第２下地電極層１３２は、内部電極と同時焼成したものや、焼成後の積層体１１０の表面に導電性ペーストを塗布して焼き付けたものである。なお、内部電極と同時焼成する場合には、ガラスの代わりにセラミック層と同種のセラミック材料を用いることが好ましい。第１下地電極層１２２および第２下地電極層１３２のそれぞれの厚みは、最も厚い部分で１０μｍ以上５０μｍ以下であることが好ましい。
第１めっき層１２３は、第１下地電極層１２２上に配置される第１有機層１４０を覆うように形成される。具体的には、第１めっき層１２３は、積層体１１０の第１端面１０５上に配置される第１有機層１４０上に配置され、そこから延長されて、積層体１１０の第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４上に配置される第１有機層１４０上にも至るように配置されることが好ましい。
第２めっき層１３３は、第２下地電極層１３２上に配置される第２有機層１５０を覆うように形成される。具体的には、第２めっき層１３３は、積層体１１０の第２端面１０６上に配置される第２有機層１５０上に配置され、そこから延長されて、積層体１１０の第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４上に配置される第２有機層１５０上にも至るように配置されることが好ましい。
第１めっき層１２３および第２めっき層１３３は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ又はＳｎなどから選択される少なくとも１つにて形成されている。第１めっき層１２３は、複数層により形成されていてもよく、好ましくは、Ｎｉめっき層１２４とＳｎめっき層１２６との２層構造である。第２めっき層１３３は、複数層により形成されていてもよく、好ましくは、Ｎｉめっき層１３４とＳｎめっき層１３６との２層構造である。めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
第１めっき層１２３のＮｉめっき層１２４は、第１外部電極１２０の第１下地電極層１２２の表面を覆う第１有機層１４０を覆うように設けられる。これにより、第１有機層１４０や第１下地電極層１２２が、積層セラミックコンデンサ１００を実装する際のはんだによって侵食されることを防止することができる。
第２めっき層１３３のＮｉめっき層１３４は、第２外部電極１３０の第２下地電極層１３２の表面を覆う第２有機層１５０を覆うように設けられる。これにより、第２有機層１５０や第２下地電極層１３２が、積層セラミックコンデンサ１００を実装する際のはんだによって侵食されることを防止することができる。
また、第１外部電極１２０のＮｉめっき層１２４の上に、さらにＳｎめっき層１２６を形成することにより、第１外部電極１２０のはんだ濡れ性が向上する。同様に、第２外部電極１３０のＮｉめっき層１３４の上に、さらにＳｎめっき層１３６を形成することにより、第２外部電極１３０のはんだ濡れ性が向上する。その結果、積層セラミックコンデンサ１００の実装が容易になる。
第１有機層１４０は、第１下地電極層１２２を覆うように配置され、そこから延長されて、積層体１１０の表面を覆うように配置される。すなわち、第１有機層１４０は、第１下地電極層１２２の端部２２０を覆うように配置される。第１有機層１４０は、積層体１１０に接触する部分が、積層体１１０の第１端面１０５寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第１有機層１４０のうち、積層体１１０に接触する部分の一方の端部１４０ａは、第１外部電極１２０の第１下地電極層１２２の端部２２０を覆うように接触している。第１有機層１４０のうち、積層体１１０に接触する部分は、第１下地電極層１２２の端部２２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１４０ｂは、第１めっき層１２３の端部２３０よりも第２端面１０６側に位置して露出している。さらに、第１外部電極１２０の第１めっき層１２３の端部２３０は、第１有機層１４０のうち、積層体１１０に接触する部分の一方の端部１４０ａの表面に接触していることが好ましい。
第２有機層１５０は、第２下地電極層１３２を覆うように配置され、そこから延長されて、積層体１１０の表面を覆うように配置される。すなわち、第２有機層１５０は、第２下地電極層１３２の端部３２０を覆うように配置される。第２有機層１５０は、積層体１１０に接触する部分が、積層体１１０の第２端面１０６寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第２有機層１５０のうち、積層体１１０に接触する部分の一方の端部１５０ａは、第２外部電極１３０の第２下地電極層１３２の端部３２０を覆うように接触している。第２有機層１５０のうち、積層体１１０に接触する部分は、第２下地電極層１３２の端部３２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１５０ｂは、第２めっき層１３３の端部３３０よりも第１端面１０５側に位置して露出している。さらに、第２外部電極１３０の第２めっき層１３３の端部３３０は、第２有機層１５０のうち、積層体１１０に接触する部分の一方の端部１５０ａの表面に接触していることが好ましい。
以上の構成により、剥離のきっかけを設けることができ、応力が発生した際に下地電極層とめっき層との間を確実に剥離させることができる。
第１端面１０５上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ｂと、第１主面１０１または第２主面１０２上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ａおよび第１主面１０１または第２主面１０２上の積層体１１０上に位置する第１有機層１４０の被覆率Ａとしたき、関係式Ａ＞Ｂが満たされる。
また、第２端面１０６上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率Ｂと、第１主面１０１または第２主面１０２上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率および第１主面１０１または第２主面１０２上の積層体１１０上に位置する第２有機層１５０の被覆率Ａとしたとき、関係式Ａ＞Ｂが満たされる。
なお、第１端面１０５上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ｂおよび第２端面１０６上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率Ｂを、単に、端面部の有機層の被覆率Ｂともいう。
また、第１主面１０１または第２主面１０２上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ａおよび第１主面１０１または第２主面１０２上の積層体１１０上に位置する第１有機層１４０の被覆率Ａおよび第１主面１０１または第２主面１０２上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率および第１主面１０１または第２主面１０２上の積層体１１０上に位置する第２有機層１５０の被覆率Ａを、単に、主面部の有機層の被覆率Ａともいう。
以上の構成により、第１端面１０５上に位置する第１下地電極層１２２と第１めっき層１２３の密着力よりも、第１主面１０１または第２主面１０２上に位置する第１下地電極層１２２と第１めっき層１２３との密着力を弱くすることが可能となり、第２端面１０６上に位置する第２下地電極層１３２と第２めっき層１３３の密着力よりも、第１主面１０１または第２主面１０２上に位置する第２下地電極層１３２と第２めっき層１３３との密着力を弱くすることが可能となる。よって、積層セラミックコンデンサ１００が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。ここで、クラックとは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂と定義する。
また、第１端面１０５上では、第１下地電極層１２２と第１めっき層１２３との密着力を確保することが可能となるため、第１外部電極１２０の密着力を確保することができ、第２端面１０６上では、第２下地電極層１３２と第２めっき層１３３との密着力を確保することが可能となるため、第２外部電極１３０の密着力を確保することが可能となり、第１外部電極１２０および第２外部電極１３０の接続信頼性を確保することができる。
その結果、積層セラミックコンデンサ１００の信頼性を向上させることができる。
また、主面部の有機層の被覆率Ａは４０％以上８０％以下であることが好ましい。これにより、積層体１１０にクラックが発生することを抑制することができることに加えて、めっき不良や耐湿信頼性の不良を抑制することが可能となる。
さらに、端面部の有機層の被覆率Ｂは、１０％以上４０％以下であることが好ましい。これにより、積層体１１０にクラックが発生することを抑制することができることに加えて、めっき不良や耐湿信頼性の不良、端面剥離を抑制することが可能となる。
なお、第１主面１０１および第２主面１０２が基板の実装面に向くように実装されて使用される場合、少なくとも実装面に向く側の第１主面１０１および第２主面１０２上に第１有機層１４０および第２有機層１５０が設けられる場合には、実装時における積層セラミックコンデンサ１００の方向選別が容易とすることができる。
積層体１１０上に配置される部分の第１有機層１４０の厚みは、第１下地電極層１２２上に配置される部分の第１有機層１４０の厚みよりも厚いことが好ましい。これにより、第１下地電極層１２２と第１めっき層１２３とを確実に剥離させることができる。同様に、積層体１１０上に配置される部分の第２有機層１５０の厚みは、第２下地電極層１３２上に配置される部分の第２有機層１５０の厚みよりも厚いことが好ましい。これにより、第２下地電極層１３２と第２めっき層１３３とを確実に剥離させることができる。第１有機層１４０および第２有機層１５０のうち、積層体１１０の第１主面１０１および第２主面１０２上に配置される部分の厚みは、５ｎｍ以上１００ｎｍ以下であることが好ましい。これにより、積層体１１０のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミックコンデンサ１００の外れが抑制される。
第１有機層１４０および第２有機層１５０は、有機ケイ素化合物を含む。有機ケイ素化合物としては、例えば、デシルトリメトキシシラン、ｎ−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられる。特に、第１有機層１４０および第２有機層１５０として、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、かつ、Ｎ元素を含有する有機ケイ素化合物が用いられることが好ましい。これにより、信頼性などの不具合が生じることはなく、確実に付着させることができる。
なお、第１有機層１４０および第２有機層１５０の被覆率は、ＴＯＦＳＩＭＳ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：飛行時間型二次イオン質量分析法）で複数点測定することで算出できる。具体的には、積層体１１０の主面部および端面部において、各々１５０μｍ角となるように下地電極層に達するように切り溝を入れ、この部分のＮｉめっき層１２４又はＮｉめっき層１３４を剥がしてＴＯＦＳＩＭＳ（飛行時間型二次イオン質量分析法）を用いて、微小ビーム径（１μｍ）で第１有機層１４０または第２有機層１５０の存在の有無を解析する。これを１００箇所おこない、第１有機層１４０および第２有機層１５０の被覆率を算出して求めることができる。また、ＴＯＦＳＩＭＳ（飛行時間型二次イオン質量分析法）の測定条件は、以下の通りである。
・装置名：ＴＯＦ．ＳＩＭＳ ５（ＩＯＮ−ＴＯＦ社製）
・条件：１次イオン：Ｂｉ３＋＋
・加速電圧：２５ｋＶ
・モード：アンバンチングモード（ＢＡモード）
・イオン電流：０．０７ｎＡ
・測定エリア：５０μｍ×５０μｍ
・ピクセル数：２５６×２５６ｐｉｘｅｌ
・検出イオン：正イオン
・中和：電子銃使用
図３に示すように、第１有機層１４０のうち、積層体１１０に接触した部分の長さ方向ｚにおける寸法ｄ1（すなわち、第１下地電極層１２２の先端２２２から、第１有機層１４０の第２端面１０６側の先端１４２までの長さ方向ｚにおける寸法）は、５μｍ以上１００μｍ以下であることが好ましい。なお、第２の有機層１５０の場合も同様である。これにより、半田付き性不良などの不具合が生じることなく、下地電極層とめっき層との間を確実に剥離させることができる。
また、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０との間には、有機層が存在していない部分がある。これにより、有機層付着による信頼性低下などの不具合抑制の効果を得ることができる。
さらに、第１側面１０３または第２側面１０４上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率および第１側面１０３または第２側面１０４上に位置する積層体１１０上に配置される第１有機層１４０の被覆率においても、第１主面１０１または第２主面１０２上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ａおよび第１主面１０１または第２主面１０２上の積層体１１０上に位置する第１有機層１４０の被覆率Ａと同様な被覆率とすることが好ましい。
また、第１側面１０３または第２側面１０４上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率および第１側面１０３または第２側面１０４上に位置する積層体１１０上に配置される第２有機層１５０の被覆率においても、第１主面１０１または第２主面１０２上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率および第１主面１０１または第２主面１０２上の積層体１１０上に位置する第２有機層１５０の被覆率Ａと同様な被覆率とすることが好ましい。
これにより、実装時における積層セラミックコンデンサ１００の方向選別が不要となる。
また、第１外部電極１２０の第１下地電極層１２２と積層体１１０との間の密着強度が、第１有機層１４０と第１外部電極１２０の第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、第２外部電極１３０の第２下地電極層１３２と積層体１１０との間の密着強度が、第２有機層１５０と第２外部電極１３０の第２めっき層１３３との間の密着強度より大きいことが好ましい。
また、積層体１１０と第１有機層１４０との間の密着強度が、第１有機層１４０と第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、積層体１１０と第２有機層１５０との間の密着強度が、第２有機層１５０と第２めっき層１３３と間の密着強度より大きいことが好ましい。
これにより、電子部品の実装状態において、仮に、熱衝撃等を原因として基板に撓みが生じた際において、この撓みに基づく応力により、下地電極層とめっき層との間を剥離させることができる。そのため、応力を分散することができ、電子部品のセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。
その結果、積層セラミックコンデンサ１００の信頼性を向上させることができる。
なお、積層体１１０、第１外部電極１２０および第２外部電極１３０を含む積層セラミックコンデンサ１００の長さ方向ｚの寸法を寸法Ｌとし、積層体１１０、第１外部電極１２０および第２外部電極１３０を含む積層セラミックコンデンサ１００の積層方向ｘの寸法を寸法Ｔとし、積層体１１０、第１外部電極１２０および第２外部電極１３０を含む積層セラミックコンデンサ１００の幅方向ｙの寸法を寸法Ｗとする。
この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１端面１０５上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ｂと、第１主面１０１または第２主面１０２上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ａおよび第１主面１０１または第２主面１０２上の積層体１１０上に位置する第１有機層１４０の被覆率Ａとしたき、関係式Ａ＞Ｂが満たされ、第２端面１０６上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率Ｂと、第１主面１０１または第２主面１０２上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率および第１主面１０１または第２主面１０２上の積層体１１０上に位置する第２有機層１５０の被覆率Ａとしたとき、関係式Ａ＞Ｂが満たされる。これにより、端面上における下地電極層とめっき層の密着力よりも、主面上に位置する下地電極層とめっき層との密着力を弱くすることが可能となる。したがって、仮に、熱衝撃等を原因として基板に撓みが生じた際において、この撓みに基づく応力が発生した際に、主面上においては下地電極層とめっき層との間で外部電極を剥離させることができる。そのため、応力を分散することができ、積層セラミックコンデンサ１００のセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。
また、端面上では、下地電極層とめっき層との密着力を確保することが可能となるため、外部電極の密着力を確保することが可能となり、外部電極の接続信頼性を確保することができる。
なお、非常に大きな応力がかかった際には、端面上においても下地電極層とめっき層との間においても剥離を発生させることが可能となり、積層セラミックコンデンサのセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。
また、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１側面１０３または第２側面１０４上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率および第１側面１０３または第２側面１０４上に位置する積層体１１０上に配置される第１有機層１４０の被覆率においても、第１主面１０１または第２主面１０２上に位置する第１下地電極層１２２上に配置される第１有機層１４０の被覆率Ａおよび第１主面１０１または第２主面１０２上の積層体１１０上に位置する第１有機層１４０の被覆率Ａと同様な被覆率とし、第１側面１０３または第２側面１０４上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率および第１側面１０３または第２側面１０４上に位置する積層体１１０上に配置される第２有機層１５０の被覆率においても、第１主面１０１または第２主面１０２上に位置する第２下地電極層１３２上に配置される第２有機層１５０の被覆率および第１主面１０１または第２主面１０２上の積層体１１０上に位置する第２有機層１５０の被覆率Ａと同様な被覆率とすると、実装時における積層セラミックコンデンサ１００の方向選別が不要となる。
さらに、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、主面部の有機層の被覆率Ａは、４０％以上８０％以下であり、端面部の有機層の被覆率Ｂは、１０％以上４０％以下であることが好ましい。これにより、積層体１１０にクラックが発生することを抑制することができることに加えて、メッキ不良や耐湿信頼性の不良を抑制することが可能となる。
さらに、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１外部電極１２０の第１下地電極層１２２と積層体１１０との間の密着強度が、第１有機層１４０と第１外部電極１２０の第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、第２外部電極１３０の第２下地電極層１３２と積層体１１０との間の密着強度が、第２有機層１５０と第２外部電極１３０の第２めっき層１３３との間の密着強度より大きいことが好ましい。これにより、第１有機層１４０および第２有機層１５０と第１めっき層１２３および第２めっき層１３３との間で剥離させることができ、一方で、積層体と第１有機層１４０および第２の有機層１５０との間では密着を維持することができるため、水分等の浸入を確実に抑制することができる。よって、積層セラミックコンデンサ１００の信頼性などの不具合がより一層抑制される。
さらにまた、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、積層体１１０と第１有機層１４０と間の密着強度が、第１有機層１４０と第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、積層体１１０と第２有機層１５０との間の密着強度が、第２有機層１５０と第２めっき層１３３と間の密着強度より大きいことが好ましい。これにより、積層セラミックコンデンサ１００が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、同様に、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることをより一層合理的に行うことができる。そのため、前記応力がより一層分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミックコンデンサ１００の信頼性をより一層向上させることができる。
また、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１有機層１４０および第２有機層１５０として、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、かつ、Ｎ元素を含有する有機ケイ素化合物が用いられることが好ましい。これにより、積層体１１０や第１外部電極１２０の第１下地電極層１２２などの表面に確実に形成されるため、第１有機層１４０および第２有機層１５０の作用によって積層体１１０のクラックが効果的に抑制され、信頼性が向上する。
（積層セラミック電子部品の実装構造）
次に、この発明の実施の形態に係る積層セラミック電子部品の実装構造について、図５に基づいて説明する。なお、ここでは図１に示す積層セラミックコンデンサ１００を基板４１０に実装する場合を例にして説明する。図４は、この発明にかかる積層セラミック電子部品の実装構造の一例を示す断面図である。なお、図４に記載の積層セラミックコンデンサ１００は、図１ないし図３に記載の積層セラミックコンデンサ１００と同一の構造とされる。
この発明にかかる積層セラミック電子部品の実装構造４００は、積層セラミック電子部品としての積層セラミックコンデンサ１００と、積層セラミックコンデンサ１００を実装するための基板４１０とを備える。
基板４１０は、基板４１０のコア材４２０の主面４２２上に第１信号電極４３２および第２信号電極４３４が貼り合わされた基板である。また、コア材４２０は単層であってもよいし、複数層で形成されていてもよい。複数層で形成される場合には、それぞれのコア材４２０の表面に第１信号電極４３２および第２信号電極が形成され、異なる層の信号電極（図示せず）とビア配線（図示せず）などにより電気的に接続され、配線が組まれていてもよい。
コア材４２０は、たとえば、ガラス布（クロス）とガラス不織布を混ぜ合わせた基材にエポキシ樹脂やポリイミド樹脂を含浸させた材料からなる基板や、セラミックスとガラスを混合したシートを焼き付けて製造するセラミックス基板からなる。コア材４２０の厚みは、特に限定されないが、２００μｍ以上１６００μｍ以下であることが好ましい。
第１信号電極４３２および第２信号電極４３４は、基板４１０のコア材４２０の片面、もしくは両面に貼り付けられている。これら第１信号電極４３２および第２信号電極４３４に、積層セラミックコンデンサ１００の外部電極が半田によって、実装される。第１信号電極４３２および第２信号電極４３４の材質は、特に限定されないが、たとえば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔなどの金属やその合金から形成されている。その中でもＣｕであることが好ましい。第１信号電極４３２および第２信号電極４３４の厚みは、１５μｍ以上１５０μｍ以下であることが好ましい。
積層セラミックコンデンサ１００は、積層セラミックコンデンサ１００の第１主面１０１、第２主面１０２または第１側面１０３、第２側面１０４が基板４１０におけるコア材４２０の主面４２２と対向した状態で、その第１外部電極１２０が基板４１０上の第１信号電極４３２に接触するように、かつその第２外部電極１３０が基板４１０上の第２信号電極４３４に接触するように配置される。そして、第１外部電極１２０と第１信号電極４３２とが、半田５４０によって電気的に接続された状態で接合される。同様に、第２外部電極１３０と第２信号電極４３４とが、半田４４０によって電気的に接続された状態で接合される。
なお、積層セラミックコンデンサ１００の第１主面１０１、第２主面１０２または第１側面１０３、第２側面１０４が基板４１０におけるコア材４２０の主面４２２と対向した状態で、積層セラミックコンデンサ１００の第１外部電極１２０と第１信号電極４３２とが接続されており、積層セラミックコンデンサ１００の第２外部電極１３０と第２信号電極４３４とが接続されており、そして、積層セラミックコンデンサ１００の第１主面１０１、第２主面１０２または第１側面１０３、第２側面１０４上に位置する第１下地電極層１２２と、第１有機層１４０との間、且つ積層セラミックコンデンサ１００の第１主面１０１、第２主面１０２または第１側面１０３、第２側面１０４上に位置する第２下地電極層１３２と、第２有機層１５０との間に空隙が設けられている状態で実装されていてもよい。
半田４４０は、特に限定されることなく、公知の半田を用いることができる。
以上の構成により、図５に示す積層セラミック電子部品の実装構造４００では、基板４１０の応力をより逃がしやすくすることができる。
（製造方法）
次に、本発明の一実施の形態に係る積層セラミックコンデンサ１００の製造方法について説明する。
まず、第１内部電極２１１および第２内部電極２１２を有する積層体１１０が準備される。具体的には、セラミック粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布され、乾燥させることにより、マザーセラミックグリーンシートが作製される。
次に、マザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第１内部電極２１１の内部電極形成用導電パターンが形成される。同様に、別のマザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第２内部電極２１２の内部電極形成用導電パターンが形成される。
こうして、第１内部電極２１１の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、第２内部電極２１２の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないマザーセラミックグリーンシートとが用意される。なお、セラミックペーストや、内部電極形成用導電性ペーストには、例えば周知のバインダーや溶媒が含まれていてもよい。
次に、マザー積層体が作製される。マザー積層体は、下記のように作製される。内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、その上に第１内部電極２１１の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートと第２内部電極２１２の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートとが交互に順次積層される。さらにその上に、内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向にプレスされてもよい。
次に、マザー積層体が所定の位置でカットされ、所定サイズの生の積層体１１０が複数個切り出される。このとき、バレル研磨などによって生の積層体１１０の角部や稜線部に丸みがつけられてもよい。
次に、生の積層体１１０が焼成されることにより、第１内部電極２１１および第２内部電極２１２が内部に配設され、かつ、第１内部電極２１１の第１引出し部２１１ｂが第１端面１０５に露出し、第２内部電極２１２の第２引出し部２１２ｂが第２端面１０６に露出した積層体１１０が得られる。焼成温度は、セラミック材料および導電材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。
次に、焼成後の積層体１１０の両端部に外部電極の下地電極層が形成される。焼成後の積層体１１０の両端部に外部電極用導電性ペーストが塗布され、焼き付けられて、第１外部電極１２０の第１下地電極層１２２と第２外部電極１３０の第２下地電極層１３２とが形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
次に、第１有機層１４０および第２有機層１５０が形成される。第１有機層１４０および第２有機層１５０は、下記の有機層を形成する工程により作製される。
第１外部電極１２０の第１下地電極層１２２、第２外部電極１３０の第２下地電極層１３２および積層体１１０の所定の表面を覆うように、有機処理液が塗布されて、第１有機層１４０および第２有機層１５０が形成される。第１有機層１４０および第２有機層１５０が形成される工程は、２工程に分けて有機処理液が塗布される。第１有機層１４０および第２有機層１５０の被覆率は、有機処理液の塗布回数と有機処理液の濃度によってコントロールすることができる。
まず、チップの端面が露出しないように保持可能なマスクにチップを詰め込み、有機処理液を塗布または浸漬し乾燥させ、その後、熱処理を行う。これにより第１端面１０５および第２端面１０６以外に有機層を塗布する。
次に、マスクからチップを取り外し、２工程目の有機処理液を塗布する処理を行う。２工程目も１工程目と同様に、有機処理液を塗布または浸漬し、有機層を形成する。１工程目の有機処理液と２工程目の有機処理液は濃度の異なる有機処理液を用い、２工程目では端面も濡れ上がるように塗布する。
以上の方法により、１工程目に端面部以外に有機層が形成され、２工程目に端面部と側面部とに有機層が付与される。端面部は、２工程目においてのみ有機層が形成されないため、端面上と主面や側面上での有機層の被覆率を変化させることができる。これにより、本願の特徴である端面部よりも主面部（側面に有機層を設ける場合には側面部も）の有機層の被覆率を大きい構成を実現することが可能となる。この結果、クラックの起点となる外部電極端部に十分に有機層を形成することが可能となり、積層セラミックコンデンサ１００のクラック抑制の効果をより顕著なものとすることができる。なお、１工程目、２工程目ともに、繰り返して塗布することが好ましい。これにより、主面部の有機層の被覆率Ａおよび端面部の有機層の被覆率Ｂのコントロールが容易となる。
なお、有機処理液として、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の有機処理液を使用する。また、１工程目の有機処理液と２工程目の有機処理液とは、ともに有機ケイ素化合物であることが好ましい。
また、１工程目の有機処理液による加工条件は、アルコール溶媒に有機処理液を０．０１重量％以上３．０重量％以下に希釈し、試料を浸漬後、取り出して１００℃以上２００℃以下の温度で乾燥させる。
さらに、２回目以降の有機処理液による加工条件は、アルコール溶媒に有機処理液を０．０１重量％以上３．０重量％以下に希釈し、試料を浸漬後、取り出して１００℃以上２００℃以下の温度で乾燥させる。
なお、形成された第１有機層１４０の一部および第２有機層１５０の一部は、必要に応じて除去してもよい。
次に、積層体１１０の両端部の外部電極のめっき層が形成される。第１外部電極１２０の第１めっき層１２３は、第１外部電極１２０の第１下地電極層１２２の表面を殆んど覆い、かつ、第１めっき層１２３の端部２３０の端面は、第１有機層１４０の一方の端部１４０ａの表面を覆うように形成される。同様に、第２外部電極１３０の第２めっき層１３３は、第２外部電極１３０の第２下地電極層１３２の表面を殆んど覆い、かつ、第２めっき層１３３の端部３３０の端面は、第２有機層１５０の一方の端部１５０ａの表面を覆うように形成される。
以上の方法によって、積層体１１０のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、性能や信頼性を向上させることができる積層セラミックコンデンサ１００を容易に製造できる。
（実験例）
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例１では、前記一実施の形態の製造方法によって、試料番号２ないし試料番号２５の試料である積層セラミックコンデンサが作製され、積層セラミックコンデンサのクラックの発生率、めっき不良の発生率、信頼性（耐湿負荷）および端面剥離について確認した。
（１）実験例における試料の作製条件
積層セラミックコンデンサの仕様は以下の通りである。
・サイズ：長さＬが１．０ｍｍ、幅Ｗが０．５ｍｍ、高さＨが０．５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・容量：１０ｎＦ
・定格電圧：１６Ｖ
第１外部電極１２０および第２外部電極１３０の仕様は以下の通りである。
・下地電極層材料：導電性金属（Ｃｕ）とガラス成分を含む材料
・下地電極層の厚み：端面中央部で３０μｍ
・主面部の有機層：端面上に形成される有機層：トリス−（トリメトキシシルプロピル）イソシアヌートからなる多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3
・主面部の有機層の被覆率Ａ：２０％、４０％、６０％、８０％、１００％の５種類（表１ないし表４を参照）なお、この被覆率のコントロールは、有機層を形成する工程を繰り返すことで調整した。
・端面部の有機層：側面上に形成される有機層：トリス−（トリメトキシシルプロピル）イソシアヌートからなる多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3
・端面部の有機層の被覆率Ｂ：５％、１０％、２０％、４０％、６０％、８０％、９０％、１００％の８種類（表１ないし表４を参照）なお、この被覆率のコントロールは、有機層を形成する工程を繰り返すことで調整した。
・めっき層：Ｎｉめっき層（３μｍ）＋Ｓｎめっき層（３μｍ）の２層
なお、主面部の有機層の被覆率Ａと端面部の有機層の被覆率Ｂとの関係がＡ＜Ｂとする実験も行った。この場合、有機層を形成する工程における１工程目に端面のみ露出できるマスクを使用して有機処理液の塗布を行い、２工程目は、マスクを使用せず有機処理液の塗布行うことで、主面部の有機層の被覆率Ａと端面部の有機層Ｂとの関係がＡ＜Ｂとなる試料を作製した。
また、従来品として、有機処理液を塗布せず、有機層が形成されない試料を作製した（試料番号１の試料）。なお、有機層を形成していないこと以外は、その他の試料番号の試料と同じ構造である。
試験方法は以下の通りである。
ＬＦソルダーペーストが１．６ｍｍ厚みのＪＥＩＴＡランドＦＲ４基板に厚さ１５０μｍで塗布された後、積層セラミックコンデンサ１００が載置され、２４０℃のリフロー炉を５回通すことにより、積層セラミックコンデンサ１００が実装された。なお、比較のため、有機処理液を塗布せず、有機層が形成されていない積層セラミックコンデンサについても同様の実装が行われた。実装した積層セラミックコンデンサは種類毎に１００個である。
実装後の積層セラミックコンデンサが２４０℃のホットプレートに載せられてＬＦソルダーペーストが溶かされ、積層セラミックコンデンサが基板から取り外された。そして、実装面と直交する方向から研磨を行い、クラック発生の有無、端面剥離を確認した。
（２）特性評価の方法
（ａ）有機層の被覆率の測定方法
第１有機層１４０および第２有機層１５０の被覆率の測定方法は、ＴＯＦＳＩＭＳ（飛行時間型二次イオン質量分析法）で複数点測定することで求めた。チップ側面部および端面部の中央部に各々１５０μｍ各程度の切り溝を入れ、この部分の第１めっき層１２３又は第２めっき層１３３を剥がしてＴＯＦＳＩＭＳ（飛行時間型二次イオン質量分析法）を用いて、微小ビーム径（１μｍ）で第１有機層１４０および第２有機層１５０の存在の有無を解析した。これを１００箇所行い、第１有機層１４０および第２有機層１５０の被覆率を算出して求めた。
また、ＴＯＦＳＩＭＳ（飛行時間型二次イオン質量分析法）の測定条件は、以下のとおりである。
・装置名：ＴＯＦ．ＳＩＭＳ ５（ＩＯＮ−ＴＯＦ社製）
・条件：１次イオン：Ｂｉ３＋＋
・加速電圧：２５ｋＶ
・モード：アンバンチングモード（ＢＡモード）
・イオン電流：０．０７ｎＡ
・測定エリア：５０μｍ×５０μｍ
・ピクセル数：２５６×２５６ｐｉｘｅｌ
・検出イオン：正イオン
・中和：電子銃使用
（ｂ）クラック発生の確認方法
クラックは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂であると定義した。クラックの確認方法は、基板実装面と直行する方向（第１または第２側面）からチップ中央部（１／２Ｗの位置）まで断面研磨を行い、その後、断面においてＳＥＭ（電子顕微鏡）を用いて外部電極端部に着目して観察した。
（ｃ）めっき不良の確認方法
めっき不良は、多回リフロー試験後で、ツームストーン状となったもの、ヒートサイクル試験で、半田実装した基板から外れ、実装基板上で導通が得られなくなったものをめっき不良とした。
（ｄ）信頼性試験の方法
信頼性（耐湿負荷）の確認方法は、まず、上記したように、ＬＦソルダーペーストを１．６ｍｍ厚みのＪＥＩＴＡランドＦＲ４基板に厚さ１５０μｍで塗布した後、積層セラミックコンデンサ１００を載置し、２４０℃のリフロー炉を５回通すことにより、積層セラミックコンデンサ１００を実装した。その後、耐湿負荷試験を行った。試験条件は、８５℃、８５％ＲＨの環境下で１６Ｖの負荷を加え、２０００時間経過後、容量を測定し、１０％以上変動しているものを不良と判定した。
（ｅ）端面剥離の確認方法
基板実装面と直交する方向（第１または第２側面）からチップ中央（１／２Ｗの位置）まで断面研磨を行い、その後、断面においてＳＥＭ（電子顕微鏡）にて端部に着目して観察した。下地電極層とめっき層との間で剥離が確認された試料を端面剥離ありとした。
（実験結果）
実験結果が表１ないし表４に示される。表１は、端面部の有機層の被覆率Ｂを１０％に固定した上で、主面部の有機層の被覆率Ａを２０％から１００％の間で変化させた結果を示し、表２は、端面部の有機層の被覆率Ｂを２０％に固定した上で、主面部の有機層の被覆率Ａを２０％から１００％の間で変化させた結果を示し、表３は、有機層の被覆率Ｂを３０％に固定した上で、主面部の有機層の被覆率Ａの被覆率を２０％から１００％の間で変化させた結果を示し、そして、表４は、主面部の有機層の被覆率Ａを６０％に固定した上で、端面部の有機層の被覆率Ｂを５％から１００％の間で変化させた結果を示す。なお、各表中の＊印を付した試料番号の試料は、本発明の範囲外である。
Figure 0006939762
Figure 0006939762
Figure 0006939762
Figure 0006939762
表１に示すように、従来品である試料番号１の試料は、クラック発生率が８８％で発生したことが確認され、信頼性試験により３０％の試料で不良と判定された。
一方、表１によれば、主面部の有機層の被覆率Ａが端面部の有機層の被覆率Ｂより大きい範囲である主面部の有機層の被覆率Ａが２０％以上の場合（すなわち、試料番号２ないし試料番号７の試料）は、従来品である試料番号１の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。ただし、主面部の有機層の被覆率Ａが９０％以上の場合（すなわち、試料番号６および試料番号７の場合）、メッキ不良が発生した。さらに、主面部の有機層の被覆率Ａが４０％以上８０％以下の場合（すなわち、試料番号３ないし試料番号５の試料）は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。
また、表２によれば、主面部の有機層の被覆率Ａが端面部の有機層の被覆率Ｂより大きい範囲である主面部の有機層の被覆率Ａが４０％以上の場合（すなわち、試料番号９ないし試料番号１３の試料）は、従来品である試料番号１の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。ただし、主面部の有機層の被覆率Ａが９０％以上の場合（即ち、試料番号１２および試料番号１３の試料）、メッキ不良が発生した。さらに、主面部の有機層の被覆率Ａが４０％以上８０％以下の場合（すなわち、試料番号９ないし試料番号１１の試料）は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。
また、端面部の有機層の被膜率Ｂが２０％の場合（すなわち、被覆率Ｂ＝被覆率Ａの場合）では、端面剥離が発生した。
さらに、表３によれば、主面部の有機層の被覆率Ａが端面部の有機層の被覆率Ｂより大きい範囲である主面部の有機層の被覆率Ａが４０％以上の場合（すなわち、試料番号１５ないし試料番号１９の試料）は、従来品である試料番号１の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。ただし、主面部の有機層の被覆率Ａが９０％以上の場合（すなわち、試料番号１８および試料番号１９の試料）、メッキ不良が発生した。さらに、主面部の有機層の被覆率Ａが６０％以上８０％以下の場合（すなわち、試料番号１６および試料番号１７の試料）は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。なお、有機層の被覆率Ａが４０％の場合（すなわち、試料番号１５の試料）は、端面剥離の試料が５％発生したが、実装する際や製造における歩留まり上、特に問題はない。
また、有機層の被膜率Ｂが２０％の場合（すなわち、被覆率Ｂ＞被覆率Ａの場合）では、端面剥離が発生した。
また、表４によれば、主面部の有機層の被覆率Ａが端面部の有機層の被覆率Ｂより大きい範囲である端面部の有機層の被覆率Ｂが５％以上４０％以下の場合（すなわち、試料番号４、試料番号１０、試料番号２０および試料番号２１の試料）は、従来品である試料番号１の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。さらに、端面部の有機層の被覆率Ｂが１０％以上４０％以下の場合（試料番号４、試料番号１０および試料番号２１の試料）は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。
また、被覆率Ｂ≧被覆率Ａである端面部の有機層の被膜率Ｂが６０％以上の場合（すなわち、試料番号２２ないし試料番号２５の試料）では、端面剥離が発生した。
なお、クラックはいずれも外部電極ｅ寸端部を起点として積層体に約４５度の角度でチップ側面側に向かって伸びていた。また、クラックの確認されなかった有機層処理品について、ＳＥＭにて詳しく調べてところ、外部電極とＮｉメッキ間で軽微に剥離していることが確認された。
以上の結果から、積層セラミックコンデンサについて、導電性金属を含む下地電極層とめっき層との間、および積層体の表面上を覆うように有機層を設け、端面上に位置する下地電極層上に配置される有機層（端面部の有機層）の被覆率Ｂと、主面上に位置する下地電極層上に配置される有機層の被覆率および主面上の積層体上に位置する有機層（主面部の有機層）の被覆率Ａの関係は、Ａ＞Ｂであると、端面上における下地電極層とめっき層の密着力よりも、主面上に位置する下地電極層とめっき層との密着力を弱くすることが可能となることが明らかとなた。
よって、仮に、熱衝撃等を原因として基板に対して撓みが生じた際において、この撓みに基づく応力が発生した際において、主面上においては下地電極層とめっき層との間で外部電極を剥離させることができる。そのため、応力を分散することができ、積層セラミックコンデンサのセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。また、端面上では下地電極層とめっき層との密着力を確保することが可能となるため、外部電極の密着力を確保することが可能となり、外部電極の接続信頼性を確保することができる。
また、主面部の有機層の被覆率Ａが４０％以上８０％以下であると、積層体にクラックが発生することを抑制することができるだけでなく、めっき不良や信頼性試験による不良の発生を抑制しるうことが明らかとなった。
さらに、端面部の有機層の被覆率Ｂが１０％以上４０％以下であると、積層体にクラックが発生することを抑制することができるだけでなく、めっき不良や信頼性試験による不良の発生を抑制しうることが明らかとなった。
さらに、主面部の有機層の被覆率Ａあるいは端面部の有機層の被覆率Ｂが高くなると、めっきが付きにくくなり、めっき不良が発生しやすくなることが明らかとなった。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
たとえば、一実施の形態の場合において、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０との間には、有機層が存在していない部分がある。しかし、図５に示すように、第１有機層１４０の他方の端部１４０ｂが積層体１１０の中央部まで延在し、かつ、第２有機層１５０の他方の端部１５０ｂが積層体１１０の中央部まで延在して、両者が中央部で接し、第１外部電極１２０と第２外部電極１３０との間の積層体１１０の露出面全体に有機層が配置されるように構成されていてもよい。
これにより、剥離のきっかけを設けることができ、応力が発生した際に確実に下地電極層とめっき層との間を確実に剥離させることができる。
１００、１００Ａ 積層セラミックコンデンサ
１０１ 第１主面
１０２ 第２主面
１０３ 第１側面
１０４ 第２側面
１０５ 第１端面
１０６ 第２端面
１１０ 積層体
１２０ 第１外部電極
１３０ 第２外部電極
１２２ 第１下地電極層
１２３ 第１めっき層
１２４，１３４ Ｎｉめっき層
１２６，１３６ Ｓｎめっき層
１３２ 第２下地電極層
１３３ 第２めっき層
１４０ 第１有機層
１４２ 第１有機層の延長端部
１５０ 第２有機層
２００ セラミック層
２１１ 第１内部電極
２１１ａ 第１対向部
２１１ｂ 第１引出し部
２１２ 第２内部電極
２１２ａ 第２対向部
２１２ｂ 第２引出し部
２２０ 第１下地電極層の端部
２２２ 第１下地電極層の先端
２３０ 第１めっき層の端部
３２０ 第２下地電極層の端部
３３０ 第２めっき層の端部
４００ 積層セラミック電子部品の実装構造
４１０ 基板
４２０ コア材
４２２ 主面
４３２ 第１信号電極
４３４ 第２信号電極
４４０ 半田
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (8)

  1. 積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、前記積層方向に直交する幅方向に相対する第１側面および第２側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、
    前記内部電極に接続され、前記第１端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第１外部電極と、
    前記内部電極に接続され、前記第２端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第２外部電極と、を備え、
    前記第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、前記第１下地電極層を覆うように配置される有機ケイ素化合物を含む第１有機層と、前記第１有機層上に配置される第１めっき層と、を有し、
    前記第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、前記第２下地電極層を覆うように配置される有機ケイ素化合物を含む第２有機層と、前記第２有機層上に配置される第２めっき層と、を有し、
    前記第１有機層は、前記第１下地電極層上から前記積層体の表面を覆うように配置されており、且つ前記第２有機層は、前記第２下地電極層上から前記積層体の表面を覆うように配置されており、
    前記第１めっき層の先端部は、前記第１有機層に接触しており、且つ前記第２めっき層の先端部は、前記第２有機層に接触しており、
    前記第１端面上に位置する前記第１下地電極層上に配置される前記第１有機層の被覆率Ｂと、前記第１主面及び前記第２主面上に位置する前記第１下地電極層上に配置される前記第１有機層の被覆率および前記第１主面及び第２主面上の前記積層体上に位置する前記第１有機層の被覆率Ａとは、関係式Ａ＞Ｂであり、且つ前記第２端面上に位置する前記第２下地電極層上に配置される前記第２有機層の被覆率Ｂと、前記第１主面及び前記第２主面上に位置する前記第２下地電極層上に配置される前記第２有機層の被覆率及び前記第１主面及び第２主面上の前記積層体上に位置する前記第２有機層の被覆率Ａとは、関係式Ａ＞Ｂであること、
    を特徴とする積層セラミック電子部品。
  2. 前記側面上に位置する前記下地電極層に配置される前記有機層の被覆率および前記側面上の前記積層体上に位置する有機層の被覆率は、前記主面上に位置する前記下地電極層上に配置される前記有機層の被覆率および前記主面上の前記積層体上に位置する有機層の被覆率と同様な被覆率Ａである、請求項１に記載の積層セラミック電子部品。
  3. 前記有機層の被覆率Ａは、４０％以上８０％以下であり、前記有機層の被覆率Ｂは、１０％以上４０％以下である、請求項１または請求項２に記載の積層セラミック電子部品。
  4. 前記積層体と前記第１下地電極層との密着強度が、前記第１有機層と前記第１めっき層との密着強度よりも大きく、且つ前記積層体と前記第２下地電極層との密着強度が、前記第２有機層と前記第２めっき層との密着強度よりも大きい、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
  5. 前記積層体と前記第１有機層との密着強度が、前記第１有機層と前記第１めっき層との密着強度よりも大きく、且つ前記積層体と前記第２有機層との密着強度が、前記第２有機層と前記第２めっき層との密着強度よりも大きい、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。
  6. 前記第１有機層および前記第２有機層は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、且つＮ元素を含有する有機ケイ素化合物である、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
  7. 前記積層セラミック電子部品は、積層セラミックコンデンサである、請求項１ないし請求項６のいずれかに記載の積層セラミック電子部品。
  8. 請求項１ないし請求項７のいずれかに記載の積層セラミック電子部品が回路基板上に実装された積層セラミック電子部品の実装構造であって、
    前記回路基板は、その主面上に配置された第１信号電極および第２信号電極を有し、
    前記積層セラミック電子部品の前記第１主面、第２主面または第１側面、第２側面が前記回路基板の前記主面と対向した状態で、前記積層セラミック電子部品の前記第１外部電極と前記回路基板の前記第１信号電極とが接続され、且つ前記積層セラミック電子部品の前記第２外部電極と前記回路基板の前記第２信号電極とが接続されている、積層セラミック電子部品の実装構造。
JP2018240736A 2018-12-25 2018-12-25 積層セラミック電子部品およびその実装構造 Active JP6939762B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018240736A JP6939762B2 (ja) 2018-12-25 2018-12-25 積層セラミック電子部品およびその実装構造
US16/721,971 US10964478B2 (en) 2018-12-25 2019-12-20 Multilayer ceramic electronic component including organic layers having different coverage rates and mount structure therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018240736A JP6939762B2 (ja) 2018-12-25 2018-12-25 積層セラミック電子部品およびその実装構造

Publications (2)

Publication Number Publication Date
JP2020102563A JP2020102563A (ja) 2020-07-02
JP6939762B2 true JP6939762B2 (ja) 2021-09-22

Family

ID=71097240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018240736A Active JP6939762B2 (ja) 2018-12-25 2018-12-25 積層セラミック電子部品およびその実装構造

Country Status (2)

Country Link
US (1) US10964478B2 (ja)
JP (1) JP6939762B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116162A (ko) * 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102276514B1 (ko) * 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR20210071496A (ko) * 2019-12-06 2021-06-16 삼성전기주식회사 적층 세라믹 전자부품
JP2021182585A (ja) 2020-05-19 2021-11-25 太陽誘電株式会社 積層セラミック電子部品の製造方法、積層セラミック電子部品及び回路基板
KR20220096938A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
KR20220118153A (ko) * 2021-02-18 2022-08-25 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
WO2024135256A1 (ja) * 2022-12-19 2024-06-27 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2384493A (en) * 2002-01-23 2003-07-30 Oxley Dev Co Ltd Selective electroless plating of ceramic substrates for use in capacitors
EP1722213B1 (en) * 2005-05-12 2019-10-16 IMEC vzw Method for the quantification of hydrophilic properties of porous materials
WO2008035727A1 (fr) * 2006-09-22 2008-03-27 Murata Manufacturing Co., Ltd. Condensateur en céramique stratifiée
JP5532581B2 (ja) 2008-10-31 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5439954B2 (ja) 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP6106009B2 (ja) * 2013-04-03 2017-03-29 太陽誘電株式会社 セラミック電子部品
JP2015198236A (ja) 2014-04-03 2015-11-09 株式会社村田製作所 電子部品
JP6860995B2 (ja) * 2016-08-29 2021-04-21 太陽誘電株式会社 積層セラミックコンデンサ
JP2018049883A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP2018049882A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP2018049881A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP6852327B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
CN110023238B (zh) * 2016-11-30 2022-10-25 住友电气工业株式会社 多晶金刚石及其制法
JP6841121B2 (ja) * 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ

Also Published As

Publication number Publication date
JP2020102563A (ja) 2020-07-02
US20200203073A1 (en) 2020-06-25
US10964478B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
JP6939762B2 (ja) 積層セラミック電子部品およびその実装構造
US10840021B2 (en) Multilayer ceramic electronic component
JP6852326B2 (ja) 積層セラミック電子部品
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
US10586653B2 (en) Multilayer ceramic electronic component including organic layers
JP6201900B2 (ja) セラミック電子部品
JP6852327B2 (ja) 積層セラミック電子部品
US10541085B2 (en) Multilayer ceramic electronic component including an organic layer
JP5440309B2 (ja) 積層セラミック電子部品の製造方法
US9659689B2 (en) Monolithic ceramic electronic component
US20160042868A1 (en) Ceramic electronic component
US10418180B2 (en) Electronic component and manufacturing method for the same
JP2021182599A (ja) セラミック電子部品
JP2022136821A (ja) セラミック電子部品
CN115036135B (zh) 陶瓷电子部件
JP2017022365A (ja) 積層セラミックコンデンサ
JP2003318059A (ja) 積層セラミックコンデンサ
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2019117901A (ja) 電子部品および積層セラミックコンデンサ
JP2019096862A (ja) 積層セラミックキャパシタ及びその製造方法
JP7276646B2 (ja) セラミック電子部品
JP2015043424A (ja) 積層セラミックコンデンサ
JPH07201636A (ja) 積層電子部品及びその製造方法
JP2019117902A (ja) 電子部品および積層セラミックコンデンサ
US20240249885A1 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210816

R150 Certificate of patent or registration of utility model

Ref document number: 6939762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150