[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6925430B2 - 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP6925430B2
JP6925430B2 JP2019545496A JP2019545496A JP6925430B2 JP 6925430 B2 JP6925430 B2 JP 6925430B2 JP 2019545496 A JP2019545496 A JP 2019545496A JP 2019545496 A JP2019545496 A JP 2019545496A JP 6925430 B2 JP6925430 B2 JP 6925430B2
Authority
JP
Japan
Prior art keywords
dopant
film
containing gas
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019545496A
Other languages
English (en)
Other versions
JPWO2019064435A1 (ja
Inventor
求 出貝
求 出貝
芦原　洋司
洋司 芦原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2019064435A1 publication Critical patent/JPWO2019064435A1/ja
Application granted granted Critical
Publication of JP6925430B2 publication Critical patent/JP6925430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/0215—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing tantalum, e.g. TaSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の高集積化及び高性能化に伴い、その製作には様々な種類の膜が用いられている（たとえば特許文献１参照）。
特開２０１１−６７８３号公報
たとえば、ＭＯＳＦＥＴのゲート電極では、不純物（ドーパント）を添加したシリコン膜上に金属膜を形成した後、アニール（熱）処理を行い、金属シリサイドとして用いる場合がある。このとき、不純物を添加したシリコン膜から金属膜へ不純物の拡散（ｏｕｔ−ｄｉｆｆｕｓｉｏｎ）が起こり、不純物を添加したシリコン膜の不純物濃度が低下してしまうことがある。
本発明は、不純物を添加したシリコン膜から、その上に形成された金属膜への不純物が拡散してしまうことを抑制することが可能な技術を提供することを目的とする。
本発明の一態様によれば、
ドーパントが添加された膜の上に、金属膜と、当該金属膜以外の膜が形成された基板に対して、前記ドーパントを含むドーパント含有ガスを供給する工程と、
前記基板上から前記ドーパント含有ガスを除去する工程と、
を行い、前記金属膜に前記ドーパントを選択添加する技術が提供される。
本発明によれば、不純物を添加したシリコン膜から、その上に形成された金属膜への不純物が拡散してしまうことを抑制することができる。
本発明を適用する構造の一例である。 本発明に係るＢ２Ｈ６ガスの分解を、構造式を用いて説明する図である。 本発明の第１の実施形態における基板処理装置の縦型処理炉の概略を示す縦断面図である。 図１におけるＡ−Ａ線概略横断面図である。 本発明の第１の実施形態における基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の第１の実施形態におけるガス供給のタイミングを示す図である。 本発明の第１の実施形態におけるＢ２Ｈ６ガスのパルス数に対する各膜中のＢ量の変化を示す図である。 本発明の第１の実施形態におけるＴＥＭ−ＥＥＬＳの実験結果を示しており、（Ａ）は断面の図であり、（Ｂ）は深さ方向に対する分析結果を示す図である。 本発明の第１の実施形態におけるＮｉ膜の断面ＴＥＭ画像である。
不純物として、たとえばホウ素（Ｂ）を添加（ドーピング）したＢドープドＳｉ膜上に、金属膜として、たとえばニッケル（Ｎｉ）膜を形成した後、アニール処理を行い、ニッケルシリサイド（ＮｉＳｉ）等の金属シリサイドを用いる場合がある。このとき、ＢドープドＳｉ膜からＮ膜へＢの拡散が起こり、ＢドープドＳｉ膜のＢ濃度が低下してしまうことがある。これを抑制するためには、Ｎｉ膜にあらかじめＢをドーピングしておくことが考えられる。
しかし、ＮｉへのＢドーピングを行う際、周辺の他の膜にBがドーピングされると膜質の悪化（絶縁膜の場合は絶縁性の低下等）を招いてしまう。たとえば、図１に示すように、ＢドープドＳｉ膜６０１上に、Ｎｉ膜６０２が形成され、その周辺にシリコン窒化膜（ＳｉＮ膜）６０３、シリコン酸化膜（ＳｉＯ膜）６０４が形成されている場合は、Ｎｉ膜６０２へＢドーピングを行おうとすると、ＳｉＮ膜６０３やＳｉＯ膜６０４にもＢがドーピングされてしまう。そこで、Ｎ膜６０２以外の膜はマスクすることで望まぬＢドーピングを防ぐことが考えられる。しかし、マスクを形成すると工程数が増加してしまう。
そこで、発明者らは、鋭意研究を行った結果、Ｎｉ膜のみにＢを選択的に（優先的に）ドーピング（選択ドーピング、選択ドープ、選択添加）することにより、マスクを使用せずにＮｉ膜６０２以外の膜へのＢドーピングを抑制できることを見出した。具体的には、Ｎｉ膜に対して、Ｂ含有ガスとして、たとえば、ジボラン（Ｂ２Ｈ６）ガスを照射（供給）すると、Ｎｉが触媒として作用してＢ２Ｈ６ガスが分解される。すなわち金属であるＮｉの電子供与性がＢ２Ｈ６ガスの分解を促進する。そして、図２のように、Ｂ−Ｈ結合が切断され、ＢＨ３となる。このようなＢＨ３は不安定で反応性に富むため、Ｎｉの中にＢが拡散していく。なお、Ｎｉ中におけるＢの拡散係数は高いため、Ｎｉ中にＢが取り込まれやすい。一方、ＳｉＮ膜やＳｉＯ膜は、絶縁膜であり、電子供与性に乏しいため、金属であるＮｉのような触媒作用が働かない。さらに、ＳｉＮやＳｉＯにおけるＢの拡散係数は低く、ＳｉＮ中やＳｉＯ中にはＢが取り込まれにくい。また、ＳｉＯ膜に対しては、結晶性ボロンは耐酸性を有するためＯと結合しにくいこともある。したがって、Ｎｉ膜のみにＢを選択添加することが可能となる。すなわち、Ｎｉと他の膜が露出した基板にＢを含むガスを曝して、ＮｉだけにＢをドーピングすることが可能となる。以下に詳細を記す。
＜本発明の第１の実施形態＞
以下、本発明の第１の実施形態について、図３〜５を参照しながら説明する。基板処理装置１０は半導体装置の製造工程において使用される装置の一例として構成されている。
（１）基板処理装置の構成
基板処理装置１０は、加熱手段（加熱機構、加熱系）としてのヒータ２０７が設けられた処理炉２０２を備える。ヒータ２０７は円筒形状であり、保持板としてのヒータベース（図示せず）に支持されることにより垂直に据え付けられている。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応容器（処理容器）を構成するアウタチューブ２０３が配設されている。アウタチューブ２０３は、たとえば石英（ＳｉＯ2）、炭化シリコン（ＳｉＣ）などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。アウタチューブ２０３の下方には、アウタチューブ２０３と同心円状に、マニホールド（インレットフランジ）２０９が配設されている。マニホールド２０９は、たとえばステンレス（ＳＵＳ）などの金属からなり、上端及び下端が開口した円筒形状に形成されている。マニホールド２０９の上端部と、アウタチューブ２０３との間には、シール部材としてのＯリング２２０ａが設けられている。マニホールド２０９がヒータベースに支持されることにより、アウタチューブ２０３は垂直に据え付けられた状態となる。
アウタチューブ２０３の内側には、反応容器を構成するインナチューブ２０４が配設されている。インナチューブ２０４は、たとえば石英（ＳｉＯ2）、炭化シリコン（ＳｉＣ）などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。主に、アウタチューブ２０３と、インナチューブ２０４と、マニホールド２０９とにより処理容器（反応容器）が構成されている。処理容器の筒中空部（インナチューブ２０４の内側）には処理室２０１が形成されている。
処理室２０１は、基板としてのウエハ２００を後述するボート２１７によって水平姿勢で鉛直方向に多段に配列した状態で収容可能に構成されている。
処理室２０１内には、ノズル４１０がマニホールド２０９の側壁及びインナチューブ２０４を貫通するように設けられている。ノズル４１０には、ガス供給ラインとしてのガス供給管３１０が、接続されている。このように、基板処理装置１０には１本のノズル４１０と、１本のガス供給管３１０とが設けられており、処理室２０１内へガスを供給することができるように構成されている。ただし、本実施形態の処理炉２０２は上述の形態に限定されない。
ガス供給管３１０には上流側から順に流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）３１２および開閉弁であるバルブ３１４が設けられている。ガス供給管３１０のバルブ３１４の下流側には、不活性ガスを供給するガス供給管５１０が接続されている。ガス供給管５１０には、上流側から順に、流量制御器（流量制御部）であるＭＦＣ５１２および開閉弁であるバルブ５１４が設けられている。
ガス供給管３１０の先端部にはノズル４１０が連結接続されている。ノズル４１０は、Ｌ字型のノズルとして構成されており、その水平部はマニホールド２０９の側壁及びインナチューブ２０４を貫通するように設けられている。ノズル４１０の垂直部は、インナチューブ２０４の径方向外向きに突出し、かつ鉛直方向に延在するように形成されているチャンネル形状（溝形状）の予備室２０１ａの内部に設けられており、予備室２０１ａ内にてインナチューブ２０４の内壁に沿って上方（ウエハ２００の配列方向上方）に向かって設けられている。
ノズル４１０は、処理室２０１の下部領域から処理室２０１の上部領域まで延在するように設けられており、ウエハ２００と対向する位置にそれぞれ複数のガス供給孔４１０ａが設けられている。これにより、ノズル４１０のガス供給孔４１０ａからそれぞれウエハ２００に処理ガスを供給する。このガス供給孔４１０ａは、インナチューブ２０４の下部から上部にわたって複数設けられ、それぞれ同一の開口面積を有し、さらに同一の開口ピッチで設けられている。ただし、ガス供給孔４１０ａは上述の形態に限定されない。たとえば、インナチューブ２０４の下部から上部に向かって開口面積を徐々に大きくしてもよい。これにより、ガス供給孔４１０ａから供給されるガスの流量をより均一化することが可能となる。
ノズル４１０のガス供給孔４１０ａは、後述するボート２１７の下部から上部までの高さの位置に複数設けられている。そのため、ノズル４１０のガス供給孔４１０ａから処理室２０１内に供給された処理ガスは、ボート２１７の下部から上部までに収容されたウエハ２００、すなわちボート２１７に収容されたウエハ２００の全域に供給される。ノズル４１０は、処理室２０１の下部領域から上部領域まで延在するように設けられていればよいが、ボート２１７の天井付近まで延在するように設けられていることが好ましい。
ガス供給管３１０からは、処理ガスとして、不純物元素であるドーパントを含むドーパント含有ガスが、ＭＦＣ３１２、バルブ３１４、ノズル４１０を介して処理室２０１内に供給される。ドーパント含有ガスとしては、たとえばドーパントとしてのホウ素（Ｂ、ボロン）を含むＢ含有ガスとして、たとえばジボラン（Ｂ２Ｈ６）ガス（５％、Ｎ２希釈）が用いられる。
ガス供給管５１０からは、不活性ガスとして、たとえば窒素（Ｎ2）ガスが、ＭＦＣ５１２、バルブ５１４、ノズル４１０を介して処理室２０１内に供給される。なお、以下では、不活性ガスとしてＮ2ガスを用いる例について説明するが、不活性ガスとしては、Ｎ2ガス以外に、たとえば、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、キセノン（Ｘｅ）ガス等の希ガスを用いてもよい。
主に、ガス供給管３１０、ＭＦＣ３１２、バルブ３１４、ノズル４１０により処理ガス供給系が構成されるが、ノズル４１０のみを処理ガス供給系と考えてもよい。処理ガス供給系を、単に、ガス供給系と称することもできる。ガス供給管３１０からドーパント含有ガスを流す場合、主に、ガス供給管３１０、ＭＦＣ３１２、バルブ３１４によりドーパント含有ガス供給系が構成されるが、ノズル４１０をドーパント含有ガス供給系に含めて考えてもよい。ドーパント含有ガスとしてＢ含有ガスを用いる場合、ドーパント含有ガス供給系をＢ含有ガス供給系と称することもできる。Ｂ含有ガスとしてＢ２Ｈ６ガスを用いる場合、Ｂ含有ガス供給系をＢ２Ｈ６ガス供給系と称することもできる。また、主に、ガス供給管５１０、ＭＦＣ５１２、バルブ５１４により不活性ガス供給系が構成される。不活性ガス供給系を、パージガス供給系、希釈ガス供給系、あるいは、キャリアガス供給系と称することもできる。
本実施形態におけるガス供給の方法は、インナチューブ２０４の内壁と、複数枚のウエハ２００の端部とで定義される円環状の縦長の空間内、すなわち、円筒状の空間内の予備室２０１ａ内に配置したノズル４１０を経由してガスを搬送している。そして、ノズル４１０のウエハと対向する位置に設けられた複数のガス供給孔４１０ａからインナチューブ２０４内にガスを噴出させている。より詳細には、ノズル４１０のガス供給孔４１０により、ウエハ２００の表面と平行方向、すなわち水平方向に向かってドーパント含有ガス等を噴出させている。
排気孔（排気口）２０４ａは、インナチューブ２０４の側壁であってノズル４１０に対向した位置、すなわち予備室２０１ａとは１８０度反対側の位置に形成された貫通孔であり、たとえば、鉛直方向に細長く開設されたスリット状の貫通孔である。そのため、ノズル４１０のガス供給孔４１０ａから処理室２０１内に供給され、ウエハ２００の表面上を流れたガス、すなわち、残留するガス（残ガス）は、排気孔２０４ａを介してインナチューブ２０４とアウタチューブ２０３との間に形成された隙間からなる排気路２０６内に流れる。そして、排気路２０６内へと流れたガスは、排気管２３１内に流れ、処理炉２０２外へと排出される。
排気孔２０４ａは、複数のウエハ２００と対向する位置（好ましくはボート２１７の上部から下部と対向する位置）に設けられており、ガス供給孔４１０ａから処理室２０１内のウエハ２００の近傍に供給されたガスは、水平方向、すなわちウエハ２００の表面と平行方向に向かって流れた後、排気孔２０４ａを介して排気路２０６内へと流れる。すなわち、処理室２０１に残留するガスは、排気孔２０４ａを介してウエハ２００の主面に対して平行に排気される。なお、排気孔２０４ａはスリット状の貫通孔として構成される場合に限らず、複数個の孔により構成されていてもよい。
マニホールド２０９には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、上流側から順に、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５，ＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４３，真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４３は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気及び真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で弁開度を調節することで、処理室２０１内の圧力を調整することができる。主に、排気孔２０４ａ，排気路２０６，排気管２３１，ＡＰＣバルブ２４３及び圧力センサ２４５により、排気系すなわち排気ラインが構成される。なお、真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、マニホールド２０９の下端に鉛直方向下側から当接されるように構成されている。シールキャップ２１９は、たとえばＳＵＳ等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９における処理室２０１の反対側には、ウエハ２００を収容するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、アウタチューブ２０３の外部に垂直に設置された昇降機構としてのボートエレベータ１１５によって鉛直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ボート２１７を処理室２０１内外に搬入及び搬出することが可能なように構成されている。ボートエレベータ１１５は、ボート２１７及びボート２１７に収容されたウエハ２００を、処理室２０１内外に搬送する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、たとえば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で鉛直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、たとえば石英やＳｉＣ等の耐熱性材料からなる。ボート２１７の下部には、たとえば石英やＳｉＣ等の耐熱性材料からなる断熱板２１８が水平姿勢で多段（図示せず）に支持されている。この構成により、ヒータ２０７からの熱がシールキャップ２１９側に伝わりにくくなっている。ただし、本実施形態は上述の形態に限定されない。たとえば、ボート２１７の下部に断熱板２１８を設けずに、石英やＳｉＣ等の耐熱性材料からなる筒状の部材として構成された断熱筒を設けてもよい。
図４に示すように、インナチューブ２０４内には温度検出器としての温度センサ２６３が設置されており、温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電量を調整することで、処理室２０１内の温度が所望の温度分布となるように構成されている。温度センサ２６３は、ノズル４１０と同様にＬ字型に構成されており、インナチューブ２０４の内壁に沿って設けられている。
図５に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ，記憶装置１２１ｃ，Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ，記憶装置１２１ｃ，Ｉ／Ｏポート１２１ｄは、内部バスを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、たとえばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、たとえばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラム、後述する半導体装置の製造方法の手順や条件などが記載されたプロセスレシピなどが、読み出し可能に格納されている。プロセスレシピは、後述する半導体装置の製造方法における各工程（各ステップ）をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピ、制御プログラム等を総称して、単に、プログラムともいう。本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、プロセスレシピ及び制御プログラムの組み合わせを含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ３１２，５１２、バルブ３１４，５１４、圧力センサ２４５、ＡＰＣバルブ２４３、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピ等を読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ３１２，５１２による各種ガスの流量調整動作、バルブ３１４，５１４の開閉動作、ＡＰＣバルブ２４３の開閉動作及びＡＰＣバルブ２４３による圧力センサ２４５に基づく圧力調整動作、温度センサ２６３に基づくヒータ２０７の温度調整動作、真空ポンプ２４６の起動及び停止、回転機構２６７によるボート２１７の回転及び回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作、ボート２１７へのウエハ２００の収容動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（たとえば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程（成膜工程）
半導体装置（デバイス）の製造工程の一工程として、Ｂが添加された膜（ＢドープドＳｉ膜）の上にＮｉ膜とＮｉ膜以外の膜（ＳｉＮ膜、ＳｉＯ膜）が形成されたウエハ２００のＮｉ膜にＢを選択添加する工程の一例について、図６を用いて説明する。Ｎｉ膜にＢを選択添加する工程は、上述した基板処理装置１０の処理炉２０２を用いて実行される。以下の説明において、基板処理装置１０を構成する各部の動作はコントローラ１２１により制御される。
本実施形態による基板処理工程（半導体装置の製造工程）では、
ドーパント（Ｂ）が添加された膜（ＢドープドＳｉ膜）の上に、金属膜（Ｎｉ膜）と、当該金属膜（Ｎｉ膜）以外の膜（ＳｉＮ膜、ＳｉＯ膜）が形成されたウエハ２００に対して、ドーパント（Ｂ）を含むドーパント含有ガス（Ｂ２Ｈ６ガス）を供給する工程と、
ウエハ２００上からドーパント含有ガス（Ｂ２Ｈ６ガス）を除去する工程と、
を行い、金属膜（Ｎｉ膜）にドーパント（Ｂ）を選択添加する。
なお、本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体（集合体）」を意味する場合（すなわち、表面に形成された所定の層や膜等を含めてウエハと称する場合）がある。また、本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面（露出面）」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面、すなわち、積層体としてのウエハの最表面」を意味する場合がある。なお、本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハ搬入）
ＢドープドＳｉ膜の上にＮｉ膜とＮｉ膜以外の膜（ＳｉＮ膜、ＳｉＯ膜）が形成された複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内に搬入（ボートロード）される。この状態で、シールキャップ２１９はＯリング２２０を介して反応管２０３の下端開口を閉塞した状態となる。
（圧力調整および温度調整）
処理室２０１内が所望の圧力（真空度）となるように真空ポンプ２４６によって真空排気される。この際、処理室２０１内の圧力は、圧力センサ２４５で測定され、この測定された圧力情報に基づき、ＡＰＣバルブ２４３がフィードバック制御される（圧力調整）。真空ポンプ２４６は、少なくともウエハ２００に対する処理が完了するまでの間は常時作動させた状態を維持する。また、処理室２０１内が所望の温度となるようにヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電量がフィードバック制御される（温度調整）。ヒータ２０７による処理室２０１内の加熱は、少なくともウエハ２００に対する処理が完了するまでの間は継続して行われる。
続いて、ウエハ２００のＮｉ膜にＢを選択添加するステップを実行する。以下では、Ｂ２Ｈ６ガスを断続的に（パルス的に）ウエハ２００に供給する（パルス供給）。
（Ｂ２Ｈ６ガス供給工程）
バルブ３１４を開き、ガス供給管３１０内にドーパント含有ガスであるＢ２Ｈ６ガスを流す。Ｂ２Ｈ６ガスは、ＭＦＣ３１２により流量調整され、ノズル４１０のガス供給孔４１０ａから処理室２０１内に供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＢ２Ｈ６ガスが供給されることとなる。このとき同時にバルブ５１４を開き、ガス供給管５１０内にＮ２ガス等の不活性ガスを流してもよい。ガス供給管５１０内を流れたＮ２ガスは、ＭＦＣ５１２により流量調整され、Ｂ２Ｈ６ガスと一緒に処理室２０１内に供給され、排気管２３１から排気される。
このときＡＰＣバルブ２４３を調整して、処理室２０１内の圧力を、たとえば４０〜１０００Ｐａの範囲内の圧力とする。圧力が４０Ｐａより低いとＢ２Ｈ６ガスが分解して表面に堆積するＢの濃度が低くなってしまう。Ｎｉ中にＢが入り込むのは拡散現象によるものだが、拡散速度は濃度勾配に比例するため、Ｂ濃度が低いとＮｉにＢが入る速度が顕著に遅くなってしまう可能性がある。圧力が１０００Ｐａより高いと気相中におけるＢ２Ｈ６ガス分子同士の衝突が頻繁に起こり、それによりＢ２Ｈ６ガスが分解してしまう。しかし、Ｂドーピングの選択性は、Ｎｉ表面ではＢ２Ｈ６ガスが分解するがＳｉＯやＳｉＮの表面ではＢ２Ｈ６ガスが分解しないことに起因して生じている。したがって、気相反応でＢ２Ｈ６ガスが分解してしまうと分解物のＢＨ３がＮｉ，ＳｉＯ，ＳｉＮ等のいずれにも供給されて選択性が悪化する可能性がある。
ＭＦＣ３１２で制御するＢ２Ｈ６ガスの供給流量は、たとえば０．３〜１．０ｓｌｍの範囲内の流量とする。流量が０．３ｓｌｍより少ないと、Ｂ２Ｈ６ガスの流速が遅くなり、Ｂ２Ｈ６ガスが表面に滞留しやすくなって物理吸着しやすくなる。物理吸着密度が高くなるとＢ２Ｈ６ガスが熱分解しやすくなるが、この分解は膜の種類に関わらず起こるためＳｉＯ膜やＳｉＮ膜の表面でも起こりうるので、Ｂドーピングの選択性が悪化する可能性がある。Ｂ２Ｈ６ガスをウエハ２００に対して供給する時間は、たとえば８〜１２秒の範囲内の時間とする。
このときヒータ２０７の温度は、ウエハ２００の温度が、たとえば１００〜３００℃の範囲内の温度であって、好適には１６０〜２２０℃の範囲内の温度となるような温度に設定する。温度が１００℃より低いと、Ｎｉの触媒作用によるＢ２Ｈ６ガスの分解反応には活性化エネルギーが必要であるため、反応が起こらない可能性がある。また、温度が１００℃より低いと、Ｎｉ中におけるＢの拡散が遅くなるか、もしくはほとんど起こらなくなるため、ＮｉにＢが入らないか、もしくは入るのに非常に時間がかかってしまう可能性がある。温度が３００℃より高いと、Ｂ２Ｈ６ガスが自己（熱）分解してしまい、選択性が破れて、ＳｉＮ膜やＳｉＯ膜にもＢが進入もしくは堆積してしまうことがある。このとき、処理室２０１内に流しているガスはＢ２Ｈ６ガスとＮ２ガスのみであり、Ｂ２Ｈ６ガスの供給により、ウエハ２００の表面に形成されたＮｉ膜中にＢが添加される。
（残留ガス除去工程）
Ｎｉ膜中にＢが添加された後、バルブ３１４を閉じ、Ｂ２Ｈ６ガスの供給を停止する。このとき、排気管２３１のＡＰＣバルブ２４３は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応もしくはＢ添加に寄与した後のＢ２Ｈ６ガスを処理室２０１内から排除する。このときバルブ５１４は開いたままとして、Ｎ２ガスの処理室２０１内への供給を維持する。Ｎ２ガスはパージガスとして作用し、処理室２０１内に残留する未反応もしくはＢ添加に寄与した後のＢ２Ｈ６ガスを処理室２０１内から排除する効果を高めることができる。
（所定回数実施）
上記したＢ２Ｈ６ガス供給工程、残留ガス除去工程を順に行うサイクルを１回以上（所定回数（ｎ回））行うことにより、ウエハ２００上のＮｉ膜中に、所定の深さ（たとえば４〜５ｎｍ）までＢを添加して、ＢドープドＮｉ膜とする。なお、Ｂ添加はＮｉ膜中へのＢの拡散であり上述の深さあたりまでで飽和し、それ以上の深さへは添加されない。上述のサイクルは、複数回繰り返すのが好ましい。
（アフターパージおよび大気圧復帰）
ガス供給管５１０のそれぞれからＮ２ガスを処理室２０１内へ供給し、排気管２３１から排気する。Ｎ２ガスはパージガスとして作用し、これにより処理室２０１内が不活性ガスでパージされ、処理室２０１内に残留するガスや副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ウエハ搬出）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降されて、反応管２０３の下端が開口される。そして、処理済ウエハ２００がボート２１７に支持された状態で反応管２０３の下端から反応管２０３の外部に搬出（ボートアンロード）される。その後、処理済のウエハ２００は、ボート２１７より取り出される（ウエハディスチャージ）。
図７は、上述のＢ２Ｈ６ガス供給工程、残留ガス除去工程を順に４００回（ｎ＝４００）繰り返した場合のＸＰＦ（Ｘ-ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）スペクトルである。Ｂ２Ｈ６ガスのパルス数（Ｎｕｍｅｒ ｏｆ Ｂ２Ｈ６ ｐｕｌｓｅ）に対する各膜中のＢ量（Ｂ ｃｏｕｎｔ（ＸＲＦ）が示されている。図７から、Ｎｉ膜中にはＢが添加されているが、ＳｉＯ膜（ＳｉＯ２膜）、ＳｉＮ膜にはＢが添加されていないことがわかる。また、Ｎｉ膜中のＢは回数が増えると添加される量が減っており、添加量は飽和していくことがわかる。
図８は、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）−ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ−Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によりＮｉ膜中に含まれる元素を分析した結果を示している。図８（Ａ）に示されたスキャン方向に沿って図８（Ｂ）のように、Ｎｉ膜の表面から深さ２〜６．３ｎｍ付近はＢを含むＮｉ−Ｂ層（Ａ層）となっており、６．３〜１０．４ｎｍ付近まではＢが実質的に含まれないＮｉ層（Ｂ層）となっており、それより深いＳｉＯ層（ＳｉＯ２層）も同様にＢが実質的に含まれていないことがわかる。Ａ層では、特に、４〜５ｎｍ付近までが顕著にＢが添加されている。
また、図９に示すＮｉ膜断面のＴＥＭ画像から、Ｎｉ膜が上下２層に分かれていることがわかる。Ｂが添加されていない下層は結晶粒が見られるが、Ｂが添加された上層は結晶粒が消失しており、Ｂ添加によりＮｉ膜の結晶性が変わることが確認できた。
なお、Ｎｉ膜を後の工程でアニールしてＮｉＳｉとする理由の一つとして、ショットキー接合を無くすためにＮｉにＳｉを入れてＮｉＳｉとすることが挙げられる（トラップを介して伝導が起きるため、ショットキー接合が無くなる）。その際、ＢをあらかじめＮｉ膜に入れておくことで、ＮｉＳｉ中の不純物濃度が上がり、オーミック伝導を上げることができる可能性がある。すなわち、あたかも仕事関数が無くなったかのようになる。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つまたは複数の効果を得ることができる。
（ａ）Ｂが添加された膜（ＢドープドＳｉ膜）の上にＮｉ膜と、Ｎｉ膜以外の膜が形成された基板に対して、
Ｂ含有ガスを自己分解しない温度で供給することで、マスクを使用せずに、Ｎｉ膜にＢを選択的に添加することが可能となる。
（ｂ）Ｂ含有ガスをパルス供給することにより、Ｎｉ膜中へ添加されるＢ量の均一性を向上させることができる。
（ｃ）Ｎｉ膜にＢを添加することで、Ｎｉ膜の結晶性が変わり、エッチング耐性を向上させることができる性質を有する結晶性構造へ変化させることができる。
（ｄ）あらかじめＮｉ膜にＢを添加しておくことで、後の工程で形成されるＮｉＳｉ（すなわちＢドープドＮｉＳｉ）中の不純物濃度を上げることができ、オーミック伝導を上げることができる。
＜本発明の第２の実施形態＞
次に、本発明の第２の実施形態について説明する。第１の実施形態と異なる箇所について主に説明し、第１の実施形態と同様の箇所については説明を省略する。第２の実施形態では、Ｂ２Ｈ６ガス供給工程を１回のみ行う（ｎ＝１）点で第１の実施形態と異なる。すなわち、Ｂ２Ｈ６ガスをパルス供給せず、連続的に供給する（連続供給）。
本実施形態によれば、上述の効果のうち１つまたは複数の効果を得ることができるとともに、以下の効果も得ることができる。
（ｅ）Ｂ２Ｈ６ガスを連続供給することにより、処理時間を短縮することができる（スループット向上）。
＜本発明の第３の実施形態＞
次に、本発明の第３の実施形態について説明する。第１の実施形態と異なる箇所について主に説明し、第１の実施形態と同様の箇所については説明を省略する。Ｂ含有ガスとして、２種類のガスを使用する。たとえば、Ｂ含有ガスとしてＢ２Ｈ６ガス（第１のドーパント含有ガス）とＢＣｌ３ガス（第２のドーパントガス）を使用する。まず、第１の実施形態のＢ２Ｈ６ガス供給工程と同様の手順でＢＣｌ３ガスをウエハ２００へ供給するＢＣｌ３ガス供給工程を行い、第１の実施形態と同様の手順で残留ガス除去工程を行った後、第１の実施形態と同様の手順でＢ２Ｈ６ガス供給工程、残留ガス除去工程を行い、このサイクルをｎ回行う。すなわち、ＢＣｌ３ガスとＢ２Ｈ６ガスとを互いに混合しないよう交互にウエハ２００へ供給する（交互供給）。
本実施形態によれば、上述の効果のうち１つまたは複数の効果を得ることができるとともに、以下の効果も得ることができる。
（ｆ）ＢＣｌ３ガスとＢ２Ｈ６ガスを交互供給することにより、Ｎｉ膜中に進入したＢに結合する互いのリガンドを反応させることができ、意図せぬ不純物（Ｃｌ、Ｈ）がＮｉ膜中に残ることを抑制することができる。すなわち、ＢＣｌ３ガスのＣｌと、Ｂ２Ｈ６ガスのＨとが反応してＨＣｌとなり、膜から除去されて、Ｎｉ膜中にはＢが優先的に残る。
（ｇ）ＢＣｌ３ガスを、Ｂ２Ｈ６ガスより先に流すことにより、互いのリガンドが反応して形成されるＨＣｌがＮｉ膜中へ取り込まれてしまうことを抑制することができる。
なお、上述では、Ｎｉ膜を形成した後に、Ｂを添加する例について説明したが、これに限らず、たとえば、Ｎｉ膜の形成とＢの添加を交互に繰り返してＢドープドＮｉ膜を形成してもよい。Ｎｉ膜の形成とＢの添加を交互に繰り返してＢドープドＮｉ膜を形成することにより、Ｎｉ膜中に添加されるＢ量の均一性を向上させることができる。この場合、Ｎｉ膜の形成とＢの添加を同一の処理室内（ｉｎ−ｓｉｔｕ）で行ってもよい。
また、上述では、基板処理装置の反応容器として、アウタチューブ２０３とインナチューブ２０４で構成される２重管の反応容器を用いているが、これに限らず、たとえば、チューブが１つのみの１重管で構成される反応容器を用いてもよい。
また、上述では、Ｂ含有ガスとして、Ｂ２Ｈ６ガスやＢＣｌ３ガスを用いる例について説明しているが、これに限らず、ジボラン、三塩化ホウ素、トリエチルボロン、トリスジメチルアミノボロン、トリスジエチルアミノボロン、トリエトキシボロン、トリメトキシボロン等を用いてもよい。
また、上述では、優先的に選択ドープする膜としてＮｉ膜を用いて説明したが、これに限らず、たとえば、コバルト（Ｃｏ）膜等の金属膜や、シリコン（Ｓｉ）膜等であってもよい。
また、上述では選択ドープされる膜とは異なる膜（非選択ドープ膜）として、ＳｉＮ膜やＳｉＯ膜を用いて説明したが、これに限らず、たとえば、シリコン、タンタル膜（Ｔａ膜）、タンタル窒化膜（ＴａＮ膜）、チタン膜（Ｔｉ膜）、チタン窒化膜（ＴｉＮ膜）、タングステン膜（Ｗ膜）等であってもよい。
また、上記実験例では、ＭＯＳＦＥＴの電極に用いる例について説明したが、これに限らず、ソースドレイン等にも適用できる。
以上、本発明の種々の典型的な実施形態及び実施例を説明してきたが、本発明はそれらの実施形態及び実施例に限定されず、適宜組み合わせて用いることもできる。
本発明によれば、不純物を添加したシリコン膜から、その上に形成された金属膜への不純物が拡散してしまうことを抑制することができる。
１０ 基板処理装置
１２１ コントローラ
２００ ウエハ（基板）
２０１ 処理室

Claims (10)

  1. ドーパントが添加された膜の上に、ニッケル膜と、当該ニッケル膜以外の膜が形成された基板に対して、前記ドーパントを含む第１のドーパント含有ガスを供給する工程と、
    前記基板上から前記第１のドーパント含有ガスを除去する工程と、
    前記基板上に前記ドーパントを含む第２のドーパント含有ガスを供給する工程と、
    前記基板上から前記第２のドーパント含有ガスを除去する工程と、
    を順に複数回繰り返し行い、前記ニッケル膜に前記ドーパントを選択添加する工程を有する半導体装置の製造方法。
  2. 前記ドーパントは、ホウ素である請求項１に記載の半導体装置の製造方法。
  3. 前記ニッケル膜以外の膜は、シリコン、シリコン酸化膜、シリコン窒化膜、タンタル膜、タンタル窒化膜、チタン膜、チタン窒化膜、タングステン膜のいずれかである請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１のドーパント含有ガスと前記第２のドーパント含有ガスの一方はジボランであり、他方は三塩化ホウ素である請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. ドーパントが添加された膜の上に、ニッケル膜と、当該ニッケル膜以外の膜が形成された基板に対して、前記ドーパントを含む第１のドーパント含有ガスを供給する工程と、
    前記基板上から前記第１のドーパント含有ガスを除去する工程と、
    前記基板上に前記ドーパントを含む第２のドーパント含有ガスを供給する工程と、
    前記基板上から前記第２のドーパント含有ガスを除去する工程と、
    を順に複数回繰り返し行い、前記ニッケル膜に前記ドーパントを選択添加する工程を有する基板処理方法。
  6. 前記ドーパントは、ホウ素である請求項５に記載の基板処理方法。
  7. 前記ニッケル膜以外の膜は、シリコン、シリコン酸化膜、シリコン窒化膜、タンタル膜、タンタル窒化膜、チタン膜、チタン窒化膜、タングステン膜のいずれかである請求項５または６に記載の基板処理方法。
  8. 前記第１のドーパント含有ガスと前記第２のドーパント含有ガスの一方はジボランであり、他方は三塩化ホウ素である請求項５〜７のいずれか１項に記載の基板処理方法。
  9. 基板を収容する処理室と、
    前記処理室に、ドーパントを含む第１のドーパント含有ガス、前記第１のドーパント含有ガスとは異なり前記ドーパントを含む第２のドーパント含有ガスを供給するガス供給系と、
    前記処理室を排気する排気系と、
    前記ガス供給系および前記排気系を制御して、前記ドーパントが添加された膜の上に、ニッケル膜と、当該ニッケル膜以外の膜が形成された基板を収容した前記処理室に、前記第１のドーパント含有ガスを供給する処理と、前記処理室から前記第１のドーパント含有ガスを排気する処理と、前記処理室に前記第２のドーパント含有ガスを供給する処理と、前記処理室から前記第２のドーパント含有ガスを排気する処理と、を順に複数回繰り返し行い、前記ニッケル膜に前記ドーパントを選択添加するよう構成される制御部と、
    を有する基板処理装置。
  10. 基板処理装置の処理室内に収容された、ドーパントが添加された膜の上に、ニッケル膜と、当該ニッケル膜以外の膜が形成された基板に対して、前記ドーパントを含む第１のドーパント含有ガスを供給する手順と、
    前記基板上から前記第１のドーパント含有ガスを除去する手順と、
    前記基板上に前記ドーパントを含む第２のドーパント含有ガスを供給する手順と、
    前記基板上から前記第２のドーパント含有ガスを除去する手順と、
    を順に複数回繰り返し行い、前記ニッケル膜に前記ドーパントを選択添加する手順をコンピュータにより前記基板処理装置に実行させるプログラム。
JP2019545496A 2017-09-28 2017-09-28 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム Active JP6925430B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035242 WO2019064435A1 (ja) 2017-09-28 2017-09-28 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2019064435A1 JPWO2019064435A1 (ja) 2020-05-28
JP6925430B2 true JP6925430B2 (ja) 2021-08-25

Family

ID=65901088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019545496A Active JP6925430B2 (ja) 2017-09-28 2017-09-28 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Country Status (4)

Country Link
US (1) US11562905B2 (ja)
JP (1) JP6925430B2 (ja)
KR (1) KR102392389B1 (ja)
WO (1) WO2019064435A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05179425A (ja) 1991-12-26 1993-07-20 Tama Electric Co Ltd ボロンを添加したニッケル金属皮膜
US6770113B2 (en) * 1996-02-21 2004-08-03 Mykrolis Corporation Method for forming anisotrophic metal particles
JP4486622B2 (ja) * 1996-12-20 2010-06-23 三菱電機株式会社 太陽電池の製造方法
JP2000004495A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 複数マイク自由配置による複数話者位置推定方法
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP2009004495A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置の製造方法および半導体装置
KR20090007053A (ko) * 2007-07-13 2009-01-16 매그나칩 반도체 유한회사 고전압 소자 및 그 제조방법
US9318644B2 (en) * 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
JP5774822B2 (ja) 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2012199333A (ja) * 2011-03-18 2012-10-18 Tokyo Electron Ltd 基板処理方法
JP2017069313A (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Also Published As

Publication number Publication date
US11562905B2 (en) 2023-01-24
JPWO2019064435A1 (ja) 2020-05-28
KR20200035148A (ko) 2020-04-01
US20200219727A1 (en) 2020-07-09
KR102392389B1 (ko) 2022-05-02
WO2019064435A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
TWI708281B (zh) 半導體裝置的製造方法、基板處理裝置及程式
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
JP2021120472A (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6548622B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
KR102660213B1 (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
JP6847202B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP6925430B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP7539480B2 (ja) 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
WO2022064550A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
TW202417669A (zh) 半導體裝置的製造方法，程式，基板處理方法及基板處理裝置
TWI830125B (zh) 基板處理裝置、基板處理方法、半導體裝置之製造方法及程式
TWI848304B (zh) 基板處理方法、基板處理裝置、程式及半導體裝置的製造方法
TWI830089B (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
TW202430687A (zh) 基板處理方法，半導體裝置的製造方法，基板處理裝置及程式
JP6652652B2 (ja) 半導体装置の製造方法および基板処理装置
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JPWO2018061109A1 (ja) 半導体装置の製造方法
WO2022059170A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP2022019778A (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
KR20230136556A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
TW202228190A (zh) 半導體裝置的製造方法、基板處理裝置及程式
JPWO2020189373A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210803

R150 Certificate of patent or registration of utility model

Ref document number: 6925430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250