[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6967371B2 - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板 Download PDF

Info

Publication number
JP6967371B2
JP6967371B2 JP2017104518A JP2017104518A JP6967371B2 JP 6967371 B2 JP6967371 B2 JP 6967371B2 JP 2017104518 A JP2017104518 A JP 2017104518A JP 2017104518 A JP2017104518 A JP 2017104518A JP 6967371 B2 JP6967371 B2 JP 6967371B2
Authority
JP
Japan
Prior art keywords
insulating film
film
substrate
metal wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017104518A
Other languages
English (en)
Other versions
JP2018200377A5 (ja
JP2018200377A (ja
Inventor
洋祐 兵頭
真一郎 岡
ルウ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017104518A priority Critical patent/JP6967371B2/ja
Priority to US15/960,873 priority patent/US10437087B2/en
Publication of JP2018200377A publication Critical patent/JP2018200377A/ja
Priority to US16/550,396 priority patent/US10634941B2/en
Publication of JP2018200377A5 publication Critical patent/JP2018200377A5/ja
Application granted granted Critical
Publication of JP6967371B2 publication Critical patent/JP6967371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、可撓性を有する表示装置に関する。
近年、可撓性を有する表示装置（フレキシブル表示装置）の需要が高まっており、表示装置をフレキシブル化するための開発が進んでいる。表示装置のフレキシブル化に関し、これまでは有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置の開発が先行して進められてきたが、最近では、液晶表示装置のフレキシブル化も進められている。例えば、特許文献１には、支持基板として、薄く加工したガラス基板や樹脂基板を用いた液晶表示装置が開示されている。
表示装置をフレキシブル化するためには、支持基板として、可撓性を有する基板を用いる必要がある。可撓性を有する基板としては、ポリカーボネート、ポリイミド等の樹脂基板が用いられる。基本的には、ガラス基板上に樹脂材料を塗布して樹脂層を形成し、その後、ガラス基板を樹脂層から剥離して、残存した樹脂層を支持基板として用いる方法が主流となっている。
特開２０１５−７６９９号公報
表示装置の支持基板として樹脂基板を用いる場合、樹脂材料の透過率の影響を考慮する必要がある。特に、液晶表示装置の支持基板は、バックライトからの光を透過しなければならないため、可視光に対して透明な樹脂材料を用いる必要がある。また、樹脂基板の特性として、透明であるだけでなく、位相差が低いことも光学的な観点からは重要である。このような要求に応じて選択された樹脂材料は、膜としての強度が弱く、弾性率が低いという傾向がある。
また、支持基板の耐湿性を向上させるために、樹脂基板上にバリア層として無機絶縁膜を設ける場合がある。この場合において、表示装置の接続端子に集積回路（ＩＣ）等を実装する際の圧着工程において、接続端子の下方の樹脂基板が撓み、接続端子と樹脂基板との間にある無機絶縁膜にクラックが発生する場合がある。無機絶縁膜にクラックが発生する際、樹脂基板にもダメージが入り、結果として、樹脂基板の強度が下がる虞がある。
本発明の課題の１つは、表示装置のＩＣ実装部における支持基板の強度を向上させることにある。
本発明の一実施形態における表示装置は、表示領域と前記表示領域の周辺に位置する周辺領域とを有する第１可撓性基板と、前記周辺領域にあり、集積回路が接続される接続端子と、前記第１可撓性基板に接する第１絶縁膜と、を備え、前記表示領域には、前記第１絶縁膜があり、前記接続端子と前記第１可撓性基板との間には、前記第１絶縁膜がない。
本発明の一実施形態における表示装置は、表示領域と前記表示領域の周辺に位置する周辺領域とを有する第１可撓性基板と、前記周辺領域にあり、集積回路が接続される接続端子と、前記表示領域及び前記周辺領域において前記第１可撓性基板に接する第１絶縁膜と、を備え、前記接続端子と前記第１絶縁膜との間に、有機絶縁膜がある。
第１実施形態における液晶表示装置の概略の構成を示す斜視図である。 第１実施形態における液晶表示装置の概略の構成を示す平面図である。 第１実施形態における液晶表示装置の画素をIII−IIIで示される一点鎖線で切断した断面図である。 第１実施形態における液晶表示装置のＩＣ実装部の近傍をIＶ−IＶで示される一点鎖線で切断した断面図である。 第２実施形態における液晶表示装置のＩＣ実装部の近傍を切断した断面図である。 第３実施形態における液晶表示装置のＩＣ実装部の近傍を切断した断面図である。 第３実施形態における液晶表示装置のＩＣ実装部の近傍を切断した断面図である。 第４実施形態における液晶表示装置のＩＣ実装部の近傍を切断した断面図である。 第５実施形態における液晶表示装置のＩＣ実装部の近傍を切断した断面図である。 第６実施形態における液晶表示装置の画素を切断した断面図である。 第６実施形態における液晶表示装置のＩＣ実装部の近傍を切断した断面図である。
以下、本発明の各実施の形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面に関して、説明をより明確にするため、実際の態様に比べて各部の幅、厚さ、形状等を模式的に表す場合があるが、それら模式的な図は一例であって、本発明の解釈を限定するものではない。さらに、本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
なお、本明細書において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第１基板（アレイ基板）から第２基板（対向基板）に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。
本明細書において、ある一つの膜に対してエッチング等の加工処理を施すことにより形成された複数の要素（ｅｌｅｍｅｎｔ）は、それぞれ異なる機能又は役割を有する要素として記載されることがある。これら複数の要素は、同一の層構造及び同一の材料で構成されたものであり、同一の層にある要素として記載される。
また、本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ、Ｂ及びＣのいずれかを含む」、「αはＡ、Ｂ及びＣからなる群から選択される一つを含む」といった表現は、特に明示が無い限り、αはＡ〜Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置を例示して説明するが、上述した他の電気光学層を含む表示装置への適用を排除するものではない。
（第１実施形態）
本実施形態では、本発明の表示装置として、液晶表示装置を例示する。まず、第１実施形態の液晶表示装置１００の概略の構成について説明する。
図１は、第１実施形態における液晶表示装置１００の概略の構成を示す斜視図である。液晶表示装置１００は、アレイ基板１０１、対向基板１０７、及びアレイ基板１０１と対向基板１０７との間に保持された液晶層１０８（図３）を含む。アレイ基板１０１は、複数の画素１０２がマトリクス状に配列された表示領域１０３及び表示領域１０３の周辺に位置する周辺領域１０４を有する。周辺領域１０４には、表示領域１０３に対して外部からの信号を供給するＦＰＣ（フレキシブルプリント回路）基板１０５及び表示領域１０３に対して供給する駆動信号を生成する駆動用ＩＣ（集積回路）１０６が配置される。
なお、アレイ基板１０１及び対向基板１０７には、偏光フィルム（図示せず）が隣接して設けられていてもよい。また、アレイ基板１０１及び対向基板１０７のいずれか一方に隣接してバックライトが設けられていてもよい。
アレイ基板１０１は、複数の画素１０２に薄膜トランジスタ等のスイッチング素子を含み、アクティブマトリクス基板とも呼ばれる。各画素１０２は、スイッチング素子として薄膜トランジスタを用いた画素回路を有し、スイッチング素子のＯＮ／ＯＦＦ動作を制御することにより、各画素１０２に対応する液晶層の配向制御を行う構成となっている。
ＦＰＣ基板１０５及び駆動用ＩＣ１０６は、図１には図示されない接続端子に接続され、表示領域１０３に対して所定の信号を供給する。本実施形態では、図示しない外部装置からＦＰＣ基板１０５を介して供給された映像信号が駆動用ＩＣ１０６に入力される。駆動用ＩＣ１０６に入力された映像信号は、所定の信号処理が施された後、表示領域１０３に対して出力される。また、駆動用ＩＣ１０６は、表示領域１０３に配置された走査線、信号線（図示せず）に所定の信号を供給するための駆動信号を生成する。
図１では、表示領域１０３を構成する走査線及び信号線を駆動するために、駆動用ＩＣ１０６を設けた例を示しているが、別途、表示領域１０３の周囲に、薄膜トランジスタで形成されたゲートドライバ回路やソースドライバ回路を設けた構成とすることもできる。その場合、それらゲートドライバ回路やソースドライバ回路は、駆動用ＩＣ１０６から出力される駆動信号（スタートパルス等）によって駆動される。
アレイ基板１０１と対向基板１０７との間には液晶層１０８（図３）が保持される。アレイ基板１０１、対向基板１０７及びそれらの間の液晶層１０８を含む構造体を液晶セルと呼ぶ場合がある。対向基板１０７は、例えば、樹脂材料で構成されるシール材を用いてアレイ基板１０１に接着される。
図２は、第１実施形態における液晶表示装置１００の概略の構成を示す平面図である。ただし、図２では、図１に示したＦＰＣ基板１０５及び駆動用ＩＣ１０６の図示を省略している。図２に示されるように、ＦＰＣ基板１０５が実装される部分には、ＦＰＣ実装部２０５が設けられている。また、駆動用ＩＣ１０６が実装される部分には、ＩＣ実装部２０６が設けられている。ＦＰＣ実装部２０５及びＩＣ実装部２０６は、露出した複数の端子電極で構成される接続端子である。
図２において、斜線のハッチングで示した領域２０１は、後述するアンダーコート膜１２（図３）が設けられている領域である。また、斜線のハッチングが施されていない領域２０２は、後述するアンダーコート膜１２が設けられていない領域である。ここでいう「アンダーコート膜」とは、支持基板と薄膜トランジスタとの間に設けられた無機絶縁膜を指す。本実施形態の液晶表示装置１００は、ＩＣ実装部２０６の近傍だけアンダーコート膜１２が設けられていない。
図３は、図２において、画素１０２をIII−IIIで示される一点鎖線で切断した断面図である。図３において、アレイ基板１０１は、支持基板としての樹脂基板１１、アンダーコート膜１２、ＴＦＴ（薄膜トランジスタ）１３、平坦化膜１４、共通電極１５、無機絶縁膜１６、画素電極１７、及び配向膜１８を含む。勿論、これらに限らず、他の要素を含んでいても構わない。
樹脂基板１１は、透明な樹脂材料で構成された、可撓性を有する基板である。そのため、樹脂基板１１を「第１可撓性基板」と呼ぶ場合がある。なお、本明細書中における「樹脂基板」とは、樹脂材料で構成された平板状の部材を指す。例えば、樹脂基板には、成型加工をしたシート状の樹脂材料で構成された部材（樹脂シート）や膜状の樹脂材料で構成された部材（樹脂膜）も含まれる。本実施形態では、可撓性を有する、透明なポリイミド基板を用いる。
なお、ここでいう「透明」とは、可視光に対して透光性を有することを意味するが、ヘーズ（曇り度）が１０％以下（好ましくは５％以下、より好ましくは３％以下、最も好ましくは１％以下）であることが望ましい。ヘーズは、樹脂基板について、ＪＩＳ Ｋ７３６１に準じたヘーズ測定器（例えば、日本電色工業社製の商品名「ＮＤＨ−２０００」）を用いて測定することができる。具体的には、全光線透過率Ｔｔ（％）と散乱光透過率Ｔｄ（％）とを求め、これらの数値からヘーズ（Ｔｄ／Ｔｔ×１００（％））を算出することができる。なお、ヘーズ測定器としては、スガ試験機株式会社のヘーズメーターを用いることも可能である。
アンダーコート膜１２は、酸化シリコン膜、窒化シリコン膜などの無機絶縁膜である。アンダーコート膜１２は、樹脂基板１１からの水分又はガスの侵入を防ぐバリア膜として機能する。そのため、アンダーコート膜１２としては、バリア性の高い無機絶縁膜を用いることが多い。また、バリア性をより高めるため、アンダーコート膜１２の膜厚は、１００ｎｍ以上（好ましくは３００ｎｍ以上、より好ましくは４５０ｎｍ以上）であることが望ましい。本実施形態では、アンダーコート膜１２の膜厚を６００ｎｍとする。また、本明細書では、アンダーコート膜１２を「第１絶縁膜」と呼ぶ場合がある。
ＴＦＴ１３は、画素１０２のＯＮ／ＯＦＦ状態を制御するスイッチング素子として機能する。本実施形態では、ＴＦＴ１３として、いわゆるボトムゲート型ＴＦＴを用いる例を示している。具体的には、本実施形態のＴＦＴ１３は、ゲート電極１３ａ、ゲート絶縁膜１３ｂ、活性層１３ｃ、ドレイン電極１３ｄ、ソース電極１３ｅ、及び保護膜１３ｆを含む。本実施形態では、ドレイン電極１３ｄ及びソース電極１３ｅを、金属材料で構成する。なお、これらドレイン電極１３ｄ及びソース電極１３ｅの機能は、キャリアの移動する向きに応じて入れ替わる場合がある。
ゲート電極１３ａは、モリブデン、チタン、タンタル等の金属材料で構成される。ゲート絶縁膜１３ｂは、酸化シリコンを主成分とする無機材料で構成される。本実施形態では、ゲート絶縁膜１３ｂの膜厚を１２０ｎｍとするが、これに限られるものではない。
本実施形態において、ＴＦＴ１３の活性層１３ｃは、酸化物半導体で構成されている。酸化物半導体としては、例えば透明アモルファス酸化物半導体（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＴＡＯＳ）を用いることができる。具体的には、インジウム、ガリウム、及び亜鉛の少なくとも１つを含む酸化物、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛スズ酸化物（ＺｎＳｎＯ）、亜鉛酸化物（ＺｎＯ）などを用いることができる。
本実施形態の場合、樹脂基板１１の材料となる樹脂材料をガラス基板上に形成した状態でＴＦＴ１３を形成するため、樹脂材料の耐熱性を考慮する必要がある。その点、酸化物半導体は、２５℃から１００℃程度の非常に低い温度で成膜することが可能であるため、樹脂材料を形成した後でも成膜することが可能である。なお、活性層１３ｃとしては、樹脂材料の耐熱温度以内で成膜可能な半導体であれば如何なる材料を用いてもよく、例えばアモルファスシリコンを用いることも可能である。
保護膜１５ｆは、酸化シリコンで構成される無機絶縁膜であり、ＴＦＴ１３を、樹脂材料で構成される平坦化膜１４から保護する役割を果たす。つまり、平坦化膜１４が活性層１３ｃに直接接触することを防ぐ機能を有する。
平坦化膜１４は、樹脂材料で構成される有機絶縁膜である。平坦化膜１４は、ＴＦＴ１３によって生じる起伏を平坦化する機能を有する。本実施形態では、平坦化膜１４に使用する樹脂材料としてアクリル樹脂を用いるが、ポリイミド、ポリアミドといった他の樹脂材料を用いてもよい。
共通電極１５は、透明導電膜で構成される電極である。具体的には、共通電極１５は、対向する画素電極１７との間に横方向の電界を形成するための電極である。透明導電膜としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）に代表される無機化合物を用いることができる。
無機絶縁膜１６は、窒化シリコンで構成され、共通電極１５及び平坦化膜１４を覆うように設けられる。本実施形態において、無機絶縁膜１６は、共通電極１５と画素電極１７とを電気的に絶縁するとともに、共通電極１５と画素電極１７とで構成される保持容量の誘電体としても機能する。
画素電極１７は、透明導電膜で構成される電極である。透明導電膜としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）に代表される無機化合物を用いることができる。画素電極１７は、平坦化膜１４に設けられたコンタクトホールを介してＴＦＴ１３のドレイン電極１３ｄと電気的に接続される。これにより、ＴＦＴ１３を介して画素電極１７の電位を制御することが可能となり、共通電極１５と画素電極１７との間に所望の電圧を与えることができる。
このようにして共通電極１５と画素電極１７との間に電界が形成され、その電界により液晶層１０８の液晶分子の配向が制御される。なお、配向膜１８は、公知の配向膜を用いることができるが、省略することも可能である。
前述のように、本実施形態では、画素電極１７と共通電極１５との間に横方向の電界（横電界）を形成する。このように横電界を利用する表示装置をＩＰＳ（Ｉｎ−ｐｌａｉｎ Ｓｗｔｃｈｉｎｇ）方式と呼ぶ。また、ＩＰＳ方式において、本実施形態のように共通電極１５と画素電極１７を重ねて配置する場合の横電界（この場合は、フリンジ電界ともいう。）を利用する方式を、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式と呼ぶ。
ただし、液晶表示方式は、他の如何なる液晶表示方式を用いてもよい。例えば、同一層に設けられた画素電極と共通電極とを用いて形成した横電界を利用する方式を用いてもよい。また、アレイ基板側に設けられた画素電極と、対向基板側に設けられた共通電極との間に縦電界を形成し、その縦電界で液晶の配向を制御するＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式を用いてもよい。
本実施形態の液晶表示装置１００は、以上説明した構成を含むアレイ基板１０１と向かい合わせに配置された対向基板１０７を含む。本実施形態では、対向基板１０７は、可撓性を有する樹脂基板２０、遮光膜２１、カラーフィルタ２２、オーバーコート膜２３及び配向膜２４を含む。なお、配向膜２４は、公知の配向膜を用いることができるが、省略することも可能である。また、本明細書では、樹脂基板２０を「第２可撓性基板」と呼ぶ場合がある。
樹脂基板２０としては、樹脂基板１１と同様に、透光性を有する樹脂材料で構成された基板を用いることができる。勿論、これに限らず、樹脂基板１１と樹脂基板２０とを異なる材料で構成してもよい。
遮光膜２１は、例えば黒色顔料やカーボンを含有させた樹脂材料を用いて形成することが可能である。遮光膜２１は、ブラックマトリクスとも呼ばれる。なお、遮光膜２１は、遮光が目的で配置される部材であるため、遮光性を有する金属膜で代用することも可能である。しかし、反射光を抑えるためには、黒色顔料を含有させた樹脂材料を用いることが好ましい。
カラーフィルタ２２は、各画素の透光領域（バックライトからの光が透過する領域）に配置される。カラーフィルタ２２は、例えば顔料を含有させた樹脂材料を用いて形成することが可能であり、顔料の種類に応じてＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）といった各色に対応するスペクトル光を透過させることができる。
図４は、図２において、ＩＣ実装部２０６の近傍をIＶ−IＶで示される一点鎖線で切断した断面図である。図４において、樹脂基板１１上には、アンダーコート膜１２、金属膜３１、無機絶縁膜３２、端子電極３３、平坦化膜１４が設けられている。端子電極３３は、平面視において複数並べて配置され、全体として接続端子を構成している。つまり、複数の端子電極３３によって、ＩＣ実装部２０６における接続端子が構成されている。また、金属膜３１は、平面視において、隣り合う端子電極３３の間に配置される。
ＩＣ実装部２０６の端子電極３３には、異方性導電膜３４により駆動用ＩＣ１０６のバンプ１０６ａ及び１０６ｂが接続される。異方性導電膜３４は、バインダとしての樹脂層３４ａ及び導電性粒子３４ｂを含む。図４に示されるように、端子電極３３と駆動用ＩＣ１０６の各バンプ１０６ａ及び１０６ｂとは、樹脂層３４ａに保持された導電性粒子３４ｂによって電気的に接続される。
なお、金属膜３１は、図３に示したゲート電極１３ａと同一の膜を加工して得た要素である。すなわち、金属膜３１及びゲート電極１３ａは、同一の金属配線層（以下「第１金属配線層」という。）と言える。同様に、端子電極３３は、図３に示したドレイン電極１３ｄ及びソース電極１３ｅと同一の膜を加工して得た要素である。すなわち、端子電極３３、ドレイン電極１３ｄ及びソース電極１３ｅは、同一の金属配線層（以下「第２金属配線層」という。）と言える。
本明細書では、端子電極３３を第２金属配線層の第１部分と呼び、ドレイン電極１３ｄ及びソース電極１３ｅを第２金属配線層の第２部分と呼んで区別する場合がある。ここで「第１部分」とは、接続端子の要素として機能する部分を指し、「第２部分」とは薄膜トランジスタの要素として機能する部分を指す。
図４に示されるように、ＩＣ実装部２０６を含む領域においては、樹脂基板１１上にアンダーコート膜１２が存在しない。つまり、本実施形態では、周辺領域１０４において、ＩＣ実装部２０６の近傍だけ局所的にアンダーコート膜１２が除去されている。本実施形態では、接続端子として機能する端子電極３３と駆動用ＩＣ１０６（厳密には、バンプ１０６ａ及び１０６ｂ）との間に導電性粒子３４ｂが位置する。すなわち、駆動用ＩＣ１０６を接続端子に対して圧着する際、端子電極３３にはバンプ１０６ａ及び１０６ｂ並びに導電性粒子３４ｂを介して大きな力が加わる。しかしながら、端子電極３３と樹脂基板１１との間にはアンダーコート膜１２が存在しないため、アンダーコート膜１２にクラックが発生して樹脂基板１１にダメージが入るという問題は解消される。
前述のとおり、アンダーコート膜１２は、樹脂基板１１からの水分やガスの侵入を防ぐバリア膜として機能する。これは、表示領域１０３において樹脂基板１１の上に配置されたＴＦＴ１３を、樹脂基板１１からの水分やガスから保護するためである。逆に言えば、ＴＦＴ１３が配置されないＦＰＣ実装部２０５及びＩＣ実装部２０６に関しては、アンダーコート膜１２が無くても問題はないと言える。そこで、本実施形態では、少なくともＩＣ実装部２０６には無機絶縁膜で構成されるアンダーコート膜１２を設けない構成とすることにより、前述のＩＣ実装部２０６において無機絶縁膜にクラックが発生するという不具合を防ぐ構成となっている。
なお、図４に示した構造の場合、端子電極３３と樹脂基板１１との間に無機絶縁膜３２（表示領域１０３ではゲート絶縁膜１３ｂとして機能する。）が存在する。しかしながら、本実施形態では、ゲート絶縁膜１３ｂの膜厚（すなわち、無機絶縁膜３２の膜厚）が、アンダーコート膜１２の膜厚に比べて十分に薄いため、クラック等の問題は発生しない。
また、本実施形態では、平面視において、隣り合う端子電極３３の間に金属膜３１を配置する構成としたが、金属膜３１を省略することも可能である。ただし、本実施形態では、ＩＣ実装部２０６にアンダーコート膜１２を設けない構成とするため、金属膜３１を設けた方がＩＣ実装部２０６の強度を確保する上では好ましい。また、本実施形態では、端子電極３３として第２金属配線層を用いた例を示したが、第１金属配線層を用いて端子電極３３を構成してもよい。
（第２実施形態）
図５を参照して、第２実施形態の液晶表示装置１００aについて説明する。第２実施形態の液晶表示装置１００ａと第１実施形態の液晶表示装置１００とが異なる点は、ＩＣ実装部２０６において、一部にアンダーコート膜１２を残した点である。したがって、本実施形態では、第１実施形態と相違する点に着目して説明を行い、第１実施形態の液晶表示装置１００と同一の部分については、同一の符号を付して説明を省略する場合がある。
図５は、第２実施形態における液晶表示装置１００ａのＩＣ実装部２０６の近傍を切断した断面図である。図５に示される液晶表示装置１００ａでは、金属膜３１の下にアンダーコート膜１２が存在する。すなわち、樹脂基板１１と金属膜３１との間に、アンダーコート膜１２が残してある。換言すれば、平面視において、端子電極３３の下にはアンダーコート膜１２が存在せず、隣り合う端子電極３３の間には、アンダーコート膜１２が存在している。
本実施形態の構造とした場合、第１実施形態に比べて、よりＩＣ実装部２０６の強度を向上させることができる。
（第３実施形態）
図６を参照して、第３実施形態の液晶表示装置１００ｂについて説明する。第３実施形態の液晶表示装置１００ｂと第１実施形態の液晶表示装置１００とが異なる点は、アンダーコート膜１２の上に緩和層として有機絶縁膜を設けた点である。したがって、本実施形態では、第１実施形態と相違する点に着目して説明を行い、第１実施形態の液晶表示装置１００と同一の部分については、同一の符号を付して説明を省略する場合がある。
図６は、第３実施形態における液晶表示装置１００ｂのＩＣ実装部２０６の近傍を切断した断面図である。本実施形態の液晶表示装置１００ｂでは、アンダーコート膜１２の上に有機絶縁膜３６を設けている。すなわち、ＩＣ実装部２０６において、端子電極３３とアンダーコート膜１２との間に、有機絶縁膜３６が存在する。有機絶縁膜３６としては、ポリイミド、アクリル等の樹脂材料で構成される膜を用いることができる。このとき、有機絶縁膜３６の膜厚は、１μｍ以上５μｍ以下（好ましくは、１μｍ以上２μｍ以下）とすることが望ましい。
本実施形態の構造とした場合、端子電極３３とアンダーコート膜１２との間に、アンダーコート膜１２よりも柔らかい（弾性率が低い）有機絶縁膜３６を設けているため、有機絶縁膜３６が緩衝層として機能する。つまり、導電性粒子３４ｂによって端子電極３３に大きな力が加わったとしても、有機絶縁膜３６によって力が分散されるため、アンダーコート膜１２には大きな力が加わらない。したがって、アンダーコート膜１２にクラック等が発生することを防ぐことができる。
なお、図６では、アンダーコート膜１２と無機絶縁膜３２との間に有機絶縁膜３６を設けた例を示しているが、これに限られるものではない。つまり、端子電極３３とアンダーコート膜１２との間であれば、どの層に有機絶縁膜を設けても本実施形態の効果を得ることができる。
図７は、第３実施形態における液晶表示装置１００ｃのＩＣ実装部２０６の近傍を切断した断面図である。図７では、無機絶縁膜３２と端子電極３３との間に有機絶縁膜３７が設けられている。この場合においても、有機絶縁膜３７は、端子電極３３から受ける力を分散させる緩衝層として機能する。
なお、図６では、アンダーコート膜１２に接して有機絶縁膜３６を設ける構成について説明したが、この場合、有機絶縁膜３６として、色材（特に、顔料又は染料）を含む樹脂材料を用いることも可能である。例えば、有機絶縁膜３６に対して赤色顔料、青色顔料又は緑色顔料を添加することにより、表示領域１０３において、有機絶縁膜３６をカラーフィルタとして利用することが可能である。また、例えば、有機絶縁膜３６に対して黒色顔料を添加することにより、表示領域１０３又は周辺領域１０４において、遮光膜として利用することが可能である。さらに、有機絶縁膜３６は、表示領域１０３において、カラーフィルタや遮光膜を平坦化するオーバーコート膜として利用することも可能である。
また、液晶表示装置１００ｂ又は液晶表示装置１００ｃを折り曲げる際の湾曲部分において中立面の制御や湾曲部分のほどを目的として設けられた有機絶縁膜を、図６に示した有機絶縁膜３６や図７に示した有機絶縁膜３７として利用することも可能である。
なお、「中立面」とは、複数の膜を積層した構造体を湾曲させた場合に、各膜に発生する圧縮応力と引張応力とが逆転する面をいう。つまり、湾曲部分の凹面側には圧縮応力が働き、凸面側には引っ張り応力が働くが、これらの応力が釣り合う面を中立面という。中立面は、湾曲部分の積層構造を変化させることにより位置を制御することが可能である。
（第４実施形態）
図８を参照して、第４実施形態の液晶表示装置１００ｄについて説明する。第４実施形態の液晶表示装置１００ｄと第１実施形態の液晶表示装置１００とが異なる点は、平坦化膜１４の上に端子電極３９を設けた点である。したがって、本実施形態では、第１実施形態と相違する点に着目して説明を行い、第１実施形態の液晶表示装置１００と同一の部分については、同一の符号を付して説明を省略する場合がある。
図８は、第４実施形態における液晶表示装置１００ｄのＩＣ実装部２０６の近傍を切断した断面図である。本実施形態の液晶表示装置１００ｄでは、ＩＣ実装部２０６においても平坦化膜１４を残し、平坦化膜１４の上に端子電極３９を設けた構成としている。このとき、端子電極３９は、図３に示した共通電極１５と同時に形成される。すなわち、本実施形態において、端子電極３９は、表示領域１０３における共通電極１５と同一の層構造及び同一の材料で構成される。
本実施形態では、端子電極３９の下に樹脂材料で構成される平坦化膜１４が存在するため、平坦化膜１４が緩衝層として機能する。その結果、端子電極３９に対して導電性粒子３４ｂから力が加わっても、アンダーコート膜１２にクラックが生じることを防ぐことができる。
（第５実施形態）
図９を参照して、第５実施形態の液晶表示装置１００ｅについて説明する。第５実施形態の液晶表示装置１００ｅと第１実施形態の液晶表示装置１００とが異なる点は、接続端子の構造が積層構造となっている点である。したがって、本実施形態では、第１実施形態と相違する点に着目して説明を行い、第１実施形態の液晶表示装置１００と同一の部分については、同一の符号を付して説明を省略する場合がある。
図９は、第５実施形態における液晶表示装置１００ｅのＩＣ実装部２０６の近傍を切断した断面図である。図９において、補助電極４１は、端子電極３３の下方に配置される。補助電極４１と端子電極３３は、無機絶縁膜３２に設けられた開口部を介して電気的に接続される。つまり、補助電極４１及び端子電極３３は、いずれも接続端子の要素として機能する。なお、無機絶縁膜３２は、ゲート絶縁膜１３ｂと同一プロセスで形成された絶縁膜である。
このとき、補助電極４１は、金属膜３１と同様に、図３に示したゲート電極１３ａと同一の膜を加工して得た要素である。すなわち、補助電極４１及びゲート電極１３ａは、互いに同一の層構造及び同一の材料で構成される第１金属配線層である。本明細書では、補助電極４１を第１金属配線層の第１部分と呼び、ゲート電極１３ａを第１金属配線層の第２部分と呼んで区別する場合がある。
本実施形態によれば、補助電極４１と端子電極３３の積層構造が複数並んで接続端子を構成するため、接続端子全体の抵抗を下げることができる。また、補助電極４１及び端子電極３３のいずれかが断線しても接続端子としての機能を維持することが可能である。
（第６実施形態）
図１０及び図１１を参照して、第６実施形態の液晶表示装置１００ｆについて説明する。第６実施形態の液晶表示装置１００ｆと第１実施形態の液晶表示装置１００とが異なる点は、接続端子の構造が積層構造となっている点である。したがって、本実施形態では、第１実施形態と相違する点に着目して説明を行い、第１実施形態の液晶表示装置１００と同一の部分については、同一の符号を付して説明を省略する場合がある。
図１０は、第６実施形態における液晶表示装置１００ｆの画素を切断した断面図である。図１１は、第６実施形態における液晶表示装置１００ｆのＩＣ実装部２０６の近傍を切断した断面図である。
図１０に示されるように、本実施形態の液晶表示装置１００ｆでは、ＴＦＴ４３が２つのゲート電極を有するデュアルゲート型ＴＦＴで構成されている。具体的には、本実施形態のＴＦＴ４３は、第１ゲート電極４３ａ、第１ゲート絶縁膜４３ｂ、活性層４３ｃ、第２ゲート絶縁膜４３ｄ、第２ゲート電極４３ｅ、無機絶縁膜４３ｆ、ドレイン電極４３ｇ、及びソース電極４３ｈを含む。なお、図示されないが、第１ゲート電極４３ａと第２ゲート電極４３ｅは、それぞれ異なるゲート電圧が印加されてもよいし、同じゲート電圧が印加されてもよい。同じゲート電圧を印加する場合、第１ゲート電極４３ａと第２ゲート電極４３ｅとを電気的に接続すればよい。
第１ゲート電極４３ａは、第１実施形態において図３に示したゲート電極１３ａと同じ金属材料で構成することができる。第２ゲート電極４３ｅは、第１ゲート電極４３ａと同じ金属材料で構成してもよいし、異なる金属材料で構成してもよい。本実施形態では、同じ金属材料を用いて第１ゲート電極４３ａ及び第２ゲート電極４３ｅを構成する。
活性層４３ｃは、第１実施形態において図３に示した活性層１３ｃと同じ半導体で構成することができる。本実施形態では、ＴＦＴ４３の活性層４３ｃとして、酸化物半導体を用いるが、これに限られるものではない。
本実施形態では、活性層４３ｃに対して第１ゲート電極４３ａ及び第２ゲート電極４３ｅの両方が作用し、ＴＦＴ４３をスイッチング素子として機能させることができる構成となっている。さらに、本実施形態では、図１１に示されるように、第１ゲート電極４３ａ及び第２ゲート電極４３ｅのそれぞれと同時に形成された金属配線層を接続端子の要素として利用する。
図１１において、第１補助電極４５及び第２補助電極４８は、端子電極５０の下方に配置される。第１補助電極４５と第２補助電極４８は、無機絶縁膜４６及び４７に設けられた開口部を介して電気的に接続される。また、第２補助電極４８と端子電極５０は、無機絶縁膜４９に設けられた開口部を介して電気的に接続される。つまり、第１補助電極４５、第２補助電極４８及び端子電極５０は、いずれも接続端子の要素として機能する。なお、無機絶縁膜４６、４７及び４９は、それぞれ第１ゲート絶縁膜４３ｂ、第２ゲート絶縁膜４３ｄ及び無機絶縁膜４３ｆと同一プロセスで形成された絶縁膜である。
このとき、第１補助電極４５は、金属膜３１と同様に、図１０に示した第１ゲート電極
４３ａと同一の膜を加工して得た要素である。すなわち、第１補助電極４５及び第１ゲート電極４３ａは、互いに同一の層構造及び同一の材料で構成される第１金属配線層である。本明細書では、第１補助電極４５を第１金属配線層の第１部分と呼び、第１ゲート電極４３ａを第１金属配線層の第２部分と呼んで区別する場合がある。
また、第２補助電極４８は、図１０に示した第２ゲート電極４３ｅと同一の膜を加工して得た要素である。すなわち、第２補助電極４８及び第２ゲート電極４３ｅは、互いに同一の層構造及び同一の材料で構成される第３金属配線層である。本明細書では、第２補助電極４８を第３金属配線層の第１部分と呼び、第２ゲート電極４３ｅを第３金属配線層の第２部分と呼んで区別する場合がある。
本実施形態によれば、第１補助電極４５、第２補助電極４８及び端子電極５０で構成される積層構造が複数並んで接続端子を構成するため、接続端子全体の抵抗を下げることができる。また、第１補助電極４５、第２補助電極４８及び端子電極５０のいずれかが断線しても接続端子としての機能を維持することが可能である。
本発明の実施形態として説明した表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。また、上述した各実施形態は、技術的矛盾の生じない範囲において、相互に組み合わせることが可能である。
また、上述した実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１１…樹脂基板、１２…アンダーコート膜、１３…ＴＦＴ、１３ａ…ゲート電極、１３ｂ…ゲート絶縁膜、１３ｃ…活性層、１３ｄ…ドレイン電極、１３ｅ…ソース電極、１３ｆ…保護膜、１４…平坦化膜、１５…共通電極、１５ｆ…保護膜、１６…無機絶縁膜、１７…画素電極、１８…配向膜、２０…樹脂基板、２１…遮光膜、２２…カラーフィルタ、２３…オーバーコート膜、２４…配向膜、３１…金属膜、３２…無機絶縁膜、３３…端子電極、３４…異方性導電膜、３４ａ…樹脂層、３４ｂ…導電性粒子、３６、３７…有機絶縁膜、３９…端子電極、４１…補助電極、４３…ＴＦＴ、４３ａ…第１ゲート電極、４３ｂ…第１ゲート絶縁膜、４３ｃ…活性層、４３ｄ…第２ゲート絶縁膜、４３ｅ…第２ゲート電極、４３ｆ…無機絶縁膜、４３ｇ…ドレイン電極、４３ｈ…ソース電極、４５…第１補助電極、４６、４７…無機絶縁膜、４８…第２補助電極、４９…無機絶縁膜、５０…端子電極、１００、１００ａ〜１００ｆ…液晶表示装置、１０１…アレイ基板、１０２…画素、１０３…表示領域、１０４…周辺領域、１０５…ＦＰＣ基板、１０６…駆動用ＩＣ、１０６ａ、１０６ｂ…バンプ、１０７…対向基板、１０８…液晶層、２０５…ＦＰＣ実装部、２０６…ＩＣ実装部

Claims (6)

  1. 半導体を有するトランジスタが複数配置された第１領域と前記第１領域の周辺に位置する周辺領域とを有する第１基板と、
    前記周辺領域にあり、集積回路が接続される接続端子と、
    前記第１基板に接する第１絶縁膜と、
    前記第１絶縁膜に接する第２絶縁膜と、
    複数の金属配線層と、
    を備え、
    前記複数の金属配線層は、前記第１絶縁膜と前記第２絶縁膜との間に位置する第１金属配線層と、前記第２絶縁膜上に位置する第２金属配線層と、を含み、
    前記接続端子は、複数の端子電極を含み、前記第２金属配線層の第１部分で構成され、
    前記第１領域において、前記第１金属配線層と前記第１基板との間には、前記第１絶縁膜があり、
    前記周辺領域において、前記第１金属配線層と前記第１基板との間には、前記第１絶縁膜がなく、前記接続端子と前記第１基板との間には、前記第２絶縁膜があり、
    前記第１金属配線層は、前記周辺領域において、前記第１基板と接しており、隣り合う前記端子電極の間に位置している、アクティブマトリクス基板。
  2. 前記複数の金属配線層は、第３金属配線層をさらに含み、
    表示領域において、前記半導体は、前記第１金属配線層の第２部分と前記第３金属配線層の第２部分との間にあり、
    前記接続端子は、前記第１金属配線層の第１部分及び前記第３金属配線層の第１部分で構成される、請求項１に記載のアクティブマトリクス基板。
  3. 前記半導体は、酸化物半導体であり、
    前記第１金属配線層の第２部分及び前記第３金属配線層の第２部分には、ゲート電圧が印加される、請求項２に記載のアクティブマトリクス基板。
  4. 平面視において、隣り合う前記端子電極の間には、前記第１絶縁膜がある、請求項１乃至３のいずれか一項に記載のアクティブマトリクス基板。
  5. 前記第１基板は、透明なポリイミド基板である、請求項１乃至４のいずれか一項に記載のアクティブマトリクス基板。
  6. 前記第１絶縁膜の厚みが１００ｎｍ以上である、請求項１乃至５のいずれか一項に記載のアクティブマトリクス基板。
JP2017104518A 2017-05-26 2017-05-26 アクティブマトリクス基板 Active JP6967371B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017104518A JP6967371B2 (ja) 2017-05-26 2017-05-26 アクティブマトリクス基板
US15/960,873 US10437087B2 (en) 2017-05-26 2018-04-24 Display device
US16/550,396 US10634941B2 (en) 2017-05-26 2019-08-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017104518A JP6967371B2 (ja) 2017-05-26 2017-05-26 アクティブマトリクス基板

Publications (3)

Publication Number Publication Date
JP2018200377A JP2018200377A (ja) 2018-12-20
JP2018200377A5 JP2018200377A5 (ja) 2020-06-18
JP6967371B2 true JP6967371B2 (ja) 2021-11-17

Family

ID=64401526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017104518A Active JP6967371B2 (ja) 2017-05-26 2017-05-26 アクティブマトリクス基板

Country Status (2)

Country Link
US (2) US10437087B2 (ja)
JP (1) JP6967371B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102506035B1 (ko) * 2017-12-27 2023-03-03 엘지디스플레이 주식회사 전계발광 표시장치
US10955857B2 (en) * 2018-10-02 2021-03-23 Ford Global Technologies, Llc Stationary camera localization
CN109698160B (zh) * 2018-12-27 2020-09-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
US11217557B2 (en) 2019-05-14 2022-01-04 Innolux Corporation Electronic device having conductive particle between pads
CN112071819B (zh) * 2019-06-11 2023-05-16 群创光电股份有限公司 电子装置
CN112445015A (zh) * 2019-09-04 2021-03-05 群创光电股份有限公司 电子装置及其制造方法
JP2021124574A (ja) * 2020-02-04 2021-08-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法
JP7529455B2 (ja) 2020-06-22 2024-08-06 株式会社ジャパンディスプレイ 検出装置
JP2022018426A (ja) 2020-07-15 2022-01-27 株式会社ジャパンディスプレイ 表示装置
TWI830563B (zh) * 2022-12-30 2024-01-21 友達光電股份有限公司 電子裝置
WO2024214583A1 (ja) * 2023-04-14 2024-10-17 株式会社ジャパンディスプレイ 検出装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244208B2 (ja) * 1999-04-30 2009-03-25 株式会社半導体エネルギー研究所 半導体装置
EP1720149A3 (en) * 2005-05-02 2007-06-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JPWO2011021439A1 (ja) * 2009-08-21 2013-01-17 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
KR101873448B1 (ko) * 2011-07-15 2018-07-03 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
US9472507B2 (en) * 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
JP2015007699A (ja) 2013-06-25 2015-01-15 三菱電機株式会社 液晶表示装置及びその製造方法
JP2016080723A (ja) * 2014-10-09 2016-05-16 株式会社ジャパンディスプレイ 表示装置
JP6486291B2 (ja) * 2016-02-24 2019-03-20 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置

Also Published As

Publication number Publication date
US20190377216A1 (en) 2019-12-12
US10634941B2 (en) 2020-04-28
JP2018200377A (ja) 2018-12-20
US10437087B2 (en) 2019-10-08
US20180341143A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP6967371B2 (ja) アクティブマトリクス基板
US9905626B2 (en) Array substrate, display panel and display apparatus
US10698545B2 (en) Display device with position input function
US9146430B2 (en) Pixel structure and liquid crystal display panel having the same
US8576365B2 (en) Display panel
US9865621B2 (en) Display device
US10977974B2 (en) Display device having an inspection circuit located between the edge of a counter substrate and a selector circuit
US8143622B2 (en) Display panel
US20220163859A1 (en) Display device and touch sensor
US10921667B2 (en) Display device
US11809049B2 (en) Display device
US11385513B2 (en) Liquid crystal display device and liquid crystal display device manufacturing method
US10914995B2 (en) Liquid crystal display panel
KR102218049B1 (ko) 표시 장치
US10962853B1 (en) Display substrate and display device
JP4867807B2 (ja) 電気光学装置及び電子機器
US10942406B2 (en) Thin film transistor substrate and display panel
US11609463B2 (en) Display device
US12092930B2 (en) Display device
US20220283455A1 (en) Display device
JP2017129615A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211025

R150 Certificate of patent or registration of utility model

Ref document number: 6967371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250