JP6958592B2 - 面発光型半導体レーザ素子 - Google Patents

Description

本発明は、面発光型半導体レーザ素子に関する。

特許文献１には、半導体基板の表面上に、異なる屈折率の半導体膜を交互に積層することにより形成される下部反射鏡と、半導体膜からなる活性層と、半導体膜からなる電流狭窄層と、異なる屈折率の半導体膜を交互に積層することにより形成される上部反射鏡とをエピタキシャル成長により形成する半導体層形成工程と、半導体層形成工程により形成された半導体膜の一部をエッチングすることにより、メサ構造を形成するメサ構造形成工程と、半導体層形成工程により形成された半導体膜を半導体基板の表面までエッチングすることにより素子分離溝を形成する素子分離溝形成工程と、素子分離溝の壁面に、絶縁体からなる絶縁体保護膜を形成する絶縁体保護膜形成工程と、絶縁体保護膜上に金属材料からなる金属保護膜を形成する金属膜形成工程と、を有することを特徴とする面発光型レーザの製造方法が開示されている。

特許文献２には、基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、第１の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜、及びコンタクト層を含む半導体層が積層され、レーザ光を出射する発光部とパッド形成領域とが半導体層に形成された溝によって分離された面発光型半導体レーザ装置であって、パッド形成領域の外縁に、半導体層をエッチングし基板に至る深さを有する外周溝が形成され、外周溝によって露出されたパッド形成領域の側面およびパッド形成領域の表面が絶縁膜によって覆われ、絶縁膜は、外周溝の底面において基板を露出させるようにパターニングされている、面発光型半導体レーザ装置が開示されている。

特開２０１１−１１４２２７号公報 特許第４９４６０４１号公報

本発明は、面発光型半導体レーザ素子の側面に酸化防止構造を設ける場合と比較して、製造工程の煩雑化が抑制された面発光型半導体レーザ素子を提供することを目的とする。

上記の目的を達成するために、請求項１に記載の面発光型半導体レーザ素子は、個片化された基板と、前記基板上に形成された第１導電型の第１の半導体多層膜、活性領域、および前記第１の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体層と、前記半導体層に設けられた第１の溝によってメサ状に形成された発光部と、前記基板の外周と前記第１の溝との間に、前記第１の溝を囲うように設けられた第２の溝と、前記第２の溝の表面に形成された酸化防止部と、を備え、前記酸化防止部は、前記発光部の側面から前記外周まで一体として形成された絶縁膜の一部から構成され、前記第２の溝の内部全体を被覆しているものである。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記絶縁膜の少なくとも一部が前記発光部と前記第２の溝との間で切断されているものである。

また、請求項３に記載の発明は、請求項１または請求項２に記載の発明において、前記発光部と前記第２の溝との間に配置されるとともに、前記発光部と接続された電極パッドをさらに備え、前記第２の溝は前記発光部および前記電極パッドを囲うように設けられているものである。

また、請求項４に記載の発明は、請求項１に記載の発明において、前記酸化防止部は、前記第２の溝の内部に形成された金属膜、酸化膜、半導体層、およびイオン注入領域のいずれか１つであるものである。

また、請求項５に記載の発明は、請求項１〜請求項４のいずれか１項に記載の発明において、前記第１の溝は前記基板まで達しない深さを有し、前記第２の溝は前記基板まで達する深さを有するものである。

また、請求項６に記載の発明は、請求項１〜請求項５のいずれか１項に記載の発明において、前記第２の溝が前記外周の全周に沿って形成されたものである。

請求項１に記載の発明によれば、面発光型半導体レーザ素子において、面発光型半導体レーザ素子の側面に酸化防止構造を設ける場合と比較して、製造工程の煩雑化が抑制される、という効果が得られる。

請求項２に記載の発明によれば、絶縁膜が発光部と第２の溝との間で連続している場合と比較して、半導体層の側面が酸化されることによる障害が、発光部等に波及することがさらに抑制される、という効果が得られる。

請求項３に記載の発明によれば、第２の溝が発光部および電極パッドを囲うように設けられていない場合と比較して、電極の取出しがより容易になる、という効果が得られる。

請求項４に記載の発明によれば、酸化防止部が絶縁膜の場合と比較して、酸化防止処理の方法が、多様な方法の中から対象とする面発光型半導体レーザ素子に合わせて選択される、という効果が得られる。

請求項５に記載の発明によれば、第２の溝が基板まで到達させないで形成されたものである場合と比較して、より確実に発光部等の酸化が防止される、という効果が得られる。

請求項６に記載の発明によれば、第２の溝が外周の一部に沿って形成された場合と比較して、より確実に発光部等の酸化が防止される、という効果が得られる。

第１実施の形態に係る面発光型半導体レーザ素子の構成の一例を示す縦断面図である。 第１の実施の形態に係る面発光型半導体レーザ素子の酸化防止構造とダイシング領域との関係を説明する図である。 第１の実施の形態に係る面発光型半導体レーザアレイのウエハを示す平面図である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 第２の実施の形態に係る面発光型半導体レーザ素子の構成の一例を示す縦断面図である。 従来技術に係る面発光型半導体レーザ素子の構成を示す縦断面図である。

以下、図面を参照して、本発明を実施するための形態について詳細に説明する。

［第１の実施の形態］
図１は、本実施の形態に係る面発光型半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）素子１０の構成の一例を示す縦断面図である。なお、本実施の形態では、ｎ型ＧａＡｓ基板を用いたＧａＡｓ系の面発光型半導体レーザ素子を例示して説明するが、これに限られず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた面発光型半導体レーザ素子に適用した形態としてもよい。また、基板はｎ型に限られず、ｐ型を用いてもよい。その場合には、以下の説明において、ｎ型とｐ型を逆に読み替えればよい。

図１に示すように、本実施の形態に係るＶＣＳＥＬ素子１０は、ポストＰ、パッド形成領域ＰＡ、酸化防止構造６０、および酸化犠牲領域６２を含んで構成されている。ポストＰはメサ状に形成された発光部であり、パッド形成領域ＰＡは電極パッド４２を形成するための領域である。また、酸化防止構造６０は、ＶＣＳＥＬ素子１０の側面および内部が酸化されることを防止するための構造である。酸化犠牲領域６２は側面の酸化を許容するとともに、酸化防止構造６０と協働して該酸化がＶＣＳＥＬ素子１０の内部に進行するのを阻止するための層である。

図１に示すように、ＶＣＳＥＬ素子１０のポストＰ、パッド形成領域ＰＡ、および酸化犠牲領域６２は、共通に形成された各半導体層を有している。すなわち、ＶＣＳＥＬ素子１０は、ｎ型ＧａＡｓ基板１２上に形成されたｎ型ＧａＡｓバッファ層１４、下部ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）１６、活性領域２４、ＡｌＡｓ層３２、上部ＤＢＲ２６、およびＰ型ＧａＡｓコンタクト層２８含んで構成されている。下部ＤＢＲ１６と活性領域２４との界面、および上部ＤＢＲ２６と活性領域２４との界面によって共振器が構成されている。

メサ構造を含む半導体層の周囲は絶縁膜としてのシリコン酸窒化膜（ＳｉＯＮ膜）３４が着膜されており、該シリコン酸窒化膜３４を介してＰ型電極３６が設けられている。Ｐ型電極３６はＰ型ＧａＡｓコンタクト層２８に接続され、Ｐ型ＧａＡｓコンタクト層２８との間でオーミック性接触を形成している。Ｐ型電極３６は、たとえば、Ｔｉ（チタン）／Ａｕ（金）の積層膜を着膜して形成される。なお、シリコン酸窒化膜は絶縁膜の材料の一例であり、他の材料、たとえばシリコン窒化膜（ＳｉＮ）等を用いてもよい。

一方、ｎ型ＧａＡｓ基板１２の上記半導体層が形成された面とは反対側の面には、ｎ型電極３０が設けられている。ｎ型電極３０は、一例として、ＡｕＧｅ（金とゲルマニウムとの合金）／Ａｕの積層膜を着膜して形成される。

また、パッド形成領域ＰＡおよび酸化犠牲領域６２におけるＰ型ＧａＡｓコンタクト層２８とシリコン酸窒化膜３４との間には、シリコン窒化膜４０が設けられている。さらに、Ｐ型ＧａＡｓコンタクト層２８上には、光の出射面を保護する出射保護膜３８が設けられている。

本実施の形態に係るｎ型ＧａＡｓ基板１２には、一例としてＳｉ（シリコン）がドープされたＧａＡｓ基板を用いている。

ｎ型ＧａＡｓ基板１２上に形成された、一例としてＳｉがドープされたＧａＡｓによって構成されるｎ型ＧａＡｓバッファ層１４は、サーマルクリーニング後、基板表面の結晶性を良好にするために設けられる。

ｎ型ＧａＡｓバッファ層１４上に形成されたｎ型の下部ＤＢＲ１６は、ＶＣＳＥＬ素子１０の発振波長をλ、媒質（半導体層）の屈折率をｎとした場合に、膜厚がそれぞれ０．２５λ／ｎとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。具体的には、下部ＤＢＲ１６は、ＳｉがドープされたＡｌ_０．９Ｇａ_０．１Ａｓによるｎ型の低屈折率層と、ＳｉがドープされたＡｌ_０．３Ｇａ_０．７Ａｓによるｎ型の高屈折率層と、を交互に繰り返し積層することにより構成されている。なお、本実施の形態に係る面発光型半導体レーザ素子１０では、発振波長λを、一例として７８０ｎｍとしている。

本実施の形態に係る活性領域２４は、下部スペーサ層、量子井戸活性層、および上部スペーサ層を、ｎ型ＧａＡｓ基板１２側からこの順に積層して構成されている。本実施の形態に係る量子井戸活性層は、４層のＡｌ_０．３Ｇａ_０．７Ａｓからなる障壁層と、その間に設けられた３層のＡｌ_０．１１Ｇａ_０．８９Ａｓからなる量子井戸層と、で構成されている。下部スペーサ層、上部スペーサ層は、各々量子井戸活性層と下部ＤＢＲ１６、上部ＤＢＲ２６との間に配置されることにより、共振器の長さを調整する機能とともに、キャリアを閉じ込めるためのクラッド層としての機能も有している。

活性領域２４上に設けられたｐ型のＡｌＡｓ層３２は電流狭窄層であり、電流注入領域３２ａおよび選択酸化領域３２ｂを含んで構成されている。ｐ型電極３６からｎ型電極３０に向かって流れる電流は、電流注入領域３２ａによって絞られる。

ＡｌＡｓ層３２上に形成された上部ＤＢＲ２６は、膜厚がそれぞれ０．２５λ／ｎとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。具体的には、上部ＤＢＲ２６は、Ｃ（カーボン）がドープされたＡｌ_０．９Ｇａ_０．１Ａｓによるｐ型の低屈折率層と、ＣがドープされたＡｌ_０．３Ｇａ_０．７Ａｓによるｐ型の高屈折率層と、を交互に繰り返し積層することにより構成されている。

ところで、上記のようなＶＣＳＥＬ素子は、基板に垂直な方向にレーザ出力を取り出せ、さらに２次元集積によるアレイ化が容易であることなどから、光通信用光源や、電子機器用の光源、たとえば電子写真システムの書き込み用光源や、インクの乾燥用光源、あるいは機械加工用光源として利用されている。

ＶＣＳＥＬ素子は、半導体基板（ｎ型ＧａＡｓ基板１２）上に設けられた一対の分布ブラッグ反射器（下部ＤＢＲ１６および上部ＤＢＲ２６）、一対の分布ブラッグ反射器の間に設けられた活性層（量子井戸活性層）、および共振器スペーサ層（下部スペーサ層および上部スペーサ層）を備えて構成されている。そして、分布ブラッグ反射器の両側に設けられた電極（ｐ型電極３６およびｎ型電極３０）により活性層へ電流を注入し、基板面に対して垂直にレーザ発振を生じさせ、素子の上部（ｐ型ＧａＡｓコンタクト層２８の面側）から発振した光を出射させる構成となっている。

また、低閾値電流化と、横モードの制御からＡｌを組成に含む半導体層を酸化して形成される酸化狭窄層（ＡｌＡｓ層３２）を備えている。この酸化狭窄層は、エピタキシャル成長（以下、「エピ成長」という場合がある）した半導体層をメサ状にエッチング加工してポストＰを形成し、該ポストＰの側面に対して意図的な酸化処理を行うことで形成される。

上記のように形成されたＶＣＳＥＬ素子をダイシングにより分離し個片化すると、半導体層の側面が露出し、そのままの状態では外気に曝されることになる。そのため、露出した半導層体側面から意図しない酸化が進行し、半導体層の経時劣化が生じて、絶縁膜の膜剥がれや金属配線の断線が発生する場合がある。この現象は、高温、高湿下において特に顕著に発生する。

図９は、上記現象について、従来技術に係るＶＣＳＥＬ素子１００を例示して説明するための図である。ＶＣＳＥＬ素子１００は、本実施の形態に係るＶＣＳＥＬ素子１０における酸化防止構造６０、酸化犠牲領域６２を有していない。その他の構成はＶＣＳＥＬ素子１０と同様であるので、同様の構成には同じ符号を付している。

図９に示すように、ＶＣＳＥＬ素子１００では、ポストＰに直接繋がっている層に意図しない酸化領域ＯＸが形成されている。図９では、下部ＤＢＲ１６が酸化された場合を例示しているが、当該酸化は下部ＤＢＲ１６のみならず、他の半導体層、たとえば上部ＤＢＲ２６あるいは活性領域２４等でも発生し得る。

上記のような現象に対応するため、ダイシング領域（分割予定領域）に溝を形成し、溝により露出した表面を絶縁膜で覆う酸化防止構造が知られている。この酸化防止構造では、酸化防止構造を形成した後、該溝に沿ってダイシングする。そのためこの酸化防止構造では、ダイシングのための溝の幅よりも酸化防止構造の溝の幅を広く形成する必要がある。その結果、酸化防止構造の溝を形成するためのエッチングの長時間化、該長時間のエッチングに伴うレジストの厚さの増加、酸化防止構造の溝を形成した後のフォトリソ工程における広い幅の酸化防止構造の溝に溜まったレジストの除去の困難化等の、製造工程における煩雑化が発生する。

そこで、本発明では、ダイシング領域の内側に溝を形成し、該溝の表面に酸化防止処理を施す酸化防止構造を採用した。つまり、図１に示すように、本実施の形態に係る酸化防止構造６０は、ダイシング後の端面である端面ＥＳに沿い、かつ端面ＥＳよりも内側に形成されている。そして、酸化防止構造６０は、一例として、半導体層の表面からｎ型ＧａＡｓ基板１２に達する酸化防止溝Ｔ２、および該酸化防止溝Ｔ２内に形成されたシリコン酸窒化膜３４を含んで構成されている。なお、本実施の形態に係る酸化防止溝Ｔ２は、ポストＰおよびパッド形成領域ＰＡを含むＶＣＳＥＬ素子１０を取り囲んで形成された外周溝となっている。

このため、ＶＣＳＥＬ素子１０の半導体層の主として側面は、シリコン酸窒化膜３４によって保護され、半導体層の酸化が抑制される。また、酸化防止構造６０によれば、ダイシング領域とは無関係に酸化防止構造６０の酸化防止溝Ｔ２を形成することができるので、ＶＣＳＥＬ素子１０の製造工程における煩雑化が抑制される。

図２を参照して、本実施の形態に係るＶＣＳＥＬ素子１０の作用について、より詳細に説明する。図２は、ウエハ状態での製造工程が完了し、ダイシングした直後の状態のＶＣＳＥＬ素子１０を、隣接するＶＣＳＥＬ素子１０’とともに示した図であり、図２（ａ）はその縦断面図、図２（ｂ）は平面図を示している。

図２に示すように、ＶＣＳＥＬ素子１０の酸化防止構造６０は、ダイシング領域７０に沿い、かつダイシング領域７０より内側に設けられている。そして、酸化防止構造の溝幅Ｗａはダイシング領域幅Ｗｄよりも細く形成されている。ここで、酸化防止構造の溝幅Ｗａは一例として約１０μｍ、ダイシング領域幅Ｗｄは一例として３０〜５０μｍである。また、酸化犠牲領域６２の幅は、一例として５〜１０μｍである。

図２（ａ）では、ＶＣＳＥＬ素子１０の下部ＤＢＲ１６が酸化され、酸化領域ＯＸが形成されている。このように、ダイシング後の端面ＥＳは酸化される可能性がある。しかしながら、端面ＥＳが酸化されても、ＶＣＳＥＬ素子１０のポストＰ、あるいはパッド形成領域ＰＡはシリコン酸窒化膜３４で保護されているため、酸化領域ＯＸがポストＰ、あるいはパッド形成領域ＰＡまで進行することが抑制される。つまり、ＶＣＳＥＬ素子１０における酸化は酸化犠牲領域６２で食い止められ、特に発光部であるポストＰまで到達することが抑制される。

図３は、後述するＶＣＳＥＬ素子の製造工程が完了た後のウエハＷＡＦの平面図を示している。図３は、本実施の形態に係るＶＣＳＥＬ素子１０をアレイ状に配置したＶＣＳＥＬアレイ１０ａの形態を例示して示している。

ＶＣＳＥＬアレイ１０ａは、アレイ状に配置されたＶＣＳＥＬ素子１０、パッド形成領域ＰＡに設けられ、各々のＶＣＳＥＬ素子１０と配線４４によって接続された電極パッド４２ａを含んで構成されている。なお、図３では、４×８＝３２個のＶＣＳＥＬ素子１０を配置した形態を例示しているが、これに限られず、ＶＣＳＥＬ素子１０の数は用途等に応じて必要な数だけ配置してよい。また、各ＶＣＳＥＬ素子１０には、配線４４によって電極パッド４２ａが各々接続されるが、図３では、そのうちの１つのＶＣＳＥＬ素子１０と配線４４により接続された電極パッド４２ａを示している。

図３に示すように、ウエハＷＡＦ上の各ＶＣＳＥＬアレイ１０ａは、ダイシング領域（分割予定領域）７０によって区切られ、ダイシング領域７０の両側には、酸化犠牲領域６２および酸化防止構造６０が配置されている。なお、図３では、酸化防止構造６０が、ダイシング領域７０に沿う矩形の４辺の方向に設けられた形態を例示しているが、これに限られず、ＶＣＳＥＬ素子１０の構造等を考慮し、ダイシング領域７０に沿う矩形の少なくとも１辺の方向に設ければよい。

つぎに、図４ないし図８を参照して、本実施の形態に係る面発光型半導体レーザ素子１０の製造方法の一例について説明するが、図４ないし図８はエピ成長後のウエハＷＡＦに対する製造工程なので、まず、図４（ａ）に示すエピ成長完了までのウエハＷＡＦの製造方法について説明する。

図４（ａ）に示すように、まず、有機金属気相成長（ＭＯＣＶＤ）法等により、ｎ型ＧａＡｓ基板１２上に、キャリア濃度約２×１０^１８ｃｍ^−３、膜厚５００ｎｍ程度のｎ型ＧａＡｓバッファ層１４を積層する。

つぎに、ｎ型ＧａＡｓバッファ層１４上に、各々の膜厚が媒質内波長λ／ｎの１／４とされた、Ａｌ_０．３Ｇａ_０．７Ａｓ層とＡｌ_０．９Ｇａ_０．１Ａｓ層とを交互に３７．５周期積層してｎ型の下部ＤＢＲ１６を形成する。この際、Ａｌ_０．３Ｇａ_０．７Ａｓ層のキャリア濃度およびＡｌ_０．９Ｇａ_０．１Ａｓ層のキャリア濃度は、各々約２×１０^１８ｃｍ^−３とし、下部ＤＢＲ１６の総膜厚は約４μｍとする。

つぎに、下部ＤＢＲ１６上に、ノンドープのＡｌ_０．６Ｇａ_０．４Ａｓ層による下部スぺーサ層と、ノンドープの量子井戸活性層と、ノンドープのＡｌ_０．６Ｇａ_０．４Ａｓ層による上部スぺーサ層と、で構成される活性領域２４を形成する。量子井戸活性層は、Ａｌ_０．３Ｇａ_０．７Ａｓ層による４層の障壁層、および各障壁層の間に設けられたＡｌ_０．１１Ｇａ_０．８９Ａｓによる３層の量子井戸層で構成されている。この際、Ａｌ_０．３Ｇａ_０．７Ａｓによる障壁層の膜厚は各々約５ｎｍとし、Ａｌ_０．１１Ｇａ_０．８９Ａｓによる量子井戸層の膜厚は各々約９ｎｍとし、活性領域２４全体の膜厚は媒質内波長λ／ｎとする。

つぎに、上部スペーサ層上にｐ型のＡｌＡｓ層３２を形成し、ＡｌＡｓ層３２上に、各々の膜厚が媒質内波長λ／ｎの１／４とされた、Ａｌ_０．３Ｇａ_０．７Ａｓ層とＡｌ_０．９Ｇａ_０．１Ａｓ層とを交互に２５周期積層してｐ型の上部ＤＢＲ２６を形成する。この際、Ａｌ_０．３Ｇａ_０．７Ａｓ層のキャリア濃度およびＡｌ_０．９Ｇａ_０．１Ａｓ層のキャリア濃度は、各々約２×１０^１８ｃｍ^−３とし、上部ＤＢＲ２６の総膜厚は約３μｍとする。上部ＤＢＲ２６上には、キャリア濃度が約１×１０^１９ｃｍ^−３で、膜厚が１０ｎｍ程度のｐ型ＧａＡｓコンタクト層２８を形成する。

本製造方法においては、原料には、一例として、トリメチルガリウム、トリメチルアルミニウム、アルシンを用い、ドーパントには、一例として、ｎ型用にジシラン、ｐ型用にカーボンテトラブロマイドを用いる。また、成長時の基板温度は７００℃程度とし、減圧下で、原料を順次変化させ、連続して成長を行う。なお、下部ＤＢＲおよび上部ＤＢＲの電気抵抗を下げるために、下部ＤＢＲの中および上部ＤＢＲの中の層界面に、Ａｌ組成を段階的に変化させた膜厚が２０ｎｍ程度の組成傾斜領域を設ける場合もある。

つぎに、エピ成長以降の本実施の形態に係るＶＣＳＥＬ素子１０の製造方法について説明する。

まず、エピ成長の完了したウエハＷＡＦのＰ型ＧａＡｓコンタクト層２８上に電極材料を成膜した後、該材料をたとえばフォトリソグラフィによるマスクを用いてエッチングし、図４（ｂ）に示すように、Ｐ型電極３６を取り出すためのコンタクトメタルＣＭを形成する。コンタクトメタルＣＭは、一例として、Ｔｉ（チタン）／Ａｕ（金）の積層膜を用いて形成される。

つぎに、ウエハＷＡＦ面上に出射保護膜となる材料を成膜した後、該材料をたとえばフォトリソグラフィによるマスクを用いてエッチングし、図４（ｃ）に示すように、出射保護膜３８を形成する。出射保護膜の材料としては、一例として、ＳｉＮ膜を用いる。

つぎに、ウエハＷＡＦ面上にマスク材を形成した後、該マスク材をたとえばフォトリソグラフィによりエッチングし、図５（ａ）に示すように、ポストＰを形成するためのマスクを形成する。該マスクの材料としては、一例として、シリコン窒化膜を用い、図５（ａ）では、該マスクをシリコン窒化膜４０として示している。該マスクには、ポストＰをエッチングして形成するためのスリットＳ１が形成される。

つぎに、ウエハＷＡＦをエッチングして溝Ｔ１を掘り、図５（ｂ）に示すように、メサ状のポストＰを形成する。溝Ｔ１により分離されたポストＰ以外の部分はパッド形成領域ＰＡとなる。

つぎに、ウエハＷＡＦに酸化処理を施してＡｌＡｓ層３２を側面から酸化し、図５（ｃ）に示すように、ポストＰ内に酸化狭窄層を形成する。酸化狭窄層は、電流注入領域３２ａおよび選択酸化領域３２ｂを含んで構成されている。選択酸化領域３２ｂが上記酸化処理により酸化された領域であり、酸化されないで残された領域が電流注入領域３２ａである。電流注入領域３２ａは、円形または円形に近い形状をなしており、この電流注入領域３２ａにより、ＶＣＳＥＬ素子１０のｐ型電極３６とｎ型電極３０との間を流れる電流が絞られ、たとえばＶＣＳＥＬ素子１０の発振における横モードが制御される。

つぎに、たとえばフォトリソグラフィによるマスクを用いてエッチングし、図６（ａ）に示すように、酸化防止溝Ｔ２を形成する。本実施の形態では、上記における溝Ｔ１の形成と、この酸化防止溝Ｔ２の形成を別々のエッチングで行う形態を例示して説明するが、これに限られず、１回のエッチングで溝Ｔ１および酸化防止溝Ｔ２の双方を形成する形態としてもよい。本実施の形態に係る酸化防止溝Ｔ２の幅は、後述のダイシングスリットＳ２の幅より狭く形成される。

つぎに、図６（ｂ）に示すように、ウエハＷＡＦ全面にシリコン酸窒化膜３４による絶縁膜を成膜する。この工程において、半導体層の側面が絶縁膜で覆われた、本実施の形態に係る酸化防止構造６０が形成される。

つぎに、上記のシリコン酸窒化膜３４を、たとえばフォトリソグラフィによるマスクを用いてエッチングし、図６（ｃ）に示すように、コンタクトホールＣＨおよびダイシングスリットＳ２を形成する。コンタクトホールＣＨは、コンタクトメタルＣＭと後述のｐ型電極３６とを接続するための開孔であり、ダイシングスリットＳ２は、後述のダイシング領域７０を形成するための開孔である。ダイシングスリットＳ２の領域では、保護膜、すなわちシリコン窒化膜４０、シリコン酸窒化膜３４が除去されている。

つぎに、ウエハＷＡＦ面上に電極材料を成膜した後、該電極材料をたとえばフォトリソグラフィによるマスクを用いてエッチングし、図７（ａ）に示すように、ｐ型電極３６および電極パッド４２を形成する。ｐ型電極３６および電極パッド４２は、一例として、Ｔｉ（チタン）／Ａｕ（金）の積層膜を用いて形成する。本工程により、ｐ型電極３６が先述したコンタクトメタルＣＭと接続される。

つぎに、図７（ｂ）に示すように、ウエハＷＡＦの裏面に電極材料を成膜し、ｎ型電極３０を形成する。ｎ型電極３０は、一例として、ＡｕＧｅ／Ａｕの積層膜を着膜して形成される。

つぎに、図７（ｃ）に示すように、ダイシング領域７０においてダイシングし、ＶＣＳＥＬ素子１０を分離して個片化する。以上の工程により、ＶＣＳＥＬ素子１０が製造される。本実施の形態では、ＶＣＳＥＬ素子１０の製造方法を例示して説明したが、ＶＣＳＥＬアレイ１０ａも以上の工程によって製造される。

［第２の実施の形態］
図８を参照して、本実施の形態に係るＶＣＳＥＬ素子１０ｂについて説明する。本実施の形態に係るＶＣＳＥＬ素子１０ｂは、上記のＶＣＳＥＬ素子１０において、酸化防止スリットＳ３を設けた形態である。

上記実施の形態に係るＶＣＳＥＬ素子１０のように、発光部であるポストＰに対して酸化防止構造６０を設けた場合でも、たとえば、半導体層の一部が酸化されることにより、絶縁膜（たとえば、シリコン酸窒化膜３４）が剥がれたり、この絶縁膜剥がれに付随して発生する金属配線（たとえば、電極パッド４２）に断線が発生したりする場合もあり得る。

図８（ａ）は、一例として、酸化犠牲領域６２の下部ＤＢＲ１６に相当する部分が酸化され、酸化領域ＯＸが発生することにより生じたシリコン酸窒化膜３４の剥がれを、障害ＯＢとして図示している。この障害ＯＢがパッド形成領域ＰＡ方向に進行することにより、パッド形成領域ＰＡの（あるいはポストＰの）電極パッド４２やシリコン酸窒化膜３４の剥がれを発生させる場合がある。本実施の形態は、このような現象に対応した形態である。

図８（ｂ）に本実施の形態に係るＶＣＳＥＬ素子１０ｂを示す。図８（ｂ）に示すように、ＶＣＳＥＬ素子１０ｂは、パッド形成領域ＰＡと酸化防止構造６０との間で絶縁膜を切断する酸化防止スリットＳ３を備えている。この酸化防止スリットＳ３により、障害ＯＢが発生したとしても、当該障害ＯＢとパッド形成領域ＰＡ（あるいはポストＰ）が分離される。したがって、障害ＯＢが発生したとしても、当該障害ＯＢによりパッド形成領域ＰＡ（あるいはポストＰ）に二次的な障害が波及することが抑制される。

ここで、上記の酸化防止スリットＳ３は、独立したエッチング工程により設けてもよいが、図６（ｃ）に示す、コンタクトホールＣＨおよびダイシングスリットＳ２を形成するエッチング工程において同時に形成してもよい。この場合、エッチング工程が兼用されるので、製造工程を増やさずにすむ。

また、酸化防止スリットＳ３は、酸化防止構造６０に沿ってＶＣＳＥＬ素子１０ｂ（ポストＰ、パッド形成領域ＰＡ）を取り囲んで形成してもよいし、対象とする酸化防止箇所等を考慮して部分的に形成してもよい。

なお、上記各実施の形態では、酸化防止溝Ｔ２に絶縁膜（上記各実施の形態では、シリコン酸窒化膜３４）を形成した酸化防止構造６０を例示して説明したが、これに限られない。絶縁膜を形成する代わりに、たとえば、金属膜や酸化膜を形成して半導体層を覆ってもよいし、予め定められた原子のイオンを注入してもよいし、また他の半導体層を再成長させてもよい。

また、上記各実施の形態では、酸化防止溝Ｔ２をｎ型ＧａＡｓ基板１２まで到達させて形成する形態を例示して説明したが、これに限られない。酸化防止の対象等を考慮し、酸化防止溝Ｔ２を、たとえば上部ＤＢＲ２６まで到達させて形成してもよいし、ＡｌＡｓ層（酸化狭窄層）３２まで到達させて形成してもよい。

１０、１０ｂ、１０’ ＶＣＳＥＬ素子
１０ａ ＶＣＳＥＬアレイ
１２ ｎ型ＧａＡｓ基板
１４ ｎ型ＧａＡｓバッファ層
１６ 下部ＤＢＲ
２４ 活性領域
２６ 上部ＤＢＲ
２８ ｐ型ＧａＡｓコンタクト層
３０ ｎ型電極
３２ ＡｌＡｓ層
３２ａ 電流注入領域
３２ｂ 選択酸化領域
３４ シリコン酸窒化膜（ＳｉＯＮ膜）
３６ ｐ型電極
３８ 出射保護膜
４０ シリコン窒化膜（ＳｉＮ膜）
４２、４２ａ 電極パッド
４４ 配線
６０ 酸化防止構造
６２ 酸化犠牲領域
７０ ダイシング領域
ＣＨ コンタクトホール
ＣＭ コンタクトメタル
ＥＳ 端面
ＯＢ 障害
ＯＸ 酸化領域
Ｐ ポスト
ＰＡ パッド形成領域
Ｓ１ スリット
Ｓ２ ダイシングスリット
Ｓ３ 酸化防止スリット
Ｔ１ 溝
Ｔ２ 酸化防止溝
ＷＡＦ ウエハ
Ｗａ 酸化防止構造の溝幅
Ｗｄ ダイシング領域幅

Claims (6)

1. 個片化された基板と、
   前記基板上に形成された第１導電型の第１の半導体多層膜、活性領域、および前記第１の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜を含む半導体層と、
   前記半導体層に設けられた第１の溝によってメサ状に形成された発光部と、
   前記基板の外周と前記第１の溝との間に、前記第１の溝を囲うように設けられた第２の溝と、
   前記第２の溝の表面に形成された酸化防止部と、を備え、
   前記酸化防止部は、前記発光部の側面から前記外周まで一体として形成された絶縁膜の一部から構成され、前記第２の溝の内部全体を被覆している
   面発光型半導体レーザ素子。
2. 前記絶縁膜の少なくとも一部が前記発光部と前記第２の溝との間で切断されている
   請求項１に記載の面発光型半導体レーザ素子。
3. 前記発光部と前記第２の溝との間に配置されるとともに、前記発光部と接続された電極パッドをさらに備え、
   前記第２の溝は前記発光部および前記電極パッドを囲うように設けられている
   請求項１または請求項２に記載の面発光型半導体レーザ素子。
4. 前記酸化防止部は、前記第２の溝の内部に形成された金属膜、酸化膜、半導体層、およびイオン注入領域のいずれか１つである
   請求項１に記載の面発光型半導体レーザ素子。
5. 前記第１の溝は前記基板まで達しない深さを有し、前記第２の溝は前記基板まで達する深さを有する
   請求項１〜請求項４のいずれか１項に記載の面発光型半導体レーザ素子。
6. 前記第２の溝が前記外周の全周に沿って形成された
   請求項１〜請求項５のいずれか１項に記載の面発光型半導体レーザ素子。

Images