JP6951631B2 - 同期整流回路及びスイッチング電源装置 - Google Patents

Description

本発明は、同期整流回路及びスイッチング電源装置に関する。

スイッチング電源装置は、ＡＣ（Alternating Current）／ＤＣ（Direct Current）コンバータまたは、ＤＣ／ＤＣコンバータとして用いられている。従来、１次側回路部（ＡＣ／ＤＣコンバータではＡＣ電源から電力を受ける側の回路部）と、２次側回路部（ＡＣ／ＤＣコンバータではＤＣ電圧を出力する側の回路部）とを、トランスを用いて電気的に絶縁し磁気的に接続する絶縁型のスイッチング電源装置がある。絶縁型のスイッチング電源装置では、１次側または２次側の一方で電気的な短絡が生じた場合、その影響が他方へ伝わることを防止できる。たとえば、１次側回路部に落雷などにより過電圧が生じた場合でも、２次側回路部に接続されている機器を保護できる。

また、トランスの２次巻き線に生じる電圧波形を整流する回路として、２次巻き線に接続されたトランジスタを用い、電圧波形に基づいたタイミングでそのトランジスタをオンまたはオフして整流を行う同期整流回路がある。ダイオードとキャパシタによる整流回路を用いた場合、ダイオードのオン電圧とそこに流れる電流による大きな電力損失により、コンバータの変換効率が制約を受けるが、同期整流回路は、トランジスタのオン電圧が低く、電力損失を抑えられる。

なお、従来、トランスの２次側に補助巻き線を設け、補助巻き線に誘起される電圧に基づいて、同期整流回路のトランジスタを制御する技術があった（たとえば、特許文献１−３参照）。しかし、近年では、同期整流回路のトランジスタの制御を精度よく行い、より変換効率を向上させるために、専用の制御ＩＣ（Integrated Circuit）などの制御回路が用いられることが多い。

ところで、スイッチング電源装置の動作モードには、電流不連続モード、電流臨界モード及び電流連続モードがある。電流不連続モードは、１次側回路部と同期整流回路に含まれるスイッチング用のトランジスタに流れる電流が、電流波形の各周期における一定期間、両方同時に０Ａになるように、各トランジスタを制御する動作モードである。電流臨界モードは、上記各トランジスタに流れる電流が、電流波形の各周期における一点のタイミングで両方同時に０Ａになるように、各トランジスタを制御する動作モードである。電流連続モードは、上記各トランジスタに流れる電流が両方同時に０Ａになる期間やタイミングが存在しないように、各トランジスタを制御する動作モードである。電流連続モードでは、他のモードよりも大きな出力電流が得られる。

特開平８−２２３９０６号公報 特開平８−３３１８４２号公報 特開平１１−１３６９３４号公報

上記のような制御回路を用いて同期整流回路のトランジスタを制御するスイッチング電源装置で、電流連続モードを実現する場合、そのトランジスタがオフする前に、２次巻き線に接続されるトランジスタの端子の電圧が大きな正の値になる可能性があった。その端子の電圧が大きな正の値になると、トランジスタを介して基準電位側に大きな電流が流れ、大きな電力損失が生じる。このため、絶縁型同期整流方式のスイッチング電源装置では、電流連続モードを用いて大出力化を実現することが困難であった。

１つの側面では、本発明は、絶縁型同期整流方式のスイッチング電源装置の電流連続モードにおける電力損失を削減する同期整流回路、及びスイッチング電源装置を提供することを目的とする。

１つの実施態様では、絶縁型同期整流方式のスイッチング電源装置に含まれるトランスの２次巻き線に接続された第１の端子と、第１の制御電圧が印加される第２の端子とを有し、前記第１の制御電圧に基づいてスイッチング動作を行う第１のトランジスタと、前記第１の端子の第１の電圧を検出し、前記第１の電圧に基づいて、前記第１のトランジスタのスイッチング動作を制御する第２の制御電圧を出力する制御回路と、前記トランスの１次巻き線に接続された第３の端子を有し第３の制御電圧に基づいてスイッチング動作を行う第２のトランジスタの、前記第３の端子の第２の電圧、または前記第２の電圧と同じタイミングで変化する第３の電圧と、前記第２の制御電圧とに基づいて、前記第１の制御電圧を生成するとともに、前記第２の電圧が第１の値から第２の値に下がるタイミングでは、前記第２の制御電圧によらず前記第１のトランジスタをオフにする前記第１の制御電圧を生成する制御電圧生成回路と、を有する同期整流回路が提供される。

また、１つの実施態様では、スイッチング電源装置が提供される。

１つの側面では、絶縁型同期整流方式のスイッチング電源装置の電流連続モードにおける電力損失を削減できる。

第１の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。 ３つの動作モードの電流波形の一例を示す図である。 電流不連続モード時のスイッチング電源装置の動作を説明する図である。 電流連続モード時に逆方向電流が生じる理由を説明する図である。 第２の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。 電流不連続モードの動作シミュレーション結果の一例を示す図である。 電流連続モードの動作シミュレーション結果の一例を示す図である（比較例）。 図７の一部の期間を拡大した図である。 第２の実施の形態のスイッチング電源装置における電流連続モードの動作シミュレーション結果の一例を示す図である。 図９の一部の期間を拡大した図である。 第３の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。 第４の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。

以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。

絶縁型同期整流方式のスイッチング電源装置１０は、ＡＣ／ＤＣコンバータまたは、ＤＣ／ＤＣコンバータである。
スイッチング電源装置１０は、１次側回路部に含まれる１次側制御回路（以下１次側制御ＩＣという）１１と、トランジスタ１２とを有する。なお、図１では、スイッチング電源装置１０の１次側回路部については、１次側制御ＩＣ１１とトランジスタ１２以外、図示が省略されている。スイッチング電源装置１０がＡＣ／ＤＣコンバータである場合には、交流電圧を整流する整流部などが１次側回路部に含まれる。

さらに、スイッチング電源装置１０は、１次側回路部と２次側回路部とを電気的に絶縁するとともに磁気的に結合するトランス１３を有する。２次側回路部には、同期整流回路１４、キャパシタ１５が含まれる。また、スイッチング電源装置１０は、非接触結合部１６を有する。

なお、以下では、トランジスタ１２は、ｎチャネル型のＦＥＴ（Field effect transistor）であるものとする。ＦＥＴには、たとえば、Ｓｉ（シリコン）−ＭＯＳ（metal-oxide-semiconductor）ＦＥＴや、ＧａＮ（窒化ガリウム）を用いたＦＥＴ、ＧａＡｓ（ガリウムヒ素）を用いたＦＥＴなどがある。

１次側制御ＩＣ１１は、電源電圧（図示が省略されている）を受け、所定の周波数（以下スイッチング周波数という）でトランジスタ１２をオンまたはオフするための制御電圧（以下ゲート電圧Ｖｇ１という）を出力する。たとえば、１次側制御ＩＣ１１は、スイッチング電源装置１０を電流不連続モード、電流臨界モードまたは電流連続モードの何れで動作させるかによって、１周期におけるトランジスタ１２のオン時間の割合（以下デューティ比という）を変える。デューティ比はゲート電圧Ｖｇ１のパルス幅を変えることで変更できる。

また、１次側制御ＩＣ１１は、スイッチング電源装置１０の出力電圧（直流電圧）とその期待値との誤差を示す誤差信号を非接触結合部１６から受ける。そして、１次側制御ＩＣ１１は、その誤差信号に基づいて、デューティ比を適切な値へ調整する。

なお、１次側制御ＩＣ１１は、基準電位（以下では０Ｖとするが、特に０Ｖに限定されない）となる端子（以下ＧＮＤという）に接続される。
トランジスタ１２は、トランス１３の１次巻き線１３ａに接続されたドレイン端子と、ＧＮＤに接続されたソース端子と、１次側制御ＩＣ１１に接続されたゲート端子とを有する。トランジスタ１２は、１次側制御ＩＣ１１から供給されるゲート電圧Ｖｇ１に基づいてスイッチング動作を行う。

トランス１３は、１次巻き線１３ａ、２次巻き線１３ｂ、補助巻き線１３ｃ、コア１３ｄを有する。図１では模式的に図示されているが、１次巻き線１３ａ、２次巻き線１３ｂ、補助巻き線１３ｃは、コア１３ｄに巻き付けられている。なお、各巻き線の一端の近傍に示されている黒丸は各巻き線の巻き始めの位置を示している。

１次巻き線１３ａの一端は、図示を省略しているが、スイッチング電源装置１０がＡＣ／ＤＣコンバータの場合、交流電圧を整流する整流部に接続され、スイッチング電源装置１０がＤＣ／ＤＣコンバータの場合には、ＤＣ電源に接続される。１次巻き線１３ａの他端はトランジスタ１２のドレイン端子に接続される。２次巻き線１３ｂの一端は、キャパシタ１５の一端及び、スイッチング電源装置１０の出力端子ＯＵＴに接続される。２次巻き線１３ｂの他端は、同期整流回路１４に接続される。補助巻き線１３ｃの一端は、ＧＮＤに接続され、他端は同期整流回路１４に接続される。

同期整流回路１４は、トランジスタ１４ａ、２次側制御回路（以下２次側制御ＩＣという）１４ｂ、制御電圧生成回路１４ｃ、ダイオード１４ｄ，１４ｅ、抵抗素子１４ｆ、キャパシタ１４ｇ、抵抗素子１４ｈを有する。なお、トランジスタ１２と同様、以下では、トランジスタ１４ａは、ｎチャネル型のＦＥＴであるものとする。

トランジスタ１４ａは、２次巻き線１３ｂに接続されたドレイン端子と、ＧＮＤに接続されたソース端子と、制御電圧生成回路１４ｃから供給される制御電圧（以下ゲート電圧Ｖｇ２という）が印加されるゲート端子を有する。トランジスタ１４ａは、ゲート電圧Ｖｇ２に基づいて、スイッチング動作を行う。

２次側制御ＩＣ１４ｂは、抵抗素子１４ｈを介してトランジスタ１４ａのドレイン端子に接続されており、ドレイン電流Ｉｄ２の変化に応じて変化するドレイン電圧Ｖｄ２を検出する。そして、２次側制御ＩＣ１４ｂは、ドレイン電圧Ｖｄ２に基づいて、トランジスタ１４ａのスイッチング動作を制御する制御電圧Ｖｇ２ａを出力する。

なお、２次側制御ＩＣ１４ｂは、ダイオード１４ｅ、抵抗素子１４ｆ、キャパシタ１４ｇによって生成される電源電圧で動作する。また、２次側制御ＩＣ１４ｂは、ＧＮＤに接続される。

制御電圧生成回路１４ｃは、トランジスタ１２のドレイン電圧Ｖｄ１と、制御電圧Ｖｇ２ａとに基づいて、ゲート電圧Ｖｇ２を生成する。第１の実施の形態のスイッチング電源装置１０では、制御電圧生成回路１４ｃは、ドレイン電圧Ｖｄ１に比例した電圧を補助巻き線１３ｃから受ける。つまり、制御電圧生成回路１４ｃは、補助巻き線１３ｃを介して、ドレイン電圧Ｖｄ１の変化を検出する。

制御電圧生成回路１４ｃは、たとえば、図１に示すようにＡＮＤ（論理積）回路１４ｃ１、減衰器１４ｃ２，１４ｃ３、増幅器１４ｃ４を有する。
ＡＮＤ回路１４ｃ１は、減衰器１４ｃ２，１４ｃ３の各出力電圧の論理積を演算する。

減衰器１４ｃ２は、補助巻き線１３ｃにより得られた電圧を、ＡＮＤ回路１４ｃ１の入力に適した値に減衰する。
減衰器１４ｃ３は、２次側制御ＩＣ１４ｂが出力する制御電圧Ｖｇ２ａを、ＡＮＤ回路１４ｃ１の入力に適した値に減衰する。

減衰器１４ｃ２，１４ｃ３は、たとえば、抵抗素子を用いて実現できる。
増幅器１４ｃ４は、ＡＮＤ回路１４ｃ１の出力電圧を、トランジスタ１４ａを駆動するために適した値に増幅することでゲート電圧Ｖｇ２を生成して出力する。

なお、減衰器１４ｃ２，１４ｃ３は、補助巻き線１３ｃによって得られる電圧（１次巻き線１３ａと補助巻き線１３ｃとの巻き数比によって調整可能）の大きさや、制御電圧Ｖｇ２ａの大きさによっては、設けなくてもよい。増幅器１４ｃ４も、ＡＮＤ回路１４ｃ１の出力電圧が、トランジスタ１４ａを駆動するために適した値（トランジスタ１４ａの種類によってこの値は異なる）であれば、設けなくてもよい。

このような制御電圧生成回路１４ｃは、ゲート電圧Ｖｇ１がＨ（High）レベルとなりトランジスタ１２がオンし、ドレイン電圧Ｖｄ１がある値から０Ｖに立ち下がるタイミングでは、ＡＮＤ回路１４ｃ１の出力電圧がＬ（Low）レベルとなる。これによりゲート電圧Ｖｇ２もＬレベルとなる。このため、制御電圧Ｖｇ２ａによらず、トランジスタ１４ａがオフする。

なお、Ｈレベルの電圧は、トランジスタ１２，１４ａがオンする閾値電圧よりも高い電圧であり、Ｌレベルの電圧は、トランジスタ１２，１４ａがオフする閾値電圧よりも低い電圧（たとえば、０Ｖ）である。トランジスタ１２，１４ａが異なる閾値電圧をもつ場合には、トランジスタ１２，１４ａのそれぞれにおいて、Ｈレベルの電圧やＬレベルの電圧はそれぞれ異なっていてもよい。

ダイオード１４ｄは、トランジスタ１４ａのスイッチング動作による同期整流が開始するまでの期間、整流を行う機能を有する。ダイオード１４ｄのアノードは、トランジスタ１４ａのソース端子に接続され、カソードはトランジスタ１４ａのドレイン端子に接続される。なお、トランジスタ１４ａが、Ｓｉ−ＭＯＳＦＥＴである場合には、Ｓｉ−ＭＯＳＦＥＴ内に形成されるボディダイオードが、ダイオード１４ｄと同様の機能を実現するため、ダイオード１４ｄはなくてもよい。

ダイオード１４ｅ、抵抗素子１４ｆ、キャパシタ１４ｇは、２次側制御ＩＣ１４ｂを動作させるための直流電圧である電源電圧を生成する。
ダイオード１４ｅのアノードは２次巻き線１３ｂに接続され、カソードは抵抗素子１４ｆの一端に接続される。抵抗素子１４ｆの他端は、キャパシタ１４ｇの一端及び２次側制御ＩＣ１４ｂの電源端子に接続される。キャパシタ１４ｇの他端はＧＮＤに接続される。

スイッチング電源装置１０のキャパシタ１５は、リップル電圧を低減するために設けられている。キャパシタ１５の一端は出力端子ＯＵＴに接続され、他端はＧＮＤに接続される。

非接触結合部１６は、スイッチング電源装置１０の出力電圧とその期待値との誤差を示す誤差信号を生成するとともに、たとえば、フォトカプラにより、その誤差信号を、１次側制御ＩＣ１１に伝送する。

ところで、図１には、電流連続モード時のスイッチング電源装置１０の動作波形の例が示されているが、まずは、その説明の前にスイッチング電源装置の３つの動作モードについて説明する。

スイッチング電源装置１０の動作モードは、前述のように電流不連続モード、電流臨界モード、電流連続モードがある。
図２は、３つの動作モードの電流波形の一例を示す図である。

波形２０ａは、電流不連続モードにおける、１次側回路部のトランジスタ１２のドレイン電流Ｉｄ１の波形であり、波形２１ａは、電流不連続モードにおける、２次側回路部の同期整流回路１４のトランジスタ１４ａのドレイン電流Ｉｄ２の波形を示している。波形２０ｂは、電流臨界モードにおける、トランジスタ１２のドレイン電流Ｉｄ１の波形であり、波形２１ｂは、電流臨界モードにおける、トランジスタ１４ａのドレイン電流Ｉｄ２の波形を示している。波形２０ｃは、電流連続モードにおける、トランジスタ１２のドレイン電流Ｉｄ１の波形であり、波形２１ｃは、電流連続モードにおける、トランジスタ１４ａのドレイン電流Ｉｄ２の波形を示している。

ただし、図２では、電流連続モードの波形２１ｃは、図１に示した制御電圧生成回路１４ｃを用いず、制御電圧Ｖｇ２ａにより直接トランジスタ１４ａを駆動した場合のドレイン電流Ｉｄ２の波形を示している。制御電圧生成回路１４ｃを用いた場合の動作波形と比較するためである。

なお、以下の説明では、トランジスタ１２のドレイン端子からソース端子（ＧＮＤに接続されている端子）の方向に流れるドレイン電流Ｉｄ１を正の値とする。一方、トランジスタ１４ａのソース端子からドレイン端子の方向に流れる（出力端子ＯＵＴの方向に向かって流れる）ドレイン電流Ｉｄ２を正の値とする。

電流不連続モードでは、トランジスタ１２，１４ａのドレイン電流Ｉｄ１，Ｉｄ２が両方同時に０Ａになる期間ｔｉ０ａがあり、電流臨界モードでは、トランジスタ１２，１４ａのドレイン電流Ｉｄ１，Ｉｄ２が両方同時に０Ａになるタイミングｔｉ０ｂがある。これに対し電流連続モードでは、トランジスタ１２，１４ａのドレイン電流Ｉｄ１，Ｉｄ２が両方同時に０Ａになる期間がない。

また、図２に示すように、１周期において、トランジスタ１４ａがオンする期間ｔｏｎａ，ｔｏｎｂ，ｔｏｎｃは、電流不連続モードの場合が最も短く、電流連続モードの場合が最も長い。

制御電圧Ｖｇ２ａにより直接トランジスタ１４ａを駆動した場合、図２に示すように、期間ｔｏｎｃの直後に逆方向電流（ドレイン端子からソース端子方向に流れる電流）が流れる可能性がある（その理由については後述する）。

図３は、電流不連続モード時のスイッチング電源装置の動作を説明する図である。
図３には、図１に示したスイッチング電源装置１０の一部が示されており、他の部分については図示が省略されている。なお、図３には出力端子ＯＵＴに接続される負荷１７が示されている。

波形２２ａは、電流不連続モード時のトランジスタ１２のドレイン電圧Ｖｄ１の波形、波形２３ａは、電流不連続モード時のトランジスタ１４ａのドレイン電圧Ｖｄ２の波形を示している。また、波形２４ａは、電流不連続モード時のトランジスタ１２のゲート電圧Ｖｇ１の波形、波形２５ａは、電流不連続モード時のトランジスタ１４ａのゲート電圧Ｖｇ２の波形を示している。

トランジスタ１２のゲート電圧Ｖｇ１がＬレベルからＨレベルに立ち上がると、トランジスタ１２がオンし、波形２０ａに示すようにドレイン端子からソース端子の方向にドレイン電流Ｉｄ１が流れ、トランス１３に磁気エネルギーが蓄えられる。このとき波形２２ａに示すように、ドレイン電圧Ｖｄ１は０Ｖである。ゲート電圧Ｖｇ１がＨレベルからＬレベルに立ち下がると、トランジスタ１２がオフし、波形２０ａに示すようにドレイン電流Ｉｄ１は０Ａになる。このとき波形２２ａに示すように、ドレイン電圧Ｖｄ１が０Ｖから上昇する。

また、トランジスタ１２がオフすると、トランス１３に蓄えられた磁気エネルギーにより、まず、トランジスタ１４ａのボディダイオードまたは図１に示したダイオード１４ｄを介して、ソース端子からドレイン端子の方向にドレイン電流Ｉｄ２が流れる。このときドレイン電圧Ｖｄ２は、波形２３ａに示すように負の値に変化する。その変化を図１に示した２次側制御ＩＣ１４ｂが検出したとき、２次側制御ＩＣ１４ｂは、制御電圧Ｖｇ２ａをＬレベルからＨレベルに立ち上げる。このとき１次側のドレイン電圧Ｖｄ１は立ち上がっているため、図１の制御電圧生成回路１４ｃのＡＮＤ回路１４ｃ１の出力電圧はＨレベルとなり、ゲート電圧Ｖｇ２も、波形２５ａに示すようにＨレベルとなる。これによりトランジスタ１４ａがオンする。

波形２１ａ，２３ａに示すように、蓄えられた磁気エネルギーが減少することによるドレイン電流Ｉｄ２の減少に伴い、ドレイン電圧Ｖｄ２が上昇し、ある閾値を超えたとき、２次側制御ＩＣ１４ｂは、制御電圧Ｖｇ２ａをＨレベルからＬレベルに立ち下げる。これにより図１の制御電圧生成回路１４ｃのＡＮＤ回路１４ｃ１の出力電圧はＬレベルとなり、波形２５ａに示すように、ゲート電圧Ｖｇ２もＬレベルとなり、トランジスタ１４ａはオフする。トランジスタ１２，１４ａが共にオフしている間、ドレイン電圧Ｖｄ１，Ｖｄ２は、共振により振動し、トランジスタ１２が再度オンすると、ドレイン電圧Ｖｄ２は一定値になる。その後、トランジスタ１２がオフすると、ドレイン電圧Ｖｄ２は、再び、負の値に変化する。

なお、閾値は、蓄えられた磁気エネルギーが消滅しきったとみなせる値に設定される。たとえば、閾値は、０Ｖから所定のオフセット値を引いた負の値である。
電流不連続モード時には、２次側制御ＩＣ１４ｂが、制御電圧Ｖｇ２ａにより直接トランジスタ１４ａを駆動しても、図３と同様の動作波形となる。しかし、電流連続モード時には、２次側制御ＩＣ１４ｂが、制御電圧Ｖｇ２ａにより直接トランジスタ１４ａを駆動した場合、前述のように逆方向電流が流れる可能性がある。以下その理由を説明する。

図４は、電流連続モード時に逆方向電流が生じる理由を説明する図である。
図４には、図３に示したスイッチング電源装置１０の一部が示されている。ただし、図４では、図１に示した制御電圧生成回路１４ｃを用いず、制御電圧Ｖｇ２ａにより直接トランジスタ１４ａが駆動される場合の動作例が示されている。

波形２２ｃは、電流連続モード時のトランジスタ１２のドレイン電圧Ｖｄ１の波形、波形２３ｃは、電流連続モード時のトランジスタ１４ａのドレイン電圧Ｖｄ２の波形を示している。また、波形２４ｃは、電流連続モード時のトランジスタ１２のゲート電圧Ｖｇ１の波形、波形２５ｃは、電流連続モード時の制御電圧Ｖｇ２ａの波形を示している。

トランジスタ１２のゲート電圧Ｖｇ１がＬレベルからＨレベルに立ち上がると、トランジスタ１２がオンし、波形２０ｃに示すようにドレイン端子からソース端子の方向にドレイン電流Ｉｄ１が流れ、トランス１３に磁気エネルギーが蓄えられる。このとき波形２２ｃに示すように、ドレイン電圧は０Ｖである。ゲート電圧Ｖｇ１がＨレベルからＬレベルに立ち下がると、トランジスタ１２がオフし、波形２０ｃに示すようにドレイン電流Ｉｄ１は０Ａになる。このとき波形２２ｃに示すように、ドレイン電圧Ｖｄ１が０Ｖから上昇する。

また、トランジスタ１２がオフすると、トランス１３に蓄えられた磁気エネルギーにより、まず、トランジスタ１４ａのボディダイオードまたは図１に示したダイオード１４ｄを介して、ソース端子からドレイン端子の方向にドレイン電流Ｉｄ２が流れる。このときドレイン電圧Ｖｄ２は、波形２３ｃに示すように負の値に変化し、その変化を図１に示した２次側制御ＩＣ１４ｂが検出したとき、２次側制御ＩＣ１４ｂは、波形２５ｃに示すように、制御電圧Ｖｇ２ａをＬレベルからＨレベルに立ち上げる。

前述のように２次側制御ＩＣ１４ｂは、ドレイン電流Ｉｄ２の減少に伴いドレイン電圧Ｖｄ２が上昇し、ある閾値を超えたとき、制御電圧Ｖｇ２ａをＨレベルからＬレベルに立ち下げる。しかし、図４の例では、ドレイン電圧Ｖｄ２がその閾値を超える前に（蓄えられた磁気エネルギーが消滅しきらないうちに）、トランジスタ１２がオンすることによりドレイン電圧Ｖｄ１が０Ｖに下がる。これにより、２次側回路部では、制御電圧Ｖｇ２ａがＨレベルであるにもかかわらず（トランジスタ１４ａがオン状態であるにもかかわらず）、ドレイン電圧Ｖｄ２が大きな正の値に上昇する。このため、波形２１ｃに示すように、トランジスタ１４ａのドレイン端子からソース端子の方向に、大きな逆方向電流が流れる。つまり、負荷１７側から、トランジスタ１４ａ側に大きく電流を引き込む状態となり、高いドレイン電圧と大きな逆方向電流により、大きな電力損失が生じることになる。

このような問題を解決するために、第１の実施の形態のスイッチング電源装置１０の同期整流回路１４は、制御電圧Ｖｇ２ａを直接、トランジスタ１４ａのゲート端子に供給する代わりに、制御電圧Ｖｇ２ａと、ドレイン電圧Ｖｄ１に基づいてトランジスタ１４ａのゲート端子に供給するゲート電圧Ｖｇ２を生成する。

図１に、制御電圧生成回路１４ｃを用いてゲート電圧Ｖｇ２を生成するスイッチング電源装置１０の、電流連続モード時の動作波形の一部の例が示されている。
ゲート電圧Ｖｇ１がＬレベルからＨレベルに立ち上がり、トランジスタ１２がオンすると（タイミングｔａ）、ドレイン電流Ｉｄ１（図１では波形は省略されている）が流れ、ドレイン電圧Ｖｄ１が０Ｖになる。これにより、２次側回路部のトランジスタ１４ａのドレイン電圧Ｖｄ２が、強制的に正の値に立ち上がる。制御電圧Ｖｇ２ａは、所定時間遅れたタイミングｔｂで立ち下がる。図４に示したように、この制御電圧Ｖｇ２ａにより直接、トランジスタ１４ａが駆動される場合には、トランジスタ１４ａがオンの状態で、ドレイン電圧Ｖｄ２が正の値になるため、負のドレイン電流Ｉｄ２、つまり逆方向電流が流れる。

しかし、第１の実施の形態のスイッチング電源装置１０において、ドレイン電圧Ｖｄ１が０Ｖに下がると、制御電圧生成回路１４ｃのＡＮＤ回路１４ｃ１の出力電圧がＬレベルとなる。これによりゲート電圧Ｖｇ２もＬレベルとなる。このため、制御電圧Ｖｇ２ａによらず、トランジスタ１４ａがオフする。したがって、ドレイン電流Ｉｄ２が０Ａになり、逆方向電流の発生が抑制される。つまり、電力損失の発生を抑制できる。

以上のことから、従来の同期整流方式のスイッチング電源装置では、大きな電力損失の発生により実質的に使用できなかった電流連続モードが使用可能となり、大出力化を実現できる。

なお、上記の例では、制御電圧生成回路１４ｃは、ドレイン電圧Ｖｄ１と、制御電圧Ｖｇ２ａとに基づいて、ゲート電圧Ｖｇ２を生成するものとしたが、これに限定されない。ドレイン電圧Ｖｄ１の代わりに、ドレイン電圧Ｖｄ１と同じタイミングで変化する電圧を用いてもよい。そのような電圧として、図１に示すように、たとえば、ゲート電圧Ｖｇ１やドレイン電圧Ｖｄ２がある。

（第２の実施の形態）
図５は、第２の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。

第２の実施の形態のスイッチング電源装置３０は、ＤＣ／ＤＣコンバータである。
スイッチング電源装置３０の１次側回路部には、１次側制御ＩＣ３１、トランジスタ３２、抵抗素子３３ａ，３３ｂ、キャパシタ３４、抵抗素子３５，３６、キャパシタ３７，３８、抵抗素子３９，４０が含まれる。また、スイッチング電源装置３０は、１次側回路部と２次側回路部とを電気的に絶縁するとともに磁気的に結合するトランス４１を有する。２次側回路部には、同期整流回路４２、キャパシタ４３、抵抗素子４４ａ，４４ｂが含まれる。

なお、以下では、トランジスタ３２は、ｎチャネル型のＦＥＴであるものとする。ＦＥＴには、ＦＥＴには、たとえば、Ｓｉ−ＭＯＳＦＥＴや、ＧａＮを用いたＦＥＴ、ＧａＡｓを用いたＦＥＴなどがある。

１次側制御ＩＣ３１は、トランジスタ３２を所定のスイッチング周波数及びデューティ比でオンまたはオフするためのゲート電圧ＶＧ１を出力する。たとえば、１次側制御ＩＣ３１は、スイッチング電源装置３０を電流不連続モード、電流臨界モードまたは電流連続モードの何れで動作させるかによって、１周期におけるトランジスタ３２のデューティ比を変える。

１次側制御ＩＣ３１として、たとえば、リニアテクノロジー社のＬＴ（登録商標）３８０５が用いられるが、同様の機能を有するものであればこれに限定されない。１次側制御ＩＣ３１は、“Ｒｕｎ”、“ＳＳＦＬＴ”、“ＦＳ”、“Ｉｔｈ”、“Ｖｃｃ”、“Ｇａｔｅ”、“ＯＣ”、“Ｉｓｅｎｓｅ”、“ＦＢ”、“ＧＮＤ”と表記された複数の端子を有する。

“Ｒｕｎ”には、１次側制御ＩＣ３１の動作の可否を決定するための判定電圧を１次側制御ＩＣ３１に供給するための抵抗素子３３ａ，３３ｂの一端が接続される。抵抗素子３３ａの他端はスイッチング電源装置３０の入力端子ＩＮに接続され、抵抗素子３３ｂの他端はＧＮＤに接続される。

“ＳＳＦＬＴ”には、入力端子ＩＮに入力電圧の印加が開始されたときに、出力端子ＯＵＴの出力電圧の上昇を制御するためのキャパシタ３４の一端が接続される。キャパシタ３４の他端はＧＮＤに接続される。

“ＦＳ”には、スイッチング周波数を決定するための抵抗素子３５の一端が接続される。抵抗素子３５の他端はＧＮＤに接続される。
“Ｉｔｈ”には２次側回路からの帰還電圧と内部参照電圧との差電圧の時間的応答速度を調整するための、抵抗素子３６とキャパシタ３７による直列回路が接続される。抵抗素子３６の一端は“Ｉｔｈ”に接続され、抵抗素子３６の他端はキャパシタ３７の一端に接続される。キャパシタ３７の他端はＧＮＤに接続される。

“Ｖｃｃ”には、１次側制御ＩＣ３１に電源電圧を供給するための抵抗素子３９の一端と、トランジスタ３２に電荷を供給するためのキャパシタ３８の一端が接続される。抵抗素子３９の他端は入力端子ＩＮに接続され、キャパシタ３８の他端はＧＮＤに接続される。

“Ｇａｔｅ”には、トランジスタ３２のゲート端子及び同期整流回路４２が接続される。
“ＯＣ”、“Ｉｓｅｎｓｅ”は、トランジスタ３２のソース端子に流れる電流をモニタするための端子であり、トランジスタ３２のソース端子と抵抗素子４０の一端に接続される。抵抗素子４０の他端はＧＮＤに接続される。１次側制御ＩＣ３１は検出した電流が異常値であるときには、たとえば、トランジスタ３２のスイッチング動作を停止する。

“ＦＢ”は、出力端子ＯＵＴの出力電圧が抵抗素子４４ａ，４４ｂにより分圧されることで生成される帰還電圧を受ける。１次側制御ＩＣ３１は、この帰還電圧に基づいて、出力電圧が一定に保たれるように、デューティ比を適切な値へ調整する。

“ＧＮＤ”は、ＧＮＤに接続される。
トランジスタ３２は、トランス４１の１次巻き線４１ａに接続されたドレイン端子と、抵抗素子４０を介してＧＮＤに接続されたソース端子と、１次側制御ＩＣ３１に接続されたゲート端子を有する。トランジスタ３２は、１次側制御ＩＣ３１から供給されるゲート電圧ＶＧ１に応じてオンまたはオフする。

トランス４１は、１次巻き線４１ａ、２次巻き線４１ｂ、コア４１ｃを有する。図５では模式的に図示されているが、１次巻き線４１ａ、２次巻き線４１ｂは、コア４１ｃに巻き付けられている。なお、各巻き線の一端の近傍に示されている黒丸は各巻き線の巻き始めの位置を示している。

１次巻き線４１ａの一端は、入力端子ＩＮに接続される。２次巻き線４１ｂの一端は、キャパシタ４３の一端及び、スイッチング電源装置３０の出力端子ＯＵＴに接続される。２次巻き線４１ｂの他端は、同期整流回路４２に接続される。

同期整流回路４２は、トランジスタ４２ａ、２次側制御ＩＣ４２ｂ、制御電圧生成回路４２ｃ、ダイオード４２ｄ，４２ｅ、抵抗素子４２ｆ、キャパシタ４２ｇ、抵抗素子４２ｈ、キャパシタ４２ｉを有する。なお、トランジスタ３２と同様、以下では、トランジスタ４２ａは、ｎチャネル型のＦＥＴであるものとする。

トランジスタ４２ａは、２次巻き線４１ｂの一端に接続されたドレイン端子と、ＧＮＤに接続されたソース端子と、制御電圧生成回路４２ｃから供給されるゲート電圧ＶＧ２が印加されるゲート端子を有する。トランジスタ４２ａは、ゲート電圧ＶＧ２に基づいて、スイッチング動作を行う。

２次側制御ＩＣ４２ｂは、トランジスタ４２ａのドレイン電圧ＶＤ２に基づいて、トランジスタ４２ａのスイッチング動作を制御するための制御電圧ＶＧ２ａを出力する。
２次側制御ＩＣ４２ｂとして、たとえば、リニアテクノロジー社のＬＴ８３０９が用いられるが、同様の機能を有するものであればこれに限定されない。２次側制御ＩＣ４２ｂは、“Ｖｃｃ”、“Ｄｒａｉｎ”、“Ｇａｔｅ”、“ＩＮＴＶｃｃ”、“ＧＮＤ”と表記された複数の端子を有する。

“Ｖｃｃ”には、ダイオード４２ｅ、抵抗素子４２ｆ、キャパシタ４２ｇによって生成される電源電圧が供給され、２次側制御ＩＣ４２ｂは、その電源電圧によって動作する。
“Ｄｒａｉｎ”には、トランジスタ４２ａのドレイン電圧ＶＤ２を検出するために設けられた抵抗素子４２ｈを介して、２次巻き線４１ｂの一端及びトランジスタ４２ａのドレイン端子が接続される。

“Ｇａｔｅ”には、制御電圧生成回路４２ｃが接続される。“Ｇａｔｅ”から制御電圧ＶＧ２ａが出力される。
“ＩＮＴＶｃｃ”には、トランジスタ４２ａのゲート端子へ電荷を供給するためのキャパシタ４２ｉの一端が接続される。キャパシタ４２ｉの他端はＧＮＤに接続される。

“ＧＮＤ”には、ＧＮＤが接続される。
制御電圧生成回路４２ｃは、トランジスタ３２のゲート電圧ＶＧ１の論理レベルを反転した電圧と、制御電圧ＶＧ２ａとに基づいて、ゲート電圧ＶＧ２を生成する。

制御電圧生成回路４２ｃは、たとえば、図５に示すように反転増幅器（インバータ）４２ｃ１と、ＡＮＤ回路４２ｃ２、増幅器４２ｃ３を有する。なお、図示を省略しているが、これらの各素子は、たとえば、出力端子ＯＵＴに接続されており、出力端子ＯＵＴにおける出力電圧を電源電圧として用いることができる。

反転増幅器４２ｃ１の入力端子は、トランジスタ３２のゲート端子に接続されており、ゲート電圧ＶＧ１の論理レベルを反転した電圧を出力する。
ＡＮＤ回路４２ｃ２は、ゲート電圧ＶＧ１の論理レベルを反転した電圧と、制御電圧ＶＧ２ａとの論理積を演算する。

増幅器４２ｃ３は、ＡＮＤ回路４２ｃ２の出力電圧を、トランジスタ４２ａを駆動するために適した値に増幅することでゲート電圧ＶＧ２を生成して出力する。
なお、増幅器４２ｃ３は、ＡＮＤ回路４２ｃ２の出力電圧が、トランジスタ４２ａを駆動するために適した値（トランジスタ４２ａの種類によってこの値は異なる）であれば、設けなくてもよい。

このような制御電圧生成回路４２ｃは、ゲート電圧ＶＧ１がＨレベルとなるタイミング（トランジスタ３２がオンし、ドレイン電圧ＶＤ１がある値から０Ｖに立ち下がるタイミングに等しい）では、反転増幅器４２ｃ１の出力電圧はＬレベルになる。したがって、ＡＮＤ回路４２ｃ２の出力電圧もＬレベルとなる。これによりゲート電圧ＶＧ２もＬレベルとなる。このため、制御電圧ＶＧ２ａによらず、トランジスタ４２ａがオフする。

なお、Ｈレベルのゲート電圧ＶＧ１，ＶＧ２は、トランジスタ３２，４２ａがオンする閾値電圧よりも高い電圧であり、Ｌレベルのゲート電圧ＶＧ１，ＶＧ２は、トランジスタ３２，４２ａがオフする閾値電圧よりも低い電圧（たとえば、０Ｖ）である。トランジスタ３２，４２ａが異なる閾値電圧をもつ場合には、トランジスタ３２，４２ａのそれぞれにおいて、Ｈレベルのゲート電圧ＶＧ１，ＶＧ２やＬレベルのゲート電圧ＶＧ１，ＶＧ２はそれぞれ異なっていてもよい。

ダイオード４２ｄは、トランジスタ４２ａのスイッチング動作による同期整流が開始するまでの期間、整流を行う機能を有する。ダイオード４２ｄのアノードは、トランジスタ４２ａのソース端子に接続され、カソードはトランジスタ４２ａのドレイン端子に接続される。なお、トランジスタ４２ａが、Ｓｉ−ＭＯＳＦＥＴである場合には、Ｓｉ−ＭＯＳＦＥＴ内に形成されるボディダイオードが、ダイオード４２ｄと同様の機能を実現するため、ダイオード４２ｄはなくてもよい。

ダイオード４２ｅ、抵抗素子４２ｆ、キャパシタ４２ｇは、２次側制御ＩＣ４２ｂを動作させるための直流電圧である電源電圧を生成する。
ダイオード４２ｅのアノードは、２次巻き線４１ｂの一端に接続され、カソードは、抵抗素子４２ｆの一端に接続される。抵抗素子４２ｆの他端は、キャパシタ４２ｇの一端及び２次側制御ＩＣ４２ｂの端子の１つである“Ｖｃｃ”に接続される。キャパシタ４２ｇの他端はＧＮＤに接続される。

スイッチング電源装置３０のキャパシタ４３は、リップル電圧を低減するために設けられている。キャパシタ４３の一端は、出力端子ＯＵＴに接続され、他端は、ＧＮＤに接続される。

抵抗素子４４ａ，４４ｂによる直列回路は、抵抗分圧回路であり、出力端子ＯＵＴの出力電圧を抵抗素子４４ａ，４４ｂの抵抗値の比に基づいて分圧することで、帰還電圧を生成し、１次側制御ＩＣ３１に供給する。

なお、スイッチング電源装置３０は、ＤＣ／ＤＣコンバータであるため、入力端子ＩＮには直流電源４６が接続される。
（比較例）
以下、第２の実施の形態のスイッチング電源装置３０の動作を説明する前に、比較例として２次側制御ＩＣ４２ｂが出力する制御電圧ＶＧ２ａで、直接トランジスタ４２ａを駆動する場合の動作についてのシミュレーション結果の例を示す。

なお、シミュレーション条件として、たとえば、以下の条件が用いられる。
直流電源４６は、４８Ｖの直流電圧を出力する。トランス４１の１次巻き線４１ａのインダクタンス値として２８．５μＨ、２次巻き線４１ｂのインダクタンス値として０．８μＨが用いられる。抵抗素子３３ａの抵抗値として１００ｋΩ、抵抗素子３３ｂの抵抗値として１０ｋΩ、キャパシタ３４のキャパシタンス値として０．０１μＦ、抵抗素子３５の抵抗値として１４０ｋΩが用いられる。また、抵抗素子３６の抵抗値として５６ｋΩ、キャパシタ３７のキャパシタンス値として０．００４７μＦ、キャパシタ３８のキャパシタンス値として１０μＦ、抵抗素子３９の抵抗値として６．８ｋΩ、抵抗素子４０の抵抗値として０．０２１Ωが用いられる。さらに、抵抗素子４２ｆの抵抗値として１０Ω、キャパシタ４２ｇのキャパシタンス値として１μＦ、抵抗素子４２ｈの抵抗値として２．３ｋΩ、キャパシタ４２ｉのキャパシタンス値として４．７μＦが用いられる。また、キャパシタ４３のキャパシタンス値として３３０μＦ、抵抗素子４４ａの抵抗値として１０ｋΩ、抵抗素子４４ｂの抵抗値として、１．９０５ｋΩが用いられる。その他の条件については説明を省略する。

図６は、電流不連続モードの動作シミュレーション結果の一例を示す図である。
上から、ゲート電圧ＶＧ１、ドレイン電圧ＶＤ１、ドレイン電圧ＶＤ２、制御電圧ＶＧ２ａ、ドレイン電流ＩＤ２の波形を示している。横軸は時間を表し、縦軸は、電圧波形を示すグラフでは電圧を表し、電流波形を示すグラフでは電流を表す。

トランジスタ３２のゲート電圧ＶＧ１がＬレベル（図６の例では０．０Ｖ）からＨレベル（図６の例では８．８Ｖ程度）に立ち上がると（タイミングｔ１）、トランジスタ３２がオンする。これにより、ドレイン端子からソース端子の方向にドレイン電流ＩＤ１が流れ、トランス４１に磁気エネルギーが蓄えられる。このとき、ドレイン電圧ＶＤ１は０Ｖである。ゲート電圧ＶＧ１がＨレベルからＬレベルに立ち下がると（タイミングｔ２）、トランジスタ３２がオフし、ドレイン電圧ＶＤ１が０Ｖから上昇する。

また、タイミングｔ２では、トランス４１に蓄えられた磁気エネルギーにより、トランジスタ４２ａのボディダイオードまたはダイオード４２ｄを介して、ソース端子からドレイン端子の方向にドレイン電流ＩＤ２が流れる。このときドレイン電圧ＶＤ２は、正の値から負の値に変化し、その変化を２次側制御ＩＣ４２ｂが検出したとき、２次側制御ＩＣ４２ｂは、制御電圧ＶＧ２ａをＬレベル（図６の例では０．０Ｖ）からＨレベル（図６の例では７．０Ｖ）に立ち上げる。これによりトランジスタ４２ａがオンする。

ドレイン電流ＩＤ２の減少に伴い、ドレイン電圧ＶＤ２が上昇し、ある閾値を超えたとき（タイミングｔ３）、２次側制御ＩＣ４２ｂは、制御電圧ＶＧ２ａをＨレベルからＬレベルに立ち下げる。これにより、トランジスタ４２ａはオフする。トランジスタ３２，４２ａが共にオフしている間、ドレイン電圧ＶＤ１，ＶＤ２は、共振により振動し、トランジスタ３２が再度オンすると（タイミングｔ４）、ドレイン電圧ＶＤ２は一定値（図６の例では１３Ｖ程度）になる。

このように電流不連続モードの場合には、２次側制御ＩＣ４２ｂが出力する制御電圧ＶＧ２ａで直接トランジスタ４２ａを駆動するようにしても、ドレイン電流ＩＤ２が負の値にはならず、大きな電流損失は生じない。

図７は、電流連続モードの動作シミュレーション結果の一例を示す図である（比較例）。
また、図８は、図７の一部の期間を拡大した図である。

図７、図８では、上から、ゲート電圧ＶＧ１、ドレイン電圧ＶＤ１、ドレイン電圧ＶＤ２、制御電圧ＶＧ２ａ、ドレイン電流ＩＤ２の波形を示している。横軸は時間を表し、縦軸は、電圧波形を示すグラフでは電圧を表し、電流波形を示すグラフでは電流を表す。

トランジスタ３２のゲート電圧ＶＧ１がＨレベルからＬレベルに立ち下がると（タイミングｔ５）、トランジスタ３２がオフし、ドレイン電圧ＶＤ１が０Ｖから上昇する。
また、トランジスタ３２がオフすると、トランス４１に蓄えられた磁気エネルギーにより、トランジスタ４２ａのボディダイオードまたはダイオード４２ｄを介して、ソース端子からドレイン端子の方向にドレイン電流ＩＤ２が流れる。このときドレイン電圧ＶＤ２は、負の値に変化し、その変化を２次側制御ＩＣ４２ｂが検出したとき、２次側制御ＩＣ４２ｂは、制御電圧ＶＧ２ａをＬレベルからＨレベルに立ち上げる。

前述のように２次側制御ＩＣ４２ｂは、ドレイン電流ＩＤ２の減少に伴いドレイン電圧ＶＤ２が上昇し、ある閾値を超えたとき、制御電圧ＶＧ２ａをＨレベルからＬレベルに立ち下げる。しかし、図７の例では、ドレイン電圧ＶＤ２がその閾値を超える前に（蓄えられた磁気エネルギーが消滅しきらないうちに）、トランジスタ３２がオンすることによりドレイン電圧ＶＤ１が０Ｖに下がる（タイミングｔ６）。

図８では、タイミングｔ６を含む期間の上記電圧波形及び電流波形が拡大されている。ドレイン電圧ＶＤ１が０Ｖに下がるタイミングｔ６ａでは、制御電圧ＶＧ２ａがＨレベルであるにもかかわらず（トランジスタ４２ａがオン状態であるにもかかわらず）、ドレイン電圧ＶＤ２が大きな正の値に上昇する。このため、制御電圧ＶＧ２ａがＬレベルになりトランジスタ４２ａがオフするタイミングｔ６ｂまで、トランジスタ４２ａのドレイン端子からソース端子の方向に、大きな逆方向電流が流れる。つまり、出力端子ＯＵＴ側から、トランジスタ４２ａ側に大きく電流を引き込む状態となり、高いドレイン電圧と大きな逆方向電流により、大きな電力損失が生じることになる。

（第２の実施の形態のスイッチング電源装置３０の電流連続モード時における動作例）
第２の実施の形態のスイッチング電源装置３０の同期整流回路４２は、制御電圧ＶＧ２ａでトランジスタ４２ａを駆動する代わりに、制御電圧ＶＧ２ａとゲート電圧ＶＧ１とに基づいてゲート電圧ＶＧ２を生成し、ゲート電圧ＶＧ２でトランジスタ４２ａを駆動する。ゲート電圧ＶＧ１は、ドレイン電圧ＶＤ１と同じタイミングで変化し、ドレイン電圧ＶＤ１が０Ｖに立ち下がるときは、ＬレベルからＨレベルに立ち上がる。このため、ゲート電圧ＶＧ１の論理レベルを反転させた電圧と、制御電圧ＶＧ２ａとの論理積に基づいてゲート電圧ＶＧ２を生成することで、ドレイン電圧Ｖｄ１の変化を利用した第１の実施の形態のスイッチング電源装置１０と同様の効果が得られる。

図９は、第２の実施の形態のスイッチング電源装置における電流連続モードの動作シミュレーション結果の一例を示す図である。
また、図１０は、図９の一部の期間を拡大した図である。

図９、図１０では、上から、ゲート電圧ＶＧ１、ドレイン電圧ＶＤ１、ドレイン電圧ＶＤ２、ゲート電圧ＶＧ２、ドレイン電流ＩＤ２の波形を示している。横軸は時間を表し、縦軸は、電圧波形を示すグラフでは電圧を表し、電流波形を示すグラフでは電流を表す。なお、シミュレーション条件は、制御電圧生成回路４２ｃを用いる以外は、前述した条件と同じである。

トランジスタ３２のゲート電圧ＶＧ１がＨレベルからＬレベルに立ち下がると（タイミングｔ７）、トランジスタ３２がオフし、ドレイン電圧ＶＤ１が０Ｖから上昇する。
また、トランジスタ３２がオフすると、トランス４１に蓄えられた磁気エネルギーにより、トランジスタ４２ａのボディダイオードまたはダイオード４２ｄを介して、ソース端子からドレイン端子の方向にドレイン電流ＩＤ２が流れる。このときドレイン電圧ＶＤ２は、負の値に変化し、その変化を２次側制御ＩＣ４２ｂが検出すると、２次側制御ＩＣ４２ｂは、制御電圧ＶＧ２ａをＬレベルからＨレベルに立ち上げる。

前述のように２次側制御ＩＣ４２ｂは、ドレイン電流ＩＤ２の減少に伴いドレイン電圧ＶＤ２が上昇し、ある閾値を超えたとき、制御電圧ＶＧ２ａをＨレベルからＬレベルに立ち下げる。しかし、図９の例では、ドレイン電圧ＶＤ２がその閾値を超える前に（蓄えられた磁気エネルギーが消滅しきらないうちに）、トランジスタ３２がオンすることによりドレイン電圧ＶＤ１が０Ｖに下がる（タイミングｔ８）。

第２の実施の形態のスイッチング電源装置３０の同期整流回路４２において、制御電圧生成回路４２ｃは、ゲート電圧ＶＧ１がＬレベルからＨレベルに立ち上がると、ＡＮＤ回路４２ｃ２の出力電圧がＬレベルとなる。これにより、図１０に示すように、ゲート電圧ＶＧ２もＬレベルとなる。このため、制御電圧ＶＧ２ａによらず、トランジスタ４２ａがオフする。したがって、ドレイン電流ＩＤ２が０Ａになり、逆方向電流の発生が抑制される。つまり、電力損失の発生を抑制できる。

以上のように、第２の実施の形態のスイッチング電源装置３０においても、第１の実施の形態のスイッチング電源装置１０と同様の効果が得られる。
なお、第２の実施の形態のスイッチング電源装置３０では、図５に示すように、トランジスタ３２のゲート端子と同期整流回路４２に直接接続するようにしたが、これに限定されない。トランジスタ３２のゲート端子に接続された巻き線と、制御電圧生成回路４２ｃに接続された巻き線とを有するトランスを別に設けて、制御電圧生成回路４２ｃが、そのトランスを介して、トランジスタ３２のゲート電圧に比例した電圧を受けてもよい。

（第３の実施の形態）
図１１は、第３の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。なお、図１１において、図５に示した要素と同じ要素については、同一符号が付されている。

第３の実施の形態のスイッチング電源装置５０は、ＡＣ／ＤＣコンバータである。
スイッチング電源装置５０の１次側回路部には、整流部５１、電圧分圧器５２、整流器５３、１次側制御ＩＣ５４、トランジスタ５５、抵抗素子５６、ダイオード５７，５８，５９、電流検出器６０、スナバ回路６１が含まれる。また、スイッチング電源装置５０は、１次側回路部と２次側回路部とを電気的に絶縁するとともに磁気的に結合するトランス６２を有する。２次側回路部には、スナバ回路６３、同期整流回路６４、キャパシタ４３が含まれる。また、スイッチング電源装置５０は、非接触結合部６５を有する。

なお、以下では、トランジスタ５５は、ｎチャネル型のＦＥＴであるものとする。ＦＥＴには、たとえば、Ｓｉ−ＭＯＳＦＥＴや、ＧａＮを用いたＦＥＴ、ＧａＡｓを用いたＦＥＴなどがある。

整流部５１は、交流電圧を整流し、整流信号を出力する。整流部５１は、たとえば、交流電源５１ａにヒューズを介して接続されたコモンモードチョークフィルタ、コモンモードチョークフィルタが出力する交流電圧を整流するダイオードブリッジ、ダイオードブリッジが出力する整流信号を平滑化するキャパシタを有する。また、整流部５１は、整流信号に含まれる高周波信号をブロックするためのコイルを有していてもよい。

電圧分圧器５２は、整流部５１が出力する整流信号を分圧して、１次側制御ＩＣ５４の電源電圧の一部を生成する。
整流器５３は、トランス６２により変圧されたパルス波の交流信号の一部を整流して、１次側制御ＩＣ５４の電源電圧の一部を生成する。

１次側制御ＩＣ５４は、電源電圧が動作可能な電圧に達すると、トランジスタ５５のスイッチング動作を制御するゲート電圧を出力する。
また、１次側制御ＩＣ５４は、スイッチング電源装置５０の出力電圧（直流電圧）とその期待値との誤差を示す誤差信号を非接触結合部６５から受ける。１次側制御ＩＣ５４は、その誤差信号に基づいて、デューティ比を適切な値へ調整する。さらに、１次側制御ＩＣ５４は、電流検出器６０が検出した電流が異常値であるときには、たとえば、トランジスタ５５のスイッチング動作を停止する。

トランジスタ５５は、トランス６２の１次巻き線６２ａに接続されたドレイン端子と、電流検出器６０を介してＧＮＤに接続されたソース端子と、ゲート電圧を受けるゲート端子を有する。トランジスタ５５は、１次側制御ＩＣ５４から供給されるゲート電圧に応じてオンまたはオフする。

なお、図１１の例では、トランジスタ５５のゲート端子と、１次側制御ＩＣ５４の間には、ゲート電圧の立ち下がりと立ち上がりの傾斜を調整するための抵抗素子５６、ダイオード５７，５８が接続されている。抵抗素子５６の一端は、トランジスタ５５のゲート端子に接続され、抵抗素子５６の他端は、ダイオード５７のカソードに接続され、ダイオード５７のアノードは１次側制御ＩＣ５４に接続される。ダイオード５８のアノードは、トランジスタ５５のゲート端子に接続され、ダイオード５８のカソードは、１次側制御ＩＣ５４に接続される。

さらに、図１１の例では、トランジスタ５５のゲート端子と、１次側制御ＩＣ５４の間に、アノードを接続し、カソードをＧＮＤに接続されたダイオード５９が設けられている。ダイオード５９は、トランジスタ５５を過大なゲート電圧から保護する。

電流検出器６０は、トランジスタ５５のソース端子に流れる電流の値を検出する。
スナバ回路６１は、トランス６２の１次巻き線６２ａに並列に接続されており、トランジスタ５５のドレイン端子に生じるサージ電圧のエネルギーを吸収する。

トランス６２は、１次巻き線６２ａ、２次巻き線６２ｂ、補助巻き線６２ｃ，６２ｄ、コア６２ｅを有する。
１次巻き線６２ａの一端は、整流部５１に接続され、他端はトランジスタ５５のドレイン端子に接続される。２次巻き線６２ｂの一端は、キャパシタ４３の一端及び、スイッチング電源装置５０の出力端子ＯＵＴに接続される。２次巻き線６２ｂの他端は、同期整流回路６４に接続される。補助巻き線６２ｃの一端は、整流器５３に接続され、他端はＧＮＤに接続される。補助巻き線６２ｄの一端は、ＧＮＤに接続され、他端は同期整流回路６４に接続される。

１次巻き線６２ａと２次巻き線６２ｂの巻き数比は、出力電圧の値に応じて決定される。たとえば、１００Ｖの交流電圧から、整流部５１により擬似的な直流電圧として１４１Ｖの電圧が得られた場合、出力端子ＯＵＴから出力される出力電圧を５Ｖにするには、１次巻き線６２ａと２次巻き線６２ｂの巻き数比を、１４１：５とすればよい。

スナバ回路６３は、トランス６２の２次巻き線６２ｂに並列に接続されており、同期整流回路６４のトランジスタ４２ａのドレイン端子に生じるサージ電圧のエネルギーを吸収する。

同期整流回路６４は、第２の実施の形態の同期整流回路４２の制御電圧生成回路４２ｃとは異なる制御電圧生成回路６４ａを有する。
制御電圧生成回路６４ａは、ＡＮＤ回路６４ａ１と、増幅器６４ａ２を有する。

ＡＮＤ回路６４ａ１の２つの入力端子のうち、一方の入力端子には、補助巻き線６２ｄにより、トランジスタ５５のドレイン電圧に比例した電圧が供給され、他方の入力端子には２次側制御ＩＣ４２ｂが出力する制御電圧ＶＧ２ａが供給される。ＡＮＤ回路６４ａ１は、各入力端子に供給される電圧の論理積を演算する。

なお、第１の実施の形態の同期整流回路１４の制御電圧生成回路１４ｃと同様に、ＡＮＤ回路６４ａ１の各入力端子に減衰器を接続してもよい。
増幅器６４ａ２は、ＡＮＤ回路６４ａ１の出力電圧を、トランジスタ４２ａを駆動するために適した値に増幅することでゲート電圧ＶＧ２を生成して出力する。

なお、増幅器６４ａ２は、ＡＮＤ回路６４ａ１の出力電圧が、トランジスタ４２ａを駆動するために適した値であれば、設けなくてもよい。また、制御電圧生成回路６４ａが出力するゲート電圧ＶＧ２を、トランジスタ４２ａにより適した値に調整するドライバＩＣが別に設けられていてもよい。

非接触結合部６５は、スイッチング電源装置５０の出力電圧とその期待値との誤差を示す誤差信号を生成するとともに、たとえば、フォトカプラにより、その誤差信号を、１次側制御ＩＣ５４に伝送する。

このようなスイッチング電源装置５０は、第１の実施の形態のスイッチング電源装置１０と同様に、トランジスタ５５のドレイン電圧が０Ｖに下がると、制御電圧生成回路６４ａのＡＮＤ回路６４ａ１の出力電圧がＬレベルとなる。これによりゲート電圧ＶＧ２もＬレベルとなる。このため、制御電圧ＶＧ２ａによらず、トランジスタ４２ａがオフする。したがって、トランジスタ４２ａのドレイン電流が０Ａになり、逆方向電流の発生が抑制される。つまり、電力損失の発生を抑制できる。

以上のことから、第３の実施の形態のスイッチング電源装置５０においても、第１の実施の形態のスイッチング電源装置１０と同様の効果が得られる。
（第４の実施の形態）
図１２は、第４の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。なお、図１２において、図５に示した要素と同じ要素については、同一符号が付されている。

第４の実施の形態のスイッチング電源装置７０において、同期整流回路７１の制御電圧生成回路４２ｃには、ゲート電圧ＶＧ１の代わりに、ドレイン電圧ＶＤ２が供給される。ドレイン電圧ＶＤ２は、図９、図１０に示したように、ドレイン電圧ＶＤ１と同じタイミングで変化し、ドレイン電圧ＶＤ１が０Ｖに立ち下がるときは、正の値に立ち上がる。このため、ドレイン電圧ＶＤ２の論理レベルを反転させた電圧と、制御電圧ＶＧ２ａとの論理積に基づいてゲート電圧ＶＧ２を生成することで、ゲート電圧ＶＧ１の変化を利用した第２の実施の形態のスイッチング電源装置５０と同様の効果が得られる。

以上、実施の形態に基づき、本発明の同期整流回路及びスイッチング電源装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。

たとえば、図１のトランジスタ１２，１４ａなどはｎチャネル型のＦＥＴであるものとして説明したが、ｐチャネル型のＦＥＴであってもよい。

１０ スイッチング電源装置
１１ １次側制御回路（制御ＩＣ）
１２，１４ａ トランジスタ
１３ トランス
１３ａ １次巻き線
１３ｂ ２次巻き線
１３ｃ 補助巻き線
１３ｄ コア
１４ 同期整流回路
１４ｂ ２次側制御回路（制御ＩＣ）
１４ｃ 制御電圧生成回路
１４ｃ１ ＡＮＤ回路
１４ｃ２，１４ｃ３ 減衰器
１４ｃ４ 増幅器
１４ｄ，１４ｅ ダイオード
１４ｆ，１４ｈ 抵抗素子
１４ｇ，１５ キャパシタ
１６ 非接触結合部
Ｉｄ１，Ｉｄ２ ドレイン電流
ＯＵＴ 出力端子
Ｖｄ１，Ｖｄ２ ドレイン電圧
Ｖｇ１，Ｖｇ２ ゲート電圧
Ｖｇ２ａ 制御電圧

Claims (6)

1. 絶縁型同期整流方式のスイッチング電源装置に含まれるトランスの２次巻き線に接続された第１の端子と、第１の制御電圧が印加される第２の端子とを有し、前記第１の制御電圧に基づいてスイッチング動作を行う第１のトランジスタと、
   前記第１の端子の第１の電圧を検出し、前記第１の電圧に基づいて、前記第１のトランジスタのスイッチング動作を制御する第２の制御電圧を出力する制御回路と、
   前記トランスの１次巻き線に接続された第３の端子を有し第３の制御電圧に基づいてスイッチング動作を行う第２のトランジスタの、前記第３の端子の第２の電圧、または前記第２の電圧と同じタイミングで変化する第３の電圧と、前記第２の制御電圧とに基づいて、前記第１の制御電圧を生成するとともに、前記第２の電圧が第１の値から第２の値に下がるタイミングでは、前記第２の制御電圧によらず前記第１のトランジスタをオフにする前記第１の制御電圧を生成する制御電圧生成回路と、を有し、
   前記スイッチング電源装置が電流連続モードで動作しているときに、前記第２の電圧が前記第１の値から前記第２の値に下がるタイミングでは、前記制御電圧生成回路は、前記第２の制御電圧が変化するよりも早く、前記第１の制御電圧を変化させ、
   前記制御電圧生成回路は、前記第３の電圧の論理レベルを反転した第４の電圧、または前記第２の電圧と、前記第２の制御電圧との論理積に基づいて、前記第１の制御電圧を生成する、
   同期整流回路。
2. 前記第３の電圧は、前記第３の制御電圧である、請求項１に記載の同期整流回路。
3. 前記第３の電圧は、前記第１の電圧である、請求項１に記載の同期整流回路。
4. 前記制御電圧生成回路は、前記トランスに設けられた補助巻き線に接続され、前記補助巻き線を介して、前記第２の電圧の変化を検出する、請求項１に記載の同期整流回路。
5. 前記制御電圧生成回路は、前記補助巻き線の一端に第１の入力端子が接続された第１の減衰器と、
   前記第２の制御電圧を出力する前記制御回路の出力端子に第２の入力端子が接続された第２の減衰器と、
   前記第１の減衰器の第１の出力電圧と、前記第２の減衰器の第２の出力電圧との論理積を演算する論理積回路と、
   前記論理積回路の出力電圧を増幅することで前記第１の制御電圧を生成する増幅器と、
   を有する請求項４に記載の同期整流回路。
6. １次巻き線と２次巻き線とを含むトランスと、
   前記１次巻き線に接続された第１の端子を有し、第１の制御電圧に基づいてスイッチング動作を行う第１のトランジスタと、
   前記２次巻き線に接続された第２の端子と、第２の制御電圧が印加される第３の端子とを有し、前記第２の制御電圧に基づいてスイッチング動作を行う第２のトランジスタと、
   前記第２の端子の第１の電圧を検出し、前記第１の電圧に基づいて、前記第２のトランジスタのスイッチング動作を制御する第３の制御電圧を出力する制御回路と、
   前記第１のトランジスタの、前記第１の端子の第２の電圧、または前記第２の電圧と同じタイミングで変化する第３の電圧と、前記第３の制御電圧とに基づいて、前記第２の制御電圧を生成するとともに、前記第２の電圧が第１の値から第２の値に下がるタイミングでは、前記第３の制御電圧によらず前記第２のトランジスタをオフにする前記第２の制御電圧を生成する制御電圧生成回路と、を有し、
   電流連続モードで動作しているときに、前記第２の電圧が前記第１の値から前記第２の値に下がるタイミングでは、前記制御電圧生成回路は、前記第３の制御電圧が変化するよりも早く、前記第２の制御電圧を変化させ、
   前記制御電圧生成回路は、前記第３の電圧の論理レベルを反転した第４の電圧、または前記第２の電圧と、前記第３の制御電圧との論理積に基づいて、前記第２の制御電圧を生成する、
   絶縁型同期整流方式のスイッチング電源装置。

Images