JP6817452B2 - レートマッチング方法、符号化装置、および通信装置 - Google Patents

Description

本出願は、2017年1月5日に中国特許庁に出願された「RATE MATCHING METHOD, ENCODING APPARATUS, AND COMMUNICATION APPARATUS」という名称の中国特許出願第201710007883.2号、および2017年3月16日に中国特許庁に出願された「RATE MATCHING METHOD, ENCODING APPARATUS, AND COMMUNICATION APPARATUS」という名称の中国特許出願第201710157341.3号に対する優先権を主張するものであり、これら特許出願は、その全体が参照により本明細書に組み込まれる。

本出願の実施形態は、通信分野に関し、より詳細には、レートマッチング方法および符号化装置、ならびに通信装置に関する。

通信システムでは、通信品質を保証するように、データ送信信頼性を改善するために、通信システムにおいて使用される。トルコのArikan博士によって提案されたPolar符号は、シャノン容量を達成することが可能であることが理論的に証明され、低い符号化および復号複雑度を有する第1の種類の符号である。

Polar符号は、線形ブロック符号である。Polar符号の符号化行列はG_Nであり、これはN×N行列である。

Polar符号を生成するための符号化プロセスx₁ ^Nは、

であり、ここで、

はNビットの長さを有する2進行ベクトル(Nは、マザー符号長とも呼ばれる)、G_Nはコーディング行列であり、

である。

はlog₂N行列のクロネッカー積F₂、行列F₂は

である。

Polar符号の符号化プロセスでは、行ベクトル内のいくつかのビット

は情報を搬送するために使用され、これらのビットは、情報ビットと呼ばれる。これらのビットの添字集合は、Aによって表される。他のビットは、Polar符号の受信側と送信側との間であらかじめ合意された固定値に設定され、これらのビットは、固定ビットまたは凍結ビットと呼ばれる。固定ビットまたは凍結ビットの添字集合はA^cによって表され、これはAの補集合である。

Polar符号の符号化プロセスは、

に等しい。本明細書において、G_N(A)は、集合A内の添字に対応するG_N内の行によって形成される部分行列、G_N(A^c)は、集合A^c内の添字に対応するG_N内の行によって形成される部分行列である。u_Aは、

の情報ビット集合であり、u_A内の情報ビットの数はKである。

は、

の凍結ビット集合であり、

内の凍結ビットの数は、N-Kである。凍結ビットは、既知のビットである。凍結ビットの値は通常0に設定されるが、凍結ビットの値は、Polar符号の受信側および送信側が、凍結ビットの値に対してあらかじめ合意されていることを条件として、ランダムに設定され得る。凍結ビットが0に設定されるとき、Polar符号符号化出力は、

と簡略化されてよく、G_N(A)はK×N行列である。

Polar符号を構築するプロセスは、集合Aを選択するプロセスであり、集合Aの選択は、Polar符号の性能を決定する。Polar符号を構築するプロセスは、通常、マザー符号長Nに基づいて、合計Nの偏波(polarized)チャネルが存在することを決定することであって、偏波チャネルの各々はそれぞれ、符号化行列内の1つの行に対応する、決定することと、偏波チャネルの各々の信頼性を計算することと、比較的高い信頼性をもつ第1のK個の偏波チャネルの添字を使用して情報ビット添字集合Aを形成し、残りの(N-K)個の偏波チャネルの添字を使用して凍結ビット添字集合A^cを形成することとを含む。集合Aは、x₁ ^N内の情報ビットのビット位置を決定し、集合A^cは、x₁ ^N内の凍結ビットのビット位置を決定する。

元のPolar符号(マザー符号)の符号長が2の整数乗であることが、符号化行列から学習され得る。しかしながら、実際の適用例では、Polar符号の長さは任意の符号長に設定されることが必要であり、これは、レートマッチングと呼ばれるプロセスによって達成される。

従来技術では、パンクチャリングまたは短縮(shorten)様式が、レートマッチングを実施するために使用される。従来技術では、長さが目標符号長を超えるマザー符号は、通常、目標符号長を達成するためにパンクチャリングされるまたは短縮され、マザー符号長に回復させるために、復号中に充填される。符号化および復号中のバッファサイズ、複雑さ、および遅延は、マザー符号長に関連する。比較的大量のビットが短縮されるまたはパンクチャリングされる(たとえば、マザー符号が、2048ビットから1200ビットに短縮されるまたはパンクチャリングされる)とき、パンクチャリングによる追加のオーバヘッドは極めて高い。目標符号長における増加は、符号率における減少をもたらす。一方では、これは、符号化利得をもたらし得る。他方では、マザー符号長が増加するにつれて、複雑さも増加する。

本出願の実施形態は、Polar符号化および復号の複雑さを減少させるために、レートマッチング方法、符号化装置、レートデマッチング方法、復号装置、および通信装置を提供する。

第1の態様によれば、Polar符号の情報ビットシーケンスおよび目標符号長Mを取得することと、目標符号長Mが、あらかじめ設定された条件を満たすとき、第1のマザー符号長N₁をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第1の符号化されたビットシーケンスを出力し、N₁がMよりも小さいもしくはこれに等しく、N₁が2の整数乗であり、第1の符号化されたビットシーケンス内の少なくともいくつかのビットを繰り返して、長さMをもつ第1の目標Polar符号を取得すること、または、目標符号長Mが、あらかじめ設定された条件を満たさないとき、第2のマザー符号長N₂をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第2の符号化されたビットシーケンスを出力し、N₂がMよりも大きいもしくはこれに等しく、N₂が2の整数乗であり、第2の符号化されたビットシーケンスを短縮もしくはパンクチャリングして、長さMをもつ第2の目標Polar符号を取得することとを含む、Polar符号のためのレートマッチング方法が提供される。

第2の態様によれば、
Polar符号の情報ビットシーケンスおよび目標符号長Mを取得するように構成された取得ユニットと、
目標符号長Mが、あらかじめ設定された条件を満たすとき、第1のマザー符号長N₁をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第1の符号化されたビットシーケンスを出力し、N₁がMよりも小さいもしくはこれに等しく、N₁が2の整数乗である、または、目標符号長Mが、あらかじめ設定された条件を満たさないとき、第2のマザー符号長N₂をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第2の符号化されたビットシーケンスを出力し、N₂がMよりも大きいもしくはこれに等しく、N₂が2の整数乗であるように構成された符号化ユニットと、
第1の符号化されたビットシーケンス内の少なくともいくつかのビットを繰り返して、長さMをもつ第1の目標Polar符号を取得する、または、第2の符号化されたビットシーケンスを短縮するもしくはパンクチャリングして、長さMをもつ第2の目標Polar符号を取得するように構成されたレートマッチングユニットと
を含む符号化装置が提供される。

第3の態様によれば、
別のデバイスと通信するように構成されたトランシーバと、
プログラムを記憶するように構成されたメモリと、
メモリ内に記憶されたプログラムを実行するように構成されたプロセッサであって、このプログラムが実行されるとき、Polar符号化中の目標符号長Mが、あらかじめ設定された条件を満たすとき、第1のマザー符号長N₁をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第1の符号化されたビットシーケンスを出力し、N₁がMよりも小さいもしくはこれに等しく、N₁が2の整数乗であり、第1の符号化されたビットシーケンス内の少なくともいくつかのビットを繰り返して、長さMをもつ第1の目標Polar符号を取得する、または、目標符号長Mが、あらかじめ設定された条件を満たさないとき、第2のマザー符号長N₂をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第2の符号化されたビットシーケンスを出力し、N₂がMよりも大きいもしくはこれに等しく、N₂が2の整数乗であり、第2の符号化されたビットシーケンスを短縮もしくはパンクチャリングして、長さMをもつ第2の目標Polar符号を取得するように構成されたプロセッサと
を含む通信装置が提供される。

第4の態様によれば、
長さMをもつ復号されることになるビットシーケンスの対数尤度比LLRを受信することであって、MがPolar符号化中の目標符号長である、受信することと、
目標符号長Mが、あらかじめ設定された条件を満たすとき、送信側が、繰り返し様式を使用することを決定し、繰り返されたビットのロケーションを決定し、Mビットの受信されたLLR内で、繰り返しロケーションにおいて、LLRを追加し組み合わせて、その長さが第1のマザー符号長N₁である第1の復号されることになるビットシーケンスのLLRを取得することであって、N₁がMよりも小さいまたはこれに等しく、N₁が2の整数乗であり、第1の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行する、取得すること、または、
目標符号長Mが、あらかじめ設定された条件を満たさないとき、送信側が、短縮またはパンクチャリングを使用することを決定し、短縮もしくはパンクチャリングロケーションと、この短縮もしくはパンクチャリングロケーションにおけるLLRを決定し、Mビットの受信されたLLRを第2のマザー符号長N₂に回復させ、その長さが第2のマザー符号長N₂である第2の復号されることになるビットシーケンスのLLRを取得し、N₂がMよりも大きいまたはこれに等しく、N₂が2の整数乗であり、第2の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行することとを含む、Polar符号のためのレートデマッチング方法が提供される。

第5の態様によれば、
長さMをもつ復号されることになるビットシーケンスの対数尤度比LLRを受信するように構成された受信ユニットであって、MがPolar符号化中の目標符号長である、受信ユニットと、
目標符号長Mが、あらかじめ設定された条件を満たすとき、送信側は、繰り返し様式を使用してレートマッチングを実施することを決定し、繰り返されたビットのロケーションを決定し、Mビットの受信されたLLR内で、繰り返しロケーションにおいて、LLRを追加し組み合わせて、その長さが第1のマザー符号長N₁である第1の復号されることになるビットシーケンスのLLRを取得するように構成され、N₁はMよりも小さいまたはこれに等しく、N₁は2の整数乗である、または、目標符号長Mが、あらかじめ設定された条件を満たさないとき、送信側は、短縮またはパンクチャリング方法を使用してレートマッチングを実施することを決定し、短縮もしくはパンクチャリングロケーションと、この短縮もしくはパンクチャリングロケーションにおけるLLRを決定し、Mビットの受信されたLLRを第2のマザー符号長N₂に回復させ、その長さが第2のマザー符号長N₂である第2の復号されることになるビットシーケンスのLLRを取得するように構成され、N₂はMよりも大きいまたはこれに等しく、N₂は2の整数乗である、レートデマッチングユニットと、
第1の復号されることになるビットシーケンスのLLRまたは第2の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行するように構成された復号ユニットと
を含む復号装置が提供される。

第6の態様によれば、
別のデバイスと通信するように構成されたトランシーバと、
プログラムを記憶するように構成されたメモリと、
メモリ内に記憶されたプログラムを実行するように構成されたプロセッサであって、プログラムが実行されるとき、Polar符号化中の目標符号長Mが、あらかじめ設定された条件を満たすとき、送信側は、繰り返し様式を使用してレートマッチングを実施することを決定し、繰り返されたビットのロケーションを決定し、Mビットの受信されたLLR内で、繰り返しロケーションにおいて、LLRを追加し組み合わせて、その長さが第1のマザー符号長N₁である第1の復号されることになるビットシーケンスのLLRを取得し、N₁はMよりも小さいまたはこれに等しく、N₁が2の整数乗であり、第1の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行する、または、
目標符号長Mが、あらかじめ設定された条件を満たさないとき、送信側は、短縮またはパンクチャリング方法を使用してレートマッチングを実施することを決定し、短縮もしくはパンクチャリングロケーションと、この短縮もしくはパンクチャリングロケーションにおけるLLRを決定し、Mビットの受信されたLLRを第2のマザー符号長N₂に回復させ、その長さが第2のマザー符号長N₂である第2の復号されることになるビットシーケンスのLLRを取得し、N₂はMよりも大きいまたはこれに等しく、N₂は2の整数乗であり、第2の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行するように構成されたプロセッサと
を含む通信装置が提供される。

第7の態様によれば、
情報ビットシーケンスおよび第1の符号率R₁を取得することであって、R₁=K/N₁、Kは情報ビットの量、N₁=2ⁿ、nはlog₂Mよりも小さいまたはこれに等しい整数、MはPolar符号化中の目標符号長である、取得することと、
第1の符号率R₁が所定の第2の符号率R₂よりも小さいもしくはこれに等しい場合、マザー符号長N₁をもつPolar符号を使用して情報ビットシーケンスを符号化し、N₁の符号化されたビットを出力することと、N₁の符号化されたビットのうちの少なくともいくつかを繰り返して、長さMをもつ第1の目標Polar符号を取得することと、または、
第1の符号率R₁が第2の符号率R₂よりも大きい場合、マザー符号長N₂をもつPolar符号を使用して情報ビットシーケンスを符号化し、N₂の符号化されたビットを出力することであって、N₂は目標符号長Mよりも大きいもしくはこれに等しく、N₂は2の整数乗である、出力することと、N₂の符号化されたビットを短縮もしくはパンクチャリングして、長さMをもつ第2の目標Polar符号を取得することと
を含む、Polar符号のためのレートマッチング方法が提供される。

第8の態様によれば、Polar符号のためのレートマッチング方法が提供され、この方法は、
あらかじめ設定された最大マザー符号長N_maxを取得することであって、N_maxは2の整数乗である、取得することと、
Polar符号化中の目標符号長Mが最大マザー符号長N_maxよりも大きい場合、マザー符号長N_maxをもつPolar符号を使用して情報ビットシーケンスを符号化し、N_maxの符号化ビットを出力し、N_maxの符号化されたビットのうちの少なくともいくつかを繰り返して、長さMをもつ第1の目標Polar符号を取得することと、または、
目標符号長が最大マザー符号長N_maxよりも小さい場合、マザー符号長NをもつPolar符号を使用して情報ビットシーケンスを符号化し、Nの符号化されたビットを出力し、Nは目標符号長Mよりも大きいもしくはこれに等しく、Nは2の整数乗であり、Nの符号化されたビットを短縮もしくはパンクチャリングして、長さMをもつ第2の目標Polar符号を取得することと
を含む。

第9の態様によれば、Polar符号のためのレートマッチング方法が提供され、この方法は、
Polar符号の情報ビットシーケンスおよび目標符号長Mを取得することと、
以下の3つのあらかじめ設定された条件のいずれか1つを満たす第1のマザー符号長N₁の値の集合から、第1のマザー符号長N₁の値として最小値を選択し、繰り返しレートマッチング方式を使用する、または第1のマザー符号長N₁の値が以下のあらかじめ設定された条件のいずれか1つも満たさない場合、短縮もしくはパンクチャリングレートマッチング方式を使用することであって、3つのあらかじめ設定された条件は、
情報ビットの量Kおよび目標符号長Mに基づいて決定された第1の符号率R₁は、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しく、R₁=K/N₁であること、
目標符号長は、あらかじめ設定された最大マザー符号長N_maxよりも大きく、第1のマザー符号長N₁はN_maxであること、ならびに
目標符号長Mと第1のマザー符号長N₁との差は、あらかじめ設定された範囲よりも小さく、N₁はMよりも小さいまたはこれに等しく、N₁は2の整数乗である、こと
を含む。

第1の態様、第2の態様、第3の態様、第7の態様、または第8の態様を参照すると、可能な実装形態では、第1の符号化されたビットシーケンス内の少なくともいくつかのビットが、あらかじめ設定されたルールに従って繰り返され、このあらかじめ設定されたルールは、以下の様式、すなわち、後ろから順に、前から順に、ランダムな順序で、後ろからビット逆転順に、前からビット逆転順に、または信頼性の降順に、のいずれか1つを含む。

第4の態様、第5の態様、または第6の態様を参照すると、可能な実装形態では、繰り返しロケーションが、あらかじめ設定されたルールに従って決定され、このあらかじめ設定されたルールは、以下の様式、すなわち、後ろから順に、前から順に、ランダムな順序で、後ろからビット逆転順に、前からビット逆転順に、または信頼性の降順に、のいずれか1つを含む。

第1の態様から第6の態様のいずれか1つを参照して、可能な実装形態では、あらかじめ設定された条件は、情報ビットの量Kおよび目標符号長に基づいて決定された第1の符号率R₁は、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しく、第1の符号率はR₁=K/N₁、Kは符号化されることになる情報ビットの量、N₁=2ⁿ、nはlog₂Mよりも小さいまたはこれに等しい整数であることである。可能な実装形態では、第1のマザー符号長は、log₂Mよりも小さいまたはこれに等しい最大の整数である。可能な実装形態では、第2の符号率の値は、1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、または3/11である。

第1の態様から第6の態様のいずれか1つを参照して、可能な実装形態では、あらかじめ設定された条件は、目標符号長が、あらかじめ設定された最大マザー符号長N_maxよりも大きいことである。可能な実装形態では、第1のマザー符号長はN_maxである。可能な実装形態では、N_maxは、8192、4096、2048、1024、512、256、128、または64である。

前述の態様のすべてを参照して、可能な実装形態では、第2のマザー符号長は、目標符号長よりも大きいまたはこれに等しい、2の最小整数乗である。

第1の態様から第6の態様のいずれか1つを参照して、可能な実装形態では、あらかじめ設定された条件は、以下の条件のうちの少なくとも1つが満たされることであり、以下の条件、すなわち、
情報ビットの量Kおよび目標符号長Mに基づいて決定された第1の符号率R₁は、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しく、R₁=K/N₁であること、
目標符号長は、あらかじめ設定された最大マザー符号長N_maxよりも大きく、N₁=N_maxであること、または
目標符号長Mと第1のマザー符号長N₁との差は、あらかじめ設定された範囲よりも小さいこと、
のいずれか1つを満たす第1のマザー符号長のすべての決定された値の集合における最小値は、第1のマザー符号長の値として使用される。

第1の態様から第6の態様のいずれか1つを参照して、可能な実装形態では、あらかじめ設定された条件は、目標符号長Mと第1のマザー符号長N₁との差が、あらかじめ設定された範囲よりも小さく、N₁がMよりも小さいまたはこれに等しく、N₁が2の整数乗である、ことである。可能な実装形態では、目標符号長Mと第1のマザー符号長N₁との差があらかじめ設定された範囲よりも小さいことは、
M≦N₁*(1+δ)、

、
M-N₁≦N₁*δ、または

のうちの1つによって示される。

可能な実装形態では、δは定数であり、たとえば、値は、1/8、1/4、または3/8であってよい。

可能な実装形態では、δの値は第1の符号率R₁の関数であり、δは、R₁が増加するにつれて減少し、

である。

可能な実装形態では、δと第1の符号率R₁との間の関数関係は、
δ=β*(1-R₁)、またはδ=β*(1-R₁)²であり、βは定数である、たとえば、βは、1/2、3/8、1/4、1/8、または1/16であってよい。

可能な実装形態では、δと第1の符号率R₁との間の関数関係は、

であり、ここで
aは定数であり、1/16、1/4、3/8、1/2などであってよく、R₃は符号率閾値で、定数であり、R₃は、1/4、1/6、1/3、1/5、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、3/11などであってよい。

本出願の別の態様は、コンピュータ可読記憶媒体を提供し、このコンピュータ可読記憶媒体は命令を記憶し、命令がコンピュータ上で実行されるとき、コンピュータは、前述の態様において説明された方法を実行する。

本出願の別の態様は、命令を含むコンピュータプログラム製品を提供し、このコンピュータプログラム製品がコンピュータ上で実行されるとき、コンピュータは、前述の態様において説明された方法を実行する。

本出願の別の態様は、コンピュータプログラムを提供し、このコンピュータプログラムがコンピュータ上で実行されるとき、コンピュータは、前述の態様において説明された方法を実行する。

本出願の別の態様は、
プログラムを記憶するように構成されたメモリと、
メモリ内に記憶されたプログラムを実行するように構成されたプロセッサであって、プログラムが実行されるとき、第1の態様、第4の態様、第7の態様、第8の態様、もしくは第9の態様において説明された方法を実行する、または第1の態様、第4の態様、第8の態様、もしくは第9の態様の任意の可能な実装形態を実行するように構成される、プロセッサと
を含む通信装置を提供する。

本出願の実施形態では、どのレートマッチング様式が使用されることになるかは、目標符号長に基づいて決定される。あらかじめ設定された条件が満たされるとき、繰り返しが使用される。マザー符号長は目標符号長よりも小さいまたはこれに等しいので、目標符号長が2の整数乗でないとき、使用されるマザー符号長は、短縮またはパンクチャリングにおいて決定されるマザー符号長よりも小さい。これは、符号化利得要件を満たし、符号化および復号の複雑さを減少させ、それによって、遅延を減少させることができる。目標符号長が、あらかじめ設定された条件を満たさないとき、短縮またはパンクチャリングが使用される。デコーダサイドが、対応する様式において、エンコーダサイドによって使用されるレートマッチング様式を決定し、レートデマッチングおよび復号を実行する。本出願の実施形態によれば、所望のバランスが、符号化利得損失と複雑さとの間で達成される。

送信側と受信側との間のワイヤレス通信の基本手順の概略図である。 本出願の一実施形態による符号化装置200の概略図である。 本出願の一実施形態によるレートマッチング方法の概略的フローチャートである。 本出願の一実施形態による循環バッファの概略図である。 符号率閾値を使用することによってAWGNチャネルにおいて決定される繰り返しベースのレートマッチング様式と短縮ベースのレートマッチング様式との間の性能比較の図である。 最大マザー符号長を使用することによってAWGNチャネルにおいて決定される繰り返しベースのレートマッチング様式と短縮ベースのレートマッチング様式との間の性能比較の図である。 本出願の一実施形態による通信装置700の概略図である。 本出願の一実施形態による復号装置800の概略図である。 本出願の一実施形態によるレートデマッチング方法の概略的フローチャートである。 M=160であり、Kが異なる値を有するとき使用される、繰り返しベースの様式とパンクチャリングベースの様式との間の性能比較を示す図である。

図1は、ワイヤレス通信の基本手順を示す。送信側において、信号送信元からの信号は、送信元符号化され、チャネル符号化され、レートマッチングされ、変調マッピングされ、次いで、受信側に送信される。受信側において、デマッピング復調、レートデマッチング、チャネル復号、および送信元復号の後、信号が信号宛先に出力される。チャネル符号化およびチャネル復号において、上記で説明されたPolarコーディングプロセスが使用可能である。元のPolar符号(マザー符号)の符号長は2の整数乗であるので、実際の適用例では、符号長は、異なる符号長に調整されることが必要であることがある。これは、レートマッチングを通して達成可能である。図1に示されるように、送信側において、レートマッチングは、任意の目標符号長を達成するために、チャネル符号化の後に実行される。受信側では、レートデマッチングが、Polar符号をその元の長さに回復させるために、チャネル復号の前に実行される。

本出願の実施形態における技術的解決策は、5G通信システムに適用されてよく、移動体通信用グローバルシステム(GSM（登録商標）、Global System for Mobile communications)、符号分割多元接続(CDMA、Code Division Multiple Access)システム、広帯域符号分割多元接続(WCDMA（登録商標）、Wideband Code Division Multiple Access)システム、汎用パケット無線サービス(GPRS、General Packet Radio Service)、ロングタームエボリューション(LTE、Long Term Evolution)システム、LTE周波数分割複信(FDD、Frequency Division Duplex)システム、LTE時分割複信(TDD、Time Division Duplex)システム、およびユニバーサル移動体通信システム(UMTS、Universal Mobile Telecommunication System)などの他の通信システムにも適用されてよい。

本出願の一実施形態において提供されるPolar符号のためのレートマッチング方法によれば、目標符号長よりも小さいまたはこれに等しく(情報ビットの量よりも大きく)、2の整数乗であるマザー符号長が決定され、Polar符号が、決定されたマザー符号長に基づいて構築および符号化され、符号化されたビットは、目標符号長を取得するために、およびPolar符号に対してレートマッチングを実施するために、繰り返される。レートマッチングプロセスおよびレートデマッチングプロセスは、次の通りである。

(1)目標符号長Mよりも小さいまたはこれに等しく、2の整数乗である(n≦log₂M、nは整数である)マザー符号長N=2ⁿを決定し、目標符号長Mは、情報ビットの量Kおよび符号率Rに基づいて決定され、M=INT(K/R)であり、INTは丸めを示す。

(2)マザー符号長がNであり、情報ビットの量がKであるPolar符号を構築し、Polar符号を符号化して、符号化されたビットシーケンスを取得する。

(3)レートマッチングを受けた送られることになるビットを取得するために、目標符号長Mが取得されるまで、あらかじめ設定されたシーケンスに基づいて、符号化されたビットシーケンス内の少なくともいくつかのビットを繰り返す。

(4)受信側が、MビットのLLRを取得し、繰り返されたビットのロケーションを決定して、繰り返しロケーションにおける対数尤度比(英語:Log-likelihood Ratio、略してLLR)を組み合わせて、Nの復号されることになるビットのLLRを取得し、レートデマッチングを実施して、次いで、Nの復号されることになるビットのLLRに基づいて復号を実行する。

レートマッチングを実施するために使用される繰り返しでは、マザー符号長は目標符号長よりも小さく、マザー符号長は、従来技術において使用される解決策におけるマザー符号長よりも小さいので、符号化および復号の複雑さは減少される。

マザー符号長がより大きいとき、符号化利得によって引き起こされる性能はより良くなるが、複雑さも高くなる。符号率における減少は、マザー符号長における増加をもたらし、より低い性能改善は、符号化利得によって達成される。したがって、符号化利得と複雑さのバランスをとるという問題は、符号化パラメータを使用することによってさらに解決され得る。たとえば、条件は、目標符号長に対して設定されることがある。その条件が満たされるとき、繰り返し様式は、レートマッチングを実施するために使用される。言い換えれば、マザー符号長は、目標符号長よりも小さい。この場合、複雑さは比較的低く、繰り返しによって引き起こされる利得損失は、許容可能範囲内に含まれる。指定された条件が満たされない場合、パンクチャリングまたは短縮様式が、レートマッチングを実施するために使用される。この場合、決定されるマザー符号長は目標符号長よりも大きく、目標符号長は、短縮またはパンクチャリングを通して取得される。この場合、複雑さは比較的高いが、利得損失は減少される。

図2に示される符号化装置200は、符号化およびレートマッチングを実行し得る。図3に示されるように、符号化およびレートマッチングは、以下のプロセスを含むことがある。

301。 Polar符号の情報ビットシーケンスおよび目標符号長Mを取得する。

このステップは、図2における取得ユニット201によって実施され得る。取得ユニット201は、Polar符号の情報ビットシーケンスおよび目標符号長Mを取得する。目標符号長は、情報ビットの量Kおよび使用される符号率Rに基づいて決定され得る。たとえば、情報ビットの量が20であり、符号率が1/8である場合、目標符号長は160である。

302。 あらかじめ設定された条件に基づいてマザー符号長を選択し、情報ビットシーケンスに対するPolar符号化。

具体的には、目標符号長Mが、あらかじめ設定された条件を満たすとき、符号化ユニット202は、第1のマザー符号長N₁をもつPolar符号を使用して情報ビットシーケンスを符号化し、長さN₁をもつ第1の符号化されたビットシーケンスを出力する。N₁は、Mよりも小さいまたはこれに等しく、N₁は2の整数乗である。

目標符号長Mが、あらかじめ設定された条件を満たさないとき、符号化ユニット202は、第2のマザー符号長N₂をもつPolar符号を使用して情報ビットシーケンスを符号化し、長さN₂をもつ第2の符号化されたビットシーケンスを出力する。N₂はMよりも大きいまたはこれに等しく、N₂は2の整数乗である。

303。 ステップ302において使用されるマザー符号長に基づいてレートマッチング様式を決定し、レートマッチングを実行する。

目標符号長Mが、あらかじめ設定された条件を満たすとき、ステップ302において使用されるマザー符号長N₁は目標符号長よりも小さいまたはこれに等しいので、レートマッチングユニット203は、第1の符号化されたビットシーケンス内の少なくともいくつかのビットを繰り返して、長さMをもつ第1の目標Polar符号を取得する。

目標符号長Mが、あらかじめ設定された条件を満たさないとき、ステップ302において使用されるマザー符号長N₂は目標符号長よりも大きいまたはこれに等しく、それに対応して、レートマッチングユニット203は、第2の符号化されたビットシーケンスを短縮またはパンクチャリングし、長さMをもつ第2の目標Polar符号を取得する。

繰り返し様式が、レートマッチングを実行するために使用されるとき、目標Polar符号を取得するために、目標符号長Mが取得されるまで、繰り返しが、あらかじめ設定されたルールに従って実行され得る。このあらかじめ設定されたルールは、後ろから順に、前から順に、ランダムな順序で、後ろからビット逆転順に、前からビット逆転順に、または信頼性の降順に、などのいずれか1つを含み得る。ビット逆転順は、10進整数(符号化されたビットの添字)を2進法形式に変換し、2進数の要素の順序を否定し、否定された2進数を10進数に変換することである。新しく取得された数字は、元の数字のビット逆転順値である。本明細書における信頼性は、符号化されたビットに対応する偏波チャネルの信頼性である。信頼性の降順に基づいて繰り返しを実行することは、より重要な符号化されたビットが優先的に繰り返されることであることを示す。N₁の符号化されたビットは、前述のあらかじめ設定されたルールに従って、図4に示される循環バッファ内に記憶されることがあり、符号化されたビットは、目標符号長Mが取得されるまで、レートマッチング中に順序正しく循環バッファから読み取られる。N₁は128であり、Mは160であると仮定すると、32の符号化されたビットが繰り返されることが必要である。128の符号化されたビットは、信頼性に基づいて並べられ、次いで、循環バッファ内に記憶される。長さ160をもつPolar符号を取得するために、第1のビットから第128のビットが順序正しく読み取られ、次いで32ビットが読み取られる。

目標符号長Mが、ステップ302およびステップ303において説明されたあらかじめ設定された条件を満たすことは、情報ビットの量Kおよび第1のマザー符号長N1に基づいて決定される第1の符号率R₁は、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しいことであってよい。本明細書における第1の符号率R₁は、K/N₁に等しい。Kは情報ビットの量であり、N₁=2ⁿであり、nは、log₂Mよりも小さいまたはこれに等しい整数である。具体的に言えば、N₁は、2の整数乗であり、目標符号長Mよりも小さいまたはこれに等しい。第2の符号率は、符号率閾値であり、レートマッチング様式を決定するために使用される。

具体的に言えば、R₁≦R₂である場合、目標符号長よりも小さい第1のマザー符号長N₁は、N₁の符号化されたビットを出力するために、符号化のために使用され、N₁の符号化されたビットのうちの少なくともいくつかは、長さMをもつ目標Polar符号を取得するために繰り返される。R₁>R₂である場合、目標符号長よりも大きいまたはこれに等しい2の最小整数乗は、情報ビットシーケンスを符号化し、N₂の符号化されたビットを出力するために、第2のマザー符号長N₂として使用され、N₂の符号化されたビットは、長さMをもつ第2の目標Polar符号を取得するために、短縮またはパンクチャリングされる。マザー符号長は、第1の符号率と第2の符号率を比較することによって決定される。それに対応して、レートマッチング様式が決定される。第2の符号率は、マザー符号符号率閾値と呼ばれることもある。マザー符号符号率閾値の値は、実際の適用ケースに応じて設定されてよい。本出願のこの実施形態では、マザー符号符号率閾値は、適用シナリオに応じて、0から1の間の値に柔軟に設定されてよい。たとえば、R₂の値としては、限定するものではないが、1/3、1/4、1/5、1/6、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、または3/11がある。R₂の値は、本明細書において列挙される例にも限定されず、本明細書において使用される分数形式にも限定されず、0.167などの小数点をもつ値に設定されてよい。

符号率閾値の決定は、符号化利得と複雑さのバランスをとり得る。図5は、情報ビットの量が40であり、異なる符号率が使用されるとき、加法性白色ガウス雑音(Additive White Gaussian Noise、略してAWGN)チャネルにおいて使用される繰り返しレートマッチング様式と短縮様式との間の性能比較を示す。2つの実線に対応する目標符号長Mは、224である。四角の箱は、224ビット(目標符号長)を取得するために、繰り返しレートマッチング様式が使用され、128ビット(第1のマザー符号長N₁)が、符号化を通して取得され、96ビットが繰り返されることを示す。アスタリスク「*」は、短縮レートマッチング様式が使用され、256ビット(第2のマザー符号長N₂)が、符号化を通して取得され、224ビット(目標符号長)を取得するために32ビット短縮されることを示す。符号率閾値R₂が1/4に等しいことは、一例として使用される。このケースでは、R₁=K/N₁=40/128>1/4であり、R₁≦R₂は満たされない。したがって、パンクチャリングまたは短縮様式は、レートマッチングを実行するために使用され得る。ブロック誤り率が10^-3であるとき、繰り返しベースのレートマッチング様式における符号化利得損失は約0.3dBであることがわかる。符号率がより高いとき、マザー符号長はより小さく、符号化利得損失はより高くなる。したがって、第1の符号率が符号率閾値よりも大きいとき、短縮またはパンクチャリング様式が適切である。

図5において2つの破線に対応する目標符号長は、288である。アスタリスク「*」は、288ビットを取得するために、繰り返しレートマッチング様式が使用され、256ビット(第1のマザー符号長N₁)が符号化を通して取得され、32ビットが繰り返されることを示す。円「○」は、短縮レートマッチング様式が使用され、512ビット(第2のマザー符号長N₂)が、符号化を通して取得され、288ビットを取得するために224ビット短縮されることを示す。繰り返しベースのレートマッチング様式における符号化利得は、短縮ベースのレートマッチング様式における符号化利得に等しいが、繰り返しベースのレートマッチング様式におけるマザー符号長は、短縮ベースのレートマッチング様式におけるマザー符号長の半分であることがわかる。したがって、繰り返しベースのレートマッチング様式における符号化および復号の遅延および複雑さは、短縮ベースのレートマッチング様式における符号化および復号の遅延および複雑さよりも著しく低い。符号率閾値R₂が1/4に等しいことは、一例として使用される。このケースでは、R₁=K/N₁=40/256<1/4であり、あらかじめ設定された条件R₁≦R₂が満たされる。したがって、繰り返しベースのレートマッチング様式が決定される。符号率がより低いとき、符号長はより大きく、符号化利得はより近くなる。しかしながら、繰り返しベースのレートマッチング様式は、複雑さを著しく減少させ、遅延を減少させることができる。

本出願のこの実施形態では、N₁=2ⁿであり、nは、log₂Mよりも小さいまたはこれに等しい整数である。たとえば、M=224であるとき、log₂Mに対して丸めを実行することによって7が取得され、理論上、nの値は、1から7に及び得る。図5に示される例では、繰り返しベースのレートマッチング様式において、log₂Mよりも小さいまたはこれに等しい最大の整数が、nのために選択される。具体的に言えば、N₁=2⁷=128である。このケースでは、R₁>R₂である。より小さい値がN₁に対して決定される場合、R₁はより大きく、R₁は、明らかにR₂よりも大きい。R₂が1/6に設定される場合、R₁>R₂である。このケースでは、N₁という利用可能な値は、繰り返しベースのレートマッチング様式を満たすことはできない。別の例では、M=288であるとき、log₂Mに対して丸めを実行することによって8が取得され、理論上、nの値は、1から8に及び得る。図5に示される例では、繰り返しベースのレートマッチング様式において、log₂Mよりも小さいまたはこれに等しい最大の整数が、nのために決定される。具体的に言えば、2⁸=256であり、条件R₁≦R₂が満たされる。このケースでは、N₁が128に等しい場合、条件R₁≦R₂は満たされない。符号率閾値R₂が1/7に設定される場合、N₁が256に等しいか128に等しいかに関係なく、条件R₁≦R₂は満たされない。このケースでは、短縮またはパンクチャリングレートマッチング様式が使用される。

別の例では、情報ビットの量Kは200に等しく、目標符号長Mは2400に等しく、符号率閾値R₂は1/4に等しいと仮定される。N₁の最大値は、2048、1024、512などであってよい。R₁はそれぞれ、200/2048、200/1024、または200/512である。N₁が2048または1024であるとき、R₁≦R₂が満たされ、繰り返しベースのレートマッチング様式が使用され得る。少なくとも2つのマザー符号長が、あらかじめ設定された条件を満たすとき、最も低い符号化および復号の複雑さをもつマザー符号長、すなわち、最小マザー符号長が決定され得る。この例では、2048と1024の両方が、あらかじめ設定された条件を満たす場合、1024は、N₁の値として決定される。言い換えれば、繰り返しベースのレートマッチング様式が使用されることになることが決定されるとき、あらかじめ設定された条件を満たす最小マザー符号長候補は、第1のマザー符号長として優先的に決定される。

本出願のこの実施形態では、N₁の値がR₁≦R₂を満たすことができることを条件として、繰り返しベースのレートマッチング様式が決定され、N₁の値がR₁≦R₂を満たさないときのみ、短縮またはパンクチャリングレートマッチング様式が使用される。

目標符号長Mが、ステップ302において説明されたあらかじめ設定された条件を満たすことは、目標符号長Mが、あらかじめ設定された最大マザー符号長N_maxよりも大きいまたはこれに等しいことが決定されることであってよい。N_maxの値は、実際の適用シナリオに応じて、2048、1024、512、256、128、64、または32などの2の整数乗に柔軟に設定されてよい。これは限定されない。本明細書において、N_maxの値は上限をもたず、適用シナリオに応じて決定される。たとえば、いくつかの適用シナリオでは、たとえば、データチャネル内で、目標符号長が6000または12000に達する場合、N_maxの値は、より大きくなることがある。たとえば、値は、4096または8192であることがある。繰り返し様式が、レートマッチングを実行するために使用されることになり、第1のマザー符号長がN_maxであることが決定される場合、送信側は、長さN_maxをもつPolar符号を構築および符号化し、(M-N_max)ビットを繰り返し、目標符号長Mをもつ第1の目標Polar符号を取得する。受信側は、繰り返しロケーションにおけるLLR信号を組み合わせ、受信された信号をマザー符号長N_maxに回復させ、次いで、復号を実行する。

たとえば、N_max=2048であり、目標符号長Mは600に等しく、M<N_maxである。このケースでは、短縮またはパンクチャリング様式は、レートマッチングを実行するために使用され、600よりも大きい2の最小整数乗、すなわち、1024が、マザー符号長として決定される。Polar符号は、マザー符号長1024および目標符号長600に基づいて構築され、1024ビットは、符号化を通して取得され、目標の600ビットを取得するために、424ビット短縮またはパンクチャリングされる。

たとえば、N_max=1024であり、目標符号長Mは2400に等しく、M>N_maxである。このケースでは、繰り返し様式が、レートマッチングを実行するために使用され、マザー符号長が1024であることが決定される。2400ビットの目標Polar符号を取得するために、Polar符号は、マザー符号長1024に基づいて構築され、1024ビットは符号化を通して取得され、1376ビットは繰り返しを通して取得される。N_max=2048である場合、M>N_maxは依然として満たされる。2400ビットの目標Polar符号を取得するために、Polar符号は、符号長2048に基づいて構築されることがあり、2048ビットは符号化を通して取得され、352ビットは繰り返される。

システム内で、情報ビットの最大量が200であり、最小符号率が1/12である場合、目標符号長は2400である。従来のレートマッチング様式によれば、2400ビットを取得するために、符号化は、4096ビットが取得されるまで実行されることが必要であり、次いで、パンクチャリングまたは短縮が実行される。本出願における解決策によれば、符号化利得は考慮される。2048/1024ビットが、符号化を通して取得され、次いで、2400ビットが、繰り返しを通して取得される。従来のレートマッチング様式と比較して、符号化利得損失がほとんどない(1024ビットが符号化を通して取得されるとき、符号化利得損失は0.1dB以内である)。しかしながら、複雑さの観点から、4096ビットを取得するために符号化を実行するためのバッファと比較して、2048ビットまたは1024ビットを取得するために符号化を実行するためのバッファは、1/2または1/4に減少される。動作の複雑さは著しく減少され、復号遅延は、約20%または50%減少されることがある。

図6は、AWGNチャネルにおいて使用される繰り返しベースのレートマッチング様式と短縮ベースのレートマッチング様式との間の性能比較を示す。情報ビットの量Kは、200に等しい。この図では、実線グループに対応する目標符号長Mは、1184である。四角の箱に対応するマザー符号長は1024であり、1184ビットを取得するために、160ビットが繰り返される。アスタリスク「*」または円「○」のどちらかに対応するマザー符号長は2048であり、1184ビットは、短縮を通して取得される。図6から、繰り返しベースのレートマッチング様式における符号化利得は、短縮ベースのレートマッチング様式における符号化利得に等しいことがわかる。

図6における破線グループに対応する目標符号長は、2400である。四角の箱に対応するマザー符号長は1024であり、2400ビットを取得するために、1376ビットが繰り返しを通して取得される。アスタリスク「*」に対応するマザー符号長は2048であり、2400ビットを取得するために、352ビットが繰り返される。円「○」に対応するマザー符号長は4096ビットであり、2400ビットが、短縮を通して取得される。図6から、繰り返しベースの様式における2048ビットに基づいた符号化利得は、短縮ベースの様式における符号化利得に等しく、繰り返しベースの様式における1024ビットに基づいた符号化利得損失は、短縮ベースの様式における符号化利得損失と比較して0.05dB以内であることがわかる。しかしながら、短縮様式と比較すると、目標符号長が2の整数乗でないとき、繰り返しベースのレートマッチング様式において使用されるマザー符号長は、少なくとも半分減少される。したがって、必要とされるバッファのサイズは著しく減少可能であり、符号化および復号動作の複雑さは減少され、遅延も減少される。

本出願のこの実施形態において説明されるパンクチャリングとしては、疑似均一パンクチャリング(Quasi-Uniform Puncture、略してQUP)がある。最初に、マザー符号長は、目標符号長よりも大きいまたはこれに等しい2の整数乗であることが決定される。次いで、パンクチャリング(パンクチャリングロケーション)が、マザー符号長および目標符号長に基づいて決定される。パンクチャリングモードは、2進シーケンス(00…011…1)を使用することによって示されることがあり、「0」はパンクチャリングロケーションを示し、「1」はパンクチャリングされないロケーションを示すことが決定される。パンクチャリングロケーションに対応するチャネル容量は0に設定される(または、誤り確率が1に設定される、または信号対雑音比SNRが無限小に設定される)。偏波チャネルの信頼性は、密度進化(density evolution)、ガウス近似、または線形適合などの方法を使用することによって計算され、情報ビットのロケーションおよび固定ビット(凍結ビット)を決定するためにソートされる。エンコーダサイドは、Polar符号を取得するために、パンクチャリングロケーションにある符号化されたビットを削除する。

本出願において説明されるPolar符号短縮(短縮)様式は、次の通りである。マザー符号長が、目標符号長よりも大きいまたはこれに等しい2の整数乗であることが決定される。短縮(短縮された)ロケーションにおける符号化されたビットは、固定ビットのみに関連する。プロセスは、Polar符号を取得するために、およびレートマッチングを実施するために、偏波チャネルの信頼性がマザー符号に基づいて計算され、次いで、短縮ロケーションが決定され、固定ビットが、対応する偏波チャネル内に置かれ、残りの偏波チャネル内の情報ビットおよび凍結ビット(固定ビット)のロケーションが、信頼性に基づいて決定され、短縮ロケーションにおける符号化ビットが削除されることを含む。短縮ベースのレートマッチング様式によれば、偏波チャネルの信頼性が、短縮ロケーションに基づいて再計算される必要はないが、固定ビットは、短縮ロケーションに対応する偏波チャネル内に置かれる。これは、Polar符号を構築する複雑さを大きく減少する。

図7に示されるように、本出願は、符号化およびレートマッチングを実施することができる別の通信装置700を提供する。通信装置700は、
別のデバイスと通信するように構成されたトランシーバ701と、
プログラムを記憶するように構成されたメモリ702と、
このメモリ内に記憶されたプログラムを実行するように構成されたプロセッサ703であって、プログラムが実行されるとき、Polar符号化中の目標符号長Mが、あらかじめ設定された条件を満たすとき、第1のマザー符号長N₁をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第1の符号化されたビットシーケンスを出力し、N₁がMよりも小さいもしくはこれに等しく、N₁が2の整数乗であり、第1の符号化されたビットシーケンス内の少なくともいくつかのビットを繰り返して、長さMをもつ第1の目標Polar符号を取得する、または、目標符号長Mが、あらかじめ設定された条件を満たさないとき、第2のマザー符号長N₂をもつPolar符号を使用して、情報ビットシーケンスを符号化し、第2の符号化されたビットシーケンスを出力し、N₂がMよりも大きいもしくはこれに等しく、N₂が2の整数乗であり、第2の符号化されたビットシーケンスを短縮もしくはパンクチャリングして、長さMをもつ第2の目標Polar符号を取得するように構成されたプロセッサとを含む。トランシーバ701、メモリ702、およびプロセッサ703は、バスを使用することによって接続される。

目標符号長Mがあらかじめ設定された条件を満たすかどうかを決定することと、対応するレートマッチング実装形態は、上記で説明されたものと同じである。繰り返しが使用されるか、短縮が使用されるか、それともパンクチャリングが使用されるかは、符号化利得と複雑さのバランスがとれるように、マザー符号符号率閾値または最大マザー符号長を使用することによって決定可能である。繰り返しプロセスおよび短縮もしくはパンクチャリングプロセスは、上記で説明されたものと同じであってよい。

いくつかの実施形態では、通信装置は、符号化機能と、復号機能の両方を有する。送出機として働くとき、通信装置は、符号化およびレートマッチング手順を実行する。受信機として働くとき、通信装置は、レートデマッチングおよび復号手順を実行する。通信装置は、ベースバンドチップを含む。ベースバンドチップは、エンコーダと、デコーダとを含む。エンコーダは、前述の符号化装置の機能と同じである機能を実行するように構成されてよく、デコーダは、前述の復号装置の機能と同じである機能を実行してよい。通信装置は、基地局またはユーザ機器などの双方向ワイヤレス通信機能を有するデバイスを含む。

図8に示される復号装置800は、本出願におけるレートデマッチングおよび復号を実行するように構成されることがある。図9に示されるように、レートデマッチングおよび復号プロセスは、以下のステップを含む。

901。 長さMをもつ復号されることになるビットシーケンスの対数尤度比(Log-likelihood Ratio、略してLLR)を受信する。Mは、Polar符号化中の目標符号長である。

受信ユニット801は、長さMをもつ復号されることになるビットシーケンスの対数尤度比LLRを受信し、Mは、Polar符号化を実行するためにエンコーダサイドによって使用される目標符号長と同じである。

902。 目標符号長Mに基づいて、エンコーダサイドによって使用されるレートマッチング様式を決定し、レートデマッチングを実行する。

目標符号長Mが、あらかじめ設定された条件を満たすとき、レートデマッチングユニット802は、長さが第1のマザー符号長N₁である第1の復号されることになるビットシーケンスのLLRを取得するために、送信側が、繰り返し様式を使用してレートマッチングを実行し、繰り返されたビットのロケーションを決定し、Mビットの受信されたLLR内で、繰り返しロケーションにおいて、LLRを追加し組み合わせることを決定し、N₁はMよりも小さいまたはこれに等しく、N₁は2の整数乗である。

目標符号長Mが、あらかじめ設定された条件を満たさないとき、レートデマッチングユニット802は、長さが第2のマザー符号長N₂である第2の復号されることになるビットシーケンスのLLRを取得するためにエンコーダサイドが、短縮またはパンクチャリング方法を使用してレートマッチングを実行し、短縮またはパンクチャリングロケーションと、この短縮またはパンクチャリングロケーションにおけるLLRを決定し、受信ユニット801によって受信される、MビットのLLRを第2のマザー符号長N₂に回復させることを決定し、N₂はMよりも大きいまたはこれに等しく、N₂は2の整数乗である。

エンコーダサイドが、繰り返し様式を使用してレートマッチングを実行する場合、デコーダサイドは、それに対応して、エンコーダサイドとデコーダサイドの両方によってあらかじめ設定された繰り返しルールに従ってレートデマッチングを実行する。たとえば、エンコーダサイドの繰り返しルールが、後ろから順である場合、レートマッチング中に、Mビット内の最後のM-N₁ビットのLLRが、N₁の復号されることになるビットのLLRを取得するために、追加され組み合わされる。

エンコーダサイドが、短縮様式を使用してレートマッチングを実行する場合、レートデマッチングユニット802は、短縮ロケーションにおけるビットを既知のビットとして使用し、対応するLLRを無限に設定し、短縮されないロケーションにおける受信されたLLRとともに、LLRをマザー符号長に回復させる。

エンコーダサイドが、パンクチャリング様式を使用してレートマッチングを実行する場合、レートデマッチングユニット802は、パンクチャリングロケーションに対応するビットを未知のビットとして処理のために使用し、対応する対数尤度比を0に設定し、パンクチャリングされていないロケーションにおける受信されたLLRとともに、対数尤度比をマザー符号長に回復させる。

903。 レートデマッチングを受けた復号されることになるビットシーケンスのLLRに基づいて、Polar復号を実行する。

目標符号長Mが、あらかじめ設定された条件を満たすとき、復号ユニット803は、それに対応して、第1の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行する。

目標符号長Mが、あらかじめ設定された条件を満たさないとき、復号ユニット803は、それに対応して、第2の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行する。

エンコーダサイドと同様に、目標符号長Mが、ステップ902およびステップ903において説明されたあらかじめ設定された条件を満たすことは、情報ビットの量Kおよび目標符号長Mに基づいて決定される第1の符号率R₁は、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しいことであってよい。本明細書における第1の符号率R₁は、K/N₁に等しい。Kは情報ビットの量であり、N₁=2ⁿであり、nは、log₂Mよりも小さいまたはこれに等しい整数である。N₁の決定プロセスは、エンコーダサイド上での決定プロセスと同じである。第2の符号率は、マザー符号符号率閾値と呼ばれることもあり、エンコーダサイドおよびデコーダサイド上であらかじめ設定される。R₂の値は、エンコーダサイド上での値と同じであり、1/4または1/6であってよい。たとえば、エンコーダサイド上でのR₂は1/4であり、デコーダサイド上でも1/4である。R₁≦R₂であるとき、エンコーダサイドが、繰り返しレートマッチング様式を使用し、使用されるマザー符号長はN₁であることが決定される。R₁>R₂であるとき、エンコーダサイドが短縮またはパンクチャリング様式を使用することが決定される。

代替的に、あらかじめ設定された条件は、次の通りであり得る。最大マザー符号長N_maxが設定され、目標符号長Mは、最大マザー符号長と比較される。M≧N_maxが満たされる場合、送信側が繰り返し様式を使用してレートマッチングを実行し、したがって、デコーダサイドは、それに対応して、レートデマッチングを実行することが決定される。M<N_maxである場合、送信側が短縮またはパンクチャリング様式を使用してレートマッチングを実行し、デコーダサイドは、それに対応して、レートデマッチングを実行することが決定される。エンコーダサイドと同様に、N_maxは、2048、1024、512、256、128、64、または32などの2の整数乗に設定されてよい。これは限定されない。

エンコーダサイドおよびデコーダサイドは、目標符号長Mがあらかじめ設定された条件を満たさないとき、短縮レートマッチング様式またはパンクチャリングレートマッチング様式を使用するようにあらかじめ設定されることがある。たとえば、短縮様式が一様に使用される、または、パンクチャリング様式が一様に使用される。

図7に示される通信装置は、レートデマッチングおよび復号プロセスを実行するように構成されることもある。通信装置は、
別のデバイスと通信するように構成されたトランシーバ701と、
プログラムを記憶するように構成されたメモリ702と、
メモリ701内に記憶されたプログラムを実行するように構成されたプロセッサ703であって、プログラムが実行されるとき、Polar復号中の目標符号長Mが、あらかじめ設定された条件を満たすとき、送信側が、繰り返し様式を使用してレートマッチングを実施することを決定することと、繰り返されたビットのロケーションを決定し、Mビットの受信されたLLR内で、繰り返しロケーションにおいて、LLRを追加し組み合わせて、その長さが第1のマザー符号長N₁である第1の復号されることになるビットシーケンスのLLRを取得するように構成され、N₁はMよりも小さいまたはこれに等しく、N₁は2の整数乗であり、第1の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行するように構成された、または、
目標符号長Mが、あらかじめ設定された条件を満たさないとき、送信側が、短縮またはパンクチャリング方法を使用してレートマッチングを実施することを決定し、短縮またはパンクチャリングロケーションと、この短縮またはパンクチャリングロケーションにおけるLLRを決定し、Mビットの受信されたLLRを第2のマザー符号長N₂に回復させ、長さが第2のマザー符号長N₂である第2の復号されることになるビットシーケンスのLLRを取得し、N₂はMよりも大きいもしくはこれに等しく、N₂は2の整数乗であり、第2の復号されることになるビットシーケンスのLLRに基づいてPolar復号を実行するように構成されたプロセッサ703と
を含む。

目標符号長Mがあらかじめ設定された条件を満たすかどうかを決定することと、対応するレートデマッチング実装形態は、上記で説明されたものと同じである。エンコーダサイドが、繰り返しベースのレートマッチング様式を使用するか短縮またはパンクチャリングレートマッチング様式を使用するかは、マザー符号符号率閾値または最大マザー符号長を使用することによって決定され得る。

本出願における解決策は、制御チャネルまたはデータチャネル内で使用され得る。比較的少量の情報ビットが、制御チャネル内で送られることが必要である。したがって、一実施形態では、符号化および復号が実行されるとき、さまざまなケースにおいて使用される符号長(マザー符号長)およびレートマッチング様式は、目標符号長が、本出願において説明されるあらかじめ設定された条件を満たすかどうかに応じて列挙され、エンコーダサイドおよびデコーダサイド上に記憶されてよい。言い換えれば、エンコーダサイドおよびデコーダサイドは、目標符号長があらかじめ設定された条件を満たすかどうかを決定することは必要でない。その代わり、エンコーダサイドおよびデコーダサイドは、符号化、レートマッチング、ならびに対応するレートデマッチングおよび復号を実行するために、指定されたルールに従って構成されたパラメータから、対応するパラメータを直接的に読み取る。一例では、マザー符号符号率(符号化のための符号率)閾値の様式が使用され、符号率閾値R₂は1/4に設定されると仮定して、構成された符号化パラメータは、Table 1(表1)に示される形式で記憶されてよい。このケースでは、情報ビットの量、目標符号長、マザー符号長、およびレートマッチング様式は、あらかじめ設定されたルールに従って決定されている。代替的に、レートマッチング様式は、示されないことがある。マザー符号長が目標符号長よりも小さいまたはこれに等しい場合、繰り返しレートマッチング様式が使用されることが決定される。マザー符号長が目標符号長よりも大きい場合、短縮またはパンクチャリング様式が使用されることが決定される。エンコーダサイドおよびデコーダサイドは、短縮様式またはパンクチャリング様式が使用されるかどうかと、対応する短縮モードまたはパンクチャリングモードを一様に指定することがある。確かに、レートマッチング様式は、代替的に、構成されたパラメータ内に示されてもよい。繰り返しをどのようにして実行するかも、エンコーダサイドおよびデコーダサイド上で構成されてよい。

あらかじめ設定された条件が決定されることを条件として、各ケースにおいて使用されるマザー符号長およびレートマッチング様式は、決定され得る。たとえば、R₂が1/6であるとき、異なるケースにおいて使用される符号化パラメータおよびレートマッチング様式が決定され得る。

本出願のこの実施形態において説明される通信装置は、アクセスポイント、局、基地局、またはユーザ端末などのワイヤレス通信デバイスであってよい。

本出願のこの実施形態において説明されるPolar符号としては、限定するものではないが、Arikan Polar符号があり、または、CA-Polar符号もしくはPC-Polar符号であってもよい。Arikan Polar符号は、元のPolar符号であり、別の符号とカスケードにされず、情報ビットおよび凍結ビットのみを有する。CA-Polar符号は、巡回冗長検査(Cyclic Redundancy Check、略してCRC)とカスケードにされたPolar符号である。PC-Polar符号は、パリティチェック(Parity Check、略してPC)符号とカスケードにされたPolar符号である。PC-Polar符号およびCA-Polar符号は、異なる符号をカスケードすることによって、Polar符号の性能を改善する。

本出願のこの実施形態において説明される「情報ビットシーケンス」は、「符号化されることになるビットシーケンス」または「情報ビット集合」とも呼ばれることがある。それに対応して、「情報ビットの量」は、符号化されることになるビットシーケンス内の符号化されることになるビットの量であってもよいし、情報ビット集合内の要素の量であってもよい。

目標符号長Mが、本出願において説明されるあらかじめ設定された条件を満たすことは、さらに、目標符号長Mと第1のマザー符号長N₁との差は、あらかじめ設定された範囲よりも小さいことであることがある。N₁は、Mよりも小さいまたはこれに等しく、N₁は2の整数乗である。たとえば、あらかじめ設定された条件は、M≦N₁*(1+δ)であることがある。マザー符号長N₁が条件を満たす場合、繰り返しベースのレートマッチング様式が使用されることが決定され、第1のマザー符号長N₁は、Polar符号化を実行するために使用され、第1の符号化されたビットシーケンスを取得し、目標符号長をもつ符号化されたビットシーケンスを取得するために、第1の符号化されたビットシーケンス内の少なくともいくつかのビットが繰り返される。条件が満たされない場合、短縮ベースまたはパンクチャリングベースのレートマッチング様式が使用される。前述のあらかじめ設定された条件は、さらに、

、M-N₁≦N₁*δ、または

と示され得る。

δは定数であり、たとえば、1/8、1/4、または3/8に設定されてよい。

δは、符号率に関連する値であってよい。δ=FUNCTION(R₁)は、

の関数である。δは、通常、R₁が増加するにつれて減少し、Kは情報ビットの量である。言い換えれば、δの値は、情報ビットの量およびマザー符号長に関連する。

一実装形態では、符号率R₁に対するδの関数は、δ=β*(1-R₁)と設計されることがある。βは、あらかじめ設定された定数である。たとえば、βは、1/2、3/8、1/4、1/8、または1/16であってよい。言い換えれば、δは、R₁の線形関数である。より大きなR₁は、より小さなδを呼び出し、より少量のビットが、に繰り返されることが許可される。

M=160、K=80、β=1/2、およびN₁=128であると仮定すると、R₁=80/128=0.625、およびδ=1/2*(1-80/128)=0.1875である。M≦N₁*(1+δ)は、繰り返しレートマッチングを使用するかどうかを決定するために使用され、N₁*(1+δ)=128*(1+0.1875)=152である。M=160>152であり、M≦N₁*(1+δ)が満たされないので、繰り返しレートマッチング様式は使用されない。その代わりに、短縮またはパンクチャリング様式などの別の様式が使用されてよい。前述のパラメータでは、K=32であり、他のパラメータが変更されないままにしておく場合、R₁=32/128=1/4、δ=1/2*(1-1/4)=3/8、N₁*(1+δ)=128*(1+3/8)=176、M=160<176であり、M≦N₁*(1+δ)が満たされる。したがって、繰り返しベースのレートマッチング様式が使用される。具体的に言えば、第1のマザー符号長は128である。目標符号長160を取得するために、長さ128をもつ符号化されたビットシーケンスは、符号化を通して取得され、符号化されたビットシーケンス内の32ビットが繰り返される。

別の実装形態では、符号率Rに対するδの関数は、δ=β*(1-R₁)²と設計され得る。βは定数である。たとえば、βは1/2であってよい。具体的に言えば、δは、R₁の二次関数である。より大きなR₁は、より小さなδを呼び出し、より少量のビットが、繰り返されることが許可される。M=160、K=80、β=1/2、およびN₁=128であると仮定すると、R₁=80/128=0.625、およびδ=1/2*(1-80/128)²=0.0703125である。M≦N₁*(1+δ)は、繰り返しレートマッチングを使用するかどうかを決定するために使用され、N₁*(1+δ)=128*(1+0.0703125)=137である。M=160>137であり、M≦N₁*(1+δ)が満たされないので、繰り返しレートマッチング様式は使用されない。その代わりに、短縮またはパンクチャリング様式などの別の様式が使用されてよい。前述のパラメータでは、K=32であり、他のパラメータが変更されないままにしておく場合、R₁=32/128=1/4、δ=1/2*(1-1/4)²=9/32、N₁*(1+δ)=128*(1+9/32)=164、M=160<164であり、M≦N₁*(1+δ)が満たされる。したがって、繰り返しベースのレートマッチング様式が使用される。具体的に言えば、第1のマザー符号長は128である。目標符号長160を取得するために、長さ128をもつ符号化されたビットシーケンスは、符号化を通して取得され、符号化されたビットシーケンス内の32ビットが繰り返される。

別の実装形態では、符号率R₁に対するδの関数は、

と設計され得る。

δは、R₁に基づいて決定される区分的関数である。R₁が、あらかじめ設定された閾値R₃よりも小さい場合、δの値はaであり、aは定数であり、aの値は、1/16、1/4、3/8、1/2などであってよい。R ₁ が閾値R₃よりも大きいまたはこれに等しい場合、δの値は0である。R₃は、1/4または1/6であってもよいし、1/3、1/4、1/5、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、3/11などであってもよい。M=160、K=80、R3=1/4、およびN₁=128であると仮定すると、R₁=80/128=0.625>1/4であり、式(1)に基づいてδ=0である。M≦N₁*(1+δ)は、繰り返しレートマッチングを使用するべきかどうかを決定するために使用され、N₁*(1+δ)=128*(1+0)=128である。M=160>128であり、M≦N₁*(1+δ)が満たされないので、繰り返しレートマッチング様式は使用されない。その代わりに、短縮またはパンクチャリング様式などの別の様式が使用されてよい。前述のパラメータでは、K=32であり、他のパラメータが変更されないままにしておく場合、R₁=32/128=1/4=R₃、δの値は0であり、繰り返しレートマッチング様式は使用されない。R₃=1/6である場合、R₁=32/128=1/4<R₃、δの値は1/8、N₁*(1+δ)=128*(1+1/8)=144、M=160>144であり、M≦N₁*(1+δ)は満たされない。したがって、繰り返しレートマッチング様式は使用されない。その代わりに、短縮またはパンクチャリング様式などの別の様式が使用されてよい。式(1)において、R₁<R₃、δの値が1/2である場合、N₁*(1+δ)=128*(1+1/2)=192、M=160<192であり、M≦N₁*(1+δ)は満たされる。したがって、繰り返しベースのレートマッチング様式が使用される。具体的に言えば、目標符号長160を取得するために、第1のマザー符号長は128であり、長さ128をもつ符号化されたビットシーケンスは、符号化を通して取得され、符号化されたビットシーケンス内の32ビットが繰り返される。

図10は、M=160であり、Kが異なる値を有するとき使用される、繰り返しベースの様式とパンクチャリングベースの様式との間の性能比較を示す。破線は、繰り返しベースのレートマッチング様式が使用されることを示し、実線は、パンクチャリングベースのレートマッチング様式が使用されることを示す。目標符号長は、固定値160に設定される。目標符号長は、256(実線)に基づいてパンクチャリングを実行することによって取得されてもよいし、128(破線)に基づいて繰り返しを実行することによって取得されてもよい。繰り返しが128に基づいて実行される場合、繰り返されることが必要であるビットの量は(160-128)、すなわち32であり、繰り返し割合は32/128=1/4である。図10から、情報ビットの量が異なるとき、すなわち、符号率が異なるとき、繰り返し様式の性能がパンクチャリング様式の性能と異なることがわかる。符号率が高い(Kが比較的大きい、たとえば、K=80である)とき、パンクチャリング様式と比較して、繰り返し様式は、明らかな性能損失(約0.7dB)を有する。符号率が低い(Kは比較的小さい、たとえば、K=20またはK=40である)とき、繰り返し様式の性能は、パンクチャリング様式の性能に等しい。したがって、δの値は、符号率に基づいて決定され、δは、R₁が増加するにつれて減少する。性能損失が等しいまたはわずかに異なるとき、繰り返しレートマッチングが使用され、したがって、符号化利得損失と複雑さとの間で所望のバランスが達成される。

本出願は、目標符号長Mがあらかじめ設定された条件を満たすかどうかを決定するために複数の実施形態を提供する。別の実施形態では、最小値は、前述のあらかじめ設定された条件のいずれか1つを満たすN₁のすべての値から第1のマザー符号長の値として決定されてもよく、繰り返しベースのレートマッチング様式が使用される。第1のマザー符号長の値があらかじめ設定された条件を満たさない場合、短縮またはパンクチャリング様式が使用される。M=576およびK=20であると仮定すると、繰り返しベースのレートマッチング様式が使用されることが許可されるケースに対応するN₁の値の集合は、異なるあらかじめ設定された条件に基づいて取得される。

あらかじめ設定された条件1:情報ビットの量Kおよび目標符号長Mに基づいて決定される第1の符号率R₁は、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しく、R₁=K/N₁である。本明細書において、R₂の値は1/4であり、R₁=K/N₁に基づくと、R₁<R₂を満たすN₁の値は、512、256、または128である。

あらかじめ設定された条件2:

目標符号長は、あらかじめ設定された最大マザー符号長N_maxよりも大きく、N_maxは512である。M=576>512に基づくと、あらかじめ設定された条件が満たされ、繰り返しベースのレートマッチング様式が使用され、N₁=512である。

あらかじめ設定された条件3:

目標符号長Mと第1のマザー符号長N₁との差は、あらかじめ設定された範囲よりも小さく、M≦N₁*(1+δ)によって示される。δの値は、式(1)、a=1/8、およびR₃=1/6を使用することによって決定される。N₁=512、R₁=20/512<R₃、およびδが1/8である場合、N₁*(1+δ)=576、M=N₁*(1+δ)であり、あらかじめ設定された条件は満たされる。N₁=256、R₁=20/256<R3であり、δが1/8である場合、N₁*(1+δ)=288、M>N₁*(1+δ)であり、あらかじめ設定された条件は満たされない。したがって、あらかじめ設定された条件3に基づいて決定され、繰り返しベースのレートマッチング様式の使用を可能にするN₁の値は、512である。

前述の3つのあらかじめ設定された条件に基づいて取得されるN₁の値の集合は、{128,256,512}である。目標符号長576を取得するために、繰り返しベースのレートマッチング様式が使用され、最小値128が第1のマザー符号長の値として決定され、長さ128をもつ符号化されたビットシーケンスが符号化を通して取得され、符号化されたビットシーケンスが繰り返される。前述の3つのあらかじめ設定された条件内のパラメータは、本出願内で提供された実施形態を参照して柔軟に設定され得る。

本出願の実施形態において説明される例におけるユニットおよび方法プロセスは、電子ハードウェアまたはコンピュータソフトウェアと電子ハードウェアの組み合わせによって実施可能である。機能がハードウェアによって実行されるかソフトウェアによって実行されるかは、技術的解決策の特定の適用例および設計制約条件に依存する。当業者は、異なる方法を使用して、各特定の適用例のために説明された機能を実施し得る。

本出願において提供されるいくつかの実施形態では、開示される装置および方法が他の様式で実施され得ることが理解されるべきである。たとえば、説明される装置実施形態は、例にすぎない。たとえば、ユニット分割は、論理的機能分割にすぎず、実際の実装形態の間、他の分割であってよい。たとえば、複数のユニットまたは構成要素は、別のシステムへと組み合わされたり統合されたりしてもよいし、いくつかのステップは、無視されてもよいし、実行されなくてもよい。加えて、ユニット間の結合または直接結合または通信接続は、電気的形式、機械的形式、または他の形式において実施されてよい。

別個の部品として説明されるユニットは、物理的に分離されてもされなくてもよく、1つの位置に配置されてもよいし、複数のネットワークユニット上に分散されてもよい。

加えて、本出願の実施形態における機能ユニットは、1つの処理ユニットへと統合されてもよいし、または、ユニットの各々は単独で物理的に存在してもよいし、または、2つ以上のユニットが1つのユニットへと統合されてもよい。

前述の実施形態のうちのすべてまたはいくつかは、ソフトウェア、ハードウェア、ファームウェア、またはそれらの任意の組み合わせを使用することによって実施されてよい。ソフトウェアが実施形態を実施するために使用されるとき、実施形態のうちのすべてまたはいくつかは、コンピュータプログラム製品の形式において実施されてよい。コンピュータプログラム製品は、1つまたは複数のコンピュータ命令を含む。コンピュータプログラム命令がコンピュータ上にロードおよび実行されるとき、本発明の実施形態における手順または機能のすべてまたはいくつかが生成される。コンピュータは、汎用コンピュータであってもよいし、特殊目的コンピュータであってもよいし、コンピュータネットワークであってもよいし、別のプログラム可能装置であってもよい。コンピュータ命令は、コンピュータ可読記憶媒体内に記憶されてもよいし、コンピュータ可読記憶媒体を使用することによって送信されてもよい。コンピュータ命令は、有線(たとえば、同軸ケーブル、光ファイバ、またはデジタル加入者線(DSL))様式において、またはワイヤレス(たとえば、赤外線、無線、またはマイクロ波)様式において、ウェブサイトステーション、コンピュータ、サーバ、またはデータセンタから別のウェブサイトステーション、コンピュータ、サーバ、またはデータセンタに送信されてよい。コンピュータ可読記憶媒体は、コンピュータによってアクセス可能な任意の利用可能な媒体であってもよいし、1つまたは複数の利用可能な媒体(たとえば、クラウドサーバ)またはデータセンタを含む統合サーバなどのデータ記憶デバイスであってもよい。利用可能な媒体は、磁気媒体(たとえば、フロッピーディスク、ハードディスク、磁気テープ、USBフラッシュドライブ、ROM、またはRAM)であってもよいし、光媒体(たとえば、CDまたはDVD)であってもよいし、半導体媒体(たとえば、ソリッドステートディスクSolid State Disk(SSD))であってもよい。

200 符号化装置
201 取得ユニット
202 符号化ユニット
203 レートマッチングユニット
700 通信装置
701 トランシーバ
702 メモリ
703 プロセッサ
800 復号装置
801 受信ユニット
802 レートデマッチングユニット
803 復号ユニット
804 復号ユニット

Claims (32)

1. Polar符号の情報ビットシーケンスおよび目標符号長Mを取得するステップであって、情報ビットの量がKであり、K、Mが正の整数である、取得するステップと、
   マザー符号長の値の集合の最小値に従って、第1のマザー符号長N₁の値を決定するステップと、
   前記第1のマザー符号長N ₁ の前記値に従って、前記情報ビットシーケンスをPolar符号化し、符号化されたビットシーケンスを取得するステップであって、前記符号化されたビットシーケンスの長さがN ₁ であり、N ₁ が2の整数乗である、ステップと、
   第1の符号化されたビットシーケンスを出力するステップと
   を含み、
   マザー符号長の前記値の集合が、
   第1の符号率R₁が、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しいことを満たす、前記マザー符号長の値であって、R ₁ が、Kの情報ビットシーケンスおよび前記マザー符号長の前記値に従って決定される、前記マザー符号長の値と、
   あらかじめ設定された最大マザー符号長N_max である前記マザー符号長の値であって、N _max が2の整数乗である、前記マザー符号長の値と、
   前記目標符号長Mと前記マザー符号長との差が、あらかじめ設定された範囲よりも小さいことを満たす、前記マザー符号長の値と
   を含む、Polarコーディングのための方法。
2. N₁=2ⁿ であり、nがlog₂Mよりも小さいまたはこれに等しい最大の整数である、請求項1に記載の方法。
3. 前記第2の符号率の値が、1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、または3/11である、請求項1または2に記載の方法。
4. N_maxの値が、2048、1024、または512である、請求項1から3のいずれか一項に記載の方法。
5. 前記目標符号長Mと前記マザー符号長との差が、あらかじめ設定された範囲よりも小さいことが、
   M≦N₁*(1+δ)、
   、
   M-N≦N*δ、または
   のうちの1つによって示され、前記マザー符号長がNであり、Nが2の整数乗であり、
   δが、定数または前記第1の符号率R₁の関数である、請求項1から4のいずれか一項に記載の方法。
6. δの値が、1/8、1/4、または3/8である、請求項5に記載の方法。
7. δと前記第1の符号率R₁との間の関数関係が、
   δ=β*(1-R₁)、またはδ=β*(1-R₁)²であり、βが定数である、請求項5に記載の方法。
8. βが、1/2、3/8、1/4、1/8、または1/16である、請求項7に記載の方法。
9. δと前記第1の符号率R₁との間の関数関係が、
   であり、
   aおよびR₃が定数である、請求項5に記載の方法。
10. aが、1/16、1/4、3/8、または1/2である、請求項9に記載の方法。
11. R₃が、1/4、1/6、1/3、1/5、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、または3/11である、請求項9または10に記載の方法。
12. 別のデバイスと通信するように構成されたトランシーバと、
    プログラムを記憶するように構成されたメモリと、
    前記メモリ内に記憶された前記プログラムを実行するように構成されたプロセッサであって、前記プログラムが実行されるとき、Polar符号の情報ビットシーケンスおよび目標符号長Mを取得し、情報ビットの量がKであり、K、Mは正の整数であり、マザー符号長の値の集合の最小値に従って、第1のマザー符号長N ₁ の値を決定し、前記第1のマザー符号長N ₁ の前記値に従って、前記情報ビットシーケンスをPolar符号化し、第1の符号化されたビットシーケンスを取得するように構成され、N ₁ が2の整数乗であり、マザー符号長の前記値の集合が、
    第1の符号率R ₁ が、あらかじめ設定された第2の符号率R ₂ よりも小さいまたはこれに等しいを満たす、前記マザー符号長の値であって、R ₁ が、Kの情報ビットシーケンスおよび前記マザー符号長の前記値に従って決定される、前記マザー符号長の値と、
    あらかじめ設定された最大マザー符号長N _max である前記マザー符号長の値であって、N _max が2の整数乗である、前記マザー符号長の値と、
    前記目標符号長Mと前記マザー符号長との差が、あらかじめ設定された範囲よりも小さいことを満たす、前記マザー符号長の値と
    を含むプロセッサと
    を備える通信装置。
13. 前記通信装置が基地局である、または、前記通信装置がユーザ端末である、請求項12に記載の通信装置。
14. 前記第2の符号率の値が、1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、または3/11である、請求項12または13に記載の通信装置。
15. N _max の値が、2048、1024、または512である、請求項12から14のいずれか一項に記載の通信装置。
16. 前記目標符号長Mと前記マザー符号長との差があらかじめ設定された範囲よりも小さいことが、
    M≦N*(1+δ)、
    、
    M-N≦N*δ、または
    のうちの1つによって示され、前記マザー符号長がNであり、Nが2の整数乗であり、
    δが、定数または前記第1の符号率R ₁ の関数である、請求項12に記載の通信装置。
17. δの値が、1/8、1/4、または3/8である、請求項16に記載の通信装置。
18. Polar符号の情報ビットシーケンスおよび目標符号長Mを取得するように構成された取得ユニットであって、情報ビットの量がKであり、K、Mが正の整数である、取得ユニットと、
    第1のマザー符号長N ₁ の値がマザー符号長の値の集合の最小値に従って決定されるとき、前記第1のマザー符号長N ₁ をもつPolar符号を使用して前記情報ビットシーケンスを符号化し、第1の符号化されたビットシーケンスを出力するように構成され、N ₁ が2の整数乗である、符号化ユニットと
    を備え、
    マザー符号長の前記値の集合が、
    第1の符号率R ₁ が、あらかじめ設定された第2の符号率R ₂ よりも小さいまたはこれに等しいを満たす、前記マザー符号長の値であって、R ₁ が、Kの情報ビットシーケンスおよび前記マザー符号長の前記値に従って決定される、前記マザー符号長の値と、
    あらかじめ設定された最大マザー符号長N _max である前記マザー符号長の値であって、N _max が2の整数乗である、前記マザー符号長の値と、
    前記目標符号長Mと前記マザー符号長との差が、あらかじめ設定された範囲よりも小さいことを満たす前記マザー符号長の値と、
    を含む、符号化装置。
19. 前記あらかじめ設定された第2の符号率R ₂ の値が、1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9、1/10、1/11、1/12、2/7、3/8、2/9、3/10、2/11、または3/11である、請求項18に記載の符号化装置。
20. N _max の値が、2048、1024、または512である、請求項18に記載の符号化装置。
21. 前記目標符号長Mと前記マザー符号長との差があらかじめ設定された範囲よりも小さいことが、
    M≦N*(1+δ)、
    、
    M-N≦N*δ、または
    のうちの1つによって示され、前記マザー符号長がNであり、Nが2の整数乗であり、
    δが、定数または第1の符号率R ₁ の関数である、請求項18に記載の符号化装置。
22. δの値が、1/8、1/4、または3/8である、請求項21に記載の符号化装置。
23. 前記符号化装置が基地局である、または、前記符号化装置がユーザ端末である、請求項18から22のいずれか一項に記載の装置。
24. プログラムを記憶するように構成されたメモリと、
    前記メモリ内に記憶された前記プログラムを実行するように構成されたプロセッサであって、前記プログラムが実行されるとき、1から11のいずれか一項に記載の方法を実行するように構成されたプロセッサと
    を備える通信装置。
25. 命令を備え、前記命令がコンピュータ上で実行されるとき、前記コンピュータが、請求項1から11のいずれか一項に記載の方法を実行する、コンピュータ可読記憶媒体。
26. 請求項1から11のいずれか一項に記載の方法を実行するように構成されるワイヤレスデバイス。
27. 長さMをもつ復号されることになるビットシーケンスの対数尤度比LLRを受信するステップであって、Mが目標符号長である、ステップと、
    マザー符号長の集合の最小値を第1のマザー符号長N₁の値として決定するステップと、
    前記第1のマザー符号長N ₁ の前記値に従って、第1の復号されることになるビットシーケンスの前記LLRに対してPolar復号するステップと
    を含み、
    マザー符号長の前記値の集合が、
    第1の符号率R₁が、あらかじめ設定された第2の符号率R₂よりも小さいまたはこれに等しいを満たす、前記マザー符号長の値であって、R ₁ が、Kの情報ビットシーケンスおよび前記マザー符号長の前記値に従って決定される、前記マザー符号長の値と、
    あらかじめ設定された最大マザー符号長N_max である前記マザー符号長の値であって、N _max が2の整数乗である、前記マザー符号長の値と、
    前記目標符号長Mと前記マザー符号長との差が、あらかじめ設定された範囲よりも小さいことを満たす、前記マザー符号長の値と
    を含む方法。
28. 長さMをもつ復号されることになるビットシーケンスの対数尤度比(LLR)を受信するように構成された受信ユニットであって、Mが目標符号長である、受信ユニットと、
    前記目標符号長Mが、あらかじめ設定された条件を満たすとき、長さが第1のマザー符号長N ₁ である第1の復号されることになるビットシーケンスのLLRを取得するために、送信側が繰り返し様式を使用してレートマッチングを実施することを決定し、繰り返されたビットのロケーションを決定し、Mビットの受信されたLLR内で、繰り返しロケーションにおいて、LLRを追加し組み合わせるように構成され、前記第1のマザー符号長N ₁ の値がマザー符号長の値の集合の最小値であり、N₁がMよりも小さいまたはこれに等しく、N₁が2の整数乗である、レートデマッチングユニットと、
    マザー符号長の値の集合の最小値に従って、前記第1の復号されることになるビットシーケンスの前記LLRに基づいて、Polar復号するように構成された復号ユニットと
    を備え、
    マザー符号長の前記値の集合が、
    第1の符号率R ₁ が、あらかじめ設定された第2の符号率R ₂ よりも小さいまたはこれに等しいことを満たす、前記マザー符号長の値であって、R ₁ が、Kの情報ビットシーケンスおよび前記マザー符号長の前記値に従って決定される、前記マザー符号長の値と、
    あらかじめ設定された最大マザー符号長N _max である前記マザー符号長の値であって、N _max が2の整数乗である、前記マザー符号長の値と、
    前記目標符号長Mと前記マザー符号長との差が、あらかじめ設定された範囲よりも小さいことを満たす、前記マザー符号長の値と
    を含む復号装置。
29. プログラムを記憶するように構成されたメモリと、
    前記メモリ内に記憶された前記プログラムを実行するように構成されたプロセッサであって、前記プログラムが実行されるとき、請求項27に記載の方法を実行するように構成されたプロセッサと
    を備える通信装置。
30. デバイスであって、前記デバイスが、請求項27に記載の方法を実行するように構成される、デバイス。
31. プログラムコードを含み、前記プログラムコードが実行されるとき、請求項27に記載の方法が実行される、コンピュータ可読記憶媒体。
32. プログラムコードを含むプログラムであって、前記プログラムコードが実行されるとき、請求項1から11および27のいずれか一項に記載の方法が実行される、プログラム。