JP6872244B2

JP6872244B2 - Display device

Info

Publication number: JP6872244B2
Application number: JP2018009713A
Authority: JP
Inventors: 村井　淳人; 淳人村井; 山田　二郎; 二郎山田; 康浩寺井; 近藤　正彦; 正彦近藤; 憲輝前田
Original assignee: Joled Inc
Current assignee: Joled Inc
Priority date: 2018-01-24
Filing date: 2018-01-24
Publication date: 2021-05-19
Anticipated expiration: 2038-01-24
Also published as: JP2019129221A

Description

本技術は、例えば、有機ＥＬ（Electroluminescence）素子等の発光素子を用いた表示装置に関する。 This technique, for example, relates to a display equipment using a light emitting element such as an organic EL (Electroluminescence) elements.

各画素に発光領域と非発光領域とを設けた表示装置が提案されている（例えば、特許文献１参照）。非発光領域は、発光領域に比べて可視光透過性が高くなっている。発光領域からは、発光素子で発生した光が取り出され、非発光領域からは、例えば、外光が取り出される。 A display device in which a light emitting region and a non-light emitting region are provided in each pixel has been proposed (see, for example, Patent Document 1). The non-light emitting region has higher visible light transmission than the light emitting region. Light generated by the light emitting element is extracted from the light emitting region, and external light is extracted from the non-light emitting region, for example.

このような表示装置に用いられる有機ＥＬ素子等の発光素子は、例えば、第１電極と第２電極との間に発光層を有している。 A light emitting element such as an organic EL element used in such a display device has, for example, a light emitting layer between the first electrode and the second electrode.

特開２０１５−７９７５８号公報JP-A-2015-79758

有機ＥＬ素子等の発光素子を用いる表示装置では、各画素の発光領域から十分な光を取り出すことが望まれている。 In a display device using a light emitting element such as an organic EL element, it is desired to extract sufficient light from the light emitting region of each pixel.

したがって、各画素の発光領域から十分な光を取り出すことが可能な表示装置を提供することが望ましい。 Therefore, it is desirable to provide a display equipment which can be taken out sufficient light from the light-emitting region of each pixel.

本技術の一実施の形態に係る表示装置は、各々が、第１方向に沿って発光領域および非発光領域を有し、第１方向および第１方向に交差する第２方向に並んで配置された複数の画素と、複数の画素各々の発光領域に設けられた第１電極と、第１方向に交差する第２方向に隣り合う画素の間に設けられた隔壁と、基板と、画素内および、隣り合う画素の間の少なくとも一方の、発光領域および非発光領域の境界近傍に配置された短絡抑制層とを備えている。各画素は、非発光領域を除く領域であって、かつ前記発光領域に設けられた第１電極と、第１電極を覆うとともに発光領域および非発光領域に連続して設けられた発光層と、発光層を間にして第１電極に対向する第２電極と、基板上に設けられた薄膜トランジスタと、薄膜トランジスタを覆うとともに、薄膜トランジスタと第１電極との接続孔を有する絶縁層とを有している。各画素において、非発光領域は当該非発光領域を透過した外光を取り出すことの可能な構成となっており、発光領域は発光層から発せられた光を取り出すことの可能な構成となっている。基板上に、薄膜トランジスタ、絶縁層、第１電極、発光層および第２電極がこの順に設けられている。短絡抑制層は、第１電極の表面および端部を覆っており、さらに、発光領域および非発光領域の境界近傍から非発光領域に延在しており、非発光領域を覆っている。 Each display device according to an embodiment of the present technology has a light emitting region and a non-light emitting region along the first direction, and is arranged side by side in a second direction intersecting the first direction and the first direction. A plurality of pixels, a first electrode provided in the light emitting region of each of the plurality of pixels, a partition wall provided between pixels adjacent to each other in the second direction intersecting in the first direction , a substrate, and in the pixel and in the pixel. , At least one of the adjacent pixels is provided with a short-circuit suppression layer arranged near the boundary between the light emitting region and the non-light emitting region. Each pixel is a region excluding the non-light emitting region, and includes a first electrode provided in the light emitting region, a light emitting layer covering the first electrode and continuously provided in the light emitting region and the non-light emitting region. It has a second electrode facing the first electrode with a light emitting layer in between, a thin film transistor provided on the substrate, and an insulating layer that covers the thin film transistor and has a connection hole between the thin film transistor and the first electrode . .. In each pixel, the non-light emitting region has a configuration capable of extracting external light transmitted through the non-light emitting region, and the light emitting region has a configuration capable of extracting light emitted from the light emitting layer. .. A thin film transistor, an insulating layer, a first electrode, a light emitting layer, and a second electrode are provided on the substrate in this order. The short-circuit suppression layer covers the surface and the end portion of the first electrode, and further extends from the vicinity of the boundary between the light emitting region and the non-light emitting region to the non-light emitting region, and covers the non-light emitting region.

本技術の一実施の形態に係る表示装置では、発光層が、発光領域および非発光領域に連続して設けられているので、各発光領域での発光層の厚みのばらつきが抑えられる。 In the display device according to the embodiment of the present technology, since the light emitting layer is continuously provided in the light emitting region and the non-light emitting region, the variation in the thickness of the light emitting layer in each light emitting region can be suppressed.

本技術の一実施の形態に係る表示装置によれば、発光領域および非発光領域に連続して発光層を設けるようにしたので、発光層の厚みのばらつきに起因した有効発光領域の減少を抑えることができる。よって、各画素の発光領域から十分な光を取り出すことが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
According to the display equipment according to an embodiment of the present technology. Thus an emitting layer successively to the light-emitting region and non-emitting region, the reduction of the effective light emitting area due to variation in thickness of the light-emitting layer It can be suppressed. Therefore, it is possible to extract sufficient light from the light emitting region of each pixel. The effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.

本開示の一実施の形態に係る表示装置の全体構成を表すブロック図である。It is a block diagram which shows the whole structure of the display device which concerns on one Embodiment of this disclosure. 図１に示した画素の配置を表す模式図である。It is a schematic diagram which shows the arrangement of the pixel shown in FIG. 図２に示した画素のより具体的な構成を表す平面模式図である。FIG. 3 is a schematic plan view showing a more specific configuration of the pixels shown in FIG. 図３に示したＡ−Ａ’線に沿った断面構成を表す模式図である。It is a schematic diagram which shows the cross-sectional structure along the AA' line shown in FIG. 図３に示したＢ−Ｂ’線に沿った断面構成を表す模式図である。It is a schematic diagram which shows the cross-sectional structure along the line BB'shown in FIG. 図３に示した画素の構成の他の例（１）を表す平面模式図である。It is a plane schematic diagram which shows the other example (1) of the pixel structure shown in FIG. 図３に示した画素の構成の他の例（２）を表す平面模式図である。It is a plane schematic diagram which shows the other example (2) of the pixel structure shown in FIG. 図４Ａ，４Ｂに示した有機層の構成の一例を表す断面模式図である。It is sectional drawing which shows an example of the structure of the organic layer shown in FIGS. 4A and 4B. 図１等に示した表示装置の製造方法の一例を工程順に表す流れ図である。It is a flow chart which shows an example of the manufacturing method of the display device shown in FIG. 比較例に係る表示装置の構成を表す平面模式図である。It is a plane schematic diagram which shows the structure of the display device which concerns on a comparative example. 図９に示したＡ−Ａ’線に沿った断面構成を表す模式図である。It is a schematic diagram which shows the cross-sectional structure along the AA' line shown in FIG. 変形例に係る表示装置の要部の構成を表す断面模式図である。It is sectional drawing which shows the structure of the main part of the display device which concerns on a modification. 図１１に示した短絡抑制層の構成の他の例を表す断面模式図である。It is sectional drawing which shows the other example of the structure of the short circuit suppression layer shown in FIG. 電子機器の構成を表すブロック図である。It is a block diagram which shows the structure of an electronic device.

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（発光領域および非発光領域に連続して発光層が設けられた表示装置）
２．変形例（発光領域および非発光領域の境界近傍に短絡抑制層を有する例）
２．適用例（電子機器の例） Hereinafter, embodiments of the present technology will be described in detail with reference to the drawings. The explanation will be given in the following order.
1. 1. Embodiment (display device in which a light emitting layer is continuously provided in a light emitting region and a non-light emitting region)
2. Modified example (example of having a short-circuit suppression layer near the boundary between the light emitting region and the non-light emitting region)
2. Application example (example of electronic device)

＜１．実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る表示装置（表示装置１）の全体構成を模式的に表したものである。表示装置１は、例えば、有機電界発光素子（有機ＥＬ素子１０）を用いた有機ＥＬディスプレイ等であり、例えばＲ（赤），Ｇ（緑），Ｂ（青）のいずれかの色の光が上面側から出射される、上面発光型（トップエミッション型）の表示装置である。この表示装置１は、中央の表示領域１０Ａと、この表示領域１０Ａの外側の周辺領域１０Ｂとを有している。 <1. Embodiment>
[Constitution]
FIG. 1 schematically shows an overall configuration of a display device (display device 1) according to an embodiment of the present disclosure. The display device 1 is, for example, an organic EL display using an organic electroluminescent element (organic EL element 10), and for example, light of any one of R (red), G (green), and B (blue) is emitted. It is a top-emission type display device that emits light from the top surface. The display device 1 has a central display area 10A and a peripheral area 10B outside the display area 10A.

表示領域１０Ａには、２次元配置された複数の画素ｐｒ，ｐｇ，ｐｂが設けられている。この表示領域１０Ａには、例えばアクティブマトリクス方式により、外部から入力される映像信号に基づいて画像が表示される。周辺領域１０Ｂには、例えば、表示領域１０Ａを駆動するための回路部（走査線駆動部３、信号線駆動部４および電源線駆動部５）が設けられている。表示領域１０Ａから周辺領域１０Ｂにわたって、例えば、画素配列の行方向に沿って延在する複数の走査線ＷＳＬと、列方向に沿って延在する複数の信号線ＤＴＬと、行方向に沿って延在する複数の電源線ＤＳＬとが設けられている。各画素ｐｒ，ｐｇ，ｐｂは、走査線ＷＳＬを介して走査線駆動部３に、信号線ＤＴＬを介して信号線駆動部４に、電源線ＤＳＬを介して電源線駆動部５に各々電気的に接続されている。画素ｐｒ，ｐｇ，ｐｂは、例えばそれぞれがサブピクセルに相当し、これらの画素ｐｒ，ｐｇ，ｐｂの組が１つのピクセル（画素Ｐｉｘ）を構成する。 The display area 10A is provided with a plurality of pixels pr, pg, and pb arranged two-dimensionally. An image is displayed in the display area 10A based on a video signal input from the outside by, for example, an active matrix method. The peripheral region 10B is provided with, for example, a circuit unit (scanning line driving unit 3, signal line driving unit 4, and power supply line driving unit 5) for driving the display area 10A. From the display area 10A to the peripheral area 10B, for example, a plurality of scanning lines WSL extending along the row direction of the pixel array, a plurality of signal lines DTL extending along the column direction, and a plurality of signal lines DTL extending along the row direction. A plurality of existing power supply line DSLs are provided. Each pixel pr, pg, pb is electrically connected to the scanning line driving unit 3 via the scanning line WSL, to the signal line driving unit 4 via the signal line DTL, and to the power supply line driving unit 5 via the power supply line DSL. It is connected to the. Each of the pixels pr, pg, and pb corresponds to, for example, a sub-pixel, and a set of these pixels pr, pg, and pb constitutes one pixel (pixel Pix).

図２は、図１に示した画素Ｐｉｘ（画素ｐｒ，ｐｇ，ｐｂ）の平面構成の一例を表したものである。画素ｐｒ、ｐｇ、ｐｂの各面形状は、例えば矩形状を有し、全体としてストライプ状を成して配置されている。画素ｐｒ、ｐｇ、ｐｂの矩形状の長辺に沿った方向（列方向，図２のＹ方向）では、同じ発光色の画素が並んで配置されている。画素ｐｒは、赤色（Ｒ）の表示を行うものであり、画素ｐｇは、例えば緑色（Ｇ）の表示を行うものであり、画素ｐｂは、例えば青色（Ｂ）の表示を行うものである。これらの画素ｐｒ，ｐｇ，ｐｂはそれぞれ、有機ＥＬ素子１０を含む画素回路ＰＸＬＣを有している（図１）。 FIG. 2 shows an example of the planar configuration of the pixel Pix (pixel pr, pg, pb) shown in FIG. Each surface shape of the pixels pr, pg, and pb has, for example, a rectangular shape, and is arranged in a striped shape as a whole. Pixels of the same emission color are arranged side by side in the directions (column direction, Y direction in FIG. 2) along the rectangular long sides of the pixels pr, pg, and pb. The pixel pr is for displaying red (R), the pixel pg is for displaying, for example, green (G), and the pixel pb is for displaying, for example, blue (B). Each of these pixels pr, pg, and pb has a pixel circuit PXLC including an organic EL element 10 (FIG. 1).

以下では、画素ｐｒ，ｐｇ，ｐｂのそれぞれを特に区別する必要のない場合には、「画素Ｐ」と称して説明を行う。 In the following, when it is not necessary to distinguish each of the pixels pr, pg, and pb, the description will be given with the term “pixel P”.

画素回路ＰＸＬＣは、各画素ｐｒ，ｐｇ，ｐｂにおける発光および消光を制御するものであり、例えば有機ＥＬ素子１０と、保持容量Ｃｓと、書き込みトランジスタＷｓＴｒと、駆動トランジスタＤｓＴｒとを含んで構成されている。尚、ここでは、画素回路ＰＸＬＣとして、２Ｔｒ１Ｃの回路構成を例示するが、画素回路ＰＸＬＣの構成はこれに限定されるものではない。画素回路ＰＸＬＣは、この２Ｔｒ１Ｃの回路に対して、更に各種容量やトランジスタ等を付加した回路構成を有していてもよい。 The pixel circuit PXLC controls light emission and quenching in each pixel pr, pg, and pb. For example, the pixel circuit PXLC includes an organic EL element 10, a holding capacitance Cs, a writing transistor WsTr, and a driving transistor DsTr. There is. Here, the circuit configuration of 2Tr1C is illustrated as the pixel circuit PXLC, but the configuration of the pixel circuit PXLC is not limited to this. The pixel circuit PXLC may have a circuit configuration in which various capacitances, transistors, and the like are further added to the 2Tr1C circuit.

書き込みトランジスタＷｓＴｒは、駆動トランジスタＤｓＴｒのゲート電極に対する、映像信号（信号電圧）の印加を制御するものである。具体的には、書き込みトランジスタＷｓＴｒは、走査線ＷＳＬへの印加電圧に応じて信号線ＤＴＬの電圧（信号電圧）をサンプリングすると共に、その信号電圧を駆動トランジスタＤｓＴｒのゲート電極に書き込むものである。駆動トランジスタＤｓＴｒは、有機ＥＬ素子１０に直列に接続されており、書き込みトランジスタＷｓＴｒによってサンプリングされた信号電圧の大きさに応じて有機ＥＬ素子１０に流れる電流を制御するものである。これらの駆動トランジスタＤｓＴｒおよび書き込みトランジスタＷｓＴｒは、例えば、ｎチャネルＭＯＳ型またはｐチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）により形成される。これらの駆動トランジスタＤｓＴｒおよび書き込みトランジスタＷｓＴｒは、また、シングルゲート型であってもよいし、デュアルゲート型であってもよい。保持容量Ｃｓは、駆動トランジスタＤｓＴｒのゲート電極およびソース電極間に所定の電圧を保持するものである。 The write transistor WsTr controls the application of a video signal (signal voltage) to the gate electrode of the drive transistor DsTr. Specifically, the write transistor WsTr samples the voltage (signal voltage) of the signal line DTL according to the voltage applied to the scanning line WSL, and writes the signal voltage to the gate electrode of the drive transistor DsTr. The drive transistor DsTr is connected in series with the organic EL element 10 and controls the current flowing through the organic EL element 10 according to the magnitude of the signal voltage sampled by the write transistor WsTr. These drive transistor DsTr and write transistor WsTr are formed by, for example, an n-channel MOS type or p-channel MOS type thin film transistor (TFT). These drive transistor DsTr and write transistor WsTr may also be of a single gate type or a dual gate type. The holding capacitance Cs holds a predetermined voltage between the gate electrode and the source electrode of the drive transistor DsTr.

書き込みトランジスタＷｓＴｒのゲート電極は、走査線ＷＳＬに接続されている。書き込みトランジスタＷｓＴｒのソース電極およびドレイン電極のうちの一方の電極が信号線ＤＴＬに接続され、他方の電極が駆動トランジスタＤｓＴｒのゲート電極に接続されている。駆動トランジスタＤｓＴｒのソース電極およびドレイン電極のうちの一方の電極が電源線ＤＳＬに接続され、他方の電極が有機ＥＬ素子１０のアノード（後述の第１電極１４）に接続されている。保持容量Ｃｓは、駆動トランジスタＤｓＴｒのゲート電極と有機ＥＬ素子１０側の電極との間に挿入されている。 The gate electrode of the writing transistor WsTr is connected to the scanning line WSL. One of the source electrode and the drain electrode of the write transistor WsTr is connected to the signal line DTL, and the other electrode is connected to the gate electrode of the drive transistor DsTr. One of the source electrode and the drain electrode of the drive transistor DsTr is connected to the power supply line DSL, and the other electrode is connected to the anode of the organic EL element 10 (the first electrode 14 described later). The holding capacitance Cs is inserted between the gate electrode of the drive transistor DsTr and the electrode on the organic EL element 10 side.

走査線ＷＳＬは、表示領域１０Ａに配置された複数の画素Ｐを行毎に選択するための選択パルスを、各画素Ｐに供給するためのものである。この走査線ＷＳＬは、走査線駆動部３の出力端（図示せず）と、後述の書き込みトランジスタＷｓＴｒのゲート電極とに接続されている。信号線ＤＴＬは、映像信号に応じた信号パルス（信号電位Ｖsigおよび基準電位Ｖofs）を、各画素Ｐへ供給するためのものである。この信号線ＤＴＬは、信号線駆動部４の出力端（図示せず）と、後述の書き込みトランジスタＷｓＴｒのソース電極またはドレイン電極とに接続されている。電源線ＤＳＬは、各画素Ｐに、電力として固定電位（Ｖcc）を供給するためのものである。この電源線ＤＳＬは、電源線駆動部５の出力端（図示せず）と、後述の駆動トランジスタＤｓＴｒのソース電極またはドレイン電極とに接続されている。尚、有機ＥＬ素子１０のカソード（後述の第２電極１７）は、共通電位線（カソード線）に接続されている。 The scanning line WSL is for supplying each pixel P with a selection pulse for selecting a plurality of pixels P arranged in the display area 10A line by line. The scanning line WSL is connected to an output end (not shown) of the scanning line driving unit 3 and a gate electrode of a writing transistor WsTr described later. The signal line DTL is for supplying signal pulses (signal potential Vsig and reference potential Vofs) corresponding to the video signal to each pixel P. This signal line DTL is connected to the output end (not shown) of the signal line drive unit 4 and the source electrode or drain electrode of the write transistor WsTr described later. The power supply line DSL is for supplying a fixed potential (Vcc) as electric power to each pixel P. This power supply line DSL is connected to the output end (not shown) of the power supply line drive unit 5 and the source electrode or drain electrode of the drive transistor DsTr described later. The cathode of the organic EL element 10 (second electrode 17 described later) is connected to a common potential line (cathode line).

走査線駆動部３は、各走査線ＷＳＬに所定の選択パルスを線順次で出力することにより、例えばアノードリセット、Ｖth補正、信号電位Ｖsigの書き込み、移動度補正および発光動作等の各動作を、各画素Ｐに所定のタイミングで実行させるものである。信号線駆動部４は、外部から入力されたデジタルの映像信号に対応するアナログの映像信号を生成し、各信号線ＤＴＬに出力するものである。電源線駆動部５は、各電源線ＤＳＬに対して、定電位を出力するものである。これらの走査線駆動部３、信号線駆動部４および電源線駆動部５は、図示しないタイミング制御部により出力されるタイミング制御信号により、それぞれが連動して動作するように制御される。また、外部から入力されるデジタルの映像信号は、図示しない映像信号受信部により補正された後、信号線駆動部４に入力される。 The scanning line driving unit 3 outputs a predetermined selection pulse to each scanning line WSL in line sequence to perform each operation such as anode reset, Vth correction, signal potential Vsig writing, mobility correction, and light emission operation. Each pixel P is made to execute at a predetermined timing. The signal line driving unit 4 generates an analog video signal corresponding to a digital video signal input from the outside and outputs the analog video signal to each signal line DTL. The power supply line drive unit 5 outputs a constant potential for each power supply line DSL. The scanning line driving unit 3, the signal line driving unit 4, and the power supply line driving unit 5 are controlled so as to operate in conjunction with each other by a timing control signal output by a timing control unit (not shown). Further, the digital video signal input from the outside is corrected by a video signal receiving unit (not shown) and then input to the signal line driving unit 4.

以下に、表示装置１の具体的な構成を説明する。 The specific configuration of the display device 1 will be described below.

図３は、図２に示した表示装置１の画素Ｐ（画素ｐｒ，ｐｇ，ｐｂ）の構成を、より具体的に表したものである。図４Ａは図３のＡ−Ａ’線、図４Ｂは図３のＢ−Ｂ’線に沿った断面構成を各々表している。図４Ａ，図４Ｂには、画素ｐｒの断面構成を示すが、画素ｐｇ，ｐｂも、これと同様の断面構成を有している。 FIG. 3 shows the configuration of the pixels P (pixels pr, pg, pb) of the display device 1 shown in FIG. 2 more concretely. 4A shows the cross-sectional structure along the AA'line of FIG. 3, and FIG. 4B shows the cross-sectional structure along the BB'line of FIG. 4A and 4B show the cross-sectional structure of the pixel pr, but the pixels pg and pb also have the same cross-sectional structure.

画素ｐｒ，ｐｇ，ｐｂは各々、長辺方向（列方向，図３のＹ方向，第１方向）に沿って、発光領域Ｒ１および非発光領域Ｒ２を有している。換言すれば、発光領域Ｒ１および非発光領域Ｒ２により画素ｐｒ，ｐｇ，ｐｂが構成されている。長辺方向に交差する短辺方向（行方向，図３のＸ方向，第２方向）に隣り合う画素ｐｒ，ｐｇ，ｐｂの間（画素ｐｒと画素ｐｇとの間、画素ｐｇと画素ｐｂとの間、画素ｐｂと画素ｐｒとの間）には、隔壁１５が設けられている。発光領域Ｒ１には、有機ＥＬ素子１０が設けられており、有機ＥＬ素子１０で発生した光が発光領域Ｒ１から取り出されるようになっている。非発光領域Ｒ２は、発光領域Ｒ１の光透過率よりも高い光透過率を有する領域であり、例えば外光が非発光領域Ｒ２から取り出されるようになっている。この非発光領域Ｒ２は、外光等を取り出すために、意図的に設けられた領域であり、例えば、発光領域Ｒ１と略同じ大きさの面積を有している。非発光領域Ｒ２の面積は、発光領域Ｒ１の面積よりも小さくなっていてもよいが、この非発光領域Ｒ２は、意図せずに生じた非発光の領域を含むものではない。 Pixels pr, pg, and pb each have a light emitting region R1 and a non-light emitting region R2 along the long side direction (column direction, Y direction in FIG. 3, first direction). In other words, the pixels pr, pg, and pb are composed of the light emitting region R1 and the non-light emitting region R2. Between pixels pr, pg, pb adjacent to each other in the short side direction (row direction, X direction in FIG. 3, second direction) intersecting the long side direction (between pixel pr and pixel pg, pixel pg and pixel pb) Between the pixels pb and the pixels pr), a partition wall 15 is provided. An organic EL element 10 is provided in the light emitting region R1, and the light generated by the organic EL element 10 is taken out from the light emitting region R1. The non-light emitting region R2 is a region having a light transmittance higher than the light transmittance of the light emitting region R1, and for example, external light is taken out from the non-light emitting region R2. The non-light emitting region R2 is a region intentionally provided for extracting external light or the like, and has, for example, an area substantially the same size as the light emitting region R1. The area of the non-light emitting region R2 may be smaller than the area of the light emitting region R1, but this non-light emitting region R2 does not include an unintentionally generated non-light emitting region.

表示装置１は、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１に、対向する第１基板１１および第２基板２１の間に封止された有機ＥＬ素子１０を有している。表示装置１は、第１基板１１上に、ＴＦＴ（Thin Film Transistor）１２と、このＴＦＴ１２を覆う絶縁層１３を有している。有機ＥＬ素子１０は、絶縁層１３上に設けられ、絶縁層１３に近い位置から、第１電極１４、有機発光材料（後述の発光層１６３）を含む有機層１６および第２電極１７を有している。隔壁１５は、第１電極１４と第２電極１７との間に設けられている（図４Ｂ）。有機ＥＬ素子１０上には、例えば、保護層１８が設けられ、この保護層１８上に封止層２３を介して第２基板２１が貼り合わされている。第２基板２１の、第１基板１１との対向面には、例えばカラーフィルタ層２２が設けられている。 The display device 1 has an organic EL element 10 sealed between the first substrate 11 and the second substrate 21 facing each other in the light emitting region R1 of each pixel pr, pg, pb. The display device 1 has a TFT (Thin Film Transistor) 12 and an insulating layer 13 covering the TFT 12 on the first substrate 11. The organic EL element 10 is provided on the insulating layer 13 and has a first electrode 14, an organic layer 16 including an organic light emitting material (light emitting layer 163 described later), and a second electrode 17 from a position close to the insulating layer 13. ing. The partition wall 15 is provided between the first electrode 14 and the second electrode 17 (FIG. 4B). For example, a protective layer 18 is provided on the organic EL element 10, and a second substrate 21 is bonded onto the protective layer 18 via a sealing layer 23. For example, a color filter layer 22 is provided on the surface of the second substrate 21 facing the first substrate 11.

各画素ｐｒ，ｐｇ，ｐｂの非発光領域Ｒ２には、第１基板１１、絶縁層１３、有機層１６、第２電極１７、保護層１８、封止層２３および第２基板２１がこの順に設けられている。 In the non-emission region R2 of each pixel pr, pg, pb, a first substrate 11, an insulating layer 13, an organic layer 16, a second electrode 17, a protective layer 18, a sealing layer 23, and a second substrate 21 are provided in this order. Has been done.

第１基板１１は、例えばガラス，石英，シリコン，樹脂材料または金属板等により構成されている。樹脂材料としては、例えばＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。 The first substrate 11 is made of, for example, glass, quartz, silicon, a resin material, a metal plate, or the like. Examples of the resin material include PET (polyethylene terephthalate), PI (polyimide), PC (polycarbonate), PEN (polyethylene naphthalate) and the like.

ＴＦＴ１２は、例えば図１に示した駆動トランジスタＤｓＴｒに相当するものであり、例えば、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１に設けられている。このＴＦＴ１２は、例えば、第１基板１１上の選択的な領域に、半導体層、ゲート絶縁膜およびゲート電極をこの順に有している。半導体層には、例えば酸化物半導体材料を用いることができる。ゲート電極、ゲート絶縁膜およびゲート電極を覆う層間絶縁膜が設けられ、ＴＦＴ１２は、この層間絶縁膜上に一対のソース・ドレイン電極を有している。このソース・ドレイン電極は、層間絶縁膜に設けられた接続孔（図示せず）を通じて、半導体層に電気的に接続されている。一対のソース・ドレイン電極のうちの一方は、絶縁層１３に設けられた接続孔Ｈ１を通じて、第１電極１４に電気的に接続されている。ここでは、ＴＦＴ１２として、いわゆるトップゲート構造のものを説明したが、これに限定されるものではなく、ＴＦＴ１２はいわゆるボトムゲート構造であってもよい。また、半導体層を非晶質シリコン（アモルファスシリコン）、多結晶シリコン（ポリシリコン）および微結晶シリコン等のシリコン系半導体により構成するようにしてもよい。 The TFT 12 corresponds to, for example, the drive transistor DsTr shown in FIG. 1, and is provided, for example, in the light emitting region R1 of each pixel pr, pg, pb. The TFT 12 has, for example, a semiconductor layer, a gate insulating film, and a gate electrode in this order in a selective region on the first substrate 11. For the semiconductor layer, for example, an oxide semiconductor material can be used. A gate electrode, a gate insulating film, and an interlayer insulating film covering the gate electrode are provided, and the TFT 12 has a pair of source / drain electrodes on the interlayer insulating film. The source / drain electrode is electrically connected to the semiconductor layer through a connection hole (not shown) provided in the interlayer insulating film. One of the pair of source / drain electrodes is electrically connected to the first electrode 14 through the connection hole H1 provided in the insulating layer 13. Here, the TFT 12 has a so-called top gate structure, but the TFT 12 is not limited to this, and the TFT 12 may have a so-called bottom gate structure. Further, the semiconductor layer may be composed of silicon-based semiconductors such as amorphous silicon (amorphous silicon), polycrystalline silicon (polysilicon) and microcrystalline silicon.

第１基板１１とＴＦＴ１２（半導体層）との間に、ＵＣ（Under Coat）膜を設けるようにしてもよい。ＵＣ膜は、第１基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ₂）膜等の絶縁材料により構成されている。 A UC (Under Coat) film may be provided between the first substrate 11 and the TFT 12 (semiconductor layer). The UC film is for preventing substances such as sodium ions from moving from the first substrate 11 to the upper layer, and is composed of an insulating material such as a _{silicon nitride (SiN) film and a silicon oxide (SiO 2) film.} Has been done.

絶縁層１３は、ＴＦＴ１２を覆うように、発光領域Ｒ１および非発光領域Ｒ２に設けられている。絶縁層１３は、例えば、第１基板１１側から無機絶縁層と有機絶縁層とをこの順に積層して構成するようにしてもよい。無機絶縁層には、例えば、厚み２００ｎｍの酸化シリコン（ＳｉＯ₂）膜を用いることができる。無機絶縁層には、窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜等を用いるようにしてもよく、これらを積層して用いるようにしてもよい。有機絶縁層には、可視領域の波長の光に対して、高い光透過性を有する材料を用いることが好ましい。例えば、有機絶縁層には、可視光透過性を有するポリイミド樹脂（透明ポリイミド樹脂）膜を用いることができる。このポリイミド樹脂膜の厚みは、例えば３０００ｎｍである。有機絶縁層には、可視光透過性を有するエポキシ樹脂、可視光透過性を有するノボラック樹脂、または可視光透過性を有するアクリル樹脂等を用いるようにしてもよい。 The insulating layer 13 is provided in the light emitting region R1 and the non-light emitting region R2 so as to cover the TFT 12. For example, the insulating layer 13 may be formed by laminating an inorganic insulating layer and an organic insulating layer in this order from the first substrate 11 side. For the inorganic insulating layer, for example, a silicon oxide (SiO ₂ ) film having a thickness of 200 nm can be used. A silicon nitride (SiN) film, a silicon oxynitride (SiON) film, or the like may be used as the inorganic insulating layer, or these may be laminated and used. For the organic insulating layer, it is preferable to use a material having high light transmission with respect to light having a wavelength in the visible region. For example, a polyimide resin (transparent polyimide resin) film having visible light transmittance can be used for the organic insulating layer. The thickness of this polyimide resin film is, for example, 3000 nm. As the organic insulating layer, an epoxy resin having visible light transmission, a novolak resin having visible light transmission, an acrylic resin having visible light transmission, or the like may be used.

有機ＥＬ素子１０は、絶縁層１３上に、画素ｐｒ，ｐｇ，ｐｂ毎に配置されている。有機ＥＬ素子１０の第１電極１４は、画素ｐｒ，ｐｇ，ｐｂ毎に分離して設けられている。 The organic EL element 10 is arranged on the insulating layer 13 for each pixel pr, pg, and pb. The first electrode 14 of the organic EL element 10 is provided separately for each pixel pr, pg, and pb.

第１電極１４は、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１および非発光領域Ｒ２のうち、発光領域Ｒ１に選択的に設けられている。換言すれば、各画素ｐｒ，ｐｇ，ｐｂのうち、第１電極１４が設けられた領域が、発光領域Ｒ１である。この第１電極１４は、例えばアノードとして機能する反射電極であり、各画素ｐｒ，ｐｇ，ｐｂ毎に、矩形の平面形状を有する第１電極１４が配置されている。第１電極１４の長辺（図３，図４ＢのＹ方向に沿った辺）の両端部は、隔壁１５に覆われている。 The first electrode 14 is selectively provided in the light emitting region R1 of the light emitting region R1 and the non-light emitting region R2 of each pixel pr, pg, pb. In other words, of the pixels pr, pg, and pb, the region provided with the first electrode 14 is the light emitting region R1. The first electrode 14 is, for example, a reflective electrode that functions as an anode, and a first electrode 14 having a rectangular planar shape is arranged for each pixel pr, pg, and pb. Both ends of the long side of the first electrode 14 (the side along the Y direction in FIGS. 3 and 4B) are covered with the partition wall 15.

図５および図６は、画素ｐｒ，ｐｇ，ｐｂの平面形状の一例を表している。このように、色（赤色，緑色，青色）毎に、画素ｐｒ，ｐｇ，ｐｂの形状および大きさを異ならせるようにしてもよい。換言すれば、画素ｐｒ，ｐｇ，ｐｂに配置された第１電極１４の形状および大きさが異なっていてもよい。表示装置１は、短辺方向（行方向，図５のＸ方向）の大きさが異なる第１電極１４を有していてもよく、あるいは、長辺方向（列方向，図６のＹ方向）の大きさが異なる第１電極１４を有していてもよい。 5 and 6 show an example of the planar shape of the pixels pr, pg, and pb. In this way, the shapes and sizes of the pixels pr, pg, and pb may be different for each color (red, green, blue). In other words, the shapes and sizes of the first electrodes 14 arranged in the pixels pr, pg, and pb may be different. The display device 1 may have first electrodes 14 having different sizes in the short side direction (row direction, X direction in FIG. 5), or the long side direction (column direction, Y direction in FIG. 6). The first electrodes 14 having different sizes may be provided.

第１電極１４の構成材料としては、例えばアルミニウム（Ａｌ），クロム，金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ），銅（Ｃｕ），タングステンあるいは銀（Ａｇ）などの金属元素の単体または合金が挙げられる。また、第１電極１４は、これらの金属元素の単体または合金よりなる金属膜と、可視光透過性を有する導電性材料（透明導電膜）との積層膜を含んでいてもよい。透明導電膜としては、例えばＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）および酸化亜鉛（ＺｎＯ）系材料等が挙げられる。酸化亜鉛系材料としては、例えばアルミニウム（Ａｌ）を添加した酸化亜鉛（ＡＺＯ）、およびガリウム（Ｇａ）を添加した酸化亜鉛（ＧＺＯ）などが挙げられる。 The constituent material of the first electrode 14 is a simple substance of a metal element such as aluminum (Al), chromium, gold (Au), platinum (Pt), nickel (Ni), copper (Cu), tungsten or silver (Ag). Alternatively, an alloy may be mentioned. Further, the first electrode 14 may include a laminated film of a metal film made of a simple substance or an alloy of these metal elements and a conductive material (transparent conductive film) having visible light transmittance. Examples of the transparent conductive film include ITO (indium tin oxide), IZO (indium zinc oxide) and zinc oxide (ZnO) -based materials. Examples of the zinc oxide-based material include zinc oxide (AZO) to which aluminum (Al) has been added, zinc oxide (GZO) to which gallium (Ga) has been added, and the like.

行方向（図３のＸ方向）に隣り合う第１電極１４の間に設けられた隔壁１５は、列方向（図３のＹ方向）に沿って、延在している。表示装置１では、行方向に隣り合う画素ｐｒ，ｐｇ，ｐｂ（第１電極１４）の間に設けられた隔壁１５がストライプ状に配置されている。隔壁１５の平面形状は、直線状でなくてもよい。平面（ＸＹ平面）視で、隔壁１５の太さにばらつきがあってもよく、あるいは、曲部等があってもよい。この隔壁１５は、隣り合う画素Ｐの列（画素ｐｒの列、画素ｐｇの列または画素ｐｂの列）を分離するためのものである。隔壁１５の表面は撥液性を有しており、隔壁１５により区画された、画素ｐｒの列、画素ｐｇの列および画素ｐｂの列に、有機層１６が形成される。隔壁１５は、第１電極１４と第２電極１７との間の絶縁性を確保する役割も担っている。 The partition walls 15 provided between the first electrodes 14 adjacent to each other in the row direction (X direction in FIG. 3) extend along the column direction (Y direction in FIG. 3). In the display device 1, partition walls 15 provided between pixels pr, pg, and pb (first electrode 14) adjacent to each other in the row direction are arranged in a stripe shape. The planar shape of the partition wall 15 does not have to be linear. In a plane (XY plane) view, the thickness of the partition wall 15 may vary, or there may be a curved portion or the like. The partition wall 15 is for separating adjacent rows of pixels P (rows of pixel pr, rows of pixels pg, or rows of pixels pb). The surface of the partition wall 15 has liquid repellency, and the organic layer 16 is formed in a row of pixel pr, a row of pixel pg, and a row of pixel pb partitioned by the partition wall 15. The partition wall 15 also plays a role of ensuring the insulating property between the first electrode 14 and the second electrode 17.

隔壁１５は、可視領域の波長の光に対して高い光透過性を有する材料により構成することが好ましい。この隔壁１５の材料には、例えば、可視光透過性を有する樹脂材料を用いることができる。具体的には、隔壁１５に可視光透過性を有するアクリル系樹脂、ポリイミド系樹脂（透明ポリイミド）、フッ素系樹脂、シリコン系樹脂、フッ素系ポリマー、シリコン系ポリマー、ノボラック系樹脂、エポキシ系樹脂またはノルボルネン系樹脂等の感光性樹脂を用いることができる。あるいは、これらの樹脂材料に顔料を分散させたものが用いられてもよい。撥液性は、上記のような隔壁１５を構成する樹脂材料が有していてもよく、あるいは、フッ素プラズマ処理等の表面処理により、隔壁１５に撥液性を付与するようにしてもよい。隔壁１５の高さ（図４ＢのＺ方向の大きさ）は、例えば１．５μｍ〜２μｍである。 The partition wall 15 is preferably made of a material having high light transmittance with respect to light having a wavelength in the visible region. As the material of the partition wall 15, for example, a resin material having visible light transmission can be used. Specifically, acrylic resin, polyimide resin (transparent polyimide), fluorine resin, silicon resin, fluorine polymer, silicon polymer, novolak resin, epoxy resin or A photosensitive resin such as a norbornene-based resin can be used. Alternatively, those in which pigments are dispersed in these resin materials may be used. The liquid repellency may be possessed by the resin material constituting the partition wall 15 as described above, or the partition wall 15 may be imparted with liquid repellency by surface treatment such as fluorine plasma treatment. The height of the partition wall 15 (the size in the Z direction in FIG. 4B) is, for example, 1.5 μm to 2 μm.

本実施の形態では、ストライプ状の隔壁１５により画素Ｐの列毎に仕切られた有機層１６が、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１および非発光領域Ｒ２に連続して設けられている（図４Ａ）。換言すれば、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１と非発光領域Ｒ２との間には仕切り（例えば、隔壁）が存在しない。有機層１６は、列方向に隣り合う画素ｐｒの間、画素ｐｇの間および画素ｐｂの間にも、連続して設けられている。詳細は後述するが、これにより、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１での、有機層１６の厚みのばらつきが抑えられる。有機層１６のうち、少なくとも発光層（後述の発光層１６３）が、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１および非発光領域Ｒ２に連続して設けられていればよい。有機層１６は、発光領域Ｒ１では第１電極１４と第２電極１７との間に、非発光領域Ｒ２では絶縁層１３と第２電極１７との間に各々、設けられている（図４Ａ）。 In the present embodiment, the organic layer 16 partitioned by the row of pixels P by the striped partition wall 15 is continuously provided in the light emitting region R1 and the non-light emitting region R2 in each pixel pr, pg, pb. (Fig. 4A). In other words, there is no partition (for example, partition wall) between the light emitting region R1 and the non-light emitting region R2 in each pixel pr, pg, pb. The organic layer 16 is continuously provided between the pixels pr adjacent to each other in the column direction, between the pixels pg, and also between the pixels pb. Details will be described later, but this suppresses variations in the thickness of the organic layer 16 in the light emitting region R1 of each pixel pr, pg, pb. Of the organic layers 16, at least a light emitting layer (light emitting layer 163 described later) may be continuously provided in the light emitting region R1 and the non-light emitting region R2 in each pixel pr, pg, and pb. The organic layer 16 is provided between the first electrode 14 and the second electrode 17 in the light emitting region R1 and between the insulating layer 13 and the second electrode 17 in the non-light emitting region R2 (FIG. 4A). ..

図７は、有機層１６の具体的な構成の一例を表している。第１電極１４を覆う有機層１６は、例えば第１電極１４に近い位置から、正孔注入層１６１、正孔輸送層１６２、発光層１６３、電子輸送層１６４および電子注入層１６５をこの順に有している。有機層１６は、後述するように、例えば塗布法を用いて形成され、画素ｐｒの列、画素ｐｇの列または画素ｐｂの列毎に、第１電極１４と第２電極１７との間に設けられている。この有機層１６の厚み（例えば、図４Ａ，図４ＢのＺ方向の大きさ）は、１００ｎｍ〜２００ｎｍである。発光層１６３は、例えば、画素ｐｒ，ｐｇ，ｐｂ毎に、互いに異なる色の発光層１６３を有している。例えば、画素ｐｒの発光層１６３は赤色を、画素ｐｇの発光層１６３は緑色を、画素ｐｂの発光層１６３は青色を、それぞれ発生させる。 FIG. 7 shows an example of a specific configuration of the organic layer 16. The organic layer 16 covering the first electrode 14 has a hole injection layer 161, a hole transport layer 162, a light emitting layer 163, an electron transport layer 164, and an electron injection layer 165 in this order, for example, from a position close to the first electrode 14. doing. As will be described later, the organic layer 16 is formed by, for example, a coating method, and is provided between the first electrode 14 and the second electrode 17 for each row of pixel pr, row of pixel pg, or row of pixel pb. Has been done. The thickness of the organic layer 16 (for example, the size in the Z direction of FIGS. 4A and 4B) is 100 nm to 200 nm. The light emitting layer 163 has, for example, light emitting layers 163 having different colors for each of the pixels pr, pg, and pb. For example, the light emitting layer 163 of the pixel pr generates red, the light emitting layer 163 of the pixel pg emits green, and the light emitting layer 163 of the pixel pb generates blue.

正孔注入層１６１は、リークを防止するための層であり、例えばヘキサアザトリフェニレン（ＨＡＴ）等により構成されている。正孔注入層１６１の厚みは、例えば１ｎｍ〜２０ｎｍである。正孔輸送層１６２は、例えばα−ＮＰＤ〔N,N'-di(1-naphthyl)-N,N'-diphenyl-〔1,1'-biphenyl 〕-4,4'-diamine 〕により構成されている。正孔輸送層１６２の厚みは、例えば１５ｎｍ〜１００ｎｍである。 The hole injection layer 161 is a layer for preventing leakage, and is composed of, for example, hexaazatriphenylene (HAT) or the like. The thickness of the hole injection layer 161 is, for example, 1 nm to 20 nm. The hole transport layer 162 is composed of, for example, α-NPD [N, N'-di (1-naphthyl) -N, N'-diphenyl- [1,1'-biphenyl] -4,4'-diamine]. ing. The thickness of the hole transport layer 162 is, for example, 15 nm to 100 nm.

発光層１６３は、正孔と電子との結合により、所定の色の光を発するように構成されており、例えば、５ｎｍ〜５０ｎｍの厚みを有している。赤色波長域の光を発する発光層１６３は、例えば、ピロメテンホウ素錯体がドーピングされたルブレンにより構成されている。このとき、ルブレンはホスト材料として用いられている。緑色波長域の光を発する発光層１６３は、例えばＡｌｑ3（トリスキノリノールアルミニウム錯体）により構成されている。青色波長域の光を発する発光層１６３は、例えば、ジアミノクリセン誘導体がドーピングされたＡＤＮ（９，１０−ジ（２−ナフチル）アントラセン）により構成されている。このとき、ＡＤＮは、ホスト材料として、正孔輸送層１６２上に例えば厚み２０ｎｍで蒸着され、ジアミノクリセン誘導体は、ドーパント材料として、相対膜厚比で５％ドーピングされる。 The light emitting layer 163 is configured to emit light of a predetermined color by combining holes and electrons, and has a thickness of, for example, 5 nm to 50 nm. The light emitting layer 163 that emits light in the red wavelength region is composed of, for example, rubrene doped with a pyrromethene boron complex. At this time, rubrene is used as a host material. The light emitting layer 163 that emits light in the green wavelength region is composed of, for example, Alq3 (trisquinolinol aluminum complex). The light emitting layer 163 that emits light in the blue wavelength region is composed of, for example, ADN (9,10-di (2-naphthyl) anthracene) doped with a diaminochrysene derivative. At this time, ADN is deposited on the hole transport layer 162 as a host material with a thickness of, for example, 20 nm, and the diaminochrysene derivative is doped as a dopant material by 5% in a relative film thickness ratio.

電子輸送層１６４は、ＢＣＰ（２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリン）により構成されている。電子輸送層１６４の厚みは、例えば１５ｎｍ〜２００ｎｍである。電子注入層１６５は、例えばフッ化リチウム（ＬｉＦ）により構成されている。電子注入層１６５の厚みは、例えば１５ｎｍ〜２７０ｎｍである。 The electron transport layer 164 is composed of BCP (2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline). The thickness of the electron transport layer 164 is, for example, 15 nm to 200 nm. The electron injection layer 165 is made of, for example, lithium fluoride (LiF). The thickness of the electron injection layer 165 is, for example, 15 nm to 270 nm.

有機層１６（発光層１６３）を間にして第１電極１４に対向する第２電極１７は、例えばカソードとして機能するものであり、表示領域１０Ａの全面にわたって（全画素Ｐに共通の電極として）形成されている。この第２電極１７は、画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１および非発光領域Ｒ２に設けられている。第２電極１７は、例えば透明導電膜から構成されている。透明導電膜としては、例えばＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）および酸化亜鉛（ＺｎＯ）系材料等が挙げられる。酸化亜鉛系材料としては、例えばアルミニウム（Ａｌ）を添加した酸化亜鉛（ＡＺＯ）、およびガリウム（Ｇａ）を添加した酸化亜鉛（ＧＺＯ）などが挙げられる。第２電極１７の厚みは、特に限定されないが、導電性と可視光透過性とを考慮して設定されるとよい。第２電極１７には、この他にも、マグネシウムと銀との合金（ＭｇＡｇ合金）が用いられてもよい。 The second electrode 17 facing the first electrode 14 with the organic layer 16 (light emitting layer 163) in between functions as, for example, a cathode, and covers the entire surface of the display area 10A (as an electrode common to all pixels P). It is formed. The second electrode 17 is provided in the light emitting region R1 and the non-light emitting region R2 of the pixels pr, pg, and pb. The second electrode 17 is made of, for example, a transparent conductive film. Examples of the transparent conductive film include ITO (indium tin oxide), IZO (indium zinc oxide) and zinc oxide (ZnO) -based materials. Examples of the zinc oxide-based material include zinc oxide (AZO) to which aluminum (Al) has been added, zinc oxide (GZO) to which gallium (Ga) has been added, and the like. The thickness of the second electrode 17 is not particularly limited, but may be set in consideration of conductivity and visible light transmission. In addition to this, an alloy of magnesium and silver (MgAg alloy) may be used for the second electrode 17.

保護層１８は、第２電極１７を覆うように設けられ、例えば、窒化シリコンなどにより構成されている。この保護層１８は、有機ＥＬ素子１０への水分の侵入を防ぎ、発光効率などの特性が変化するのを防止する保護膜としての機能を有している。 The protective layer 18 is provided so as to cover the second electrode 17, and is made of, for example, silicon nitride. The protective layer 18 has a function as a protective film that prevents moisture from entering the organic EL element 10 and prevents changes in characteristics such as luminous efficiency.

封止層２３は、保護層１８と第２基板２１とを貼り合わせると共に、有機ＥＬ素子１０を封止するものである。封止層２３の材料としては、例えば、アクリル系樹脂、ポリイミド系樹脂、フッ素系樹脂、シリコン系樹脂、フッ素系ポリマー、シリコン系ポリマー、ノボラック系樹脂、エポキシ系樹脂およびノルボルネン系樹脂等が挙げられる。あるいは、これらの樹脂材料に顔料を分散させたものが用いられてもよい。 The sealing layer 23 is for bonding the protective layer 18 and the second substrate 21 and sealing the organic EL element 10. Examples of the material of the sealing layer 23 include acrylic resin, polyimide resin, fluorine resin, silicon resin, fluorine polymer, silicon polymer, novolac resin, epoxy resin, norbornene resin and the like. .. Alternatively, those in which pigments are dispersed in these resin materials may be used.

カラーフィルタ層２２は、例えば、赤色フィルタ，緑色フィルタおよび青色フィルタを含んでいる。このカラーフィルタ層２２は、例えば、第２基板２１の一面（例えば封止層２３側の面）に設けられている。画素ｐｒの有機ＥＬ素子１０に対向する領域に赤色フィルタが、画素ｐｇの有機ＥＬ素子１０に対向する領域に緑色フィルタが、画素ｐｂの有機ＥＬ素子１０に対向する領域に青色フィルタが、それぞれ設けられている。これらの赤色フィルタ，緑色フィルタおよび青色フィルタは、顔料を混入した樹脂によりそれぞれ構成されている。 The color filter layer 22 includes, for example, a red filter, a green filter, and a blue filter. The color filter layer 22 is provided on, for example, one surface of the second substrate 21 (for example, the surface on the sealing layer 23 side). A red filter is provided in the region of the pixel pr facing the organic EL element 10, a green filter is provided in the region of the pixel pg facing the organic EL element 10, and a blue filter is provided in the region of the pixel pb facing the organic EL element 10. Has been done. These red filter, green filter and blue filter are each composed of a resin mixed with a pigment.

上記の赤色フィルタ，緑色フィルタおよび青色フィルタ間の領域（画素間の領域）にブラックマトリクス層を設けるようにしてもよい。このブラックマトリクス層は、例えば黒色の着色剤を混入した樹脂膜、または薄膜の干渉を利用した薄膜フィルタにより構成されている。薄膜フィルタは、例えば、金属，金属窒化物あるいは金属酸化物よりなる薄膜を１層以上積層し、薄膜の干渉を利用して光を減衰させるものである。薄膜フィルタとしては、具体的には、Ｃｒと酸化クロム（III）（Ｃｒ₂Ｏ₃）とを交互に積層したものが挙げられる。 A black matrix layer may be provided in the region between the red filter, the green filter, and the blue filter (the region between pixels). This black matrix layer is composed of, for example, a resin film mixed with a black colorant or a thin film filter utilizing the interference of the thin film. The thin film filter is, for example, one in which one or more thin films made of a metal, a metal nitride or a metal oxide are laminated, and light is attenuated by utilizing the interference of the thin films. Specific examples of the thin film filter include those in which Cr and chromium (III) oxide (Cr ₂ O ₃ ) are alternately laminated.

第２基板２１は、封止層２３と共に有機ＥＬ素子１０を封止するものである。この第２基板２１は、例えば、有機ＥＬ素子１０で発生した光に対して透明なガラスまたはプラスチックなどの材料により構成されている。 The second substrate 21 seals the organic EL element 10 together with the sealing layer 23. The second substrate 21 is made of, for example, a material such as glass or plastic that is transparent to the light generated by the organic EL element 10.

[製造方法]
図８は、表示装置１の製造方法の一例を工程順に表したものである。表示装置１は、例えば、以下のようにして製造する。 [Production method]
FIG. 8 shows an example of the manufacturing method of the display device 1 in the order of processes. The display device 1 is manufactured, for example, as follows.

まず、第１基板１１上にＴＦＴ１２を形成する（ステップＳ１０１）。次いで、このＴＦＴ１２を覆うように、ＣＶＤ（Chemical Vapor Deposition）法を用いて酸化シリコン膜を成膜した後、感光性を有する材料からなる有機絶縁層を、例えばスピンコート法やスリットコート法により成膜する。これにより、絶縁層１３が形成される（ステップＳ１０２）。この後、絶縁層１３に、ＴＦＴ１２のソース・ドレイン電極に達する接続孔Ｈ１を形成する（ステップＳ１０３）。 First, the TFT 12 is formed on the first substrate 11 (step S101). Next, a silicon oxide film is formed by a CVD (Chemical Vapor Deposition) method so as to cover the TFT 12, and then an organic insulating layer made of a photosensitive material is formed by, for example, a spin coating method or a slit coating method. Membrane. As a result, the insulating layer 13 is formed (step S102). After that, a connection hole H1 that reaches the source / drain electrodes of the TFT 12 is formed in the insulating layer 13 (step S103).

続いて、絶縁層１３上に、第１電極１４を形成する（ステップＳ１０４）。第１電極１４は、絶縁層１３に形成した接続孔Ｈ１を埋め込むように、導電材料を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングして形成する。 Subsequently, the first electrode 14 is formed on the insulating layer 13 (step S104). The first electrode 14 is formed by forming a conductive material into a film by, for example, a sputtering method, and then patterning it by photolithography and etching so as to embed the connection hole H1 formed in the insulating layer 13.

第１電極１４を形成した後、第１電極１４の長辺方向（列方向）に沿って、ストライプ状の隔壁１５を形成する（ステップＳ１０５）。続いて、この隔壁１５により区画された領域（画素ｐｒの列、画素ｐｇの列および画素ｐｂの列）に、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１および非発光領域Ｒ２に連続して、有機層１６を形成する（ステップＳ１０６）。有機層１６は、例えば、有機層１６の構成材料を、インクジェット法などの塗布法を用いて形成する。有機層１６は、例えばディスペンサーを使用した塗布法を用いて形成するようにしてもよい。有機層１６のうち、少なくとも発光層１６３（図７）を、塗布法を用いて形成することが好ましい。即ち、発光層１６３は塗布層であることが好ましい。 After forming the first electrode 14, a striped partition wall 15 is formed along the long side direction (row direction) of the first electrode 14 (step S105). Subsequently, in the region (row of pixel pr, row of pixel pg and row of pixel pb) partitioned by the partition wall 15, the light emitting region R1 and the non-light emitting region R2 of each pixel pr, pg, pb are continuously formed. The organic layer 16 is formed (step S106). The organic layer 16 is formed, for example, by forming the constituent material of the organic layer 16 by a coating method such as an inkjet method. The organic layer 16 may be formed by, for example, a coating method using a dispenser. Of the organic layers 16, at least the light emitting layer 163 (FIG. 7) is preferably formed by a coating method. That is, the light emitting layer 163 is preferably a coating layer.

有機層１６を形成した後、有機層１６上に、上述した材料よりなる第２電極１７を例えばスパッタリング法により形成する（ステップＳ１０７）。次いで、この第２電極１７上に保護層１８を例えばＣＶＤ法により成膜した後、この保護層１８上に、封止層２３を間にして第２基板２１を貼り合わせる。例えば、この第２基板２１にはカラーフィルタ層２２を予め形成しておく。このようにして、表示装置１を完成させる。 After forming the organic layer 16, a second electrode 17 made of the above-mentioned material is formed on the organic layer 16 by, for example, a sputtering method (step S107). Next, a protective layer 18 is formed on the second electrode 17 by, for example, a CVD method, and then the second substrate 21 is bonded onto the protective layer 18 with the sealing layer 23 in between. For example, the color filter layer 22 is formed in advance on the second substrate 21. In this way, the display device 1 is completed.

［作用、効果］
本実施の形態の表示装置１では、走査線駆動部３から各画素Ｐの書き込みトランジスタＷｓＴｒへ選択パルスが供給されることで、画素Ｐが選択される。この選択された画素Ｐに、信号線駆動部４から映像信号に応じた信号電圧が供給され、保持容量Ｃｓに保持される。保持容量Ｃｓに保持された信号に応じて駆動トランジスタＤｓＴｒがオンオフ制御され、有機ＥＬ素子１０に駆動電流が注入される。これにより、有機ＥＬ素子１０（発光層１６３）では、正孔と電子とが再結合して発光を生じる。この光は、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１から、例えば第２電極１７、保護層１８、封止層２３、カラーフィルタ層２２および第２基板２１を透過して取り出される。これにより、各画素Ｐ（画素ｐｒ，ｐｇ，ｐｂ）から赤色光、緑色光および青色光が射出され、これらの色光の加法混色により、カラーの映像表示がなされる。各画素ｐｒ，ｐｇ，ｐｂの非発光領域Ｒ２からは、第１基板１１、絶縁層１３、有機層１６、第２電極１７、保護層１８、封止層２３および第２基板２１を透過した外光が取り出される。表示装置１は、いわゆる、シースルー型の表示装置である。 [Action, effect]
In the display device 1 of the present embodiment, the pixel P is selected by supplying a selection pulse from the scanning line driving unit 3 to the writing transistor WsTr of each pixel P. A signal voltage corresponding to the video signal is supplied from the signal line driving unit 4 to the selected pixel P, and is held in the holding capacitance Cs. The drive transistor DsTr is on / off controlled according to the signal held in the holding capacitance Cs, and the driving current is injected into the organic EL element 10. As a result, in the organic EL element 10 (light emitting layer 163), holes and electrons are recombined to generate light. This light is taken out from the light emitting region R1 of each pixel pr, pg, pb through, for example, the second electrode 17, the protective layer 18, the sealing layer 23, the color filter layer 22, and the second substrate 21. As a result, red light, green light, and blue light are emitted from each pixel P (pixel pr, pg, pb), and a color image is displayed by the additive color mixing of these colored lights. From the non-light emitting region R2 of each pixel pr, pg, pb, the outside that has passed through the first substrate 11, the insulating layer 13, the organic layer 16, the second electrode 17, the protective layer 18, the sealing layer 23, and the second substrate 21. Light is taken out. The display device 1 is a so-called see-through type display device.

ここで、本実施の形態では、発光層１６３が、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１および非発光領域Ｒ２に連続して設けられているので、各発光領域Ｒ１での発光層１６３の厚みのばらつきが抑えられる。以下、これについて説明する。 Here, in the present embodiment, since the light emitting layer 163 is continuously provided in the light emitting region R1 and the non-light emitting region R2 in each pixel pr, pg, pb, the light emitting layer 163 in each light emitting region R1 is provided. Variations in thickness can be suppressed. This will be described below.

図９は、比較例に係る表示装置（表示装置１００）の画素ｐｒ，ｐｇ，ｐｂの模式的な平面構成を表している。図１０は、図９に示したＡ−Ａ’線に沿った断面構成を表している。この表示装置１００では、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１を囲むように隔壁（隔壁１１５）が設けられている。具体的には、隔壁１１５は、行方向に隣り合う画素ｐｒ，ｐｇ，ｐｂの間に設けられるとともに、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１と非発光領域Ｒ２との間にも設けられている。有機層１６は、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１のみに設けられ、非発光領域Ｒ２には有機層１６が設けられていない。即ち、列方向に隣り合う画素ｐｒの間、画素ｐｇの間および画素ｐｂの間で、非発光領域Ｒ２により有機層１６は分断されている。 FIG. 9 shows a schematic planar configuration of pixels pr, pg, and pb of the display device (display device 100) according to the comparative example. FIG. 10 shows a cross-sectional configuration along the AA'line shown in FIG. In the display device 100, a partition wall (bulkhead 115) is provided so as to surround the light emitting region R1 of each pixel pr, pg, pb. Specifically, the partition wall 115 is provided between the pixels pr, pg, and pb adjacent to each other in the row direction, and is also provided between the light emitting region R1 and the non-light emitting region R2 in each pixel pr, pg, pb. Has been done. The organic layer 16 is provided only in the light emitting region R1 of each pixel pr, pg, pb, and the organic layer 16 is not provided in the non-light emitting region R2. That is, the organic layer 16 is divided by the non-light emitting region R2 between the pixels pr adjacent to each other in the column direction, between the pixels pg, and between the pixels pb.

このように、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１のみに配置された有機層１６（発光層）では、その厚みがばらつきやすい。この発光領域Ｒ１での発光層の厚みのばらつきにより、発光領域Ｒ１のうち発光層が機能する領域、即ち、有効発光領域が狭まる。 As described above, the thickness of the organic layer 16 (light emitting layer) arranged only in the light emitting region R1 of each pixel pr, pg, pb tends to vary. Due to the variation in the thickness of the light emitting layer in the light emitting region R1, the region in which the light emitting layer functions in the light emitting region R1, that is, the effective light emitting region is narrowed.

また、表示装置１００では、塗布法を用いて各画素ｐｒ，ｐｇ，ｐｂ毎にドット状の発光層を形成するので、画素ｐｒ，ｐｇ，ｐｂ毎に発光層の厚みがばらつきやすい。 Further, in the display device 100, since the dot-shaped light emitting layer is formed for each pixel pr, pg, pb by using the coating method, the thickness of the light emitting layer tends to vary for each pixel pr, pg, pb.

更に、表示装置１００が、画素ｐｒ，ｐｇ，ｐｂに応じて、形状または大きさの異なる第１電極１４を有する場合（図５，図６参照）には、画素ｐｒ，ｐｇ，ｐｂ毎に、印刷条件の最適化が必要となる。このような、複雑な製造工程は実現困難である。 Further, when the display device 100 has the first electrode 14 having a different shape or size depending on the pixels pr, pg, pb (see FIGS. 5 and 6), for each pixel pr, pg, pb, It is necessary to optimize the printing conditions. Such a complicated manufacturing process is difficult to realize.

これに対し、本実施の形態では、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１と非発光領域Ｒ２との間に隔壁（隔壁１１５）が設けられていないので、発光層１６３は、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１および非発光領域Ｒ２に連続して設けられる。これにより、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１では、発光層１６３の厚みが安定し、発光層１６３の厚みのばらつきが抑えられる。 On the other hand, in the present embodiment, since the partition wall (bulkhead 115) is not provided between the light emitting region R1 and the non-light emitting region R2 in each pixel pr, pg, pb, the light emitting layer 163 is formed on each pixel. It is continuously provided in the light emitting region R1 and the non-light emitting region R2 in pr, pg, and pb. As a result, in the light emitting region R1 of each pixel pr, pg, pb, the thickness of the light emitting layer 163 is stable, and the variation in the thickness of the light emitting layer 163 is suppressed.

また、列方向に隣り合う画素ｐｒ，ｐｇ，ｐｂの間にも、発光層１６３が連続して設けられているので、各画素ｐｒ，ｐｇ，ｐｂの列毎にストライプ状の発光層１６３を形成することが可能となる。したがって、各画素ｐｒ，ｐｇ，ｐｂ毎にドット状の発光層を設ける場合（図９および図１０の表示装置１００）に比べて、高い印刷精度を要せず、簡便に均一な厚みの発光層１６３を形成することができる。 Further, since the light emitting layer 163 is continuously provided between the pixels pr, pg, and pb adjacent to each other in the row direction, a striped light emitting layer 163 is formed for each row of the pixels pr, pg, and pb. It becomes possible to do. Therefore, as compared with the case where a dot-shaped light emitting layer is provided for each pixel pr, pg, pb (display device 100 in FIGS. 9 and 10), a light emitting layer having a uniform thickness can be easily obtained without requiring high printing accuracy. 163 can be formed.

更に、表示装置１が、画素ｐｒ，ｐｇ，ｐｂに応じて形状および大きさの異なる第１電極１４を有するときも（図５，図６参照）、各画素ｐｒ，ｐｇ，ｐｂの列毎にストライプ状の発光層１６３を形成することが可能である。したがって、表示装置１００に比べて、表示装置１では、印刷条件の最適化が容易であり、製造を実現しやすい。 Further, even when the display device 1 has the first electrode 14 having a different shape and size depending on the pixels pr, pg, pb (see FIGS. 5 and 6), each row of each pixel pr, pg, pb It is possible to form a striped light emitting layer 163. Therefore, compared to the display device 100, the display device 1 makes it easier to optimize the printing conditions and realize manufacturing.

以上のように、表示装置１では、発光領域Ｒ１および非発光領域Ｒ２に連続して発光層１６３を設けるようにしたので、発光層１６３の厚みのばらつきに起因した有効発光領域の減少を抑えることができる。よって、各画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１から十分な光を取り出すことが可能となる。特に、表示装置１が高精細である場合には、本技術は好適に用いられる。配線等による遮光領域が大きくなるため、光取り出し効率の向上が重要となるためである。 As described above, in the display device 1, since the light emitting layer 163 is continuously provided in the light emitting region R1 and the non-light emitting region R2, it is possible to suppress the decrease in the effective light emitting region due to the variation in the thickness of the light emitting layer 163. Can be done. Therefore, sufficient light can be extracted from the light emitting region R1 of each pixel pr, pg, pb. In particular, when the display device 1 has high definition, this technique is preferably used. This is because it is important to improve the light extraction efficiency because the light-shielding area due to wiring or the like becomes large.

以下、上記実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。 Hereinafter, a modified example of the above-described embodiment will be described, but in the following description, the same components as those of the above-described embodiment are designated by the same reference numerals and the description thereof will be omitted as appropriate.

＜２．変形例＞
図１１は、上記実施の形態の変形例に係る表示装置（表示装置１Ａ）の断面（ＹＺ断面）構成を模式的に表したものである。この表示装置１Ａは、第１電極１４の短辺の両端部を覆う短絡抑制層（短絡抑制層１９）を有している。この点を除き、表示装置１Ａは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。 <2. Modification example>
FIG. 11 schematically shows a cross-sectional (YZ cross-sectional) configuration of a display device (display device 1A) according to a modified example of the above embodiment. The display device 1A has a short-circuit suppression layer (short-circuit suppression layer 19) that covers both ends of the short side of the first electrode 14. Except for this point, the display device 1A has the same configuration as the display device 1 of the above embodiment, and its action and effect are also the same.

短絡抑制層１９は、各画素ｐｒ，ｐｇ，ｐｂ内の発光領域Ｒ１と非発光領域Ｒ２との境界近傍（図１１の紙面右側）と、列方向に隣り合う画素ｐｒ，ｐｇ，ｐｂの発光領域Ｒ１と非発光領域Ｒ２との境界近傍（図１１の紙面左側）とに設けられている。短絡抑制層１９は、各画素ｐｒ，ｐｇ，ｐｂ内または列方向に隣り合う画素ｐｒ，ｐｇ，ｐｂ間のどちらか一方のみに設けられていてもよい。この短絡抑制層１９は、第１電極１４と有機層１６（発光層１６３）との間に設けられ、第１電極１４の表面から、短辺の端部を覆うように絶縁層１３上に設けられている。短絡抑制層１９の少なくとも一部は、絶縁層１３に設けられた接続孔Ｈ１に対向する部分に設けられていることが好ましい。 The short-circuit suppression layer 19 is formed in the vicinity of the boundary between the light emitting region R1 and the non-light emitting region R2 in each pixel pr, pg, pb (on the right side of the paper in FIG. It is provided near the boundary between R1 and the non-light emitting region R2 (on the left side of the paper in FIG. 11). The short-circuit suppression layer 19 may be provided only in either of the pixels pr, pg, pb or between the pixels pr, pg, pb adjacent to each other in the column direction. The short-circuit suppression layer 19 is provided between the first electrode 14 and the organic layer 16 (light emitting layer 163), and is provided on the insulating layer 13 from the surface of the first electrode 14 so as to cover the end of the short side. Has been done. It is preferable that at least a part of the short-circuit suppressing layer 19 is provided in a portion facing the connection hole H1 provided in the insulating layer 13.

短絡抑制層１９は、例えば可視光透過性を有するポリイミド系樹脂、可視光透過性を有するシリコン系樹脂、可視光透過性を有するシリコン系ポリマー、可視光透過性を有するノボラック系樹脂、可視光透過性を有するエポキシ系樹脂および、可視光透過性を有するノルボルネン系樹脂等の絶縁材料により構成されている。短絡抑制層１９の高さ（図１１のＺ方向の大きさ）は、例えば５００ｎｍ〜１μｍである。この短絡抑制層１９は、第１電極１４の端部近傍での、第１電極１４と第２電極１７との短絡の発生を抑えるためのものである。第１電極１４の端部および接続孔Ｈ１の直上付近では、段差により有機層１６の薄膜化または段切れが生じやすい。短絡抑制層１９を設けることにより、この有機層１６の薄膜化または段切れに起因した第１電極１４と第２電極１７との間の短絡の発生を抑えることができる。第１電極１４の長辺の両端部近傍では、隔壁１５により、第１電極１４と第２電極１７との間の短絡の発生が抑えられる。 The short-circuit suppression layer 19 includes, for example, a polyimide resin having visible light transmission, a silicon resin having visible light transmission, a silicon polymer having visible light transmission, a novolak resin having visible light transmission, and visible light transmission. It is composed of an insulating material such as an epoxy-based resin having properties and a norbornene-based resin having visible light transmission. The height of the short-circuit suppression layer 19 (the size in the Z direction in FIG. 11) is, for example, 500 nm to 1 μm. The short-circuit suppression layer 19 is for suppressing the occurrence of a short circuit between the first electrode 14 and the second electrode 17 in the vicinity of the end portion of the first electrode 14. In the vicinity of the end of the first electrode 14 and immediately above the connection hole H1, the organic layer 16 is likely to be thinned or cut off due to the step. By providing the short circuit suppression layer 19, it is possible to suppress the occurrence of a short circuit between the first electrode 14 and the second electrode 17 due to the thinning or step breakage of the organic layer 16. In the vicinity of both ends of the long side of the first electrode 14, the partition wall 15 suppresses the occurrence of a short circuit between the first electrode 14 and the second electrode 17.

図１２に示したように、短絡抑制層１９は、発光領域Ｒ１と非発光領域Ｒ２との境界近傍から非発光領域Ｒ２に延在して設けられていてもよい。 As shown in FIG. 12, the short-circuit suppression layer 19 may be provided extending from the vicinity of the boundary between the light emitting region R1 and the non-light emitting region R2 to the non-light emitting region R2.

表示装置１Ａも、上記表示装置１と同様に、発光領域Ｒ１および非発光領域Ｒ２に連続して有機層１６（発光層１６３）が設けられているので、有機層１６の厚みのばらつきに起因した有効発光領域の減少を抑えることができる。また、短絡抑制層１９により、第１電極１４の短辺の両端部近傍での、短絡の発生を抑えることができる。 Similar to the display device 1, the display device 1A is also provided with the organic layer 16 (light emitting layer 163) continuously in the light emitting region R1 and the non-light emitting region R2, which is caused by the variation in the thickness of the organic layer 16. It is possible to suppress a decrease in the effective light emitting region. Further, the short circuit suppression layer 19 can suppress the occurrence of a short circuit in the vicinity of both ends of the short side of the first electrode 14.

＜３．適用例（電子機器）＞
上記実施の形態等において説明した表示装置１，１Ａは、様々なタイプの電子機器に用いることができる。図１３に、電子機器６の機能ブロック構成を示す。電子機器６としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。 <3. Application example (electronic device)>
The display devices 1 and 1A described in the above embodiments can be used for various types of electronic devices. FIG. 13 shows a functional block configuration of the electronic device 6. Examples of the electronic device 6 include a television device, a personal computer (PC), a smartphone, a tablet PC, a mobile phone, a digital still camera, a digital video camera, and the like.

電子機器６は、例えば上述の表示装置１，１Ａと、インターフェース部６０とを有している。インターフェース部６０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部６０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。 The electronic device 6 has, for example, the above-mentioned display devices 1 and 1A and an interface unit 60. The interface unit 60 is an input unit to which various signals, power supplies, and the like are input from the outside. The interface unit 60 may also include a user interface such as a touch panel, a keyboard, or operation buttons.

以上、実施の形態を挙げて説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料、厚み、または成膜方法および成膜条件等は列挙したものに限定されるものではなく、他の材料、厚みまたは成膜方法および成膜条件としてもよい。 Although the embodiments have been described above, the present technology is not limited to the above embodiments and can be modified in various ways. For example, the material, thickness, or film forming method and film forming condition of each layer described in the above-described embodiment are not limited to those listed, and other materials, thickness or film forming method and film forming condition are not limited to those listed. May be.

また、有機層１６は、少なくとも発光層１６３を含んでいればよく、例えば、有機層１６が発光層１６３のみにより構成されていてもよい。発光層１６３は、例えば白色の光を発生するものであってもよく、画素ｐｒ，ｐｇ，ｐｂが互いに同じ色の光を発生させる発光層１７３を有していてもよい。 Further, the organic layer 16 may include at least the light emitting layer 163, and for example, the organic layer 16 may be composed of only the light emitting layer 163. The light emitting layer 163 may be, for example, one that generates white light, or may have a light emitting layer 173 in which pixels pr, pg, and pb generate light of the same color.

また、上記実施の形態等では、アクティブマトリクス型の表示装置の場合について説明したが、本開示はパッシブマトリクス型の表示装置への適用も可能である。また、アクティブマトリクス駆動のための画素回路ＰＸＬＣの構成は、上記実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路ＰＸＬＣの変更に応じて、走査線駆動部３、信号線駆動部４および電源線駆動部５の他に、必要な駆動回路を追加してもよい。 Further, in the above-described embodiment and the like, the case of the active matrix type display device has been described, but the present disclosure can also be applied to the passive matrix type display device. Further, the configuration of the pixel circuit PXLC for driving the active matrix is not limited to that described in the above embodiment, and a capacitive element or a transistor may be added as needed. In that case, a necessary drive circuit may be added in addition to the scanning line driving unit 3, the signal line driving unit 4, and the power supply line driving unit 5 according to the change of the pixel circuit PXLC.

また、上記実施の形態等では、表示装置１，１Ａがカラーフィルタ層２２（図４Ａ等）を有する場合について説明したが、カラーフィルタ層２２を省略するようにしてもよい。 Further, in the above-described embodiment and the like, the case where the display devices 1 and 1A have the color filter layer 22 (FIG. 4A and the like) has been described, but the color filter layer 22 may be omitted.

また、第１電極１４を可視光透過性の導電材料により構成し、第２電極１７を光反射性の導電材料により構成するようにしてもよい。このとき、発光層１６３で発生した光は、第１基板１１側から取り出される。 Further, the first electrode 14 may be made of a conductive material that transmits visible light, and the second electrode 17 may be made of a conductive material that is light-reflecting. At this time, the light generated in the light emitting layer 163 is taken out from the first substrate 11 side.

また、図３には、画素Ｐｒ，Ｐｇ，Ｐｂ内の列方向にそって、発光領域Ｒ１および非発光領域Ｒ２を順に配置する例を示したが、発光領域Ｒ１および非発光領域Ｒ２は自由に配置することが可能である。例えば、画素Ｐｒ，Ｐｇ，Ｐｂ内の列方向にそって、非発光領域Ｒ２、発光領域Ｒ１および非発光領域Ｒ２の順に配置するようにしてもよい。 Further, FIG. 3 shows an example in which the light emitting region R1 and the non-light emitting region R2 are arranged in order along the column direction in the pixels Pr, Pg, and Pb, but the light emitting region R1 and the non-light emitting region R2 are freely arranged. It is possible to place it. For example, the non-light emitting region R2, the light emitting region R1, and the non-light emitting region R2 may be arranged in this order along the column direction in the pixels Pr, Pg, and Pb.

上記実施の形態において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。 The effect described in the above embodiment is an example, and the effect of the present disclosure may be another effect or may further include another effect.

尚、本技術は以下のような構成を取ることも可能である。
（１）
各々が、第１方向に沿って発光領域および非発光領域を有する、複数の画素と、
前記複数の画素各々の前記発光領域に設けられた第１電極と、
前記第１方向に交差する第２方向に隣り合う前記画素の間に設けられた隔壁と、
前記第１電極を覆うとともに、前記発光領域および前記非発光領域に連続して設けられた発光層と、
前記発光層を間にして前記第１電極に対向する第２電極と
を備えた表示装置。
（２）
更に、基板と、
前記基板上に設けられた、薄膜トランジスタと、
前記薄膜トランジスタを覆うとともに、前記薄膜トランジスタと前記第１電極との接続孔を有する絶縁層とを有し、
前記基板上に、前記薄膜トランジスタ、前記絶縁層、前記第１電極、前記発光層および前記第２電極がこの順に設けられた
前記（１）に記載の表示装置。
（３）
前記隔壁は、前記第１方向に延在している
前記（１）または（２）に記載の表示装置。
（４）
前記隔壁は、ストライプ状に設けられている
前記（１）ないし（３）のうちいずれか１つに記載の表示装置。
（５）
前記発光層は有機発光材料を含む
前記（１）ないし（４）のうちいずれか１つに記載の表示装置。
（６）
前記発光層は塗布層である
前記（１）ないし（５）のうちいずれか１つに記載の表示装置。
（７）
前記第１方向の大きさが異なる前記第１電極を含む
前記（１）ないし（６）のうちいずれか１つに記載の表示装置。
（８）
前記第２方向の大きさが異なる前記第１電極を含む
前記（１）ないし（７）のうちいずれか１つに記載の表示装置。
（９）
更に、前記画素内および、隣り合う前記画素の間の少なくとも一方の、前記発光領域および前記非発光領域の境界近傍に配置され、前記第１電極の表面および端部を覆う短絡抑制層を有する
前記（２）に記載の表示装置。
（１０）
前記短絡抑制層の少なくとも一部は、前記絶縁層の前記接続孔に対向して設けられている
前記（９）に記載の表示装置。
（１１）
前記短絡抑制層は、前記第１電極と前記発光層との間に設けられている
前記（９）または（１０）に記載の表示装置。
（１２）
前記短絡抑制層は、可視光透過性の絶縁材料を含む
前記（９）ないし（１１）のうちいずれか１つに記載の表示装置。
（１３）
前記短絡抑制層は、前記発光領域および前記非発光領域の境界近傍から前記非発光領域に延在している
前記（９）ないし（１２）のうちいずれか１つに記載の表示装置。
（１４）
第１方向に沿って発光領域および非発光領域を有する画素各々の前記発光領域に、第１電極を形成し、
前記第１方向に交差する第２方向に隣り合う前記画素の間に隔壁を形成し、
前記第１電極を覆うように、前記発光領域および前記非発光領域に連続して発光層を形成し、
前記発光層を間にして、前記第１電極に対向する第２電極を形成する
表示装置の製造方法。
（１５）
前記発光層を、塗布法を用いて形成する
前記（１４）に記載の表示装置の製造方法。 The present technology can also have the following configurations.
(1)
With a plurality of pixels, each having a light emitting region and a non-light emitting region along the first direction.
A first electrode provided in the light emitting region of each of the plurality of pixels,
A partition wall provided between the pixels adjacent to each other in the second direction intersecting the first direction, and
A light emitting layer that covers the first electrode and is continuously provided in the light emitting region and the non-light emitting region,
A display device including a second electrode facing the first electrode with the light emitting layer in between.
(2)
Furthermore, with the board,
A thin film transistor provided on the substrate and
It covers the thin film transistor and has an insulating layer having a connection hole between the thin film transistor and the first electrode.
The display device according to (1), wherein the thin film transistor, the insulating layer, the first electrode, the light emitting layer, and the second electrode are provided on the substrate in this order.
(3)
The display device according to (1) or (2), wherein the partition wall extends in the first direction.
(4)
The display device according to any one of (1) to (3), wherein the partition wall is provided in a striped shape.
(5)
The display device according to any one of (1) to (4) above, wherein the light emitting layer contains an organic light emitting material.
(6)
The display device according to any one of (1) to (5) above, wherein the light emitting layer is a coating layer.
(7)
The display device according to any one of (1) to (6), which includes the first electrode having a different size in the first direction.
(8)
The display device according to any one of (1) to (7), which includes the first electrode having a different size in the second direction.
(9)
Further, the short-circuit suppressing layer provided in the pixel and at least one between the adjacent pixels, which is arranged near the boundary between the light emitting region and the non-light emitting region and covers the surface and the end portion of the first electrode. The display device according to (2).
(10)
The display device according to (9), wherein at least a part of the short-circuit suppression layer is provided so as to face the connection hole of the insulating layer.
(11)
The display device according to (9) or (10), wherein the short-circuit suppression layer is provided between the first electrode and the light emitting layer.
(12)
The display device according to any one of (9) to (11) above, wherein the short-circuit suppression layer includes an insulating material that transmits visible light.
(13)
The display device according to any one of (9) to (12), wherein the short-circuit suppression layer extends from the vicinity of the boundary between the light emitting region and the non-light emitting region to the non-light emitting region.
(14)
A first electrode is formed in the light emitting region of each pixel having a light emitting region and a non-light emitting region along the first direction.
A partition wall is formed between the pixels adjacent to each other in the second direction intersecting the first direction.
A light emitting layer is continuously formed in the light emitting region and the non-light emitting region so as to cover the first electrode.
A method for manufacturing a display device in which a second electrode facing the first electrode is formed with the light emitting layer in between.
(15)
The method for manufacturing a display device according to (14) above, wherein the light emitting layer is formed by using a coating method.

１，１Ａ…表示装置、１０Ａ…表示領域、１０Ｂ…周辺領域、ＤｓＴｒ…駆動トランジスタ、ＷｓＴｒ…書き込みトランジスタ、Ｃｓ…保持容量、１０…有機ＥＬ素子、１１…第１基板、１２…ＴＦＴ、１３…絶縁層、１４…第１電極、１５…隔壁、１６…有機層、１７…第２電極、１８…保護層、１９…短絡抑制層、２１…第２基板、２２…カラーフィルタ層、２３…封止層、３…走査線駆動部、４…信号線駆動部、５…電源線駆動部、６…電子機器、６０…インターフェース部、Ｐ，ｐｒ，ｐｇ，ｐｂ…画素、Ｒ１…発光領域、Ｒ２…非発光領域、Ｈ１…接続孔。 1,1A ... Display device, 10A ... Display area, 10B ... Peripheral area, DsTr ... Drive transistor, WsTr ... Writing transistor, Cs ... Holding capacity, 10 ... Organic EL element, 11 ... First substrate, 12 ... TFT, 13 ... Insulation layer, 14 ... 1st electrode, 15 ... partition wall, 16 ... organic layer, 17 ... second electrode, 18 ... protective layer, 19 ... short circuit suppression layer, 21 ... second substrate, 22 ... color filter layer, 23 ... sealing Stop layer, 3 ... Scanning line drive unit, 4 ... Signal line drive unit, 5 ... Power supply line drive unit, 6 ... Electronic equipment, 60 ... Interface unit, P, pr, pg, pb ... Pixel, R1 ... Light emitting region, R2 ... non-light emitting region, H1 ... connection hole.

Claims

A plurality of pixels, each having a light emitting region and a non-light emitting region along the first direction, arranged side by side in the first direction and the second direction intersecting the first direction.
A partition wall provided between the two pixels adjacent to each other in the second direction ,
With the board
A short-circuit suppression layer arranged in the pixel and at least one between the adjacent pixels in the vicinity of the boundary between the light emitting region and the non-light emitting region is provided.
Each of the pixels
A first electrode that is a region other than the non-light emitting region and is provided in the light emitting region,
A light emitting layer that covers the first electrode and is continuously provided in the light emitting region and the non-light emitting region,
A second electrode facing the first electrode with the light emitting layer in between ,
With the thin film transistor provided on the substrate,
It covers the thin film transistor and has an insulating layer having a connection hole between the thin film transistor and the first electrode .
In each of the pixels, the non-light emitting region has a configuration capable of extracting external light transmitted through the non-light emitting region, and the light emitting region has a configuration capable of extracting light emitted from the light emitting layer. has become,
The thin film transistor, the insulating layer, the first electrode, the light emitting layer, and the second electrode are provided on the substrate in this order.
The short-circuit suppression layer covers the surface and the end portion of the first electrode, and further extends from the vicinity of the boundary between the light emitting region and the non-light emitting region to the non-light emitting region, and extends the non-light emitting region to the non-light emitting region. The covering display device.

The partition A display device according to claim 1 extending in the first direction.

The partition wall is provided in a stripe shape so as to sandwich a plurality of the pixels arranged side by side in the first direction in the second direction.
The display device according to claim 2 , wherein the light emitting layer is continuously provided in the light emitting region and the non-light emitting region of each of the pixels in the region sandwiched between the two partition walls in the second direction.

The display device according to any one of claims 1 to 3 , wherein the light emitting layer contains an organic light emitting material.

The display device according to any one of claims 1 to 4 , wherein the light emitting layer is a coating layer.

The display device according to any one of claims 1 to 5 , wherein the size of the first electrode in the first direction differs depending on the emission color of the pixel.

The display device according to any one of claims 1 to 5 , wherein the size of the first electrode in the second direction differs depending on the emission color of the pixel.

The display device according to any one of claims 1 to 7 , wherein at least a part of the short-circuit suppression layer is provided so as to face the connection hole of the insulating layer.

The display device according to any one of claims 1 to 8 , wherein the short-circuit suppression layer is provided between the first electrode and the light emitting layer.

The display device according to any one of claims 1 to 9, wherein the short-circuit suppression layer includes an insulating material that transmits visible light.