JP6859257B2 - 内部ボイド及び熱伝導経路調整ビアを備える面外熱流束構成で動作する３ｄ集積化熱電発電機 - Google Patents

Description

本開示は、全体としてソリッドステート熱電デバイスに関し、特に、平面加工技術及び関連する異種またはハイブリッド３Ｄ集積技法で製作されることに適する熱電発電機（ＴＥＧ）に関する。

熱電発電機（ＴＥＧ）は、際立って堅牢で信頼性があり、事実上無期限の耐用寿命を持つことに加えて、環境に優しい材料で作製される低エンタルピー廃熱利用デバイスとして熱心に研究されている。

普及しつつある電子デバイスの電力消費を常に最小限にするために、バッテリまたはスーパーキャパシタのような他のエネルギ貯蔵デバイスと併用して、またはその代用としての補助電源として、ＴＥＧが検討され始めている。

マイクロ電子及びマイクロ電子機械システム（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ（ＭＥＭ））、平面状加工、マイクロマシニングインプラント及びポストインプラント処置、フリップチップ及び接合技法等で発展させた十分に確立された加工技法を活用する薄膜技術ＴＥＧに関する文献がますます増えている。

Ｕｎｉｖｅｒｓｉｔｙ ｏｆ ＦｌｏｒｉｄａのＩｓｒａｅｌ Ｂｏｎｉｃｈｅによる２０１０年の博士論文「Ｓｉｌｉｃｏｎ−Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ Ｇｅｎｅｒａｔｏｒｓ ｆｏｒ Ｐｏｗｅｒ Ｇｅｎｅｒａｔｉｏｎ ｆｒｏｍ ｈｏｔ ｇａｓ ｓｔｒｅａｍｓ」、及びＡｕｔｏｎｏｍｏｕｓ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ ＢａｒｃｅｌｏｎａのＤｉａｎａ Ｄａｖｉｌａ Ｐｉｎｅｄａによる２０１１年の博士論文「Ｍｏｎｏｌｉｔｈｉｃ ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ＶＬＳ ｓｉｌｉｃｏｎ ｎａｎｏｗｉｒｅｓ ｉｎｔｏ ｐｌａｎａｒ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｇｅｎｅｒａｔｏｒｓ」は、ソリッドステートヒートポンプ及び発電機のための熱電デバイスの分野での最新の実施の広範かつ初歩的な概説を提供している。

また、当該概説では、シリコンに適合可能なマイクロ技術及びナノ技術で製造されたＴＥＧの２つのファミリを含み、このうち第１のファミリのデバイスでは、熱流が平行であり、他方のファミリでは基板に対して直交する。これらの集積化ＴＥＧのアーキテクチャは、概ねｎ−ｐドープされた区画を有し、ユニットセルが熱的には平行であり、電気的には直列であるように配置された数多くのユニットセルを備える。

通常は、熱が基板に対して平行に流れる集積化ＴＥＧデバイスは、非常に高い耐熱性の材料またはメンブレン上に付着させ、基板上数百マイクロメートルに吊設された熱電活性材料の導電区画を有し得るか、または活性材料の区画自体が自立している（膜がない）。
１．他の関連する例が、以下に報告されている。
２．Ｈｕｅｓｇｅｎ，Ｔ．；Ｗｏｉｓ，Ｐ．；Ｋｏｃｋｍａｎｎ，Ｎ．Ｄｅｓｉｇｎ ａｎｄ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ＭＥＭＳ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｇｅｎｅｒａｔｏｒｓ ｗｉｔｈ ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｅｆｆｉｃｉｅｎｃｙ．Ｓｅｎｓ．Ａｃｔｕａｔｏｒｓ Ａ ２００８，１４５−１４６，４２３−４２９。
３．Ｘｉｅ，Ｊ．；Ｌｅｅ，Ｃ．；Ｆｅｎｇ，Ｈ．Ｄｅｓｉｇｎ，ｆａｂｒｉｃａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＣＭＯＳ ＭＥＭＳ−ｂａｓｅｄ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｐｏｗｅｒ ｇｅｎｅｒａｔｏｒｓ．Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｓｙｓｔ．２０１０，１９，３１７−３２４。
４．Ｗａｎｇ，Ｚ．；Ｌｅｏｎｏｖ，Ｖ．；Ｆｉｏｒｉｎｉ，Ｐ．；ｖａｎ Ｈｏｏｆ，Ｃ．Ｒｅａｌｉｚａｔｉｏｎ ｏｆ ａ ｗｅａｒａｂｌｅ ｍｉｎｉａｔｕｒｉｚｅｄ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｇｅｎｅｒａｔｏｒ ｆｏｒ ｈｕｍａｎ ｂｏｄｙ ａｐｐｌｉｃａｔｉｏｎｓ．Ｓｅｎｓ．Ａｃｔｕａｔｏｒｓ Ａ ２００９，１５６，９５−１０２。
５．Ｗａｎｇ，Ｚ．；Ｆｉｏｒｉｎｉ，Ｐ．；Ｌｅｏｎｏｖ，Ｖ．；ｖａｎ Ｈｏｏｆ，Ｃ．Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ａｎｄ ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉ７０％Ｇｅ３０％ ｆｏｒ ｓｕｒｆａｃｅ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｔｈｅｒｍｏｐｉｌｅｓ ｉｎ ｈｕｍａｎ ｂｏｄｙ ａｐｐｌｉｃａｔｉｏｎｓ．Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．２００９，ｄｏｉ：１０．１０８８／０９６０−１３１７／１９／９／０９４０１１。
６．Ｓｕ，Ｊ．；Ｌｅｏｎｏｖ，Ｖ．；Ｇｏｅｄｂｌｏｅｄ，Ｍ．；ｖａｎ Ａｎｄｅｌ，Ｙ．；ｄｅ Ｎｏｏｉｊｅｒ，Ｍ．Ｃ．；Ｅｌｆｒｉｎｋ，Ｒ．；Ｗａｎｇ，Ｚ．；Ｖｕｌｌｅｒｓ，Ｒ．Ｊ．Ａ ｂａｔｃｈ ｐｒｏｃｅｓｓ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｅｎｅｒｇｙ ｈａｒｖｅｓｔｅｒ： Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ．Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．２０１０，ｄｏｉ：１０．１０８８／０９６０−１３１７／２０／１０／１０４００５。
７．Ｙａｎｇ，Ｓ．Ｍ．；Ｌｅｅ，Ｔ．；Ｊｅｎｇ，Ｃ．Ａ．Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ａ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｅｎｅｒｇｙ ｈａｒｖｅｓｔｅｒ ｗｉｔｈ ｔｈｅｒｍａｌ ｉｓｏｌａｔｉｏｎ ｃａｖｉｔｙ ｂｙ ｓｔａｎｄａｒｄ ＣＭＯＳ ｐｒｏｃｅｓｓ．Ｓｅｎｓ．Ａｃｔｕａｔｏｒｓ Ａ ２００９，１５３，２４４−２５０。
８．Ｋａｏ，Ｐ．−Ｈ．；Ｓｈｉｈ，Ｐ．−Ｊ．；Ｄａｉ，Ｃ．−Ｌ．；Ｌｉｕ，Ｍ．−Ｃ．Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＣＭＯＳ−ＭＥＭＳ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｍｉｃｒｏ ｇｅｎｅｒａｔｏｒｓ．Ｓｅｎｓｏｒｓ ２０１０，１０，１３１５−１３２５。
９．Ｗａｎｇ，Ｚ．；ｖａｎ Ａｎｄｅｌ，Ｙ．；Ｊａｍｂｕｎａｔｈａｎ，Ｍ．；Ｌｅｏｎｏｖ，Ｖ．；Ｅｌｆｒｉｎｋ，Ｒ．；Ｖｕｌｌｅｒｓ，Ｊ．Ｍ．Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ ｂｕｌｋ−ｍｉｃｒｏｍａｃｈｉｎｅｄ ｍｅｍｂｒａｎｅｌｅｓｓ ｉｎ−ｐｌａｎｅ ｔｈｅｒｍｏｐｉｌｅ．Ｊ．Ｅｌｅｃｔｒｏｎ．Ｍａｔｅｒ．２０１１，４０，４９９−５０３．１３。
１０．Ｐａｔｅｎｔ ＵＳ ７，８７５，７９１ Ｂ１ “Ｍｅｔｈｏｄ ｆｏｒ ｍａｎｕｆａｃｔｕｒｉｎｇ ａ ｔｈｅｒｍｏｐｉｌｅ ｏｎ ａ ｍｅｍｂｒａｎｅ ａｎｄ ａ ｍｅｍｂｒａｎｅ−ｌｅｓｓ ｔｈｅｒｍｏｐｉｌｅ，ｔｈｅ ｔｈｅｒｍｏｐｉｌｅ ｔｈｕｓ ｏｂｔａｉｎｅｄ ａｎｄ ａ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｇｅｎｅｒａｔｏｒ ｃｏｍｐｒｉｓｉｎｇ ｓｕｃｈ ｔｈｅｒｍｏｐｉｌｅｓ” Ｖｌａｄｉｍｉｒ Ｌｅｏｎｏｖ，Ｐａｏｌｏ Ｆｉｏｒｉｎｉ，Ｃｈｒｉｓ Ｖａｎ Ｈｏｏｆ（２０１１）。
１１．Ｍｉｎｉａｔｕｒｉｚｅｄ ｔｈｅｒｍｏｐｉｌｅ ｏｎ ａ ｍｅｍｂｒａｎｅ ａｒｅ ａｌｓｏ ｄｅｓｃｒｉｂｅｄ ｂｙ Ａ．Ｊａｃｑｕｏｔ，Ｗ．Ｌ Ｌｉｕ，Ｇ．Ｃｈｅｎ，，Ｊ．Ｐ Ｆｌｒｉａｌ，Ａ．Ｄａｕｓｃｈｅｒ，Ｂ．Ｌｅｎｏｉｒ，ｉｎ “Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ Ｍｏｄｅｌｉｎｇ ｏｆ ａｎ ｉｎ−ｐｌａｎｅ ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｍｉｃｒｏ−ｇｅｎｅｒａｔｏｒ”，Ｐｒｏｃｅｅｄｉｎｇｓ ＩＣＴ’０２．２１ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃｓ，ｐ．５６１−５６４（２００２）。

平行熱流ＴＥＧ構造体の他の例は、数十ナノメートルの平均直径を有する平行かつきわめて細長い導電体（ナノワイヤ）の集団を、低伝熱性の平坦な基板上に成長させるかまたは画定し、最終的にタイルモジュールをスタッキングして熱電的に活性の隔壁を形成し、隔壁を通して、平行なナノワイヤと同じ方向に熱が流れるという能力に依拠する。以下の記事、すなわち「Ａ．Ｉ．Ｈｏｃｈｂａｕｍ，Ｒ．Ｋ．Ｃｈｅｎ，Ｒ．Ｄ．Ｄｅｌｇａｄｏ，Ｗ．Ｊ．Ｌｉａｎｇ，Ｅ．Ｃ．Ｇａｒｎｅｔｔ，Ｍ．Ｎａｊａｒｉａｎ，Ａ．Ｍａｊｕｍｄａｒ ａｎｄ Ｐ．Ｄ．Ｙａｎｇ，Ｎａｔｕｒｅ ４５１，１６３−Ｕ５（２００８）」及び「Ａ．Ｉ．Ｂｏｕｋａｉ，Ｙ．Ｂｕｎｉｍｏｖｉｃｈ，Ｊ．Ｔａｈｉｒ−Ｋｈｅｌｉ，Ｊ．−Ｋ．Ｙｕ，Ｗ．Ａ．Ｇｏｄｄａｒｄ Ｉｉｉ，ａｎｄ Ｊ．Ｒ．Ｈｅａｔｈ，Ｎａｔｕｒｅ ４５１，１６８−１７１（２００８）」；ＷＯ２００９／１２５３１７；ＥＰ１、０８３、６１０；ＷＯ２０１１／００７２４１；ＷＯ２０１１／０７３１４２は、そのような手法に従ったやり方での実施の概説を提供している。

ＵＳ７，８７５，７９１Ｂ１（Ｌｅｏｎｏｖらによる）は、メンブレン層によって支持され得るか、または自己支持型であってもよい熱電対列を開示している。これらのデバイスは容易に製造可能であることが明らかであるにもかかわらず、熱は、熱損失が著しい複雑な構造体内を移動させられる。加えて、いくつかのケースでは、初期基板の上面または底面での熱源との熱接触を確実にするために、接着剤を必要とする。このことは、結果としてシステムレベルでの熱結合を弱め、熱経路の損失を大きくし、熱電対列の性能を不利にする機械的脆弱性をもたらす。

ＴＥＧデバイスの第２のファミリは、「面外」熱流束ＴＥＧと称されることが多い。これらは、熱が基板に対して直交して流れることによって特徴付けられる。これらのデバイスでは、熱電活性材料は、たいていは基板上に位置する高アスペクト比の支持構造体に置かれるか、またはその一部である。製作プロセスがより高度でかつ明らかにコストがかかるにもかかわらず、この構成は、熱損失を最小限にし、システムレベルでの熱結合を簡略化して、全体の性能を高めている。

従来のＣＭＯＳ／ＢｉＣＭＯＳ／ＭＥＭ材料及びプロセスによって製造されると、「面外」熱流束ＴＥＧは、とりわけマイクロ電子及び光電子デバイスにおける小型化及び集積用途に適する。

実施例は、Ｍ．Ｓｔｒａｓｓｅｒらによる「Ｍｉｎｉａｔｕｒｉｚｅｄ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ Ｇｅｎｅｒａｔｏｒｓ Ｂａｓｅｄ ｏｎ Ｐｏｌｙ−Ｓｉ ａｎｄ Ｐｏｌｙ−ＳｉＧｅ Ｓｕｒｆａｃｅ Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ」（第１１回ソリッドステートセンサ及び作動装置に関する国際会議（Ｔｈｅ １１ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ）、ミュンヘン、ドイツ、２００１年６月１０〜１４日において発表）及び「Ｍｉｃｒｏｍａｃｈｉｎｅｄ ＣＭＯＳ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ Ｇｅｎｅｒａｔｏｒｓ ａｓ Ｏｎ−Ｃｈｉｐ Ｐｏｗｅｒ Ｓｕｐｐｌｙ」（第１２回ソリッドステートセンサ、作動装置及びマイクロシステムに関する国際会議（Ｔｈｅ １２ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ ａｎｄ Ｍｉｃｒｏｓｙｓｔｅｍｓ）、ボストン、米国、２００３年６月８〜１２日において発表）によって報告されている。

面外または直交熱流束薄膜構造体は、エネルギ回収もしくは採取のための無数の用途のために、例えばマイクロ発電のために、または複雑な集積化システムにおける温度管理のために有用である。

ＩＣ製作プロセスに適合した一般的な半導体または任意の材料に基づいた、所与の熱流からの電力生産量、及び従来技術の面外または直交熱流束デバイスの接地面積に対する電力生産量は、依然として劣っており、より効率的で電力集約型のデバイスが必要とされる。

集積化ＴＥＧの接地面積の単位及び改善された変換効率あたりの著しく向上された電力生産量は、添付の特許請求の範囲で定義されたような新規な面外（すなわち直交）熱流束Ｚデバイス構造体によって達成され、その内容は、本明細書の不可欠な部分であることが意図され、明示的な参照により本明細書に組み入れられる。

以下に続く記載では、Ｚデバイス構造体のセルについての言及がなされ、基板ウェハと、多結晶半導体の熱伝導率よりも低い熱伝導率の材料の山部の傾斜した対向する側面の上に延びる、該多結晶半導体のセグメントの画定された薄膜ラインの、交互にｐドープ及びｎドープされたセグメントの並列端を継合している山頂ジャンクション金属接点及び谷底ジャンクション金属接点とを備え、より低い熱伝導率の該材料は、谷部及び該山部を形成する。

本開示のＴＥＧアーキテクチャでは、熱伝導による内部バイパス熱伝達は、通常は、連続的に交互にｐ型及びｎ型に蒸着された半導体薄膜の画定された区画またはセグメントの上で、かつ谷底ジャンクションにおいてｐ型及びｎ型半導体の画定されたセグメントの並列端の間に電気的な導通を提供する金属ブリッジ上に蒸着された誘電性充填材（例えば、シリコン酸化物）を通して、典型的なＺデバイスプロファイルのユニットセルの画定された半導体薄膜区画が位置する対向する傾けられた側面上の、台形断面の間隔を置かれた山部間で生じるが、これは、ジャンクション金属接点を実現することによって、また谷部空間を、誘電性酸化物で充填されず、かつｐ型及びｎ型区画の並列端の電気接続の高いプロファイルの金属ブリッジをホスティングすることなく空のままにすることによって著しく低減される。好ましくは、内部ボイド空間は、完成したデバイスのパッケージ時に真空にされる。

基本的な実施形態によれば、スルーシリコンビア（ＴＳＶ）ホールの間隔を置かれた平行なラインアレイは、第１の基板シリコンウェハの半導体結晶の、及び少なくともｚデバイス構造体の上部の第２のシリコンウェハの厚さを通して、内部Ｚデバイス構造体の各導電ラインの谷底ジャンクション金属接点及び山頂ジャンクション金属接点にそれぞれ幾何学的射影に対応して形成される。カバーウェハにおいて山頂ジャンクション金属接点と幾何学的射影上対応しているビアホール、及び基板ウェハの谷底ジャンクション金属接点と幾何学的射影上対応しているビアのみが、銅または他の良好な熱伝導体で充填される。

別の実施形態によれば、シリコンウェハ基板上の集積化Ｚデバイス構造体のダイスは、熱結合されたウェハのインターポーザダイスとの３次元異種集積において積層される。谷底金属ジャンクション接点と幾何学的射影上対応している、集積化Ｚデバイス構造体のダイスの基板の半導体結晶の厚さを通したスルーシリコンビア（ＴＳＶ）ホール、及び結合されたＺデバイス構造体の山頂金属ジャンクション接点と幾何学的射影上対応している、インターポーザダイスの半導体結晶の厚さを通したスルーシリコンビア（ＴＳＶ）ホールは、銅または他の良好な熱伝導体充填材を有し、積層Ｚデバイス構造体を通した低耐熱性の熱伝導経路を形成する。

第１の実施態様による、本開示の集積化ＴＥＧのいくつかの基本のＺ−デバイスマイクロセルの断面図である。 別の実施形態による、本開示の集積化ＴＥＧのいくつかの基本のＺ−デバイスマイクロセルの断面図である。 バイバルブフリップチップ接合されたデバイスの実施形態による、本開示の集積化ＴＥＧのいくつかの基本のＺ−デバイスマイクロセルの断面図である。 マルチチップスタックデバイスのフリップチップ接合による異種３次元集積の実施形態による、本開示の集積化ＴＥＧのいくつかの基本のＺ−デバイスマイクロセルの断面図である。

図１を参照すると、任意のサイズの、概ね６７５マイクロメートル（μｍ）を超えない厚さを有する市販のシリコンウェハが用いられ得る。

概ね１ナノメートル（ｎｍ）〜１マイクロメートル（μｍ）の間に包含され得る、好ましくは約１０ｎｍの実質的に均一な厚さの誘電性ベース層２は、著しい耐熱性を導入することなく、基板ウェハ１の面において必要とされる底部の電気絶縁をもたらす。

本構造体は、十分に確立されたマイクロマシニング加工の技法によって、例えば最初に成長させたベース層２のマスキングされていない領域にわたって連続的に成長させたかまたは付着させた、概ね０．１〜５０μｍの間に包含され得る最大高さを有する厚い酸化物等の比較的低い熱伝導率の材料の、間隔を置かれた山部３の平行線または他の配置を含む。通常、山部３の傾けられた側面は、それらの間に谷部を画定し、その実質的に平坦な底部は、山部３の上部の幅と同様に、概ね０．１〜１００μｍの間に、もっとも好ましくは０．２〜５０μｍの間に包含される幅を有し得る。

代替的には、山部３は、付着酸化物または他の材料、例えばシリコン窒化物の層から開始し、制御された等方性エッチング条件下で、連続するマスキング及びエッチングステップを通して画定され得るが、これは、実質的に平らな底部に向かって徐々にエッチングされた谷部の壁を、好ましくは４５〜８５度の間に包含され得る、底平面からの傾きの角度だけ傾けるためである。

リン及び／または水素不純物の量が変化し、特定の加工及び後加工条件が構造的な乱れを助長する状態で付着させたシリコン酸化物（Ｙ．Ｓ．Ｊｕ ａｎｄ Ｋ．Ｅ．Ｇｏｏｄｓｏｎ，”Ｐｒｏｃｅｓｓ−ｄｅｐｅｎｄｅｎｔ ｔｈｅｒｍａｌ ｔｒａｎｓｐｏｒｔ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｓｉｌｉｃｏｎ−ｄｉｏｘｉｄｅ ｆｉｌｍｓ ｄｅｐｏｓｉｔｅｄ ｕｓｉｎｇ ｌｏｗ−ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ”，ＡＩＰ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌｕｍｅ ８５，Ｎｕｍｂｅｒ １０，７１３０−７１３４参照）もまた、熱伝導耐性が向上した山部３が基板ウェハ１の酸化面上に形成され得る効果的な材料である。２つの好適に傾斜させた対向側を有する、熱伝導耐性が向上した山部３が基板ウェハの酸化面上に形成され得るさらに別の代替の材料は、フォノニックシリコンのナノメッシュ構造体のファミリである（“Ｒｅｄｕｃｔｉｏｎ ｏｆ ｔｈｅｒｍａｌ ｃｏｎｄｕｃｔｉｖｉｔｙ ｉｎ ｐｈｏｎｏｎｉｃ ｎａｎｏｍｅｓｈ ｓｔｒｕｃｔｕｒｅｓ” ｂｙ Ｊｅｎ−Ｋａｎ Ｙｕ，Ｓ．Ｍｉｔｒｏｖｉｃ，Ｄ．Ｔｈａｍ，Ｊ．Ｖａｒｇｈｅｓｅ ａｎｄ Ｊ．Ｒ．Ｈｅａｔｈ，Ｎａｔｕｒｅ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌ．５，Ｏｃｔｏｂｅｒ ２０１０，（Ｃ）２０１０ Ｍａｃｍｉｌｌａｎ Ｐｕｂｌｉｓｈｅｒｓ Ｌｉｍ参照）。

山部３を作製することができる材料は、切頂四角錐形状の山部３の、または１つの軸及びそれに対して直交する一直線の側方もしくは側面に沿って台形の断面を有する山部の対向する傾斜面上に画定された、多結晶ドープ半導体薄膜セグメントまたは区画４及び５に沿った生産的熱伝導の経路に代わる、熱流のバイパス経路をさらに不利にするために、高い耐熱性を有しているべきである。

熱電活性多結晶半導体の熱伝導率より低い熱伝導率の好適な材料及びそれらの各熱伝導係数の例が、以下の表において報告されている。

底部の分離誘電体２及び間隔を置かれた山部３上に実質的に均一な厚さの薄膜の形状で付着された、例えばドープＳｉまたはＳｉＧｅ等の多結晶半導体材料の、交互にｐドープ及びｎドープされた画定区画またはセグメント４及び５の平行なラインは、谷底部でジャンクションを２つの隣接する山頂部ジャンクション（すなわち、Ｚデバイス構造体のユニットまたは基本セル）と電気接触させる、熱電材料の２つの区画を構成する。セグメント４及び５の付着されたドープ多結晶シリコン層は、概ね１０〜１０００ｎｍに包含される厚さを有し得るが、意図された用途、基本セル構造体のスケーリング、用いられる多結晶半導体材料の性質、及び集積化ＴＥＧの設計選択に依存して、１マイクロメートル以上程度の厚さであってもよい。

物理的には、コールド及びホットジャンクションは、それぞれ谷底部及び山頂部に、またはその逆にあり、両方ともに、多結晶薄膜半導体のｐドープセグメントまたは区画５の所定の端とｎドープ熱電セグメントまたは区画４の所定の端との間を不通にするギャップを電気的に埋め、それによって、一連の導電ライン（チェーン）での基本集積モジュールまたはセルの列に沿って、ｐ−ｎジャンクションが形成されることを回避する金属接点６及び７によってそれぞれ構成される。

多結晶半導体の２つのセグメント４及び５の端部上に延びてそれらと電気接触する、実質的に平坦な谷底部及び山頂部の上に配設されるそれらの部分の大半のためのジャンクション金属接点６及び７の付着金属層は、約０．１〜約５μｍの範囲の厚さであってもよい。

図での断面図は、基本セルの熱電材料の導電区画４及び５の特徴的なＺプロファイルを良く表している。

好ましくは、金属と多結晶半導体薄膜との間には、金属接点、つまり谷底接点６及び山頂接点７の金属バルクに向かう熱伝導を低減させるために、金属と半導体材料との間の界面電気抵抗を制御し、最終的には導電性対熱伝導率の不均衡を起こさせるために用いられる多層界面がある。効果的な界面多層は、多結晶ドープ半導体と接触する、ＴｉＳｉ_２、ＷＳｉ_２、ＭｏＳｉ_２、ＰｔＳｉ_２及びＣｏＳｉ_２の群に属する１〜５０ｎｍのケイ化物の膜、１〜１０ｎｍのＷまたはＴｉの中間層、及びＡｌまたはＡｌ−Ｓｉ合金もしくは銅の金属層と接触する５〜３０ｎｍのＴｉＮの膜を含み得る。

ウェハを非導電性にするためにウェハの面上に形成され、そしてその上に、多くのフリップチップ接合技法のうち１つによって、好ましくはＣＭＰ平坦化後のＣｕ−Ｃｕ、Ｗ−Ｗ、Ｔｉ−Ｔｉ等と拡散層ありまたはなしで熱圧着金属対金属接合の整合接合技法を用いて、またはプラズマ接合（Ｙ−Ｏｘ／Ｙ−Ｏｘ）、ＰＥＣＶＤ ＳｉＯ２−ＳｉＯ２、ベンゾシクロブテン（ＢＣＢ）対ＢＣＢ接合を介して、各山頂金属接点と接合されるように適合された金属パッド１０が画定された、薄い誘電性層９が設けられた第２のウェハ８によって、間隔を置かれた山部３の平行線または他の配置の間のボイド谷部空間が閉塞される。ハイブリッド接合技法、例えばＢＣＢ及び各種ポリマーまたはポリイミド、Ｔｉ膜等の金属層及び金属間化合物（ＩＭＣ）、Ｃｕ−Ｓｎ固液相互拡散（ＳＬＩＤ）接合、Ａｕ−ＳｎまたはＡｕ−Ｉｎ共晶接合を、アノード接合またはマイクロバンプスタッキングと同じように代替的に用いてもよい。

好ましくは、デバイス製造が完了した後、ウェハ１及び８は、機械的研削、乾式研磨、化学機械的研削、スピンエッチング化学機械的研磨及びプラズマドライエッチング等の機械的または化学的処理を含む、市販のウェハの厚さを低減させることを目的とする裏面薄膜化プロセスに供されてもよい。当該目的は、元の厚さを、１００μｍ未満に、または４０μｍ未満という極薄値の値に低減させることである。ウェハを薄くすることによって、集積化面外ＴＥＧ構造体全体の耐熱性が低減し、次世代の３Ｄ集積化回路に導入するように適合させることができる。

集積化Ｚデバイス構造体の上記の特徴は、同じ出願人による先の伊特許出願第ＭＩ２０１４−Ａ−００１６３７号において記載されたものと実際に同様であってもよく、上記で示された先の特許出願のあらゆる関連する内容は、明確な参照により本明細書に組み入れられる。

本開示によれば、スルーシリコンビア（ＴＳＶ）ホール１１及び１２の、間隔を置かれた平行なラインのアレイは、基板シリコンウェハ１及びカバーウェハ８の半導体結晶を通して、Ｚデバイス構造体の各導電ラインの山頂ジャンクション金属接点７及び谷底ジャンクション金属接点６と幾何学的射影上対応してそれぞれ形成され、カバーウェハにおいて山頂ジャンクション金属接点と幾何学的射影上対応しているビアホール、及びウェハにおいて谷底ジャンクション金属接点と幾何学的射影上対応しているビアのみが、銅１３または他の良好な熱伝導体で充填される。他のビアは空のままにされる。

したがって、平行なラインごとに、カバーウェハ８を通るビア１１の上側アレイの銅充填ビアと、基板ウェハ１のビア１２の下側アレイの銅充填ビアとが、互いに対して位置合わせされずにオフセットされ、空のビアも同様にオフセットされる。

山頂ジャンクション金属接点７（金属パッド１０に接合されている）及び谷底ジャンクション金属接点６付近に達するオフセットされた銅柱１３は、ドープ多結晶半導体の熱電活性薄膜ラインセグメント４及び５とともに、カバー８及び基板１のシリコン結晶と、同程度に高い耐熱性を備える材料の山部３とを通る各代替の伝導経路よりもかなり低い耐熱性の熱伝導経路を作り出す。空きビアは、結晶シリコンの導電断面を局所的に減じ、熱流の流線を歪曲させることによって、これらの伝導経路の耐熱性をさらに高める。

図中では、金属柱１３の内部で内外に引かれ、またドープ薄膜セグメント４及び５の内部に引かれた多数の矢印マークは、（熱源が上部にあり、ヒートシンクがＴＥＧデバイスの下にあると仮定）集積化ＴＥＧのマルチセル列のセルの熱電活性区画を効果的に含む、好ましい熱伝導経路を示す。対応する電流経路は、ドープ薄膜セグメント４及び５に並んで引かれた矢印ｉによって示される。

鏡面様幾何形状の集積化Ｚデバイス構造体と、交互にｐドープ及びｎドープされた、導電性が反転したタイプの各薄膜ラインのセグメントとがそれぞれ実現されている２つのシリコンウェハを、フリップチップ接合技法によってともに接合することによって作り出された、バイバルブ集積化ＴＥＧデバイスにおいて集積化Ｚデバイス構造体の内部空き空間の範囲を定める、下側及び上側のシリコンダイスの熱伝導経路調整ビアの別の実施形態が、図２の断面図において図示される。

本代替の実施形態の集積化Ｚデバイス構造体の特徴は、同じ出願人による先の伊特許出願第ＭＩ２０１４−Ａ−００１７１２号において、その図１に関連して記載されたバイバルブ構造体のものと実際に同様であってもよく、上記で示された先の特許出願のあらゆる関連する内容は、明確な参照により本明細書に組み入れられる。

本実施形態によれば、２つの鏡面様Ｚデバイス構造体の山頂金属接点７及び７’の平坦面は、多くのフリップチップ接合技法のうち１つによって電気接触して、好ましくは金属対金属熱圧着接合の整合接合技法、すなわち、好ましくはＣＭＰ平坦化後のＣｕ−Ｃｕ、Ｗ−Ｗ、Ｔｉ−Ｔｉと拡散層との熱圧着金属対金属接合の整合接合技法を用いて、またはプラズマ接合（Ｙ−Ｏｘ／Ｙ−Ｏｘ）、ＰＥＣＶＤ ＳｉＯ２−ＳｉＯ２、ベンゾシクロブテン（ＢＣＢ）対ＢＣＢ接合を介して接合された、別個のシリコンウェハの基板１及び１’（または、そこから切り出された数多くのシリコンダイスのうち２つが最終的にともに接合され得るのと同じ基板上）で実現される。ハイブリッド接合技法、例えばＢＣＢ及び各種ポリマーまたはポリイミド、Ｔｉ膜等の金属層及び金属間化合物（ＩＭＣ）、Ｃｕ−Ｓｎ固液相互拡散（ＳＬＩＤ）接合、Ａｕ−ＳｎまたはＡｕ−Ｉｎ共晶接合を、アノード接合またはマイクロバンプスタッキングと同じように代替的に用いてもよい。

また、いわゆるスマートカット加工、すなわち米国特許第５，３７４，５６４号に記載されたＳｏｉｔｅｃの層転写技術Ｓｍａｒｔ Ｓｔａｃｋｉｎｇ（商標）を用いてもよい。

整合接合は、ＴＥＧデバイスダイスが切り出されてパッケージされる加工済みウェハ全体の上で、または代替的にはその切り出されたダイス上で実行されてもよい。一般には、特定用途に依存して、本開示のＴＥＧデバイスのための整合接合は、チップ対チップ、チップ対ウェハ、ウェハ対ウェハモードで、またはチップ・オン・ウエハ・オン・サブストレート（ｃｈｉｐ−ｏｎ−ｗａｆｅｒ−ｏｎ−ｓｕｂｓｔｒａｔｅ）もしくはチップ・オン・チップ・オン・サブストレート（ｃｈｉｐ−ｏｎ−ｃｈｉｐ−ｏｎ−ｓｕｂｓｔｒａｔｅ）手法によって実行されてもよい。

実際には、それぞれのセル構造体の隣接する半部分のそばの基本セル全体の断面を図示する図面の断面図から観察され得るように、バイバルブアーキテクチャは、台形の断面を有する、酸化物または他の誘電体の間隔を置かれた山部３（３’）のラインに対して直交する谷底及び山頂ジャンクション金属接点６（６’）及び７（７’）によって接続された、交互にｐドープ及びｎドープされた半導体材料の画定区画またはセグメント、４（４’）及び５（５’）の、間隔を置かれた平行な「二重の」ライン（すなわち、上側及び下側ライン）をもたらす。

好ましくは、２つのＺデバイス構造体の間隔を置かれた山部３（３’）間の空の谷部空間Ｖは、本例示の実施形態では２倍の容積及び高さを有し、完成したＴＥＧデバイスのパッケージ時に真空にされて、Ｚデバイス構造体の間隔を置かれた平行導電ライン半導体薄膜に沿った熱電的に有用な熱流経路ではなく、ホットジャンクション金属接点からコールドジャンクション金属接点への、バイパス経路に沿って谷部空間を通過する熱伝達に対する熱対流の寄与を実質的に除去する。

上側のＺデバイス構造体の谷底ジャンクション金属接点６’付近に達するオフセットされた銅柱１３’と、下側のＺデバイス構造体の谷底ジャンクション金属接点６付近に達するオフセットされた銅柱１３とは、ドープ多結晶半導体の熱電活性薄膜ラインセグメント５’−４、４’−５、５’−４、４’−５とともに、山部３’及び３を通る代替の伝導経路よりもかなり低い耐熱性の熱伝導経路を作り出す。中空ビア１２’及び１１は、結晶シリコンの導電断面を局所的に減じ、熱流の流線を歪曲させる（実質的には、それらをより長くする）ことによって、これらの代替の伝導経路の耐熱性をさらに高める。

図１の実施形態とは異なり、図２の機能性バイバルブ熱電発電機ホット及びコールドジャンクションは、シリコン基板１上に形成されたＺデバイス構造体の谷底ジャンクション金属接点６と、シリコン基板１’上に形成されたＺデバイス構造体の谷底ジャンクション金属接点６’とにそれぞれ一致する。

シリコン基板１上に形成されたＺデバイス構造体の山頂ジャンクション金属接点７と、シリコン基板１’上に形成されたＺデバイス構造体の山頂ジャンクション金属接点７’とが、ともに電気接触して接合されて、外部からアクセス可能であってもなくてもよい内部電気ノードを構成する。

図３は、図２のものと同様のバイバルブ集積化ＴＥＧデバイスの別の代替の実施形態を示す。２つのダイス１及び１’のＺデバイス構造体の上部金属接点７及び７’との直接のフリップチップ接合に代えて、ダミー誘電性インターポーザ（またはダイヤフラム）、例えば薄膜化シリコンウェハＩは、酸化物表面層２と、酸化物表面層２ｉ上に画定された接合金属パッド１０及び１０’とに対し、銅充填ビア（ＴＳＶ）ホール１３ｉを備え、２つのダイス１及び１’間にある。フリップチップ接合技法によって３つのダイスを接合すると、山頂金属接点７及び７’は、ダミーインターポーザＩの接合金属パッド１０及び１０’と電気接触及び熱接触して、永久的に接合される。

さらに別の実施形態によれば、シリコンウェハ基板上の集積化Ｚデバイス構造体のダイスは、図４に図示されるように、異種３Ｄ集積モードで積層される。

幾何学的に同一のＺデバイス構造体は、同様の薄膜化または非薄膜化シリコンウェハ基板１、１’上に、及びインターポーザウェハＩ１及びＩ２上に製作されてもよい。４つのＺデバイス構造体は、上下反転させたカバーウェハ１’（図３の実施形態にあるとおり）の下にダミーインターポーザＩ３とともに積層されて、４段の３Ｄ集積化ＴＥＧデバイスを形成する。当然ながら、３Ｄ集積化デバイスの段数は、システム設計の考慮すべき点及び用途に依存して異なってもよい。上記で示された接合技法のいずれかを用いて、インターポーザウェハＩ１及びＩ２の金属パッド１０を、下層のＺデバイス構造体の対応する山頂金属接点７と、そしてダミーインターポーザウェハＩ３の接合金属パッド１０及び１０’を、それぞれインターポーザウェハＩ２の下層のＺデバイス構造体の山頂ジャンクション金属接点７及び上下反転させたカバーウェハ１’の上層のＺデバイス構造体の山頂ジャンクション金属接点７’と接合してもよい。

最下位のシリコンウェハ１及び最上位のカバーシリコンウェハ１’の銅充填ＴＳＶ１３及び１３’は、ドープ多結晶半導体の熱電活性薄膜ラインセグメント４−５、５−４及び４−５’、５−４’とともに、Ｚデバイス構造体の多段スタックを通って下降する、シリコンウェハ及び熱抵抗性材料の山部３及び３’を通る各代替の伝導経路よりもはるかに低い耐熱性の熱伝導経路の画定を「完成させる」。

Claims (10)

1. Ｚデバイス構造体を有する基板ウェハ（１）上にある、面外熱流束構成の集積化熱電発電機であって、
   半導体結晶から形成される前記基板ウェハ（１）と、
   前記基板ウェハ上に堆積された山頂と谷底によりＺデバイス構造体を形成する材料の層と、
   平坦な発電機に対して直交する方向に流れる熱の一部を電気に変換するために有用である、多結晶半導体の熱伝導率よりも低い熱伝導率を持つ材料の山部（３）の傾斜した対向する側面の上に延びる、前記多結晶半導体の画定された薄膜ラインの、交互にｐドープ及びｎドープされたセグメント（４、５）の並列端を継合している山頂ジャンクション金属接点（７）及び谷底ジャンクション金属接点（６）と、
   を有し、
   前記半導体結晶から形成されたカバーウェハ（１’）が、フリップチップ整合接合技法によって前記基板ウェハ（１）の前記Ｚデバイス構造体の山頂ジャンクション金属接点（７）と接合され、前記基板ウェハ（１）と前記カバーウェハ（１’）との接合面に平行な中間的な平面に対して面対称の関係となる鏡面様幾何形状の構成をなす別のＺデバイス構造体を有し、前記基板ウェハのＺデバイス構造体が、前記カバーウェハ（１’）の前記別のＺデバイス構造体と共にボイド空間（Ｖ）を画定し、
   前記基板ウェハ（１）及び前記カバーウェハ（１’）が、前記山頂および谷底金属ジャンクション接点（６、６’、７、７’）と幾何学的射影上対応している、前記基板ウェハと前記カバーウェハとの前記半導体結晶の厚さを通る、一定間隔を置かれたビアホール（１１、１２）のアレイを有し、
   熱伝導金属充填材（１３）が、前記谷底ジャンクション金属接点（６）と幾何学的射影上対応している前記基板ウェハのビアホール（１１）内にあり、また、接合金属パッド（１０）または谷底ジャンクション金属接点（６’）と幾何学的射影上対応している前記カバーウェハ（１’）のビアホール（１２）内にあり、
   前記カバーウェハ（１’）が、前記基板ウェハ（１）と同一の鏡面様幾何形状を有し、前記カバーウェハの山頂ジャンクション金属接点（７’）が、前記カバーウェハ及び前記基板ウェハをともにフリップチップ整合接合したときに、前記基板ウェハの各山頂ジャンクション金属接点（７）と電気接続する、集積化熱電発電機。
2. 両表面上の誘電体膜（２ｉ）と、金属充填ビアホール（１３）に対応して前記両表面上の前記誘電体膜（２ｉ）上に画定された接合金属パッド（１０）とを有するダミーインターポーザウェハ（Ｉ）をさらに備え、それによって、接合したときに、前記各山頂ジャンクション金属接点（７、７’）が前記ダミーインターポーザウェハ（Ｉ）の各接合金属パッド（１０）と永久的に接合することを特徴とする、請求項１に記載の集積化熱電発電機。
3. 一方の表面上の誘電体膜（２ｉ）及びその金属充填ビアホールに対応して画定された接合金属パッド（１０）と、他方の表面上に画定され、前記ダミーインターポーザウェハ（Ｉ）及び前記カバーウェハ（１’）の前に前記基板ウェハ上に積層された、前記基板ウェハ（１）に形成された前記Ｚデバイス構造体と、ある平面に対して、面対称の関係にある鏡面様幾何形状の構成をなす別のＺデバイス構造体とを有する、１つ以上のインターポーザウェハ（Ｉ１、Ｉ２）をさらに備え、それによって、すべての前記カバーウェハ、前記インターポーザウェハ及び前記基板ウェハ（１、Ｉ１、Ｉ２、Ｉ３、１’）の山頂接点（７、７’）が、金属充填ビアホール（１３）に対応した各接合金属パッド（１０）と接合するようにされる、請求項２に記載の集積化熱電発電機。
4. 前記ボイド空間（Ｖ）が、真空下にある、請求項１〜３のいずれかに記載の集積化熱電発電機。
5. 前記基板ウェハ（１）及び前記カバーウェハ（１’）が、薄膜化シリコンウェハである、請求項１〜４のいずれかに記載の集積化熱電発電機。
6. 前記基板ウェハ（１）及び前記カバーウェハ（１’）が、熱圧着金属−金属接合、プラズマ接合、ベンゾシクロブテン接合、ポリイミド接合、金属間化合物接合、固液相互拡散（ＳＬＩＤ）接合、共晶接合、アノード接合またはマイクロバンプスタッキングの群に属する技法を用いて整合して接合される、請求項１〜５のいずれかに記載の集積化熱電発電機。
7. 整合接合が、チップ対チップ、チップ対ウェハもしくはウェハ対ウェハモードで、またはチップ・オン・ウエハ・オン・サブストレートもしくはチップ・オン・チップ・オン・サブストレートモードで実行される、請求項６に記載の集積化熱電発電機。
8. 前記山部（３）が、シリコン酸化物、シリコン窒化物、熱伝導耐性が向上した付着酸化物、フォノニック材料のナノメッシュ構造体からなる群から選択される材料である、請求項１に記載の集積化熱電発電機。
9. 前記山頂及び谷底ジャンクション金属接点（６、７）と前記多結晶半導体との電気接触が、ＴｉＳｉ２、ＷＳｉ２、ＭｏＳｉ２、ＰｔＳｉ２及びＣｏＳｉ２からなる群に属するケイ化物の膜を備える界面多層を介して起こる、請求項１に記載の集積化熱電発電機。
10. 前記山頂及び谷底ジャンクション金属接点（６、７）と前記多結晶半導体との電気接触が、Ｗ及びＴｉからなる群に属する耐火金属の中間膜と窒化チタンの膜とを備える界面多層を介して起こる、請求項１に記載の集積化熱電発電機。

Images