[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6842236B2 - 磁気センサモジュール - Google Patents

磁気センサモジュール Download PDF

Info

Publication number
JP6842236B2
JP6842236B2 JP2015256283A JP2015256283A JP6842236B2 JP 6842236 B2 JP6842236 B2 JP 6842236B2 JP 2015256283 A JP2015256283 A JP 2015256283A JP 2015256283 A JP2015256283 A JP 2015256283A JP 6842236 B2 JP6842236 B2 JP 6842236B2
Authority
JP
Japan
Prior art keywords
base material
sensor module
magnetic sensor
back surface
hall element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015256283A
Other languages
English (en)
Other versions
JP2017120203A (ja
JP2017120203A5 (ja
Inventor
聖博 木越
聖博 木越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015256283A priority Critical patent/JP6842236B2/ja
Publication of JP2017120203A publication Critical patent/JP2017120203A/ja
Publication of JP2017120203A5 publication Critical patent/JP2017120203A5/ja
Application granted granted Critical
Publication of JP6842236B2 publication Critical patent/JP6842236B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、ホール素子が内蔵された磁気センサモジュールに関する。
特許文献1には、従来の磁気センサモジュールの一例が開示されている。同文献に記載された磁気センサモジュールは、ホール素子、リードおよび封止樹脂を備えている。前記ホール素子は、前記リードの表面に搭載されている。前記ホール素子および前記リードの一部は、前記封止樹脂によって覆われている。前記リードのうち前記封止樹脂から露出した部分が、実装端子とされている。この実装端子は、前記リードのうち下方に折り曲げられた部分によって構成されている。
前記磁気センサモジュールは、電子機器等に用いられるため、小型化の要請が強い。特に、前記磁気センサモジュールの高さを小さくすることにより、薄型化を図ることが求められる。
特開2014−077730号公報
本発明は、上記した事情のもとで考え出されたものであって、薄型化を図ることが可能な磁気センサモジュールを提供することをその課題とする。
本発明によって提供される磁気センサモジュールは、ホール素子と、ホール素子を支持し且つホール素子に接続される導通経路を構成する導通支持部材と、前記ホール素子および導通支持部材に接続されたワイヤと、前記ホール素子を覆う封止樹脂と、を備える磁気センサモジュールであって、前記導通支持部材は、前記ホール素子が搭載され且つ第1方向に対して直角である素子搭載面、前記ワイヤが接続され且つ前記第1方向において前記素子搭載面よりも前記素子搭載面が向く一方側に位置するワイヤボンディング面および前記第1方向において前記一方側とは反対側の他方側を向き且つ前記ワイヤボンディング面と導通するとともに前記導通経路に含まれる実装端子面を有することを特徴としている。
本発明の好ましい実施の形態においては、前記導通支持部材は、前記素子搭載面を構成し且つ金属からなる第1リードおよび前記ワイヤボンディング面を構成し且つ金属からなる第2リードを含む。
本発明の好ましい実施の形態においては、前記第1リードは、前記一方側を向く第1主面および前記他方側を向く第1裏面を有している。
本発明の好ましい実施の形態においては、前記第1リードは、前記第1主面から前記他方側に凹み且つ前記一方側を向く凹部底面および当該凹部底面と前記第1主面とを繋ぐ凹部側面を有する凹部を有しており、前記凹部底面が、前記素子搭載面を構成している。
本発明の好ましい実施の形態においては、前記凹部には、前記封止樹脂が充填されている。
本発明の好ましい実施の形態においては、前記凹部は、前記第1方向視において前記第1主面に内包されている。
本発明の好ましい実施の形態においては、前記凹部は、前記第1方向視において前記第1主面を区画している。
本発明の好ましい実施の形態においては、前記凹部側面は、前記第1方向に対して傾斜している。
本発明の好ましい実施の形態においては、前記第1主面が、前記素子搭載面を構成している。
本発明の好ましい実施の形態においては、前記第1裏面は、前記封止樹脂から露出している。
本発明の好ましい実施の形態においては、前記第1裏面と、前記実装端子面とは、前記第1方向における位置が一致している。
本発明の好ましい実施の形態においては、前記第2リードは、前記一方側を向く第2主面および前記他方側を向く第2裏面を有している。
本発明の好ましい実施の形態においては、前記第2主面が、前記ワイヤボンディング面を構成している。
本発明の好ましい実施の形態においては、前記第2裏面が、前記実装端子面を構成している。
本発明の好ましい実施の形態においては、前記第2主面と前記第2裏面とは、前記第1方向視において重なっている。
本発明の好ましい実施の形態においては、前記第2主面と前記第2裏面とは、前記第1方向視において互いに一致する。
本発明の好ましい実施の形態においては、4つの前記第2リードと4つの前記ワイヤとを備えており、前記第1リードは、4つの前記第2リードに囲まれた配置とされている。
本発明の好ましい実施の形態においては、前記第1リードは、前記導通経路に含まれない。
本発明の好ましい実施の形態においては、前記導通支持部材は、絶縁材料からなり前記第1方向を厚さ方向とする基材および当該基材上に形成され前記導通経路を構成する配線パターンを含む。
本発明の好ましい実施の形態においては、前記配線パターンは、金属からなる。
本発明の好ましい実施の形態においては、前記基材は、前記一方側を向く基材主面、前記他方側を向く基材裏面および前記第1方向に貫通する基材貫通孔を有しており、前記ホール素子は、前記第1方向視において、前記基材貫通孔に内包されている。
本発明の好ましい実施の形態においては、前記基材貫通孔には、前記封止樹脂が充填されている。
本発明の好ましい実施の形態においては、前記ホール素子は、前記第1方向において少なくとも一部が前記基材貫通孔に収容されている。
本発明の好ましい実施の形態においては、前記基材貫通孔は、前記第1方向視において矩形状である。
本発明の好ましい実施の形態においては、前記配線パターンは、前記基材貫通孔を前記他方側から塞ぐ貫通孔封鎖部を有し、前記貫通孔封鎖部のうち前記一方側を向く面が、前記素子搭載面を構成している。
本発明の好ましい実施の形態においては、前記貫通孔封鎖部は、その一部が前記基材裏面に形成されている。
本発明の好ましい実施の形態においては、前記貫通孔封鎖部は、前記導通経路に含まれない。
本発明の好ましい実施の形態においては、前記配線パターンは、前記基材主面に形成され且つ前記ワイヤが接続された主面パッド部を有しており、前記主面パッド部の前記一方側を向く面が、前記ワイヤボンディング面を構成している。
本発明の好ましい実施の形態においては、前記配線パターンは、前記基材裏面に形成された裏面電極部を有しており、前記裏面電極部の前記他方側を向く面が、前記実装端子面を構成している。
本発明の好ましい実施の形態においては、前記主面パッド部と前記裏面電極部とは、前記第1方向視において重なる。
本発明の好ましい実施の形態においては、前記配線パターンは、前記基材を前記第1方向に貫通し且つ前記主面パッド部と裏面電極部とを導通させる貫通導通部を有する。
本発明の好ましい実施の形態においては、前記配線パターンは、前記基材の側面に設けられ且つ前記主面パッド部と裏面電極部とを導通させる側面導通部を有する。
本発明の好ましい実施の形態においては、4つの前記主面パッド部と4つの前記ワイヤとを備えており、前記基材貫通孔は、4つの前記主面パッド部に囲まれた配置とされている。
本発明によれば、前記ホール素子は、前記第1方向において前記ワイヤボンディング面よりも前記第1方向他方側に位置する前記素子搭載面に搭載されている。すなわち、前記ワイヤのうち前記ワイヤボンディング面に接続された端部よりも、前記ホール素子の一部が前記実装端子面側に位置している。これにより、前記磁気センサモジュールの薄型化を図ることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態に基づく磁気センサモジュールを示す要部平面図である。 本発明の第1実施形態に基づく磁気センサモジュールを示す底面図である。 図2のIII−III線に沿う断面図である。 本発明の第1実施形態に基づく磁気センサモジュールの変形例を示す要部平面図である。 本発明の第1実施形態に基づく磁気センサモジュールの変形例を示す底面図である。 本発明の第1実施形態に基づく磁気センサモジュールの変形例を示す要部平面図である。 本発明の第1実施形態に基づく磁気センサモジュールの変形例を示す底面図である。 本発明の第2実施形態に基づく磁気センサモジュールを示す要部平面図である。 本発明の第3実施形態に基づく磁気センサモジュールを示す要部平面図である。 図9のX−X線に沿う断面図である。 本発明の第4実施形態に基づく磁気センサモジュールを示す要部平面図である。 本発明の第4実施形態に基づく磁気センサモジュールを示す底面図である。 図11のXIII−XIII線に沿う断面図である。 本発明の第4実施形態に基づく磁気センサモジュールの変形例を示す要部平面図である。 図14のXV−XV線に沿う断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図3は、本発明の第1実施形態に基づく磁気センサモジュールを示している。本実施形態の磁気センサモジュールA1は、ホール素子1、導通支持部材2、4つのワイヤ3および封止樹脂4を備えている。磁気センサモジュールA1は、電子機器等に搭載され、磁気検出に用いられるセンサモジュールである。なお、本発明に係る磁気センサモジュールは、ホール素子1を用いた検出を行うセンサモジュールであれば、その用途は特に限定されない。
図1は、磁気センサモジュールA1を示す要部平面図である。図2は、磁気センサモジュールA1を示す底面図である。図3は、図2のIII−III線に沿う断面図である。なお、図1においては、理解の便宜上、封止樹脂4を想像線で示している。
ホール素子1は、ホール効果を用いたセンサ素子であり、電流が流れている物体に対して磁界がかけられた際に生じる起電力を検出する。ホール素子1は、素子本体11および4つの素子電極12を有する。素子本体11は、電流が流される検出部分として、たとえばGaAsやInSbからなる部分を有する。4つの素子電極12は、素子本体11への通電や起電力の検出に用いられる電極である。
導通支持部材2は、ホール素子1を支持し且つホール素子1の4つの素子電極12に接続される導通経路を構成する。本実施形態においては、導通支持部材2は、第1リード21および4つの第2リード22を含む。第1リード21および4つの第2リード22は、いずれも金属からなる。第1リード21および第2リード22を構成する金属は特に限定されず、たとえばCu、Fe、Ni等やこれらの合金が挙げられる。また、第1リード21および第2リード22の表面には、めっき層が形成されていてもよい。
第1リード21は、第1主面211、第1裏面212および凹部213を有する。本実施形態においては、第1リード21は、z方向視において矩形状である。
第1主面211は、厚さ方向であるz方向において一方側を向く面である。第1裏面212は、z方向において他方側を向く面である。第1主面211と第1裏面212とは、互いに平行である。第1裏面212は、素子側裏面アイランド部2Cを構成している。
凹部213は、第1主面211からz方向他方側に凹んでいる。本実施形態においては、凹部213は、z方向視において矩形状である。凹部213は、凹部底面214および凹部側面215を有する。凹部底面214は、z方向一方側を向いており、第1主面211と平行である。凹部底面214は、本実施形態においては、z方向視において矩形状である。凹部側面215は、凹部底面214と第1主面211とを繋いでいる。本実施形態においては、凹部側面215は、z方向に対して傾斜している。凹部213のz方向に対して直角である断面の大きさは、凹部底面214から凹部側面215に向かうほど大となっている。
凹部213は、z方向視において第1主面211に内包されている。本実施形態の第1主面211は、z方向視において矩形環状である。
本実施形態においては、凹部底面214にホール素子1が搭載されている。これにより、凹部底面214によって、素子搭載面2Aが構成されている。ホール素子1の素子本体11と凹部底面214とは、図示しない接合材によって接合されている。一方、ホール素子1の素子電極12と第1リード21とは導通していない。すなわち、第1リード21は、ホール素子1の導通経路に含まれない。z方向視において、ホール素子1は、凹部底面214に内包されている。z方向において、ホール素子1は、その一部が凹部213に収容されており、他の一部が凹部213から突出している。
4つの第2リード22は、各々が第2主面221、第2裏面222、第1側面223および第2側面224を有する。
第1主面211は、厚さ方向であるz方向において一方側を向く面である。第1裏面212は、z方向において他方側を向く面である。第1主面211と第1裏面212とは、互いに平行である。第1主面211と第1裏面212とは、互いに導通している。第1主面211と第1裏面212とは、z方向視において重なっており、本実施形態においては、互いに一致している。
第1主面211は、ワイヤボンディング面2Bを構成している。第1裏面212は、実装端子面2Dを構成している。第2主面221(ワイヤボンディング面2B)は、第1リード21の凹部底面214(素子搭載面2A)よりもz方向一方側に位置している。第2裏面222(実装端子面2D)は、凹部底面214(素子搭載面2A)よりもz方向他方側に位置している。
第1リード21は、z方向視において4つの第2リード22に囲まれている。
4つのワイヤ3は、ホール素子1と4つの第2リード22とを導通させており、前記導通経路に含まれている。ワイヤ3の一端が素子電極12にボンディングされており、ワイヤ3の他端が第2主面221(ワイヤボンディング面2B)にボンディングされている。
第1側面223および第2側面224は、第2主面221と第2裏面222とを繋いでおり、z方向に平行である。第1側面223は、x方向外方を向いている。第2側面224は、y方向外方を向いている。
封止樹脂4は、ホール素子1と4つのワイヤ3と第1リード21および第2リード22の一部ずつとを覆っている。封止樹脂4は、たとえばエポキシ樹脂等の絶縁樹脂からなる。封止樹脂4は、封止樹脂主面41、封止樹脂裏面42、2つの封止樹脂第1側面43および2つの封止樹脂第2側面44を有する。封止樹脂4は、凹部213に充填されている。
封止樹脂主面41は、z方向において一方側を向く面である。封止樹脂裏面42は、z方向において他方側を向く面である。2つの封止樹脂第1側面43は、封止樹脂主面41および封止樹脂裏面42を繋いでおり、x方向を向いている。2つの封止樹脂第2側面44は、封止樹脂主面41および封止樹脂裏面42を繋いでおり、y方向を向いている。
封止樹脂主面41からは、ホール素子1、第1リード21、4つの第2リード22および4つのワイヤ3のいずれもが露出していない。
封止樹脂裏面42からは、第1リード21の第1裏面212および4つの第2リード22の第2側面224が露出している。封止樹脂裏面42と第1リード21の第1裏面212および4つの第2リード22の第2側面224とは、互いに面一である。
封止樹脂第1側面43からは、2つの第2リード22の第1側面223が露出している。封止樹脂第1側面43と2つの第2リード22の第1側面223とは、互いに面一である。
封止樹脂第2側面44からは、第1リード21の側面が露出している。封止樹脂第2側面44と第1リード21の前記側面とは、互いに面一である。
次に、磁気センサモジュールA1の作用について説明する。
本実施形態によれば、ホール素子1は、z方向において第2主面221(ワイヤボンディング面2B)よりもz方向他方側に位置する凹部底面214(素子搭載面2A)に搭載されている。すなわち、ワイヤ3のうち第1主面211(ワイヤボンディング面2B)に接続された端部よりも、ホール素子1の一部が第2裏面222(実装端子面2D)側に位置している。これにより、磁気センサモジュールA1の薄型化を図ることができる。
第1リード21および第2リード22は、ホール素子1を支持し且つホール素子1の導通経路を構成する機能を適切に果たすことができる。
第1リード21が凹部213を有することにより、凹部底面214によって素子搭載面2Aを構成しつつ、第1リード21の剛性が低下することを抑制することができる。
第2裏面222(実装端子面2D)と第1裏面212(素子側裏面アイランド部2C)とが面一であることにより、第2裏面222(実装端子面2D)を用いて磁気センサモジュールA1を回路基板(図示略)等に実装する際に、第1裏面212(素子側裏面アイランド部2C)を前記回路基板に接合することが可能である。これにより、ホール素子1からの熱を第1リード21を介して前記基板へと放熱することができる。
図4〜図15は、本発明の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図4および図5は、磁気センサモジュールA1の変形例を示している。本変形例においては、第2リード22の第2側面224が封止樹脂4の封止樹脂第2側面44から露出している。第2側面224と封止樹脂第2側面44とは、互いに面一である。第2リード22の第1側面223は、封止樹脂4によって覆われている。
本変形例によっても、磁気センサモジュールA1の薄型化を図ることができる。
図6および図7は、磁気センサモジュールA1の他の変形例を示している。本変形例においては、第2リード22の第1側面223が封止樹脂4の封止樹脂第1側面43から露出しており、第2側面224が封止樹脂第2側面44から露出している。第1側面223と封止樹脂第1側面43とは、互いに面一である。第1側面223第2側面224と封止樹脂第2側面44とは、互いに面一である。
本変形例によっても、磁気センサモジュールA1の薄型化を図ることができる。
図8は、本発明の第2実施形態に基づく磁気センサモジュールを示している。本実施形態の磁気センサモジュールA2は、第1リード21の凹部213の構成が、上述した磁気センサモジュールA1と異なっている。なお、磁気センサモジュールA2のzx平面における断面は、図3と同様である。
本実施形態においては、z方向視において、凹部213によって第1主面211が区画されている。凹部213は、y方向において第1リード21を横断する溝状とされている。
このような実施形態によっても、磁気センサモジュールA2の薄型化を図ることができる。
図9および図10は、本発明の第3実施形態に基づく磁気センサモジュールを示している。図9は、本実施形態の磁気センサモジュールA3を示す要部平面図であり、図10は図9のX−X線に沿う断面図である。
本実施形態においては、第1リード21は、第1主面211および第1裏面212を有しており、上述した凹部213を有していない。本実施形態においては、第1主面211にホール素子1が搭載されており、第1主面211が素子搭載面2Aを構成している。第1主面211(素子搭載面2A)は、第2主面221(ワイヤボンディング面2B)よりもz方向において他方側に位置している。
このような実施形態によっても、磁気センサモジュールA3の薄型化を図ることができる。
図11〜図13は、本発明の第4実施形態に基づく磁気センサモジュールを示している。本実施形態の磁気センサモジュールA4においては、導通支持部材2は、基材23および配線パターン24を有している。
図11は、磁気センサモジュールA4を示す要部平面図である。図12は、磁気センサモジュールA4を示す底面図である。図13は、図11のXIII−XIII線に沿う断面図である。
基材23は、絶縁性の材料からなる板状部材である。基材23の材質は特に限定されず、たとえばガラスエポキシ樹脂が挙げられる。基材23は、基材主面231、基材裏面232および基材貫通孔233を有する。
基材主面231は、z方向において一方側を向く面である。基材主面231は、z方向において他方側を向く面である。基材主面231と基材裏面232とは、互いに平行である。基材貫通孔233は、基材23をz方向に貫通している。基材貫通孔233は、z方向視においてたとえば矩形状である。基材貫通孔233には封止樹脂4が充填されている。
z方向視において、ホール素子1は、基材貫通孔233に内包されている。また、z方向においてホール素子1の一部が、基材貫通孔233に収容されている。
配線パターン24は、基材23上に形成されており、たとえばCu、Ni、Au等からなるめっき層を含む。配線パターン24は、貫通孔封鎖部241および4つの主面パッド部242、4つの裏面電極部243および4つの貫通導通部244を有する。
貫通孔封鎖部241は、基材23の基材貫通孔233をz方向他方側から塞いでいる。貫通孔封鎖部241の一部は、基材23の基材裏面232に形成されている。貫通孔封鎖部241のz方向一方側を向く面には、ホール素子1が搭載されている。これにより、本実施形態においては、貫通孔封鎖部241のz方向一方側を向く面が、素子搭載面2Aを構成している。また、貫通孔封鎖部241のz方向他方側を向く面が、素子側裏面アイランド部2Cを構成している。
4つの主面パッド部242は、基材23の基材主面231上に形成されている。4つの主面パッド部242は、基材貫通孔233(ホール素子1)を、z方向視において囲む配置とされている。主面パッド部242には、ワイヤ3の一端が接続されている。これにより、本実施形態においては、主面パッド部242のうちz方向一方側を向く面が、ワイヤボンディング面2Bを構成している。
4つの裏面電極部243は、基材23の基材裏面232に形成されている。基材裏面232のz方向他方側の向く面が、実装端子面2Dを構成している。z方向視において、主面パッド部242と裏面電極部243とは、重なっており、互いに一致していてもよい。
4つの貫通導通部244は、各々が基材23をz方向に貫通している。貫通導通部244は、主面パッド部242と裏面電極部243とを導通させている。
主面パッド部242のz方向一方側を向く面(ワイヤボンディング面2B)は、貫通孔封鎖部241のz方向一方側を向く面(素子搭載面2A)よりもz方向一方側に位置している。裏面電極部243のz方向他方側を向く面(実装端子面2D)は、貫通孔封鎖部241のz方向一方側を向く面(素子搭載面2A)よりもz方向他方側に位置している。貫通孔封鎖部241のz方向他方側を向く面(素子側裏面アイランド部2C)は、裏面電極部243のz方向他方側を向く面(実装端子面2D)と、z方向における位置が一致している。
このような実施形態によっても、磁気センサモジュールA4の薄型化を図ることができる。また、素子搭載面2Aと実装端子面2Dとのz方向における距離は、配線パターン24の厚さ程度となる。これにより、磁気センサモジュールA4の薄型化をさらに促進することができる。
図14および図15は、本発明の第5実施形態に基づく磁気センサモジュールを示している。本実施形態の磁気センサモジュールA5においては、導通支持部材2の配線パターン24が、上述した4つの貫通導通部244に代えて、4つの側面導通部245を有している。
側面導通部245は、基材23のx方向両端に位置する側面に形成されている。側面導通部245は、主面パッド部242と裏面電極部243とを導通させている。基材23のx方向両端に位置する側面のうち側面導通部245が形成された部分は、x方向内方に凹んでいる。
このような実施形態によっても、磁気センサモジュールA5の薄型化を図ることができる。
本発明に係る磁気センサモジュールは、上述した実施形態に限定されるものではない。本発明に係る磁気センサモジュールの各部の具体的な構成は、種々に設計変更自在である。
A1〜A5 :磁気センサモジュール
1 :ホール素子
2 :導通支持部材
2A :素子搭載面
2B :ワイヤボンディング面
2C :素子側裏面アイランド部
2D :実装端子面
3 :ワイヤ
4 :封止樹脂
11 :素子本体
12 :素子電極
21 :第1リード
22 :第2リード
23 :基材
24 :配線パターン
41 :封止樹脂主面
42 :封止樹脂裏面
43 :封止樹脂第1側面
44 :封止樹脂第2側面
211 :第1主面
212 :第1裏面
213 :凹部
214 :凹部底面
215 :凹部側面
221 :第2主面
222 :第2裏面
223 :第1側面
224 :第2側面
231 :基材主面
232 :基材裏面
233 :基材貫通孔
241 :貫通孔封鎖部
242 :主面パッド部
243 :裏面電極部
244 :貫通導通部
245 :側面導通部

Claims (13)

  1. ホール素子と、
    前記ホール素子を支持し且つ前記ホール素子に接続される導通経路を構成する導通支持部材と、
    前記ホール素子および前記導通支持部材に接続されたワイヤと、
    前記ホール素子を覆う封止樹脂と、を備える磁気センサモジュールであって、
    前記導通支持部材は、前記ホール素子が搭載され且つ第1方向に対して直角である素子搭載面、前記ワイヤが接続され且つ前記第1方向において前記素子搭載面よりも前記素子搭載面が向く一方側に位置するワイヤボンディング面および前記第1方向において前記一方側とは反対側の他方側を向き且つ前記ワイヤボンディング面と導通するとともに前記導通経路に含まれる実装端子面を有しており、
    前記素子搭載面は、金属からなり且つ前記導通経路に含まれず、
    前記導通支持部材は、絶縁材料からなり前記第1方向を厚さ方向とする基材および当該基材上に形成され前記導通経路を構成する部分を有する配線パターンを含み、
    前記配線パターンは、金属からなり、
    前記基材は、前記一方側を向く基材主面、前記他方側を向く基材裏面および前記第1方向に貫通する基材貫通孔を有しており、
    前記ホール素子は、前記第1方向視において、前記基材貫通孔に内包されていることを特徴とする、磁気センサモジュール。
  2. 前記ワイヤボンディング面は、前記ホール素子のうち前記第1方向において最も前記一方側に位置する部位よりも、前記第1方向において前記他方側に位置する、請求項に記載の磁気センサモジュール。
  3. 前記基材貫通孔には、前記封止樹脂が充填されている、請求項またはに記載の磁気センサモジュール。
  4. 前記ホール素子は、前記第1方向において少なくとも一部が前記基材貫通孔に収容されている、請求項に記載の磁気センサモジュール。
  5. 前記基材貫通孔は、前記第1方向視において矩形状である、請求項に記載の磁気センサモジュール。
  6. 前記配線パターンは、前記基材貫通孔を前記他方側から塞ぐ貫通孔封鎖部を有しており、
    前記貫通孔封鎖部の前記一方側をむく面が、前記素子搭載面を構成している、請求項またはに記載の磁気センサモジュール。
  7. 前記貫通孔封鎖部は、その一部が前記基材裏面に形成されている、請求項に記載の磁気センサモジュール。
  8. 前記配線パターンは、前記基材主面に形成され且つ前記ワイヤが接続された主面パッド部を有しており、
    前記主面パッド部の前記一方側を向く面が、前記ワイヤボンディング面を構成している、請求項に記載の磁気センサモジュール。
  9. 前記配線パターンは、前記基材裏面に形成された裏面電極部を有しており、
    前記裏面電極部の前記他方側を向く面が、前記実装端子面を構成している、請求項に記載の磁気センサモジュール。
  10. 前記主面パッド部と前記裏面電極部とは、前記第1方向視において重なる、請求項に記載の磁気センサモジュール。
  11. 前記配線パターンは、前記基材を前記第1方向に貫通し且つ前記主面パッド部と前記裏面電極部とを導通させる貫通導通部を有する、請求項10に記載の磁気センサモジュール。
  12. 前記配線パターンは、前記基材の側面に設けられ且つ前記主面パッド部と前記裏面電極部とを導通させる側面導通部を有する、請求項10に記載の磁気センサモジュール。
  13. 4つの前記主面パッド部と4つの前記ワイヤとを備えており、
    前記基材貫通孔は、4つの前記主面パッド部に囲まれた配置とされている、請求項ないし12のいずれかに記載の磁気センサモジュール。
JP2015256283A 2015-12-28 2015-12-28 磁気センサモジュール Active JP6842236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015256283A JP6842236B2 (ja) 2015-12-28 2015-12-28 磁気センサモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015256283A JP6842236B2 (ja) 2015-12-28 2015-12-28 磁気センサモジュール

Publications (3)

Publication Number Publication Date
JP2017120203A JP2017120203A (ja) 2017-07-06
JP2017120203A5 JP2017120203A5 (ja) 2018-11-22
JP6842236B2 true JP6842236B2 (ja) 2021-03-17

Family

ID=59271824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015256283A Active JP6842236B2 (ja) 2015-12-28 2015-12-28 磁気センサモジュール

Country Status (1)

Country Link
JP (1) JP6842236B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH1051046A (ja) * 1996-08-05 1998-02-20 Asahi Kasei Denshi Kk 小型ホール素子
JP2000164949A (ja) * 1998-11-25 2000-06-16 Hitachi Cable Ltd ホールセンサ
JP2000332159A (ja) * 1999-05-20 2000-11-30 Nec Corp 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP2003106865A (ja) * 2001-10-01 2003-04-09 Asahi Kasei Electronics Co Ltd ホールセンサ及びこれを用いた変位検出装置
JP4980600B2 (ja) * 2005-09-27 2012-07-18 旭化成エレクトロニクス株式会社 磁気センサ

Also Published As

Publication number Publication date
JP2017120203A (ja) 2017-07-06

Similar Documents

Publication Publication Date Title
JP7441287B2 (ja) 半導体装置
JP6983527B2 (ja) 電流検出用抵抗器
US10267824B2 (en) Shunt resistor
JP2013066021A5 (ja)
WO2021251126A1 (ja) 半導体装置
JP6464787B2 (ja) 半導体装置および半導体装置の製造方法
JP5458517B2 (ja) 電子部品
JP2019186321A (ja) 半導体装置
JP6718754B2 (ja) 半導体装置
JP6842236B2 (ja) 磁気センサモジュール
JP6796666B2 (ja) 半導体装置
JP6162764B2 (ja) 半導体装置、および、半導体装置の実装構造
CN111742407A (zh) 半导体装置
JP6697262B2 (ja) 磁気センサモジュール
JP2017199897A (ja) 半導体装置
US9929077B2 (en) Magnetic sensor
JP2015200546A (ja) センサ構造
US10128434B2 (en) Hall element module
CN115104037A (zh) 磁传感器组件
JP4923937B2 (ja) センサ装置
JP2016134547A (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP6254807B2 (ja) 半導体装置および電子機器
WO2023189480A1 (ja) 半導体素子および半導体装置
JP5804762B2 (ja) 圧電デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201224

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210114

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210219

R150 Certificate of patent or registration of utility model

Ref document number: 6842236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250