[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6719416B2 - 凹部の埋め込み方法および処理装置 - Google Patents

凹部の埋め込み方法および処理装置 Download PDF

Info

Publication number
JP6719416B2
JP6719416B2 JP2017066858A JP2017066858A JP6719416B2 JP 6719416 B2 JP6719416 B2 JP 6719416B2 JP 2017066858 A JP2017066858 A JP 2017066858A JP 2017066858 A JP2017066858 A JP 2017066858A JP 6719416 B2 JP6719416 B2 JP 6719416B2
Authority
JP
Japan
Prior art keywords
gas
recess
film
germanium
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017066858A
Other languages
English (en)
Other versions
JP2018170408A (ja
Inventor
博紀 村上
博紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017066858A priority Critical patent/JP6719416B2/ja
Priority to KR1020180033624A priority patent/KR102184690B1/ko
Priority to US15/935,616 priority patent/US10269561B2/en
Publication of JP2018170408A publication Critical patent/JP2018170408A/ja
Priority to US16/270,093 priority patent/US10475645B2/en
Application granted granted Critical
Publication of JP6719416B2 publication Critical patent/JP6719416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3323—Problems associated with coating uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、凹部が形成された絶縁膜を表面に有する被処理基板に対し、凹部にゲルマニウム膜を埋め込む凹部の埋め込み方法、およびそれに用いられる処理装置に関する。
近時、半導体集積回路装置には、動作の高速化が要求されている。動作の高速化は、主にトランジスタ等の半導体デバイスの微細化、配線の低抵抗化、層間絶縁膜の低誘電率化等によって牽引されている。しかし、これらの技術による動作の高速化では、限界が近づきつつある。
そこで、更なる動作の高速化を図るために、従来から用いられている半導体材料であるシリコン（以下、Ｓｉとも記載する）に代えて、よりキャリア移動度が高い半導体材料であるゲルマニウム（以下、Ｇｅとも記載する）が注目されている。
このようなＧｅは、シリコン酸化膜（以下、ＳｉＯ２膜とも記載する）やシリコン窒化膜（以下、ＳｉＮ膜とも記載する）等の絶縁膜に形成されたトレンチやホール等の凹部内に、化学的蒸着法（ＣＶＤ法）によりＧｅ膜として埋め込む用途が検討されている。
しかしながら、ＣＶＤ法によりＧｅ膜を深いホールやトレンチを埋め込む場合には、ステップカバレッジが悪く、ボイドが発生してしまう。ボイドが発生すると、抵抗値を増大させてしまうため、極力ボイドが生成されない凹部の埋め込み方法が求められている。
例えば、Ｇｅ膜ではないが、特許文献１には、ホールやトレンチ等の凹部にシリコン膜を形成した後、断面Ｖ字状にエッチングを行い、その後再びシリコン膜を埋め込む技術が提案されている。これにより、ボイドフリーの埋め込みを達成できるとしている。
特開２０１２−４５４２号公報
ところで、従来、Ｇｅ膜のエッチングには、ハロゲンガスや高温の熱酸化処理が用いられているものの、絶縁膜等に対する選択性が十分ではなく、Ｇｅ膜をエッチングしている際に他の膜もエッチングされてしまい、特許文献１に提案される方法をＧｅ膜に適用することは困難である。このため、凹部に対してボイドフリーでＧｅ膜を埋め込む方法は得られていない。
したがって、本発明は、ボイドの生成を抑制してゲルマニウム（Ｇｅ）膜を凹部に埋め込むことができる技術を提供することを課題とする。
上記課題を解決するため、本発明に係る凹部の埋め込み方法は、凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部にゲルマニウム膜を埋め込む凹部の埋め込み方法であって、被処理基板にゲルマニウム原料ガスを供給して前記凹部を埋め込むように第１ゲルマニウム膜を成膜する工程と、次いで、励起されたＨ２ガスまたはＮＨ３ガスを含むエッチングガスにより、前記第１ゲルマニウム膜をエッチングする工程と、次いで、ゲルマニウム原料ガスを供給して前記凹部を埋め込むように、前記第１ゲルマニウム膜上に第２ゲルマニウム膜を成膜する工程とを有することを特徴とする。
前記凹部の埋め込み方法において、前記エッチングガスは、プラズマ化された状態で供給されることが好ましい。
前記凹部の埋め込み方法において、前記第１ゲルマニウム膜を成膜する工程に先立って、前記絶縁膜の表面にシリコン膜を成膜する工程をさらに有することが好ましい。
前記凹部の埋め込み方法において、前記ゲルマニウム原料ガスは、ゲルマン系ガスまたはアミノゲルマン系ガスを用いることができる。
前記凹部の埋め込み方法において、前記第１ゲルマニウム膜をエッチングする工程は、前記被処理基板の温度を２００〜４００℃の範囲内にして行われることが好ましい。
前記凹部の埋め込み方法において、前記第１ゲルマニウム膜をエッチングする工程は、圧力が６．７〜１３３Ｐａの範囲内にして行われることが好ましい。
本発明に係る処理装置は、凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部にゲルマニウム膜を埋め込む処理装置であって、前記被処理基板を収容する処理容器と、前記処理容器内に所定のガスを供給するガス供給部と、前記所定のガスを励起する励起機構と、前記処理容器内を加熱する加熱機構と、前記処理容器内を排気して減圧状態とする排気機構と、前記ガス供給部、前記励起機構、前記加熱機構、および前記排気機構を制御する制御部とを具備し、前記制御部は、前記排気機構により前記処理容器内を所定の減圧状態に制御し、前記加熱機構により前記処理容器内を所定温度に制御し、前記ガス供給部から前記処理容器内にゲルマニウム原料ガスを供給させて、前記凹部を埋め込むように第１ゲルマニウム膜を成膜させ、次いで、前記ガス供給部からＨ２ガスまたはＮＨ３ガスを含むエッチングガスを供給させ、前記エッチングガスを前記励起機構で励起させ、前記励起された状態のエッチングガスにより、前記処理容器内で前記第１ゲルマニウム膜をエッチングさせ、次いで、前記ガス供給部から前記処理容器内にゲルマニウム原料ガスを供給させて、前記凹部を埋め込むように、前記第１ゲルマニウム膜上に第２ゲルマニウム膜を成膜させることを特徴とする。
前記処理装置において、前記励起機構は、プラズマ生成機構であることが好ましい。
また、本発明は、コンピュータ上で動作し、処理装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記凹部の埋め込み方法が行われるように、コンピュータに前記処理装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、凹部に第１ゲルマニウム膜を埋め込んだ後、励起されたＨ２ガスまたはＮＨ３ガスにより異方性および選択性の高いエッチングを行って、他の膜のエッチングを抑制しつつ第１ゲルマニウム膜の断面形状をＶ字またはＵ字状とし、その後第２ゲルマニウム膜を埋め込むので、ボイドの生成を抑制したゲルマニウム膜の埋め込みを実現することができる。
本発明の一実施形態に係る凹部の埋め込み方法を示すフロー図である。 本発明の一実施形態に係る凹部の埋め込み方法を説明するための工程断面図である。 本発明の凹部の埋め込み方法の実施に用いることができる処理装置の一例を示す縦断面図である。 本発明の凹部の埋め込み方法の実施に用いることができる処理装置の一例を示す水平断面図である。 実験例１におけるサンプルウエハ（Full Filling時）の断面を示すＳＥＭ写真である。 実験例１におけるサンプルウエハ（Half Filling時）の断面を示すＳＥＭ写真である。 実験例２におけるエッチング処理前（Ｉｎｉｔｉａｌ）のブランケットサンプルの断面を示すＳＥＭ写真である。 実験例２におけるＮＨ３ガスによるエッチング処理後（Ｐｏｓｔ Ｔｒｅａｔｍｅｎｔ）のブランケットサンプルの断面を示すＳＥＭ写真である。 実験例２におけるＨ２ガスによるエッチング処理後（Ｐｏｓｔ Ｔｒｅａｔｍｅｎｔ）のブランケットサンプルの断面を示すＳＥＭ写真である。
以下、添付図面を参照して本発明の実施形態について説明する。
＜凹部の埋め込み方法＞
最初に、本発明に係る凹部の埋め込み方法の一実施形態について、図１のフロー図および図２の工程断面図に基づいて説明する。
まず、トレンチやホール等の凹部２０２が所定パターンで形成された、ＳｉＯ２膜やＳｉＮ膜等からなる絶縁膜２０１を半導体基体２００上に有する半導体ウエハ（以下単にウエハと記す）を準備する（ステップ１、図２（ａ））。
凹部２０２としては、例えば、開口径または開口幅が１０〜５０ｎｍ、深さが５０〜３００ｎｍ程度のものであってよい。
次に、凹部２０２内にシリコン膜、典型的にはアモルファスシリコン膜２０３を成膜（堆積）する（ステップ１２、図２（ｂ））。このときのアモルファスシリコン膜２０３の成膜は、シリコン（Ｓｉ）原料ガスを用いたＣＶＤ法により行われる。アモルファスシリコン膜２０３は、次に成膜されるゲルマニウム膜のシード層となる。このため、アモルファスシリコン膜２０３は、厚く成膜する必要はなく、凹部２０２内の底部及び壁面に薄くアモルファスシリコン膜が形成される程度の膜厚であればよく、凹部２０２の大きさ形状にもよるが、例えば、０．１〜５ｎｍ程度が好ましい。
Ｓｉ原料ガスとしては、ＣＶＤ法に適用可能なＳｉ含有化合物全般を用いることができ特に限定されないが、シラン系化合物、アミノシラン系化合物を好適に用いることができる。シラン系化合物としては、例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）等を挙げることができ、アミノシラン系化合物としては、例えば、ＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）等を挙げることができる。もちろん他のシラン系ガス、アミノシラン系ガスであってもよい。
このときの具体的なプロセス条件としては、ウエハの温度：２００〜５００℃、圧力：０．１〜５Ｔｏｒｒ（１３．３〜６６．５Ｐａ）程度を用いることができる。
なお、シリコン膜２０３の成膜に先立って、アミノシラン等による単分子シード層を形成してもよい。
次に、ゲルマニウム（Ｇｅ）からなるゲルマニウム膜２０４（第１ゲルマニウム膜）を、凹部２０２内に埋め込むようにして成膜（堆積）する（ステップ１３、図２（ｃ））。なお、ゲルマニウム膜２０４の成膜には、Ｇｅ原料ガスを用いて、ＣＶＤ法により成膜する。
ゲルマニウム膜２０４は絶縁膜上には成膜されないが、シリコン上には成膜されるため、先に成膜されたシード層となるアモルファスシリコン膜２０３上に成膜され、凹部２０２内に埋め込まれる。このとき、図２（ｃ）に示すように、ゲルマニウム膜２０４を凹部２０２に埋め込むと、ゲルマニウム膜の内部にボイド２０４ａが形成される。なお、ゲルマニウム膜２０４は、凹部２０２の間口が塞がるまで成膜せずに、オーバーハングが生じる程度までで成膜を停止してもよい。
Ｇｅ原料ガスとしては、ＣＶＤ法に適用可能なＧｅ含有化合物全般を用いることができ特に限定されないが、ゲルマン系化合物、アミノゲルマン系化合物を好適に用いることができる。ゲルマン系化合物としては、例えば、モノゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）等を挙げることができ、アミノゲルマン系化合物としては、トリスジメチルアミノゲルマン（ＧｅＨ（ＮＭｅ２）３）、ジメチルアミノゲルマン（ＧｅＨ３（ＮＭｅ２）２）、ビスジメチルアミノゲルマン（ＧｅＨ２（ＮＭｅ２）２）等を挙げることができる。もちろん他のゲルマン系ガス、アミノゲルマン系ガスであってもよい。
このときの具体的なプロセス条件としては、ウエハの温度：２００〜４００℃、圧力：０．１〜５Ｔｏｒｒ（１３．３〜６６５Ｐａ）程度を用いることができる。
次に、Ｈ２ガスまたはＮＨ３ガスを含むエッチングガス（以下、単にエッチングガスとも記載する）を励起（プラズマ化）した状態で供給し、ゲルマニウム膜２０４をエッチングにより除去する（ステップ４、図２（ｄ））。ここで、励起されたＨ２ガスまたはＮＨ３ガスによるエッチングは異方性を有するため、凹部２０２の断面形状がＶ字またはＵ字状となるように第１ゲルマニウム膜２０４がエッチングされ、ボイドやオーバーハングがない状態となる。また、励起されたＨ２ガスまたはＮＨ３ガスによるエッチングはシリコン系膜に対して高い選択性でゲルマニウム膜をエッチングすることができるので、絶縁膜２０１やアモルファスシリコン膜２０３はエッチングされない。
このエッチングの際、温度を所定の範囲（好ましくは、２００〜４００℃の範囲）に調節し、処理容器内の圧力を所定の範囲（０．０５〜１Ｔｏｒｒ（６．７〜１３３Ｐａ）の範囲とすることが好ましい）に調節して、Ｈ２ガスまたはＮＨ３ガスを含む処理ガスを励起（プラズマ化）した状態で処理容器内へ導入することで、ゲルマニウム膜２０４がエッチングされる。
なお、エッチングガスは、Ｈ２ガスまたはＮＨ３ガスのみであってもよいし、Ｈ２ガスまたはＮＨ３ガスの他に不活性ガス、例えばＡｒガス等の希ガスを含んでもよい。
次に、ステップ４で形成された凹部を埋め込むようにして、ゲルマニウム（Ｇｅ）からなるゲルマニウム膜２０５（第２ゲルマニウム膜）をゲルマニウム膜２０４上に成膜（堆積）する（ステップ５、図２（ｅ））。このとき、ゲルマニウム膜２０４は、のボイドまたはオーバーハング部が除去され、凹部２０２の断面形状が、上端（上部）の内径が底面（下部）の内径よりも広いＶ字またはＵ字状であるため、ボイドの生成を抑制しながら凹部２０２にゲルマニウム膜２０５が埋め込まれる。なお、ゲルマニウム膜２０５の成膜は、ゲルマニウム膜２０４（第１ゲルマニウム層）の成膜と同様のプロセス条件で行うことができる。
凹部２０２に埋め込まれたゲルマニウム膜２０４および２０５はアモルファスであるから、上記処理が終了後、ゲルマニウム膜２０４および２０５の結晶化処理が行われる。
なお、ステップ４のエッチングとステップ５の第２ゲルマニウム成膜工程とは１回のみであってもよいが、凹部２０２の大きさや形状により、１回のみでは、凹部２０２にボイドを生成させることなくゲルマニウム膜を埋め込むことが難しい場合は、ステップ４およびステップ５を複数回繰り返してもよい。
以上のように、本実施形態によれば、トレンチやホール等の凹部２０２が形成された絶縁膜２０１を有するウエハに、凹部２０２内にシード層となるアモルファスシリコン膜２０３を成膜した後、Ｇｅからなるゲルマニウム膜２０４（第１ゲルマニウム膜）を成膜する。次いで、励起（プラズマ化）された状態のＨ２ガスまたはＮＨ３ガスからなるエッチングガスを供給してゲルマニウム膜２０４を断面形状がＶ字またはＵ字状になるようにエッチングし、次いで、ゲルマニウム原料ガスを供給して凹部を埋め込むようにゲルマニウム膜２０４上にゲルマニウム膜２０５（第２ゲルマニウム膜）を成膜する。これにより、凹部２０２が微細であっても、ボイドの生成を抑制しながら、凹部２０２内にゲルマニウム膜を埋め込むことができる。
また、従来は、ゲルマニウム膜を他の膜に対して十分な選択性をもってエッチングする手法がなかったが、本実施形態では励起したＨ２ガスまたはＮＨ３ガスを用いるといったシンプルな手法で、ゲルマニウム膜を他の膜に対して高い選択性でかつ異方性エッチングを行うことができ、絶縁膜２０１やアモルファスシリコン膜２０３をほとんどエッチングすることなく上述のようなボイドの生成を抑制した埋め込みを実現することができる。
＜処理装置の一例＞
図３は本発明の一実施形態に係る凹部の埋め込み方法の実施に用いることができる処理装置の一例を示す縦断面図、図４は図３に示す処理装置の水平断面図である。
本例の処理装置１００は、下端が開口された有天井の円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の上端部近傍には、石英製の天井板２が設けられてその下側の領域が封止されている。また、この処理容器１の下端開口部には、円筒体状に成形された金属製のマニホールド３がＯリング等のシール部材４を介して連結されている。
マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理基板として複数枚、例えば５０〜１００枚の半導体ウエハ（シリコンウエハ）Ｗを多段に載置した石英製のウエハボート５が処理容器１内に挿入されるようになっている。このウエハボート５は３本のロッド６を有し（図４参照）、ロッド６に形成された溝（図示せず）により複数枚のウエハＷが支持される。
このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する金属（ステンレス）製の蓋部９を貫通する回転軸１０上に支持される。
そして、この回転軸１０の貫通部には、磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、処理容器１内のシール性を保持するためのシール部材１２が介設されている。
回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱される。なお、テーブル８を蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。
また、処理装置１００は、処理容器１内へＳｉ原料ガスを供給するＳｉ原料ガス供給機構１４と、処理容器１内へエッチングガス、例えばＨ２ガスまたはＮＨ３ガスを供給するエッチングガス供給機構１５と、処理容器１内へＧｅ原料ガスを供給するＧｅ原料ガス供給機構１６と、処理容器１内へパージガス等として不活性ガス、例えばＮ２ガスやＡｒガスを供給する不活性ガス供給機構１７とを有している。
Ｓｉ原料ガス供給機構１４は、Ｓｉ原料ガス供給源１８と、Ｓｉ原料ガス供給源１８からＳｉ原料ガスを導くガス配管１９と、このガス配管１９に接続されて処理容器１内にＳｉ原料ガスを導くガス分散ノズル２０とを有している。Ｓｉ原料ガスとしては、シラン系化合物、アミノシラン系化合物等を挙げることができる。
エッチングガス供給機構１５は、エッチングガス供給源２１と、エッチングガス供給源２１からエッチングガスを導くガス配管２２と、処理容器１内にエッチングガスを導くガス分散ノズル２３とを有している。エッチングガスとしては、例えば、Ｈ２ガス、ＮＨ３ガス等を挙げることができる。本処理装置１００では、エッチングガスは、Ｈ２ガスまたはＮＨ３ガスからなるが、Ａｒガス等の希ガスでＨ２ガスまたはＮＨ３ガスを希釈して供給するようにしてもよい。
Ｇｅ原料ガス供給機構１６は、Ｇｅ原料ガス供給源２４と、Ｇｅ原料ガス供給源２４からＧｅガスを導くガス配管２５と、処理容器１内にＧｅガスを導くガス分散ノズル２６とを有している。Ｇｅ原料ガスとしては、ゲルマン系化合物、アミノゲルマン系化合物等を挙げることができる。
ガス分散ノズル２０、２３、および２６は、石英からなり、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。これらガス分散ノズル２０、２３、および２６の垂直部分には、ウエハボート５のウエハ支持範囲に対応する上下方向の長さに亘って、それぞれ複数のガス吐出孔２０ａ、２３ａ、および２６ａ（２６ａについては図４にのみ図示）が所定の間隔で形成されている。これにより、各ガス吐出孔２０ａ，２３ａ、および２６ａから水平方向に処理容器１に向けて略均一にガスを吐出することができる。ガス分散ノズル２０、２３および２６はそれぞれ１本設けられている。なお、ガス分散ノズル２０、２３および２６を、それぞれ２本以上設けるようにしてもよい。
不活性ガス供給機構１７は、不活性ガス供給源２７と、不活性ガス供給源２７から不活性ガスを導くガス配管２８と、このガス配管２８に接続され、マニホールド３の側壁を貫通して設けられた短い石英管からなるガスノズル２９とを有している。
ガス配管１９、２２、２５、２８には、それぞれ開閉弁１９ａ、２２ａ、２５ａ、２８ａ、および流量制御器１９ｂ、２２ｂ、２５ｂ、２８ｂが設けられている。
処理容器１の側壁の一部には、プラズマ生成機構３０が形成されている。プラズマ生成機構３０は、Ｈ２ガスまたはＮＨ３ガスからなるエッチングガスを励起、すなわちプラズマ化して処理容器１内に供給するためのものである。
プラズマ生成機構３０は、処理容器１の外壁に気密に溶接されたプラズマ区画壁３２を備えている。プラズマ区画壁３２は、例えば、石英により形成される。プラズマ区画壁３２は断面凹状をなし、処理容器１の側壁に形成された開口３１を覆う。開口３１は、ウエハボート５に支持されている全ての半導体ウエハＷを上下方向にカバーできるように、上下方向に細長く形成される。プラズマ区画壁３２により規定される内側空間、すなわち、プラズマ生成空間の内部には、上述したエッチングガスを吐出するための分散ノズル２３が配置されている。なお、Ｓｉ原料ガスおよびＧｅ原料ガスを吐出するためのガス分散ノズル２０およびガス分散ノズル２６は、処理容器１の内側壁の開口３１を挟む位置にそれぞれ設けられている。
また、プラズマ生成機構３０は、プラズマ区画壁３２の両側壁の外面に、上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極３３と、一対のプラズマ電極３３のそれぞれに給電ライン３４を介して接続され、一対のプラズマ電極３３に高周波電力を供給する高周波電源３５とをさらに有している。高周波電源３５は、一対のプラズマ電極３３に対し、例えば、１３．５６ＭＨｚの高周波電圧を印加する。これにより、プラズマ区画壁３２により規定されたプラズマ生成空間内に、高周波電界が印加される。分散ノズル２３から吐出されたエッチングガスは、高周波電界が印加されたプラズマ生成空間内においてプラズマ化（励起）され、このプラズマ化されたエッチングガスが開口３１を介して処理容器１の内部へと供給される。
プラズマ区画壁３２の外側には、これを覆うようにして絶縁保護カバー３６が取り付けられている。絶縁保護カバー３６の内側部分には、冷媒通路（図示せず）が設けられており、そこに冷却された窒素ガス等の冷媒を流すことによりプラズマ電極３３が冷却される。
開口３１に対向する処理容器１の側壁部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７はウエハボート５に対応して上下に細長く形成されている。処理容器１の排気口３７に対応する部分には、排気口３７を覆うように断面Ｕ字状に成形された排気口カバー部材３８が取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びている。排気口カバー部材３８の下部には、排気口３７を介して処理容器１を排気するための排気管３９が接続されている。排気管３９には、処理容器１内の圧力を制御する圧力制御バルブ４０および真空ポンプ等を含む排気装置４１が接続されており、排気装置４１により排気管３９を介して処理容器１内が排気される。また、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱機構４２が設けられている。
処理装置１００は制御部５０を有している。制御部５０は、処理装置１００の各構成部の制御、例えばバルブ１９ａ、２２ａ、２５ａ、２８ａの開閉による各ガスの供給・停止、流量制御器１９ｂ、２２ｂ、２５ｂ、２８ｂによるガス流量の制御、排気装置４１による排気制御、高周波電源３５による高周波電力のオン・オフ制御、および加熱機構４２によるウエハＷの温度の制御等を行う。制御部５０は、ＣＰＵ（コンピュータ）を有し、上記制御を行う主制御部と、入力装置、出力装置、表示装置、および記憶装置を有している。記憶装置には、処理装置１００で実行される処理を制御するためのプログラム、すなわち処理レシピが格納された記憶媒体がセットされ、主制御部は、記憶媒体に記憶されている所定の処理レシピを呼び出し、その処理レシピに基づいて処理装置１００により所定の処理が行われるように制御する。
＜処理装置１００による処理＞
次に、以上のように構成される処理装置により上述したような凹部の埋め込み方法を実施する際の処理動作について説明する。以下の処理動作は制御部５０における記憶部の記憶媒体に記憶された処理レシピに基づいて実行される。
最初に、上述したような所定パターンのトレンチやホール等の凹部が形成された絶縁膜を有する半導体ウエハＷをウエハボート５に例えば５０〜１５０枚搭載し、ターンテーブル８に、石英製の保温筒７を介してウエハＷを搭載したウエハボート５を載置し、ボートエレベータ等の昇降機構（図示せず）により上昇させることにより、下方開口部から処理容器１内へウエハボート５を搬入する。
このとき、筒体状の加熱機構４２により処理容器１内の温度をアモルファスシリコン膜の成膜に適した温度、例えば、２００〜５００℃の範囲の所定温度になるように処理容器１内を予め加熱しておく。そして、処理容器１内に不活性ガスを供給して処理容器１内を０．１〜５Ｔｏｒｒ（１３．３〜６６５Ｐａ）の圧力に調整した後、バルブ１９ａを開にし、Ｓｉ原料ガス供給源１８からＳｉ原料ガス配管１９を介して処理容器１内にＳｉ原料ガスとして例えばシラン（ＳｉＨ４）ガスを供給し、ウエハボート５を回転させつつ、２００〜５００℃の範囲の所定温度でアモルファスシリコン膜の成膜を実施する。このときのガス流量は、流量制御器１９ｂにより５０〜１０００ｓｃｃｍの範囲内の所定流量に制御される。凹部２０２にシード層としてのアモルファスシリコン膜が形成される程度の膜厚になった時点で、バルブ１９ａを閉じてアモルファスシリコン膜の成膜を終了する。
次に、排気装置４１により排気管３９を介して処理容器１内を排気するとともに、バルブ２８ａを開放して、不活性ガス供給源２７からＮ２ガス等の不活性ガスを処理容器１内に供給して処理容器１内をパージし、加熱機構４２により処理容器１内の温度をゲルマニウム膜の成膜に適した温度、例えば、２００〜４００℃の範囲の所定温度になるように温調する。そして、処理容器１内を０．１〜５Ｔｏｒｒ（１３．３〜６６５Ｐａ）程度の圧力に調整した後、バルブ２５ａを開にし、Ｇｅ原料ガス供給源２４からＧｅ原料ガス配管２５を介して処理容器１内にＧｅ原料ガスとして例えばモノゲルマン（ＧｅＨ４）ガスを供給し、ウエハボート５を回転させつつ、２００〜４００℃の範囲の所定温度でゲルマニウム膜（第１ゲルマニウム膜）を成膜して凹部を埋め込む。このときのガス流量は、流量制御器２５ｂにより５０〜１０００ｓｃｃｍの範囲内の所定流量に制御される。ゲルマニウム膜（第１ゲルマニウム膜）の膜厚が所定の膜厚になった時点で、バルブ２５ｂを閉じて終了する。
次に、排気装置４１により排気管３９を介して処理容器１内を排気するとともに、バルブ２８ａを開放して、不活性ガス供給源２７からＮ２ガス等の不活性ガスを処理容器１内に供給して処理容器１内をパージし、加熱機構４２により処理容器１内の温度を２００〜４００℃の範囲の所定温度にする。そして、処理容器１内に不活性ガスを供給して処理容器１内を０．０５〜１Ｔｏｒｒ（６．７〜１３３Ｐａ）の範囲の圧力とする。次いでバルブ２８ａを閉じ、バルブ２２ａを開放して、エッチングガス供給源２１からエッチングガス配管２２を介してＨ２ガスまたはＮＨ３ガスを、分散ノズル２３から吐出させ、高周波電界が形成されたプラズマ生成空間内においてプラズマ化（励起）させて開口３１を介して処理容器１の内部へと供給し、ゲルマニウム膜（第１ゲルマニウム膜）をエッチングする。このときのガス流量は、流量制御器２２ｂにより１００〜１００００ｓｃｃｍの範囲内の所定流量に制御される。プラズマ化（励起）されたＨ２ガスまたはＮＨ３ガスによるエッチングは異方性を有するため、ゲルマニウム膜（第１ゲルマニウム膜）は、断面形状がＶ字またはＵ字状にエッチングされる。そして、予め所定のエッチング形状になるように設定された所定時間が経過した後、バルブ２２ａを閉じてエッチングを終了する。
次に、上記と同様に処理容器１内の排気およびパージを行うとともに、加熱機構４２により処理容器１内の温度をゲルマニウム膜の成膜に適した温度、例えば、２００〜４００℃の範囲の所定温度になるように温調する。そして、処理容器１内を０．１〜５Ｔｏｒｒ（１３．３〜６６５Ｐａ）程度の圧力に調整した後、バルブ２５ａを開にし、Ｇｅ原料ガス供給源２４からＧｅ原料ガス配管２５を介して処理容器１内にＧｅ原料ガスとして例えばモノゲルマン（ＧｅＨ４）ガスを供給し、ウエハボート５を回転させつつ、２００〜４００℃の範囲の所定温度でゲルマニウム膜（第２ゲルマニウム膜）の成膜を実施する。このときのガス流量は、流量制御器２５ｂにより５０〜１０００ｓｃｃｍの範囲内の所定流量に制御される。ゲルマニウム膜（第２ゲルマニウム膜）の成膜は、先に成膜されたゲルマニウム膜（第１ゲルマニウム膜）のＶ字状ないしはＵ字状の凹部を埋め込む程度の所定の膜厚になる程度の時間経過後、バルブ２５ｂを閉じて終了する。
これにより、上述したように、凹部が微細であっても、ボイドの生成を抑制しながら、凹部内にゲルマニウム膜を埋め込むことができる。
所定時間成膜を行って凹部内がゲルマニウム膜（第２ゲルマニウム膜）で埋められたら、バルブ２５ｂを閉じて成膜を終了し、その後、排気装置４１により排気管３９を介して処理容器１内を排気しつつ、不活性ガスにより処理容器１内のパージを行う。そして、処理容器１内を常圧に戻した後、昇降機構（図示せず）によりウエハボート５を下降させてウエハボート５を処理容器１内から搬出する。
以上のように、処理装置１００は、一度に多数のウエハの処理が可能であり、また、処理容器１内で凹部の埋め込み処理の全ての工程を連続して実施することができるので、処理のスループットが極めて高い。また、さらにスループットを高める観点から、各工程の温度差を極力小さくすることが好ましい。
実際の条件としては、以下のようなものを例示することができる。
・ウエハ枚数：１５０枚
・アモルファスシリコン膜成膜
温度：４００℃以下
圧力：２．０Ｔｏｒｒ（２６６．６Ｐａ）
ＳｉＨ４ガス流量：１０００ｓｃｃｍ
・Ｇｅ膜埋め込み
温度：３００℃
圧力：０．１〜１Ｔｏｒｒ（１３．３〜１３３．３Ｐａ）
ＧｅＨ４ガス流量：７００ｓｃｃｍ
・エッチング
温度：３００℃
圧力：０．１〜０．５Ｔｏｒｒ（１３．３〜６６．５Ｐａ）
ＲＦパワー：１００〜５００Ｗ
ＮＨ３ガス流量：５００〜５００００ｓｃｃｍ
Ｈ２ガス流量：２００〜２００００ｓｃｃｍ
＜実験例１＞
次に実験例１について説明する。
図５および図６は、実験例１におけるサンプルウエハの断面を示すＳＥＭ写真である。図５は、絶縁膜に形成された凹部をＧｅ膜で完全に埋め込んだ（Full Filling）サンプルウエハの断面を示すＳＥＭ写真である。図６は、絶縁膜に形成された凹部をＧｅ膜で半分程度埋め込んだ（Half Filling）サンプルウエハの断面を示すＳＥＭ写真である。
図５（ａ）は、Ｓｉ基体上に形成されたＳｉＮ膜に間口の幅が４０ｎｍ、深さが１８４ｎｍの凹部が所定パターンで形成されたサンプルウエハを準備し、このサンプルウエハに対し図３および図４の処理装置を用いて埋め込み処理を行ったものである。
最初に、Ｓｉ原料ガスとしてジシラン（Ｓｉ２Ｈ６）ガスを用いてサンプルウエハにアモルファスシリコン膜を成膜した。この際に、ウエハ温度：２００〜４００℃、圧力：０．１〜５Ｔｏｒｒ（１３．３〜５Ｐａ）、ＳｉＨ４ガス流量：５０〜１０００ｓｃｃｍの条件とし、シード層として機能する程度の膜厚で成膜した。
次いで、Ｇｅ原料ガスとしてモノゲルマン（ＧｅＨ４）ガスを用いてＧｅ膜の埋め込みを行った。この際に、ウエハ温度：３００℃、圧力：０．１〜１Ｔｏｒｒ（１３．３〜１３３．３Ｐａ）、ＧｅＨ４ガス流量：７００ｓｃｃｍの条件とし、図５（ａ）に示すように凹部が完全Ｇｅ膜で埋め込まれる状態（Full Filling）まで成膜した。ゲルマニウム膜の膜厚は、ＳｉＮ膜の上部で約３６ｎｍである。また、凹部の底部からゲルマニウム膜の表面までの厚みは、約２２０ｎｍである。
次いで、エッチングガスとしてＨ２ガスを用いてゲルマニウム膜をエッチングした。この際に、ウエハ温度：３００℃、圧力：０．１〜０．５Ｔｏｒｒ（１３．３〜６６．５Ｐａ）、Ｈ２ガス流量：２０００ｓｃｃｍ、ＲＦパワー：５００Ｗの条件とし、１０分間および２０分間、ゲルマニウム膜をエッチングした。
図５（ｂ）は、１０分間エッチングした後の凹部の断面を示すＳＥＭ写真である。１０分間のエッチングにより、凹部の底部からゲルマニウム膜の表面までの厚みは、２００ｎｍとなっている。また、図５（ｃ）は、２０分間エッチングした後の凹部の断面を示すＳＥＭ写真である。２０分間のエッチングにより、凹部の途中までゲルマニウム膜がエッチングされ、ＳｉＮ膜の一部（上端）が露出している。また、ＳｉＮ膜に形成された凹部の底部からゲルマニウム膜の表面までの厚みは、１７０ｎｍとなっている。
図６（ａ）は、図５（ａ）と同様のサンプルウエハに対し図３および図４の処理装置を用いて埋め込み処理を行ったものである。なお、成膜条件およびエッチング条件は、図５に示すサンプルと同じである。
最初に、Ｓｉ原料ガスとしてモノシラン（ＳｉＨ４）ガスを用いてサンプルウエハにアモルファスシリコン膜を成膜した。次いで、Ｇｅ原料ガスとしてＧｅＨ４ガスを用いてＧｅ膜の埋め込みを行い、図６（ａ）に示すように凹部が半分程度Ｇｅ膜で埋め込まれる状態（Half Filling）まで成膜した。ゲルマニウム膜の膜厚は、ＳｉＮ膜の上部および凹部の底部で約１４ｎｍである。また、凹部の底部からゲルマニウム膜の表面までの厚みは、約２２０ｎｍである。
次いで、エッチングガスとしてＨ２ガスを用いてゲルマニウム膜をエッチングした。図６（ｂ）は、１０分間エッチングした後の凹部の断面を示すＳＥＭ写真である。１０分間のエッチングにより、凹部の底部から１６０ｎｍの位置までゲルマニウム膜が除去されている。また、凹部の底部のゲルマニウムの厚みは、１３ｎｍとなっており、ほとんどエッチングされていないことがわかる。図６（ｃ）は、２０分間エッチングした後の凹部の断面を示すＳＥＭ写真である。２０分間のエッチングにより、凹部の底部から１３０ｎｍの位置までゲルマニウム膜が除去されている。また、凹部の底部のゲルマニウムの厚みは、１３ｎｍとなっており、ほとんどエッチングされていないことがわかる。
以上のことから、Ｈ２ガスをエッチングガスとしてエッチング処理する場合、ゲルマニウム膜のみがエッチングされ、ＳｉＮ膜はエッチングされていないことがわかる。また、ゲルマニウム膜は、上部から下部へとエッチングされていることがわかる。以上のことから、ゲルマニウム膜のエッチングが、異方性を有し、かつ、ＳｉＮ膜に対して高選択性を有することがわかる。
なお、実験例１では、第１ゲルマニウム膜に相当するゲルマニウム膜を絶縁膜に相当するＳｉＮ膜の凹部に埋め込んだのち、ゲルマニウム膜をエッチングするところまでを評価しているが、ゲルマニウム膜のエッチングに異方性を有すること、および、ＳｉＮ膜に対してゲルマニウム膜が選択的にエッチングされることから、第１ゲルマニウム膜のエッチング後に第２ゲルマニウム膜を成膜することで、ボイドの生成を抑制しながら凹部にゲルマニウム（Ｇｅ）膜を埋め込むことができることは明らかである。
また、バイアスを掛けていないリモートプラズマを用いているにもかかわらず、Ｈ２ガスプラズマによりゲルマニウム膜の異方性エッチングが行えることが確認された。
＜実験例２＞
次に実験例２について説明する。
図７は、実験例１におけるエッチング処理前（Ｉｎｉｔｉａｌ）のブランケットサンプルの断面を示すＳＥＭ写真である。実験例２では、図７に示すような、Ｓｉ基体上に、熱酸化ＳｉＯ２膜、およびゲルマニウム膜またはシリコン膜が同順に形成されたブランケットサンプル（以下、サンプルと記載）を準備し（サンプルＡ，Ｂ）、これらのサンプルに対し図３および図４の処理装置を用いてゲルマニウム膜のエッチング処理を行った。
これらサンプルＡ、Ｂについて、プラズマ化したＮＨ３ガス、Ｈ２ガスによりエッチング処理を行った。
エッチング条件としては、以下の通りである。
温度：３００℃
圧力：０．２Ｔｏｒｒ（２６．６Ｐａ）
ＮＨ３ガス流量：５ｓｌｍ（５０００ｓｃｃｍ）
Ｈ２ガス流量：２ｓｌｍ（２０００ｓｃｃｍ）
ＲＦパワー：５００Ｗ
処理時間：３０ｍｉｎ
留意点として、エッチング処理の際のガス流量は、ＮＨ３ガスは、５ｓｌｍ（５０００ｓｃｃｍ）であるが、Ｈ２ガスの場合は、２ｓｌｍ（２０００ｓｃｃｍ）である。
［ＮＨ３ガスプラズマによるエッチング］
図８は、実験例１におけるＮＨ３ガスによるエッチング処理後（Ｐｏｓｔ Ｔｒｅａｔｍｅｎｔ）のサンプルＡ、Ｂの断面を示すＳＥＭ写真である。具体的には、図８（ａ）がサンプルＡ、図８（ｂ）がサンプルＢのエッチング処理後の断面を示すＳＥＭ写真である。
図８（ａ）に示すＳＥＭ写真から、ＮＨ３ガスをエッチングガスとしてエッチング処理した場合、熱酸化ＳｉＯ２膜上のゲルマニウム膜が完全にエッチングされて除去されていることがわかる。また、熱酸化ＳｉＯ２膜がエッチングされておらず残っていることがわかる。また、図８（ｂ）に示すＳＥＭ写真から、シリコン膜がエッチングされておらず残っていることがわかる。
以上のことから、プラズマ化されたＮＨ３ガスを用いてゲルマニウム膜をエッチングすることができ、ＳｉＯ２膜およびシリコン膜はエッチングされないことがわかる。すなわち、ゲルマニウム膜がＳｉＯ２膜およびシリコン膜に対して選択的にエッチングされることが確認された。
［Ｈ２ガスプラズマによるエッチング］
図９は、実験例１におけるＨ２ガスによるエッチング処理後（Ｐｏｓｔ Ｔｒｅａｔｍｅｎｔ）のサンプルＡ、Ｂの断面を示すＳＥＭ写真である。具体的には、図９（ａ）がサンプルＡ、図９（ｂ）がサンプルＢのエッチング処理後の断面を示すＳＥＭ写真である。
図９（ａ）に示すＳＥＭ写真から、Ｈ２ガスをエッチングガスとしてエッチング処理した場合、熱酸化ＳｉＯ２膜上のゲルマニウム膜が完全にエッチングされて除去されていることがわかる。また、熱酸化ＳｉＯ２膜がエッチングされておらず残っていることがわかる。また、また、図９（ｂ）に示すＳＥＭ写真から、シリコン膜がエッチングされておらず残っていることがわかる。
以上のことから、プラズマ化されたＨ２ガスを用いてゲルマニウム膜をエッチングすることができ、ＳｉＯ２膜およびシリコン膜はエッチングされないことがわかる。すなわち、ゲルマニウム膜がＳｉＯ２膜およびシリコン膜に対して選択的にエッチングされることが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、この発明は、上記の実施形態に限定されることはなく、その趣旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施形態では、本発明の方法を縦型のバッチ式装置により実施した例を示したが、これに限らず、横型のバッチ式装置（縦置きにしたウエハを横方向に複数枚並べ、この並べた複数枚のウエハを一括して処理するタイプの装置）や枚葉式装置（横置きにしたウエハを一枚ずつ処理するタイプ）等の他の種々のエッチング装置により実施することもできる。
また、上記実施形態では、一対のプラズマ電極に高周波電力を印加することによりプラズマを生成する例を示したが、プラズマを生成する方法は、これに限らず、他の誘導結合やマイクロ波等の方式によりプラズマを生成してもよい。
さらに、被処理基板として半導体ウエハを用いた場合について示したが、これに限らず、フラットパネルディスプレイ用のガラス基板やセラミックス基板等、他の基板にも適用できることはいうまでもない。
１；処理容器
５；ウエハボート
１４；Ｓｉ原料ガス供給機構
１５；エッチングガス供給機構
１６；Ｇｅ原料ガス供給機構
３０；プラズマ生成機構
３３；プラズマ電極
３５；高周波電源
４１；排気装置
４２；加熱機構
１００；成膜装置
２００；半導体基体
２０１；絶縁膜
２０２；凹部
２０３；アモルファスシリコン膜
２０４；第１ゲルマニウム膜
２０５；第２ゲルマニウム膜
Ｗ；半導体ウエハ（被処理基板）

Claims (9)

  1. 凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部にゲルマニウム膜を埋め込む凹部の埋め込み方法であって、
    被処理基板にゲルマニウム原料ガスを供給して前記凹部を埋め込むように第１ゲルマニウム膜を成膜する工程と、
    次いで、励起されたＨ２ガスまたはＮＨ３ガスを含むエッチングガスにより、前記第１ゲルマニウム膜をエッチングする工程と、
    次いで、ゲルマニウム原料ガスを供給して前記凹部を埋め込むように、前記第１ゲルマニウム膜上に第２ゲルマニウム膜を成膜する工程と
    を有することを特徴とする凹部の埋め込み方法。
  2. 前記エッチングガスは、プラズマ化された状態で供給されることを特徴とする請求項１に記載の凹部の埋め込み方法。
  3. 前記第１ゲルマニウム膜を成膜する工程に先立って、前記絶縁膜の表面にシリコン膜を成膜する工程をさらに有することを特徴とする請求項１または請求項２に記載の凹部の埋め込み方法。
  4. 前記ゲルマニウム原料ガスは、ゲルマン系ガスまたはアミノゲルマン系ガスであることを特徴とする請求項１から請求項３のいずれか１項に記載の凹部の埋め込み方法。
  5. 前記第１ゲルマニウム膜をエッチングする工程は、前記被処理基板の温度を２００〜４００℃の範囲内にして行われることを特徴とする請求項１から請求項４のいずれか１項に記載の凹部の埋め込み方法。
  6. 前記第１ゲルマニウム膜をエッチングする工程は、圧力が６．７〜１３３Ｐａの範囲内にして行われることを特徴とする請求項１から請求項５のいずれか１項に記載の凹部の埋め込み方法。
  7. 凹部が形成された絶縁膜を表面に有する被処理基板に対し、前記凹部にゲルマニウム膜を埋め込む処理装置であって、
    前記被処理基板を収容する処理容器と、
    前記処理容器内に所定のガスを供給するガス供給部と、
    前記所定のガスを励起する励起機構と、
    前記処理容器内を加熱する加熱機構と、
    前記処理容器内を排気して減圧状態とする排気機構と、
    前記ガス供給部、前記励起機構、前記加熱機構、および前記排気機構を制御する制御部と
    を具備し、
    前記制御部は、
    前記排気機構により前記処理容器内を所定の減圧状態に制御し、前記加熱機構により前記処理容器内を所定温度に制御し、
    前記ガス供給部から前記処理容器内にゲルマニウム原料ガスを供給させて、前記凹部を埋め込むように第１ゲルマニウム膜を成膜させ、
    次いで、前記ガス供給部からＨ２ガスまたはＮＨ３ガスを含むエッチングガスを供給させ、前記エッチングガスを前記励起機構で励起させ、
    次いで、前記励起された状態のエッチングガスにより、前記処理容器内で前記第１ゲルマニウム膜をエッチングさせ、
    次いで、前記ガス供給部から前記処理容器内にゲルマニウム原料ガスを供給させて、前記凹部を埋め込むように、前記第１ゲルマニウム膜上に第２ゲルマニウム膜を成膜させることを特徴とする処理装置。
  8. 前記励起機構は、プラズマ生成機構であることを特徴とする請求項７に記載の処理装置。
  9. コンピュータ上で動作し、処理装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項６のいずれかの凹部の埋め込み方法が行われるように、コンピュータに前記処理装置を制御させることを特徴とする記憶媒体。
JP2017066858A 2017-03-30 2017-03-30 凹部の埋め込み方法および処理装置 Active JP6719416B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017066858A JP6719416B2 (ja) 2017-03-30 2017-03-30 凹部の埋め込み方法および処理装置
KR1020180033624A KR102184690B1 (ko) 2017-03-30 2018-03-23 오목부의 매립 방법 및 처리 장치
US15/935,616 US10269561B2 (en) 2017-03-30 2018-03-26 Method of filling recess and processing apparatus
US16/270,093 US10475645B2 (en) 2017-03-30 2019-02-07 Method of filling recess and processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017066858A JP6719416B2 (ja) 2017-03-30 2017-03-30 凹部の埋め込み方法および処理装置

Publications (2)

Publication Number Publication Date
JP2018170408A JP2018170408A (ja) 2018-11-01
JP6719416B2 true JP6719416B2 (ja) 2020-07-08

Family

ID=63670930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017066858A Active JP6719416B2 (ja) 2017-03-30 2017-03-30 凹部の埋め込み方法および処理装置

Country Status (3)

Country Link
US (2) US10269561B2 (ja)
JP (1) JP6719416B2 (ja)
KR (1) KR102184690B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP2020136678A (ja) * 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
WO2021041389A1 (en) * 2019-08-28 2021-03-04 Mattson Technology, Inc. Methods for processing a workpiece using fluorine radicals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757971B2 (en) * 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
KR100729361B1 (ko) 2006-04-24 2007-06-15 삼성전자주식회사 갭필 방법 및 이를 이용한 반도체 메모리 장치의 형성 방법
US8410468B2 (en) * 2009-07-02 2013-04-02 Advanced Technology Materials, Inc. Hollow GST structure with dielectric fill
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
JP2012004542A (ja) 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP6174943B2 (ja) * 2013-08-22 2017-08-02 東京エレクトロン株式会社 凹部を充填する方法
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
JP6397307B2 (ja) * 2014-10-29 2018-09-26 東京エレクトロン株式会社 凹部を充填する方法
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
US9997351B2 (en) * 2015-12-08 2018-06-12 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for filling a cavity using angled ion beam
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置

Also Published As

Publication number Publication date
JP2018170408A (ja) 2018-11-01
US20190172710A1 (en) 2019-06-06
US20180286673A1 (en) 2018-10-04
US10269561B2 (en) 2019-04-23
KR102184690B1 (ko) 2020-11-30
US10475645B2 (en) 2019-11-12
KR20180111548A (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
JP5361195B2 (ja) 微小特徴部位において欠陥を減少させたシリコン又はシリコンゲルマニウムの堆積
KR102158406B1 (ko) 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
JP2019024080A (ja) 連続した堆積−エッチング−処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
TWI744522B (zh) 高深寬比結構中的間隙填充的方法
JP7118511B2 (ja) シリコン間隙充填のための二段階プロセス
JP6640596B2 (ja) 成膜方法
KR102306488B1 (ko) 에칭 방법 및 에칭 장치
US10475645B2 (en) Method of filling recess and processing apparatus
KR102116165B1 (ko) 오목부의 매립 방법 및 처리 장치
JP2019029576A (ja) シリコン膜の形成方法および形成装置
US20230146375A1 (en) Substrate processing method and substrate processing apparatus
US9637819B2 (en) Methods for preferential growth of cobalt within substrate features
KR20230134554A (ko) 펄스형 hfrf(high-frequency radio-frequency) 플라즈마를사용한 갭 충전 프로세스
US11037823B2 (en) Method of manufacturing semiconductor device
TW202412066A (zh) 低溫氧化矽間隙填充
JP2021150383A (ja) 基板処理方法及び基板処理装置
JP2008182194A (ja) 半導体装置の製造方法
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
US20080206968A1 (en) Manufacturing method of semiconductor device
TW201828367A (zh) 硼膜及其成膜方法與硬式遮罩及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250