JP6706779B2

JP6706779B2 - Solar cells and solar cell modules

Info

Publication number: JP6706779B2
Application number: JP2015195306A
Authority: JP
Inventors: 悟司東方田; 正人重松
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2015-09-30
Filing date: 2015-09-30
Publication date: 2020-06-10
Anticipated expiration: 2035-09-30
Also published as: JP2017069462A

Description

本開示は、太陽電池および太陽電池モジュールに関する。 The present disclosure relates to a solar cell and a solar cell module.

従来、太陽電池モジュールとしては、特許文献１に記載されたバイパスダイオードを有するものがある。この太陽電池モジュールは、直列接続された複数の太陽電池ストリングと、直列接続された複数のバイパスダイオードとを備える。太陽電池ストリングは、直列接続された複数の太陽電池セルを有する。直列接続された２つの太陽電池ストリングで１つのユニットが構成される。各バイパスダイオードは、互いに異なる１つのユニット（以下、ストリングユニットという）に並列接続される。 Conventionally, some solar cell modules have a bypass diode described in Patent Document 1. This solar cell module includes a plurality of solar cell strings connected in series and a plurality of bypass diodes connected in series. The solar cell string has a plurality of solar cells connected in series. One unit is composed of two solar cell strings connected in series. Each bypass diode is connected in parallel to one different unit (hereinafter referred to as a string unit).

太陽電池ストリング内の太陽電池セルに障害物の影がかかり、影の面積が大きくなると、その太陽電池セルを含むストリングユニットに並列接続されたバイパスダイオードに電流が流れる。このようにして、影がかかった太陽電池を含むストリングユニットがバイパスされ、太陽電池モジュールの出力がゼロになることを防止している。 When a solar cell in the solar cell string is shaded by an obstacle and the area of the shadow is large, a current flows through a bypass diode connected in parallel to the string unit including the solar cell. In this way, the string unit including the shaded solar cell is bypassed, and the output of the solar cell module is prevented from becoming zero.

特開２０１３−１５７４５７号公報JP, 2013-157457, A

上記特許文献１の太陽電池モジュールでは、ある太陽電池に影がかかった場合、その太陽電池を含むストリングユニットがバイパスされるため、そのストリングユニット内の全ての太陽電池が発電に寄与しない。したがって、該ストリングユニット内の影がかかっていない太陽電池の発電まで妨げられ、発電性能が大きく低下する。 In the solar cell module of Patent Document 1, when a certain solar cell is shaded, the string unit including the solar cell is bypassed, so that all the solar cells in the string unit do not contribute to power generation. Therefore, the power generation of the solar cell which is not shaded in the string unit is hindered, and the power generation performance is significantly reduced.

本開示の目的は、影がかかった場合において太陽電池モジュールに生じる発電性能の低下を抑制できる太陽電池セルおよびそれを含む太陽電池モジュールを提供することにある。 An object of the present disclosure is to provide a solar battery cell and a solar battery module including the same, which can suppress a decrease in power generation performance of the solar battery module when a shadow is cast.

本開示の一態様である太陽電池は、第１導電型のシリコン基板と、シリコン基板の第１主面側に位置する第２導電型の非晶質シリコン層と、を備え、シリコン基板は、第１導電型にドーピングされた低ドープ領域と、低ドープ領域と非晶質シリコン層との間に設けられ、低ドープ領域よりも高い第１導電型のドーパント濃度を有する第１主面側高ドープ領域とを有する。 A solar cell, which is one aspect of the present disclosure, includes a first conductivity type silicon substrate and a second conductivity type amorphous silicon layer located on the first main surface side of the silicon substrate. A low-doped region doped to the first conductivity type and a first main surface side height provided between the low-doped region and the amorphous silicon layer and having a higher dopant concentration of the first conductivity type than the low-doped region. And a doped region.

尚、上記「シリコン基板の第１主面側に位置する第２導電型の非晶質シリコン層」という要件は、第２導電型の非晶質シリコン層がシリコン基板の第１主面側に接触する場合に満たされる。また、上記「シリコン基板の第１主面側に位置する第２導電型の非晶質シリコン層」という要件は、第２導電型の非晶質シリコン層が、例えば真性半導体層等の層をシリコン基板の第１主面との間に挟んだ状態でシリコン基板の第１主面に対向する場合にも満たされる。 In addition, the requirement of “the second conductivity type amorphous silicon layer located on the first main surface side of the silicon substrate” is that the second conductivity type amorphous silicon layer is on the first main surface side of the silicon substrate. Satisfied when in contact. In addition, the requirement of “the second conductivity type amorphous silicon layer located on the first major surface side of the silicon substrate” is that the second conductivity type amorphous silicon layer is a layer such as an intrinsic semiconductor layer. It is also satisfied when facing the first main surface of the silicon substrate while being sandwiched between the silicon substrate and the first main surface.

本開示の一態様である太陽電池によれば、影がかかった場合において太陽電池モジュールに生じる発電性能の低下を抑制できる。 According to the solar cell which is one aspect of the present disclosure, it is possible to suppress a decrease in power generation performance that occurs in the solar cell module when a shadow is cast.

第１実施形態の太陽電池モジュールの主要部を示す模式構成図である。It is a schematic block diagram which shows the principal part of the solar cell module of 1st Embodiment. 前記太陽電池モジュールの太陽電池の模式断面図である。It is a schematic cross section of the solar cell of the said solar cell module. 前記太陽電池の電圧−電流特性の１試験例を示すグラフである。It is a graph which shows one test example of the voltage-current characteristic of the said solar cell. 参考例の太陽電池の一部構造を示す模式断面図である。It is a schematic cross section which shows the partial structure of the solar cell of a reference example. 第１実施形態の太陽電池における図４に対応する模式断面図である。It is a schematic cross section corresponding to FIG. 4 in the solar cell of 1st Embodiment. 参考例の太陽電池モジュールの主要部を示す模式構成図である。It is a schematic block diagram which shows the principal part of the solar cell module of a reference example. 第２実施形態の太陽電池主要部の模式断面図である。It is a schematic cross section of the principal part of the solar cell of 2nd Embodiment. 第３実施形態の太陽電池主要部の模式断面図である。It is a schematic cross section of the principal part of the solar cell of 3rd Embodiment. 第３実施形態の変形例での太陽電池主要部の模式断面図である。It is a schematic cross section of the solar cell main part in the modification of 3rd Embodiment. 第４実施形態の太陽電池の模式断面図である。It is a schematic cross section of the solar cell of 4th Embodiment. 第４実施形態の変形例での太陽電池の模式断面図である。It is a schematic cross section of the solar cell in the modification of 4th Embodiment.

以下に、本開示に係る実施の形態（以下、実施形態という）について添付図面を参照しながら詳細に説明する。この説明において、具体的な形状、材料、数値、方向等は、本開示の理解を容易にするための例示であって、用途、目的、仕様等にあわせて適宜変更することができる。また、以下において複数の実施形態や変形例などが含まれる場合、それらの特徴部分を適宜に組み合わせて用いることは当初から想定されている。また、実施形態の説明で参照する図面は、模式的に記載されたものであり、図面に描画された構成要素の寸法比率などは現物と異なる場合がある。本明細書において「略＊＊」との記載は、略全域を例に挙げて説明すると、全域はもとより実質的に全域と認められる場合を含む意図である。 Hereinafter, embodiments according to the present disclosure (hereinafter, referred to as embodiments) will be described in detail with reference to the accompanying drawings. In this description, specific shapes, materials, numerical values, directions, etc. are examples for facilitating the understanding of the present disclosure, and can be appropriately changed according to applications, purposes, specifications, and the like. Further, when a plurality of embodiments and modifications are included in the following, it is assumed from the beginning that the characteristic portions are appropriately combined and used. Further, the drawings referred to in the description of the embodiments are schematic drawings, and the dimensional ratios of the components drawn in the drawings may be different from the actual ones. In the present specification, the description of “substantially **” is intended to include the case where it is recognized as being substantially the entire area as well as the entire area when the substantially entire area is described as an example.

（第１実施形態）
図１は、第１実施形態の太陽電池モジュール５０の主要部を示す模式構成図である。 (First embodiment)
FIG. 1 is a schematic configuration diagram showing a main part of the solar cell module 50 of the first embodiment.

図１に示すように、この太陽電池モジュール５０は、６つの太陽電池ストリング２０と、３つのバイパスダイオード３０とを備える。６つの太陽電池ストリング２０は、直列接続される。太陽電池ストリング２０は、配線材１６によって直列接続された１２の太陽電池１０を有する。３つのバイパスダイオード３０は、直列接続される。直列接続された２つの太陽電池ストリングで１つのユニット（以下、ストリングユニットという）２２が構成される。各バイパスダイオード３０は、互いに異なる１つのストリングユニット２２に並列接続される。 As shown in FIG. 1, the solar cell module 50 includes six solar cell strings 20 and three bypass diodes 30. The six solar cell strings 20 are connected in series. The solar cell string 20 has 12 solar cells 10 connected in series by a wiring member 16. The three bypass diodes 30 are connected in series. One unit (hereinafter referred to as a string unit) 22 is composed of two solar cell strings connected in series. Each bypass diode 30 is connected in parallel to one different string unit 22.

尚、図１に破線Ａで示す流れは、太陽電池１０の発電により生じた電流の流れである。また、図１に斜線で示す１つの太陽電池１０ｋは、図示しない障害物により影がかかった太陽電池である。影がかかった太陽電池１０ｋが生じた場合での太陽電池モジュール５０の発電機構については、図３等を参照して後で詳述する。 The flow indicated by the broken line A in FIG. 1 is the flow of current generated by the power generation of the solar cell 10. Further, one solar cell 10k indicated by hatching in FIG. 1 is a solar cell shaded by an obstacle (not shown). The power generation mechanism of the solar cell module 50 when the shaded solar cell 10k is generated will be described in detail later with reference to FIG.

図２は、太陽電池１０の模式断面図である。図２に示すように、この太陽電池１０は、第１導電型としてのｎ型の結晶性シリコン基板（以下、ｎ型シリコン基板という）１と、第１ｉ型非晶質シリコン層２と、第２導電型としてのｐ型の非晶質シリコン層（以下、ｐ型非晶質シリコン層という）３と、第２ｉ型非晶質シリコン層４と、ｎ型非晶質シリコン層５とを備える。ｎ型シリコン基板１は、ｎ型多結晶シリコン基板であってもよいが、好ましくはｎ型単結晶シリコン基板である。 FIG. 2 is a schematic cross-sectional view of the solar cell 10. As shown in FIG. 2, this solar cell 10 includes an n-type crystalline silicon substrate (hereinafter referred to as an n-type silicon substrate) 1 as a first conductivity type, a first i-type amorphous silicon layer 2, and a first i-type amorphous silicon layer 2. 2 includes a p-type amorphous silicon layer (hereinafter, referred to as p-type amorphous silicon layer) 3 as a conductivity type, a second i-type amorphous silicon layer 4, and an n-type amorphous silicon layer 5. .. The n-type silicon substrate 1 may be an n-type polycrystalline silicon substrate, but is preferably an n-type single crystal silicon substrate.

第１ｉ型非晶質シリコン層２は、ｎ型シリコン基板１の第１主面上に設けられる。また、ｐ型非晶質シリコン層３は、ｎ型シリコン基板１の第１主面側に設けられる。詳しくは、ｐ型非晶質シリコン層３は、第１ｉ型非晶質シリコン層２のｎ型シリコン基板１側とは反対側に設けられる。第２ｉ型非晶質シリコン層４は、ｎ型シリコン基板１の第２主面上に設けられる。ｎ型非晶質シリコン層５は、第２ｉ型非晶質シリコン層４のｎ型シリコン基板１側とは反対側に設けられる。 The first i-type amorphous silicon layer 2 is provided on the first main surface of the n-type silicon substrate 1. The p-type amorphous silicon layer 3 is provided on the first main surface side of the n-type silicon substrate 1. Specifically, the p-type amorphous silicon layer 3 is provided on the opposite side of the first i-type amorphous silicon layer 2 from the n-type silicon substrate 1 side. The second i-type amorphous silicon layer 4 is provided on the second main surface of the n-type silicon substrate 1. The n-type amorphous silicon layer 5 is provided on the opposite side of the second i-type amorphous silicon layer 4 from the n-type silicon substrate 1 side.

第１ｉ型非晶質シリコン層２、ｐ型非晶質シリコン層３、第２ｉ型非晶質シリコン層４およびｎ型非晶質シリコン層５は、光生成キャリアの再結合を抑制する機能を有する。これらのシリコン層２,３,４,５は、化学気相成長法（ＣＶＤ）特にプラズマＣＶＤ法により好適に成膜される。シリコン層２,３,４,５の成膜に使用する原料ガスとしては、ＳｉＨ₄、Ｓｉ₂Ｈ₆等のシリコン含有ガス、またはそれらのガスとＨ₂を混合したものが好適に用いられる。ｐ型またはｎ型非晶質シリコン層３,５を形成するためのドーパントガスとしては、例えばＢ₂Ｈ₆またはＰＨ₃等が好適に用いられる。ＰやＢといった不純物の添加量は微量でよく、ＳｉＨ₄やＨ₂等との混合ガスを用いることもできる。 The first i-type amorphous silicon layer 2, the p-type amorphous silicon layer 3, the second i-type amorphous silicon layer 4, and the n-type amorphous silicon layer 5 have a function of suppressing recombination of photogenerated carriers. Have. These silicon layers 2, 3, 4, 5 are preferably formed by chemical vapor deposition (CVD), particularly plasma CVD. As a raw material gas used for forming the silicon layers 2, 3, 4, and 5, a silicon-containing gas such as SiH ₄ , Si ₂ H ₆ or a mixture of these gases with H ₂ is preferably used. As a dopant gas for forming the p-type or n-type amorphous silicon layers 3 and 5, for example, B ₂ H ₆ or PH ₃ is preferably used. A small amount of impurities such as P and B may be added, and a mixed gas with SiH ₄ , H ₂ or the like may be used.

第１および第２ｉ型非晶質シリコン層２,４は、ｉ型水素化非晶質シリコン層（ｉ型ａ−Ｓｉ：Ｈ）であることが好ましく、ｐ型非晶質シリコン層３は、ｐ型水素化非晶質シリコン層（ｐ型ａ−Ｓｉ：Ｈ）であることが好ましい。また、ｎ型非晶質シリコン層５は、ｎ型水素化非晶質シリコン層（ｎ型ａ−Ｓｉ：Ｈ）であることが好ましい。ｉ型ａ-Ｓｉ：Ｈ層は、ＳｉＨ₄をＨ₂で希釈した原料ガスを用いたＣＶＤ法により成膜できる。ｐ型ａ-Ｓｉ：Ｈ層の成膜には、ＳｉＨ₄にＢ₂Ｈ₆を添加して水素希釈した原料ガスが使用される。ｎ型ａ-Ｓｉ：Ｈ層の成膜には、Ｂ₂Ｈ₆の代わりにＰＨ₃を含む原料ガスが使用される。尚、各非晶質シリコン層２〜５は必ずしも水素化される必要はない。また、各半導体層の成膜法は特に限定されない。 The first and second i-type amorphous silicon layers 2 and 4 are preferably i-type hydrogenated amorphous silicon layers (i-type a-Si:H), and the p-type amorphous silicon layer 3 is It is preferably a p-type hydrogenated amorphous silicon layer (p-type a-Si:H). The n-type amorphous silicon layer 5 is preferably an n-type hydrogenated amorphous silicon layer (n-type a-Si:H). The i-type a-Si:H layer can be formed by a CVD method using a source gas obtained by diluting SiH ₄ with H ₂ . For forming the p-type a-Si:H layer, a raw material gas obtained by adding B ₂ H ₆ to SiH ₄ and diluting with hydrogen is used. For forming the n-type a-Si:H layer, a source gas containing PH ₃ is used instead of B ₂ H ₆ . The amorphous silicon layers 2 to 5 do not necessarily have to be hydrogenated. The method for forming each semiconductor layer is not particularly limited.

図２に示すように、ｎ型シリコン基板１は、低ドープ領域１１と、第１主面側高ドープ領域１２とを有する。低ドープ領域１１は、ｎ型にドーピングされる。また、第１主面側高ドープ領域１２は、低ドープ領域１１とｐ型非晶質シリコン層３との間に設けられ、低ドープ領域１１よりも高いｎ型のドーパント濃度を有する。低ドープ領域１１および第１主面側高ドープ領域１２のｎ型ドーパント濃度については、図３を参照して後述する。第１主面側高ドープ領域１２は、低ドープ領域１１のｐ型非晶質シリコン層３側の全面に設けられる。第１主面側高ドープ領域１２は、低ドープ領域１１よりも多くのｎ型ドーパントがドーピングされたｎ⁺領域である。低ドープ領域１１および第１主面側高ドープ領域１２の夫々は、イオン注入法、熱拡散法、プラズマドープ法またはエピタキシャル成長法等を用いて形成される。ｎ型ドーパントとしては、Ｐ、Ａｓ、Ｓｂ等が用いられ、特にＰが好適に用いられる。Ｐは、ＰＯＣｌ₃ガスを混ぜて熱処理を行うことによって欠陥生成を抑制した状態で好適にドープされる。イオン注入法を用いる場合、イオン注入で生じた欠陥を低減するため高温アニールやRTA（Rapid ThermalAnnealing）を併用するのが好ましい。 As shown in FIG. 2, the n-type silicon substrate 1 has a low-doped region 11 and a first main surface side highly-doped region 12. The lightly doped region 11 is n-type doped. The first main surface side highly doped region 12 is provided between the lightly doped region 11 and the p-type amorphous silicon layer 3, and has a higher n-type dopant concentration than the lightly doped region 11. The n-type dopant concentrations of the lightly doped region 11 and the first main surface side highly doped region 12 will be described later with reference to FIG. The first main surface side highly doped region 12 is provided on the entire surface of the low doped region 11 on the p-type amorphous silicon layer 3 side. The first main surface side highly doped region 12 is an n ⁺ region doped with more n-type dopant than the lightly doped region 11. Each of the low-doped region 11 and the first main surface side highly-doped region 12 is formed by using an ion implantation method, a thermal diffusion method, a plasma doping method, an epitaxial growth method, or the like. As the n-type dopant, P, As, Sb or the like is used, and P is particularly preferably used. P is preferably doped in a state in which defect generation is suppressed by mixing POCl ₃ gas and performing heat treatment. When the ion implantation method is used, it is preferable to use high temperature annealing and RTA (Rapid Thermal Annealing) together in order to reduce defects caused by the ion implantation.

第１主面側高ドープ領域１２を形成するのに熱拡散法又はプラズマドープ法を用いた場合は、ｎ型シリコン基板１の低ドープ領域１１から離れるにしたがって濃度が徐々に高くなる濃度勾配が形成される。エピタキシャル成長法を用いた場合は、例えば熱拡散法を用いた場合と比べて低ドープ領域１１と第１主面側高ドープ領域１２との境界位置でドーパント濃度を急峻に上昇させることができ、また第１主面側高ドープ領域１２の全体でドーパント濃度を均一化し易い。 When the thermal diffusion method or the plasma doping method is used to form the first main surface side highly doped region 12, a concentration gradient in which the concentration gradually increases as the distance from the lightly doped region 11 of the n-type silicon substrate 1 increases. It is formed. When the epitaxial growth method is used, the dopant concentration can be sharply increased at the boundary position between the low-doped region 11 and the first main surface side highly-doped region 12, as compared with the case where the thermal diffusion method is used. It is easy to make the dopant concentration uniform in the entire first main surface side highly doped region 12.

太陽電池１０は、ｎ型非晶質シリコン層５側から光を受光することが想定される。図２に示すように、太陽電池１０は、受光側とは反対側の裏面側でｐ型非晶質シリコン層３上に透明導電層６および裏側集電極７をこの順に備える。また、太陽電池１０は、受光側である表側でｎ型非晶質シリコン層５上に透明導電層８および表側集電極９をこの順に備える。透明導電層６は、ｐ型非晶質シリコン層３の裏面の略全域に形成され、透明導電層８は、ｎ型非晶質シリコン層５の表側面の略全域に形成される。各透明導電層６,８は、透光性及び導電性を有する。各透明導電層６,８は、例えばＩｎ₂Ｏ₃、ＺｎＯ、ＳｎＯ₂、又はＴｉＯ₂などの金属酸化物で構成される。これらの金属酸化物に、Ｓｎ、Ｚｎ、Ｗ、Ｓｂ、Ｔｉ、Ｃｅ、Ｚｒ、Ｍｏ、Ａｌ、Ｇａなどのドーパントがドープされてもよい。 It is assumed that the solar cell 10 receives light from the n-type amorphous silicon layer 5 side. As shown in FIG. 2, the solar cell 10 includes a transparent conductive layer 6 and a back side collecting electrode 7 in this order on the p-type amorphous silicon layer 3 on the back side opposite to the light receiving side. Further, the solar cell 10 includes the transparent conductive layer 8 and the front side collecting electrode 9 in this order on the n-type amorphous silicon layer 5 on the front side which is the light receiving side. The transparent conductive layer 6 is formed on almost the entire back surface of the p-type amorphous silicon layer 3, and the transparent conductive layer 8 is formed on almost the entire front surface of the n-type amorphous silicon layer 5. Each transparent conductive layer 6 and 8 has translucency and conductivity. Each of the transparent conductive layers 6 and 8 is made of, for example, a metal oxide such as In ₂ O ₃ , ZnO, SnO ₂ or TiO ₂ . These metal oxides may be doped with a dopant such as Sn, Zn, W, Sb, Ti, Ce, Zr, Mo, Al or Ga.

裏側および表側集電極７,９は、例えば、多数のフィンガー部と、フィンガーよりも少ない本数のバスバー部とを含むパターンで導電性ペーストをスクリーン印刷して形成される。裏面側集電極７は、表側集電極９よりも大面積に形成されることが好ましく、裏面側集電極７のフィンガー部は表側集電極９のフィンガー部よりも多く形成されるのが好ましい。なお、電極の構造は特に限定されないので、例えば裏面側集電極を、透明導電層上の略全域に形成した金属層で構成してもよい。 The back side and front side collecting electrodes 7 and 9 are formed by screen-printing a conductive paste in a pattern including a large number of fingers and a number of bus bar portions smaller than the fingers, for example. The back surface side collecting electrode 7 is preferably formed in a larger area than the front side collecting electrode 9, and the finger portions of the back surface side collecting electrode 7 are preferably formed more than the finger portions of the front side collecting electrode 9. Since the structure of the electrode is not particularly limited, for example, the back surface side collecting electrode may be composed of a metal layer formed over substantially the entire area of the transparent conductive layer.

太陽電池１０は、ｎ型非晶質シリコン層５側から光を受光することが想定されるが、太陽電池は、ｐ型非晶質シリコン層側から光を受光してもよい。また、太陽電池は、ｐ型非晶質シリコン層側およびｎ型非晶質シリコン層側の両方から光を受光してもよい。ｎ型シリコン基板１の第１主面側を非光入射面とすると好ましい。というのは、高ドープ領域では、キャリアの移動度が小さくなる。したがって、高ドープ領域を光入射面とすると、高ドープ領域内で発生したキャリアが再結合し易いため、照射される光の強さに関係する短絡光電流密度が低下する。高ドープ領域を、光入射面と逆の面にすることによって短絡光電流密度の低下を抑制できる。 It is assumed that the solar cell 10 receives light from the n-type amorphous silicon layer 5 side, but the solar cell may receive light from the p-type amorphous silicon layer side. Further, the solar cell may receive light from both the p-type amorphous silicon layer side and the n-type amorphous silicon layer side. It is preferable that the first main surface side of the n-type silicon substrate 1 be a non-light incident surface. This is because the mobility of carriers is low in the highly doped region. Therefore, when the highly-doped region is used as the light incident surface, the carriers generated in the highly-doped region are likely to recombine, so that the short-circuit photocurrent density related to the intensity of the irradiated light is reduced. By making the heavily doped region the surface opposite to the light incident surface, it is possible to suppress the decrease in the short circuit photocurrent density.

図３は、太陽電池１０の電圧−電流特性の１試験例を示すグラフである。この試験例では、低ドープ領域１１にドープしたＰのドープ濃度の平均は１．８×１０¹⁵ｃｍ^-3程度である。図３において、実線ｆは、第１主面側高ドープ領域１２にドープしたＰの濃度平均が１×１０¹⁸ｃｍ^-3である場合の電圧−電流特性を示す。また、点線ｇは、第１主面側高ドープ領域１２にドープしたＰの濃度平均が５×１０¹⁸ｃｍ^-3である場合の電圧−電流特性を示す。また、一点鎖線ｒは、第１主面側高ドープ領域１２にドープしたＰの濃度平均が１×１０¹⁹ｃｍ^-3である場合の電圧−電流特性を示す。また、実線ｈは、ｎ型シリコン基板を低ドープ領域だけで構成して第１主面側高ドープ領域を設けなかった参考例の太陽電池の電圧−電流特性を示す。 FIG. 3 is a graph showing one test example of the voltage-current characteristics of the solar cell 10. In this test example, the average doping concentration of P doped in the low-doped region 11 is about 1.8×10 ¹⁵ cm ⁻³ . In FIG. 3, the solid line f shows the voltage-current characteristic when the average concentration of P doped in the first main surface side highly doped region 12 is 1×10 ¹⁸ cm ⁻³ . Further, the dotted line g shows the voltage-current characteristic when the average concentration of P doped in the first main surface side highly doped region 12 is 5×10 ¹⁸ cm ⁻³ . Further, the alternate long and short dash line r shows the voltage-current characteristic in the case where the average concentration of P doped in the first main surface side highly doped region 12 is 1×10 ¹⁹ cm ⁻³ . The solid line h indicates the voltage-current characteristics of the solar cell of the reference example in which the n-type silicon substrate is composed of only the low-doped region and the first main surface side highly-doped region is not provided.

実線ｈで示すように、第１主面側高ドープ領域を設けなかった参考例の太陽電池の場合、電圧降下が１５Ｖまで増大しても電流が流れなかった。一方、実線ｆに示す太陽電池の場合、電圧降下が２Ｖ程度以上になると電流が序々に流れ、電流値は最終的に３Ａあたりで収束した。また、Ｐの濃度平均が５×１０¹⁸ｃｍ^-3以上である点線ｇおよび一点鎖線ｒで示す場合、電圧降下が１.５Ｖ以上になると電流が急激に流れはじめた。そして、電流が６Ａ流れた場合に電圧降下が略２Ｖ以下になるという良好な電圧−電流特性が得られた。 As shown by the solid line h, in the case of the solar cell of the reference example in which the first main surface side highly doped region was not provided, no current flowed even if the voltage drop increased to 15V. On the other hand, in the case of the solar cell indicated by the solid line f, the current gradually flowed when the voltage drop became about 2 V or more, and the current value finally converged around 3 A. In addition, in the case where the average concentration of P is 5×10 ¹⁸ cm ⁻³ or more, as shown by the dotted line g and the dash-dotted line r, the current suddenly started to flow when the voltage drop became 1.5 V or more. Then, good voltage-current characteristics were obtained in which the voltage drop was about 2 V or less when the current flowed at 6 A.

図４は、参考例の太陽電池１１０の一部構造を示す模式断面図である。太陽電池１１０は、Ｐの平均ドープ濃度が１×１０¹⁴〜１×１０¹⁶ｃｍ^-3であるｎ型結晶性シリコン基板１０１を有する。太陽電池１１０は、ｎ型結晶性シリコン基板１０１上にｉ型非晶質シリコン層１１１とｐ型非晶質シリコン層１１２とをこの順に積層してなる構造を有する。また、図５は、本実施形態の太陽電池１０における図４に対応する模式断面図である。太陽電池１０は、低ドープ領域１１および第１主面側高ドープ領域１２を有するｎ型シリコン基板１を有する。太陽電池１０では、ｎ型シリコン基板１上にｉ型非晶質シリコン層１１とｐ型非晶質シリコン層１２とをこの順に積層してなる構造を有する。参考例の太陽電池１１０は、低ドープ領域および第１主面側高ドープ領域がｎ型結晶性シリコン基板１０１に設けられなくてｎ型結晶性シリコン基板１０１が一定のｎ型ドーパント濃度を有する点が太陽電池１０と異なる。 FIG. 4 is a schematic cross-sectional view showing a partial structure of the solar cell 110 of the reference example. The solar cell 110 has an n-type crystalline silicon substrate 101 having an average P doping concentration of 1×10 ¹⁴ to 1×10 ¹⁶ cm ⁻³ . The solar cell 110 has a structure in which an i-type amorphous silicon layer 111 and a p-type amorphous silicon layer 112 are laminated in this order on an n-type crystalline silicon substrate 101. Further, FIG. 5 is a schematic cross-sectional view of the solar cell 10 of the present embodiment, which corresponds to FIG. 4. The solar cell 10 has an n-type silicon substrate 1 having a lightly doped region 11 and a first main surface side highly doped region 12. The solar cell 10 has a structure in which an i-type amorphous silicon layer 11 and a p-type amorphous silicon layer 12 are laminated in this order on an n-type silicon substrate 1. In the solar cell 110 of the reference example, the n-type crystalline silicon substrate 101 has a constant n-type dopant concentration because the low-doped region and the first main surface side highly-doped region are not provided in the n-type crystalline silicon substrate 101. Is different from the solar cell 10.

太陽電池１０の発電性能は、参考例の太陽電池１１０の発電性能と同等であることが確かめられている。尚、本実施形態の変形例の太陽電池の発電性能や以下の実施形態およびその変形例で説明する太陽電池の発電性能が、参考例の太陽電池１１０の発電性能と同等であることも確かめられている。 It has been confirmed that the power generation performance of the solar cell 10 is equivalent to that of the solar cell 110 of the reference example. It is also confirmed that the power generation performance of the solar cell of the modified example of the present embodiment and the power generation performance of the solar cell described in the following embodiments and the modified examples thereof are equivalent to the power generation performance of the solar cell 110 of the reference example. ing.

図６は、参考例の太陽電池モジュール１５０の主要部を示す模式構成図である。太陽電池モジュール１５０は、太陽電池１０の代わりに図４に示す太陽電池１１０を使用している点のみが、本実施形態の太陽電池モジュール５０と異なる。以下、図１に示す本実施形態の太陽電池モジュール５０で影がかかった太陽電池１０が生じた場合の発電性能を、参考例の太陽電池モジュール１５０で影がかかった太陽電池１１０が生じた場合の発電性能と比較する。参考例の太陽電池モジュール１５０においても、直列接続された２つの太陽電池ストリング１２０でストリングユニット１２２が構成される。各バイパスダイオード１３０は、互いに異なる１つのストリングユニット１２２に並列接続される。 FIG. 6 is a schematic configuration diagram showing a main part of the solar cell module 150 of the reference example. The solar cell module 150 differs from the solar cell module 50 of the present embodiment only in that the solar cell 110 shown in FIG. 4 is used instead of the solar cell 10. Hereinafter, the power generation performance in the case where the shaded solar cell 10 occurs in the solar cell module 50 of the present embodiment shown in FIG. 1 will be described when the shaded solar cell 110 occurs in the solar cell module 150 of the reference example. Power generation performance. Also in the solar cell module 150 of the reference example, the string unit 122 is composed of two solar cell strings 120 connected in series. Each bypass diode 130 is connected in parallel to one different string unit 122.

図６に示す参考例の太陽電池モジュール１５０において影が１つの太陽電池１１０ｋにかかったとする。この場合、図３の参考例ｈに示すように太陽電池１１０ｋに電流が流れるためには過大な電圧降下が必要になる。よって、この場合、図６に示すように、電流がストリングユニット１２２に並列接続されたバイパスダイオード１３０を流れ、太陽電池１１０ｋを有するストリングユニット１２２がバイパスされる。したがって、電流が図６に矢印Ｄで示す点線上の経路を流れて、そのストリングユニット２２０内の斜線領域にある２４の太陽電池１１０が発電に寄与しない。よって、大きな出力損失が発生する。 In the solar cell module 150 of the reference example shown in FIG. 6, it is assumed that a shadow is cast on one solar cell 110k. In this case, an excessive voltage drop is required for the current to flow through the solar cell 110k as shown in Reference Example h of FIG. Therefore, in this case, as shown in FIG. 6, a current flows through the bypass diode 130 connected in parallel to the string unit 122, and the string unit 122 including the solar cell 110k is bypassed. Therefore, the current flows through the path on the dotted line indicated by the arrow D in FIG. 6, and the 24 solar cells 110 in the shaded area in the string unit 220 do not contribute to power generation. Therefore, a large output loss occurs.

これに対し、図１に示す本実施形態の太陽電池モジュール５０において影が１つの太陽電池１０ｋにかかったとする。この場合、図３の点線ｇに示すように、電流が小さな電圧の降下で太陽電池１０ｋ内を急激に流れるようになる。したがって、太陽電池モジュール５０を流れる電流は一般的にそれほど大きくないので、上記小さな電圧と上記それほど大きくない電流との積で表される太陽電池１０ｋでの消費電力が小さく抑えられる。よって、ストリングユニット２２内において影がかかっていない太陽電池１０ｋ以外の大多数の太陽電池１０が発電を行うことを考慮すると、本実施形態の太陽電池モジュール５０では、参考例の太陽電池モジュール１５０との比較で出力損失が大幅に低減される。尚、本実施形態の場合でも、各ストリングユニット２２に１つのバイパスダイオード３０が並列接続される。これは同一のストリングユニット２２内にある複数の太陽電池１０に影がかかった場合、その同一のストリングユニット２２をバイパスした方が、出力損失を低減できる場合があるからである。 On the other hand, in the solar cell module 50 of the present embodiment shown in FIG. 1, it is assumed that a shadow is cast on one solar cell 10k. In this case, as shown by the dotted line g in FIG. 3, the current suddenly flows in the solar cell 10k with a small voltage drop. Therefore, since the current flowing through the solar cell module 50 is generally not so large, the power consumption of the solar cell 10k represented by the product of the small voltage and the not so large current can be suppressed small. Therefore, considering that the majority of solar cells 10 other than the unshadowed solar cells 10k in the string unit 22 generate electric power, the solar cell module 50 of the present embodiment is different from the solar cell module 150 of the reference example. The output loss is significantly reduced by comparing Even in the case of this embodiment, one bypass diode 30 is connected in parallel to each string unit 22. This is because when a plurality of solar cells 10 in the same string unit 22 is shaded, bypassing the same string unit 22 may reduce the output loss.

第１実施形態によれば、ｎ型シリコン基板１内にｎ型低ドープ領域１１とそれよりも高いドーパント濃度を有するｎ型第１主面側高ドープ領域１２とを設け、ｎ型第１主面側高ドープ領域１２がｎ型低ドープ領域１１とｐ型非晶質シリコン層３との間に設けられる。低い電圧降下で影がかかった太陽電池１０ｋ内にも電流を流すことができる。よって、太陽電池１０に影がかかった場合に生じる太陽電池モジュール５０の発電性能の低下を抑制できる。 According to the first embodiment, the n-type low-doped region 11 and the n-type first main surface side highly-doped region 12 having a higher dopant concentration than the n-type low-doped region 11 are provided in the n-type silicon substrate 1. The surface-side highly-doped region 12 is provided between the n-type low-doped region 11 and the p-type amorphous silicon layer 3. It is possible to pass current even in the solar cell 10k that is shaded by a low voltage drop. Therefore, it is possible to suppress a decrease in the power generation performance of the solar cell module 50 that occurs when the solar cell 10 is shaded.

尚、上記第１実施形態では、ｎ型シリコン基板１の第１主面側に第１ｉ型非晶質シリコン層２とｐ型非晶質シリコン層３とをこの順に積層して再結合を抑制する層（以下、再結合抑制層という）を形成する場合について説明した。また、第１ｉ型非晶質シリコン層２がｉ型水素化非晶質シリコン層（ｉ型ａ−Ｓｉ：Ｈ）であると好ましく、ｐ型非晶質シリコン層３がｐ型水素化非晶質シリコン層（ｐ型ａ−Ｓｉ：Ｈ）であることが好ましいと言及した。しかし、ｎ型シリコン基板１の第１主面側にそれらの層以外の再結合抑制層を形成してもよい。ｎ型シリコン基板１の第１主面側には、それらの層含む下記（１）〜（６）より選択される材料からなる再結合抑制層を好適に形成できる。（１）ｐ型ａ-Ｓｉ：Ｈ、（２）ｐ型ａ-ＳｉＣ：Ｈ、（３）ｉ型若しくはｐ型ａ-Ｓｉ：Ｈと高濃度のｐ型ａ-Ｓｉ：Ｈとの積層体（ｉ型若しくはｐ型ａ-Ｓｉ：Ｈ／高濃度のｐ型ａ-Ｓｉ：Ｈの積層体）、（４）ｉ型若しくはｐ型ａ-Ｓｉ：Ｈ／高濃度のｐ型水素化微結晶シリコン（ｐ型μｃ-Ｓｉ：Ｈ）の積層体、（５）ｉ型若しくはｐ型ａ-ＳｉＣ：Ｈ／高濃度のｐ型ａ-Ｓｉ：Ｈの積層体、（６）ｉ型若しくはｐ型ａ-ＳｉＣ：Ｈ／高濃度のｐ型μｃ-Ｓｉ：Ｈの積層体。また、これ以外のｐ型層を含む再結合抑制層、例えば水素化されていないｐ型層を含む再結合抑制層を形成することもできる。ここで、上記「高濃度」とは「ｐ型ａ-Ｓｉ：Ｈ／高濃度のｐ型ａ-Ｓｉ：Ｈの積層体」を例に挙げて説明すると、前者に比べて後の後者のドーパント濃度が高いことを意味する。即ち、当該記載はドーパント量が異なる２つの層を積層した構造であることを意味する。 In the first embodiment, the first i-type amorphous silicon layer 2 and the p-type amorphous silicon layer 3 are stacked in this order on the first main surface side of the n-type silicon substrate 1 to suppress recombination. The case of forming a layer (hereinafter, referred to as a recombination suppressing layer) that has been described has been described. The first i-type amorphous silicon layer 2 is preferably an i-type hydrogenated amorphous silicon layer (i-type a-Si:H), and the p-type amorphous silicon layer 3 is p-type hydrogenated amorphous. It has been mentioned that it is preferably a high-quality silicon layer (p-type a-Si:H). However, a recombination suppressing layer other than those layers may be formed on the first main surface side of the n-type silicon substrate 1. On the first main surface side of the n-type silicon substrate 1, a recombination inhibiting layer made of a material selected from the following (1) to (6) including those layers can be suitably formed. (1) p-type a-Si:H, (2) p-type a-SiC:H, (3) laminate of i-type or p-type a-Si:H and high-concentration p-type a-Si:H (I-type or p-type a-Si:H/high-concentration p-type a-Si:H stack), (4) i-type or p-type a-Si:H/high-concentration p-type hydrogenated microcrystal Silicon (p-type μc-Si:H) laminate, (5) i-type or p-type a-SiC:H/high-concentration p-type a-Si:H laminate, (6) i-type or p-type a-SiC:H/high-concentration p-type μc-Si:H laminated body. It is also possible to form a recombination suppression layer containing a p-type layer other than this, for example, a recombination suppression layer containing a non-hydrogenated p-type layer. Here, the above-mentioned “high concentration” will be explained by taking “a laminated body of p-type a-Si:H/high-concentration p-type a-Si:H” as an example, and the latter dopant after the former is compared with the former. It means high concentration. That is, the description means a structure in which two layers having different dopant amounts are stacked.

尚、ｎ型シリコン基板１の第２主面側に第２ｉ型非晶質シリコン層４とｎ型非晶質シリコン層５とをその順に積層して再結合抑制層を形成する場合について説明した。また、第２ｉ型非晶質シリコン層４がｉ型水素化非晶質シリコン層（ｉ型ａ−Ｓｉ：Ｈ）であると好ましく、ｎ型非晶質シリコン層５がｎ型水素化非晶質シリコン層（ｎ型ａ−Ｓｉ：Ｈ）であることが好ましいと言及した。しかし、ｎ型シリコン基板１の第２主面側にそれらの層以外の再結合抑制層を形成してもよい。ｎ型シリコン基板１の第２主面側には、それらの層含む下記（７）〜（１２）より選択される材料からなる再結合抑制層を好適に形成できる。（７）ｎ型ａ-Ｓｉ：Ｈ、（８）ｎ型ａ-ＳｉＣ：Ｈ、（９）ｉ型若しくはｎ型ａ-Ｓｉ：Ｈと高濃度のｎ型ａ-Ｓｉ：Ｈとの積層体（ｉ型若しくはｎ型ａ-Ｓｉ：Ｈ／高濃度のｎ型ａ-Ｓｉ：Ｈの積層体）、（１０）ｉ型若しくはｎ型ａ-Ｓｉ：Ｈ／高濃度のｎ型水素化微結晶シリコン（ｎ型μｃ-Ｓｉ：Ｈ）の積層体、（１１）ｉ型若しくはｎ型ａ-ＳｉＣ：Ｈ／高濃度のｎ型ａ-Ｓｉ：Ｈの積層体、（１２）ｉ型若しくはｎ型ａ-ＳｉＣ：Ｈ／高濃度のｎ型μｃ-Ｓｉ：Ｈの積層体。また、これ以外のｎ型層を含む再結合抑制層、例えば水素化されていないｎ型層を含む再結合抑制層を形成することもできる。ここで、上記「高濃度」とは「ｎ型ａ-Ｓｉ：Ｈ／高濃度のｎ型ａ-Ｓｉ：Ｈの積層体」を例に挙げて説明すると、前者に比べて後の後者のドーパント濃度が高いことを意味する。即ち、当該記載はドーパント量が異なる２つの層を積層した構造であることを意味する。 The case of forming the recombination suppressing layer by laminating the second i-type amorphous silicon layer 4 and the n-type amorphous silicon layer 5 in this order on the second main surface side of the n-type silicon substrate 1 has been described. .. The second i-type amorphous silicon layer 4 is preferably an i-type hydrogenated amorphous silicon layer (i-type a-Si:H), and the n-type amorphous silicon layer 5 is an n-type hydrogenated amorphous. It has been mentioned that it is preferably a silicon layer (n-type a-Si:H). However, a recombination suppressing layer other than those layers may be formed on the second main surface side of the n-type silicon substrate 1. A recombination suppressing layer made of a material selected from the following (7) to (12) including those layers can be suitably formed on the second main surface side of the n-type silicon substrate 1. (7) n-type a-Si:H, (8) n-type a-SiC:H, (9) i-type or n-type a-Si:H and a high concentration n-type a-Si:H laminated body (I-type or n-type a-Si:H/high concentration n-type a-Si:H stack), (10) i-type or n-type a-Si:H/high concentration n-type hydrogenated microcrystal Silicon (n-type μc-Si:H) laminate, (11) i-type or n-type a-SiC:H/high-concentration n-type a-Si:H laminate, (12) i-type or n-type Laminated body of a-SiC:H/high-concentration n-type μc-Si:H. It is also possible to form a recombination suppression layer containing an n-type layer other than this, for example, a recombination suppression layer containing an unhydrogenated n-type layer. Here, the above-mentioned “high concentration” will be explained by taking “a laminated body of n-type a-Si:H/high-concentration n-type a-Si:H” as an example, and the latter dopant after the former is compared with the former. It means high concentration. That is, the description means a structure in which two layers having different dopant amounts are stacked.

また、ｎ型シリコン基板１の第１および第２主面側にある再結合抑制層上に保護層を形成しない例について説明した。しかし、ｎ型シリコン基板１の第１および第２主面側にある再結合抑制層の少なくとも一方上に保護層を形成してもよい。保護層は、例えば再結合抑制層の損傷を抑制し光の反射を抑制する機能を有する。保護層は、光透過性が高い材料から構成されることが好ましく、酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）、又は酸窒化ケイ素（ＳｉＯＮ）等から構成されることが好適である。 Further, an example has been described in which the protective layer is not formed on the recombination suppressing layers on the first and second main surface sides of the n-type silicon substrate 1. However, a protective layer may be formed on at least one of the recombination suppressing layers on the first and second principal surface sides of the n-type silicon substrate 1. The protective layer has a function of suppressing damage to the recombination suppressing layer and suppressing reflection of light, for example. The protective layer is preferably made of a material having high light transmittance, and is preferably made of silicon oxide (SiO ₂ ), silicon nitride (SiN), silicon oxynitride (SiON), or the like.

また、ｎ型シリコン基板１の表面には、テクスチャ構造（図示せず）が設けられてもよい。テクスチャ構造とは、表面反射を抑制してｎ型シリコン基板１の光吸収量を増大させるための表面凹凸構造であって、例えば受光面のみ、又は受光面と裏面の両方に形成される。テクスチャ構造は、アルカリ性溶液を用いて単結晶シリコン基板の（１００）面を異方性エッチングすることで形成でき、単結晶シリコン基板の表面に（１１１）面を斜面としたピラミッド形状の凹凸構造が形成される。テクスチャ構造の凹凸の高さは、例えば１μｍ〜１５μｍである。 A texture structure (not shown) may be provided on the surface of the n-type silicon substrate 1. The textured structure is a surface uneven structure for suppressing surface reflection and increasing the amount of light absorption of the n-type silicon substrate 1, and is formed, for example, only on the light receiving surface or on both the light receiving surface and the back surface. The textured structure can be formed by anisotropically etching the (100) plane of the single crystal silicon substrate using an alkaline solution, and a pyramidal concavo-convex structure having a (111) plane as a slope is formed on the surface of the single crystal silicon substrate. It is formed. The height of the unevenness of the texture structure is, for example, 1 μm to 15 μm.

また、各層１〜５,１１,１２の層厚を、仕様によって適宜変動できるのは言うまでもない。例えば、ｎ型シリコン基板１の厚さは、５０μｍ〜３００μｍとでき、ｎ型第１主面側高ドープ領域１２の厚さは、５００ｎｍ以下とできる。また、ｎ型シリコン基板１の第１および第２主面側にある再結合抑制層の夫々の厚さは、１ｎｍ〜５０ｎｍ、好ましくは２ｎｍ〜１５ｎｍとできる。 Further, it goes without saying that the layer thickness of each of the layers 1 to 5, 11 and 12 can be appropriately changed depending on the specifications. For example, the thickness of the n-type silicon substrate 1 can be 50 μm to 300 μm, and the thickness of the n-type first main surface side highly doped region 12 can be 500 nm or less. The thickness of each recombination suppressing layer on the first and second principal surface sides of the n-type silicon substrate 1 can be 1 nm to 50 nm, preferably 2 nm to 15 nm.

また、低ドープ領域１１の表面ドープ濃度が１×１０¹⁴〜１×１０¹⁶ｃｍ^-3であり、第１主面側高ドープ領域１２でのＰの表面ドープ濃度が１×１０¹⁸ｃｍ^-3以上である場合に好適な結果が得られた。しかし、低ドープ領域および第１主面側高ドープ領域の表面ドープ濃度は、これらの値に限らない。これは、表面ドープ濃度が低ドープ領域１１よりも大きい第１主面側高ドープ領域１２を形成することによって、本願発明の効果が得られるためである。第１主面側高ドープ領域１２の平均ドープ濃度が１×１０¹⁸ｃｍ^-3より小さい場合でも、例えば、低ドープ領域１１の表面ドープ濃度が１×１０¹⁵ｃｍ^-3以上、より好ましくは５×１０¹⁵ｃｍ^-3以上であれば、２Ｖ程度の小さな電圧降下で電流が流れる。したがって、その場合でも、図３のｈに示す１５Ｖの電圧降下まで電流が流れなかった参考例との比較においてトンネル効果が格段に起こり易くなる。よって、その場合でも、仕様によっては太陽電池に影がかかった場合に生じる太陽電池モジュールの出力損失を抑制できる。 The surface doping concentration of the lightly doped region 11 is 1×10 ¹⁴ to 1×10 ¹⁶ cm ⁻³ , and the surface doping concentration of P in the first main surface side highly doped region 12 is 1×10 ¹⁸ cm ^−3. Suitable results were obtained in the above cases. However, the surface doping concentrations of the low-doped region and the high-doped region on the first main surface side are not limited to these values. This is because the effect of the present invention can be obtained by forming the first main surface side highly-doped region 12 having a surface doping concentration higher than that of the low-doped region 11. Even when the average doping concentration of the first main surface side highly doped region 12 is smaller than 1×10 ¹⁸ cm ⁻³ , for example, the surface doping concentration of the low doped region 11 is 1×10 ¹⁵ cm ⁻³ or more, more preferably 5 if × 10 ¹⁵ cm ^-3 or more, current flows in a small voltage drop of about 2V. Therefore, even in that case, the tunnel effect is much more likely to occur in comparison with the reference example in which the current did not flow up to the voltage drop of 15 V shown in h of FIG. Therefore, even in that case, depending on the specifications, it is possible to suppress the output loss of the solar cell module that occurs when the solar cell is shaded.

また、第１主面側高ドープ領域１２を、低ドープ領域１１のｐ型非晶質シリコン層３側の全面に設けた例について説明した。しかし、第１主面側高ドープ領域を、低ドープ領域のｐ型非晶質シリコン層側の一部表面に設けてもよい。例えば、第１主面側高ドープ領域を厚さ方向に略直交する方向の両端部のみに設けてもよく、又は該略直交する方向の中央部のみに設けてもよい。 Further, the example in which the first main surface side highly doped region 12 is provided on the entire surface of the low doped region 11 on the p-type amorphous silicon layer 3 side has been described. However, the high-doped region on the first main surface side may be provided on a part of the surface of the low-doped region on the p-type amorphous silicon layer side. For example, the first main surface side highly doped region may be provided only at both end portions in the direction substantially orthogonal to the thickness direction, or may be provided only at the central portion in the substantially orthogonal direction.

また、第１導電型がｎ型で第２導電型がｐ型である例について説明した。しかし、第１導電型がｐ型で第２導電型がｎ型であってもよい。 Further, the example in which the first conductivity type is n-type and the second conductivity type is p-type has been described. However, the first conductivity type may be p-type and the second conductivity type may be n-type.

また、太陽電池モジュール５０が、６つの太陽電池ストリング２０を備え、太陽電池ストリング２０が、１２の太陽電池１０を有する例について説明した。しかし、太陽電池モジュールは、６以外の数の太陽電池ストリングを有してもよく、各太陽電池ストリングが、１２以外の数の太陽電池を有してもよい。また、直列接続された２つの太陽電池ストリング２０からなるストリングユニット２２に１つのバイパスダイオード３０を並列接続する例について説明した。しかし、直列接続された２以外の数（１も含む）の太陽電池ストリングからなるストリングユニットに１つのバイパスダイオードを並列接続してもよい。また、太陽電池モジュールは、バイパスダイオードを有さなくてもよい。 Further, the example in which the solar cell module 50 includes the six solar cell strings 20 and the solar cell string 20 includes twelve solar cells 10 has been described. However, the solar cell module may have a number of solar cell strings other than 6, and each solar cell string may have a number of solar cells other than 12. Moreover, the example in which one bypass diode 30 is connected in parallel to the string unit 22 including the two solar cell strings 20 connected in series has been described. However, one bypass diode may be connected in parallel to a string unit including a number of solar cell strings other than two (including one) connected in series. Further, the solar cell module may not have the bypass diode.

（第２実施形態）
図７は、第２実施形態の太陽電池２１０の主要部における模式断面図である。図７では、透明導電層及び集電極は、図示を省略する。第２実施形態の太陽電池では、第１実施形態の太陽電池の構成部と同一構成部には同一参照番号を付して説明を省略する。第２実施形態の太陽電池では、第１実施形態の太陽電池と共通の作用効果および変形例については説明を省略し、第１実施形態の太陽電池と異なる構成、作用効果および変形例についてのみ説明を行う。 (Second embodiment)
FIG. 7: is a schematic cross section in the principal part of the solar cell 210 of 2nd Embodiment. In FIG. 7, the transparent conductive layer and the collecting electrode are not shown. In the solar cell of the second embodiment, the same components as those of the solar cell of the first embodiment are designated by the same reference numerals and description thereof will be omitted. In the solar cell of the second embodiment, the description of the same operational effects and modifications as those of the solar cell of the first embodiment is omitted, and only the configurations, operational effects and modifications of the solar cell of the first embodiment are described. I do.

第２実施形態では、ｎ型結晶性シリコン基板２０１が、低ドープ領域１１および第１主面側高ドープ領域１２に加えて、第２主面側高ドープ領域２１３を有する点が、第１実施形態とは異なる。 In the second embodiment, the n-type crystalline silicon substrate 201 has a second main surface side highly doped region 213 in addition to the low doped region 11 and the first main surface side highly doped region 12 in the first embodiment. The form is different.

第２主面側高ドープ領域２１３は、ｎ型結晶性シリコン基板２０１の第２主面側に設けられる。第２主面側高ドープ領域２１３は、低ドープ領域１１とｎ型非晶質シリコン層５との間に設けられる。第２主面側高ドープ領域２１３は、低ドープ領域１１のｎ型非晶質シリコン層５側の全面に設けられる。 The second main surface side highly doped region 213 is provided on the second main surface side of the n-type crystalline silicon substrate 201. The second main surface side highly doped region 213 is provided between the lightly doped region 11 and the n-type amorphous silicon layer 5. The second main surface side highly doped region 213 is provided on the entire surface of the low doped region 11 on the n-type amorphous silicon layer 5 side.

第２主面側高ドープ領域２１３は、低ドープ領域１１よりも高いｎ型平均ドーパント濃度を有する。第２主面側高ドープ領域２１３のｎ型平均ドープ濃度は、第１主面側高ドープ領域１２のｎ型平均ドープ濃度と同一でも異なっていてもよい。第２主面側高ドープ領域２１３のｎ型平均ドープ濃度は、適宜変動できるが好ましくは１×１０¹⁸ｃｍ^-3以上である。 The second main surface side highly doped region 213 has a higher n-type average dopant concentration than the lightly doped region 11. The n-type average doping concentration of the second main surface side highly doped region 213 may be the same as or different from the n-type average doping concentration of the first main surface side highly doped region 12. The n-type average doping concentration of the second main surface side highly doped region 213 can be appropriately changed, but is preferably 1×10 ¹⁸ cm ⁻³ or more.

第２主面側高ドープ領域２１３の層厚は、第１主面側高ドープ領域１２の層厚と同一でも異なっていてもよい。第２主面側高ドープ領域２１３の層厚は、仕様によって適宜変動できる。第２主面側高ドープ領域２１３の層厚は、例えば２００ｎｍ以下とできる。ｎ型結晶性シリコン基板２０１におけるｎ型非晶質シリコン層５側（第２主面側）にｎ型高ドープ領域を設けると、光生成キャリアの再結合が抑制されて出力の向上が得られる。 The layer thickness of the second main surface side highly doped region 213 may be the same as or different from the layer thickness of the first main surface side highly doped region 12. The layer thickness of the second main surface side highly doped region 213 can be appropriately changed depending on the specifications. The layer thickness of the second main surface side highly doped region 213 can be set to, for example, 200 nm or less. When the n-type highly doped region is provided on the n-type amorphous silicon layer 5 side (second main surface side) of the n-type crystalline silicon substrate 201, recombination of photogenerated carriers is suppressed and an output is improved. .

第２実施形態によれば、低ドープ領域１１とｎ型非晶質シリコン層５との間に低ドープ領域１１よりも表面ドーパント濃度が高い第２主面側高ドープ領域２１３が設けられるので、光生成キャリアの再結合を抑制できて出力を増大できる。特に、第１主面側高ドープ領域１２のｎ型表面ドープ濃度が１×１０¹⁸ｃｍ^-3以上に設定され、第２主面側高ドープ領域２１３のｎ型表面ドープ濃度が１×１０¹⁷ｃｍ^-3以上に設定されると好ましい。この場合、影がかかった太陽電池１０ｋが生じた場合の太陽電池モジュール５０の出力低下の抑制効果と、光生成キャリアの再結合の抑制効果とを共に顕著に発揮できるからである。 According to the second embodiment, since the second main surface side highly doped region 213 having a surface dopant concentration higher than that of the lightly doped region 11 is provided between the lightly doped region 11 and the n-type amorphous silicon layer 5, Recombination of photogenerated carriers can be suppressed and the output can be increased. Particularly, the n-type surface doping concentration of the first main surface side highly doped region 12 is set to 1×10 ¹⁸ cm ⁻³ or more, and the n-type surface doping concentration of the second main surface side highly doped region 213 is 1×10 ¹⁷ It is preferably set to cm ^-3 or more. This is because, in this case, both the effect of suppressing the output reduction of the solar cell module 50 when the shaded solar cell 10k occurs and the effect of suppressing the recombination of photogenerated carriers can be remarkably exhibited.

第２実施形態では、第２主面側高ドープ領域２１３が、低ドープ領域１１のｎ型非晶質シリコン層５側の全面に設けられる例について説明した。しかし、第２主面側高ドープ領域は、低ドープ領域のｎ型非晶質シリコン層側の一部表面のみに設けられてもよい。例えば、第２主面側高ドープ領域を厚さ方向に略直交する方向の両端部のみに設けてもよく、又は該略直交する方向の中央部のみに設けてもよい。又は、面内に点在していてもよい。 In the second embodiment, the example in which the second main surface side highly doped region 213 is provided on the entire surface of the low doped region 11 on the n-type amorphous silicon layer 5 side has been described. However, the second main surface side highly doped region may be provided only on a part of the surface of the low doped region on the n-type amorphous silicon layer side. For example, the second main surface side highly doped region may be provided only at both end portions in the direction substantially orthogonal to the thickness direction, or may be provided only at the central portion in the substantially orthogonal direction. Alternatively, they may be scattered in the plane.

（第３実施形態）
図８は、第３実施形態の太陽電池３１０の主要部における模式断面図である。図８では、透明導電層及び集電極は、図示を省略する。第３実施形態の太陽電池３１０では、第２実施形態の太陽電池２１０の構成部と同一構成部には同一参照番号を付して説明を省略する。第３実施形態の太陽電池３１０では、第１および第２実施形態の太陽電池１０,２１０と共通の作用効果および変形例については説明を省略する。第３実施形態の太陽電池３１０では、第１および第２実施形態１０,２１０の太陽電池と異なる構成、作用効果および変形例についてのみ説明を行う。 (Third Embodiment)
FIG. 8 is a schematic cross-sectional view of the main part of the solar cell 310 according to the third embodiment. In FIG. 8, the transparent conductive layer and the collecting electrode are not shown. In the solar cell 310 of the third embodiment, the same components as those of the solar cell 210 of the second embodiment are designated by the same reference numerals and description thereof will be omitted. In the solar cell 310 of the third embodiment, description of the same operational effects and modifications as those of the solar cells 10 and 210 of the first and second embodiments will be omitted. In the solar cell 310 of the third embodiment, only the configuration, operation effect and modification different from those of the solar cells of the first and second embodiments 10 and 210 will be described.

第３実施形態では、ｎ型結晶性シリコン基板３０１がｎ型低ドープ領域１１、第１主面側高ドープ領域１２および第２主面側高ドープ領域２１３を備える点が、第２実施形態と同等である。一方、第３実施形態では、ｎ型結晶性シリコン基板３０１がｎ型低ドープ領域１１の両側面を覆うように設けられた第１および第２側方高ドープ領域３１４ａ,３１４ｂを備える点が、第２実施形態と異なる。 The third embodiment differs from the second embodiment in that the n-type crystalline silicon substrate 301 includes the n-type low-doped region 11, the first main surface side highly-doped region 12, and the second main surface side highly-doped region 213. Is equivalent. On the other hand, in the third embodiment, the n-type crystalline silicon substrate 301 includes the first and second laterally highly doped regions 314a and 314b provided so as to cover both side surfaces of the n-type low-doped region 11, Different from the second embodiment.

図８に示すように、ｎ型結晶性シリコン基板３０１は、ｎ型低ドープ領域１１の厚さ方向に略直交する方向の一方側に第１側方高ドープ領域３１４ａを有する。また、ｎ型結晶性シリコン基板３０１は、ｎ型低ドープ領域１１の上記略直交する方向の他方側に第２側方高ドープ領域３１４ｂを有する。第１および第２側方高ドープ領域３１４ａ,３１４ｂの夫々は、ｎ型結晶性シリコン基板３０１の厚さ方向に延在する。第１側方高ドープ領域３１４ａは、上記略直交する方向の一方側で第１主面側高ドープ領域１２と第２主面側高ドープ領域２１３とを連結する。また、第２側方高ドープ領域３１４ｂは、上記略直交する方向の他方側で第１主面側高ドープ領域１２と第２主面側高ドープ領域２１３とを連結する。 As shown in FIG. 8, the n-type crystalline silicon substrate 301 has a first lateral highly-doped region 314a on one side in a direction substantially orthogonal to the thickness direction of the n-type low-doped region 11. Further, the n-type crystalline silicon substrate 301 has a second lateral highly-doped region 314b on the other side of the n-type low-doped region 11 in the substantially orthogonal direction. Each of the first and second laterally highly doped regions 314a and 314b extends in the thickness direction of the n-type crystalline silicon substrate 301. The first laterally highly doped region 314a connects the first principal surface side highly doped region 12 and the second principal surface side highly doped region 213 on one side in the substantially orthogonal direction. The second laterally highly doped region 314b connects the first principal surface side highly doped region 213 and the second principal surface side highly doped region 213 on the other side in the substantially orthogonal direction.

第１および第２側方高ドープ領域３１４ａ,３１４ｂの夫々は、低ドープ領域１１よりも高いｎ型平均ドーパント濃度を有する。第１側方高ドープ領域３１４ａのｎ型平均ドーパント濃度は、第１主面側高ドープ領域１２および第２主面側高ドープ領域２１３のうちの１以上の領域のｎ型平均ドーパント濃度と同一であってもよい。また、第１側方高ドープ領域３１４ａのｎ型平均ドーパント濃度は、それら全ての領域１２,２１３のｎ型平均ドーパント濃度と異なってもよい。また、第２側方高ドープ領域３１４ｂのｎ型平均ドーパント濃度は、第１主面側高ドープ領域１２、第２主面側高ドープ領域２１３および第１側方高ドープ領域３１４ａのうちの１以上の領域のｎ型平均ドーパント濃度と同一であってもよい。また、第２側方高ドープ領域３１４ｂのｎ型平均ドーパント濃度は、それら全ての領域１２,２１３,３１４ａのｎ型平均ドーパント濃度と異なってもよい。第１および第２側方高ドープ領域３１４ａ,３１４ｂの夫々が、１×１０¹⁸ｃｍ^-3以上のｎ型平均ドーパント濃度を有すると好ましい。第１および第２側方高ドープ領域３１４ａ,３１４ｂの夫々における基板厚さ方向に垂直な方向の層厚は、仕様によって適宜変動できる。第１および第２側方高ドープ領域３１４ａ,３１４ｂの夫々における基板厚さ方向に垂直な方向の層厚は、例えば２００ｎｍ以下にできる。 Each of the first and second laterally highly doped regions 314 a, 314 b has a higher n-type average dopant concentration than the lightly doped region 11. The n-type average dopant concentration of the first laterally highly doped region 314a is the same as the n-type average dopant concentration of one or more regions of the first main surface side highly doped region 12 and the second main surface side highly doped region 213. May be Further, the n-type average dopant concentration of the first laterally highly doped region 314a may be different from the n-type average dopant concentration of all of the regions 12, 213. Further, the n-type average dopant concentration of the second laterally highly doped region 314b is one of the first principal surface side highly doped region 12, the second principal surface side highly doped region 213, and the first laterally highly doped region 314a. It may be the same as the n-type average dopant concentration in the above region. In addition, the n-type average dopant concentration of the second laterally highly doped region 314b may be different from the n-type average dopant concentration of all the regions 12, 213, 314a. Each of the first and second laterally highly doped regions 314a, 314b preferably has an n-type average dopant concentration of 1×10 ¹⁸ cm ⁻³ or more. The layer thickness of each of the first and second laterally highly doped regions 314a and 314b in the direction perpendicular to the substrate thickness direction can be appropriately changed depending on the specifications. The layer thickness of each of the first and second laterally highly doped regions 314a and 314b in the direction perpendicular to the substrate thickness direction can be, for example, 200 nm or less.

第３実施形態によれば、ｎ型結晶性シリコン基板３０１の両側面が第１および第２側方高ドープ領域３１４ａ,３１４ｂで覆われるので、ｎ型結晶性シリコン基板３０１の両側面の表面再結合を低減でき、発電性能を向上できる。 According to the third embodiment, since both side surfaces of the n-type crystalline silicon substrate 301 are covered with the first and second laterally highly doped regions 314a and 314b, the surface re-shape of both side surfaces of the n-type crystalline silicon substrate 301 is reduced. Coupling can be reduced and power generation performance can be improved.

また、ｎ型結晶性シリコン基板３０１の低ドープ領域１１を取り囲むようにｎ型高ドープ領域が設けられるので、各高ドープ領域１２,２１３,３１４ａ,３１４ｂを、ＰＯＣｌ₃ガスを使用した熱拡散等で低ドープ領域１１の周囲に同時かつ容易に形成できる。したがって、太陽電池３１０の製造工数を低減できてサイクルタイムを短縮できる。この場合、高ドープ領域１２,２１３,３１４ａ,３１４ｂ全てが１×１０¹⁸ｃｍ^-3以上で同一のｎ型平均ドーパント濃度を有すると好ましい。 Further, since the n-type highly-doped region is provided so as to surround the low-doped region 11 of the n-type crystalline silicon substrate 301, each highly-doped region 12, 213, 314a, 314b is subjected to thermal diffusion using POCl ₃ gas or the like. Thus, it is possible to simultaneously and easily form around the low-doped region 11. Therefore, the number of manufacturing steps of the solar cell 310 can be reduced, and the cycle time can be shortened. In this case, it is preferable that all of the highly doped regions 12, 213, 314a and 314b have the same n-type average dopant concentration of 1×10 ¹⁸ cm ⁻³ or more.

尚、第３実施形態では、第１および第２側方高ドープ領域３１４ａ,３１４ｂが、ｎ型低ドープ領域１１の両側面を覆うように設けられる例について説明した。しかし、側方高ドープ領域は、ｎ型低ドープ領域１１の片側側面のみに設けられてもよい。 In the third embodiment, the example in which the first and second laterally highly doped regions 314a and 314b are provided so as to cover both side surfaces of the n-type lowly doped region 11 has been described. However, the laterally highly doped region may be provided only on one side surface of the n-type lowly doped region 11.

また、第１および第２側方高ドープ領域３１４ａ,３１４ｂが、第１主面側高ドープ領域１２と第２主面側高ドープ領域２１３とを連結する例について説明した。しかし、少なくとも１つの側方高ドープ領域は、第１主面側高ドープ領域と第２主面側高ドープ領域とを連結しなくてもよい。少なくとも１つの側方高ドープ領域が、低ドープ領域の側面の一部のみに設けられてもよい。また、第２主面側高ドープ領域が存在しない場合に側方高ドープ領域を低ドープ領域の側面の少なくとも一部に設けてもよい。また、図９すなわち第３実施形態の変形例での太陽電池４１０の主要部の模式断面図に示すように、ｎ型シリコン基板４０１の第１主面側の中央部にｎ型高ドープ領域を設けなくてもよい。図９に示すように、第１主面側高ドープ領域がｎ型シリコン基板４０１の厚さ方向に略直交する方向の両端部のみに設けられてもよい。尚、図９では、透明導電層及び集電極の図示は省略されている。 Further, an example has been described in which the first and second laterally highly doped regions 314a and 314b connect the first principal surface side highly doped region 12 and the second principal surface side highly doped region 213. However, at least one laterally highly doped region may not connect the first major surface side highly doped region and the second major surface side highly doped region. At least one laterally highly doped region may be provided on only part of the side surface of the lightly doped region. Further, when the second main surface side highly doped region does not exist, the lateral highly doped region may be provided on at least a part of the side surface of the low doped region. Further, as shown in FIG. 9, that is, a schematic cross-sectional view of the main part of the solar cell 410 in the modification of the third embodiment, an n-type highly doped region is formed in the central part of the n-type silicon substrate 401 on the first main surface side. It need not be provided. As shown in FIG. 9, the first main surface side highly doped region may be provided only at both end portions in a direction substantially orthogonal to the thickness direction of n-type silicon substrate 401. In FIG. 9, the transparent conductive layer and the collecting electrode are not shown.

（第４実施形態）
図１０は、第４実施形態の太陽電池５１０の模式断面図である。第４実施形態の太陽電池５１０では、第１実施形態の太陽電池１０と共通の作用効果および変形例については説明を省略し、第１実施形態の太陽電池１０と異なる構成、作用効果および変形例についてのみ説明を行う。 (Fourth Embodiment)
FIG. 10: is a schematic cross section of the solar cell 510 of 4th Embodiment. In the solar cell 510 of the fourth embodiment, the description of the effects and modifications common to the solar cell 10 of the first embodiment will be omitted, and the configuration, operations and effects and modifications different from those of the solar cell 10 of the first embodiment will be omitted. Will be described only.

第４実施形態の太陽電池５１０では、ｎ型結晶性シリコン基板５０１の第１主面側にｐ型半導体層５５０およびｎ型半導体層５６０が設けられる点が、第１〜第３実施形態と異なる。 The solar cell 510 of the fourth embodiment is different from the first to third embodiments in that the p-type semiconductor layer 550 and the n-type semiconductor layer 560 are provided on the first main surface side of the n-type crystalline silicon substrate 501. ..

図１０に示すように、太陽電池５１０は、ｎ型結晶性シリコン基板（以下、単に基板という）５０１と、基板５０１の第１主面上に形成されたｐ型半導体層５５０及びｎ型半導体層５６０を備える。ｐ型半導体層５５０とｎ型半導体層５６０は、互いに厚さ方向に重なる部分を有し、重なり部分の厚さ方向の間には絶縁層５７０が設けられる。基板５０１の受光面とは、基板５０１の第１主面の反対側の面に該当する。太陽電池５１０は、ｎ型低ドープ領域５１１と、ｎ型第１主面側高ドープ領域５１２とを有する。ｎ型第１主面側高ドープ領域５１２は、ｎ型低ドープ領域５１１よりも高いｎ型平均ドープ濃度を有する。ｎ型第１主面側高ドープ領域５１２は、ｎ型低ドープ領域５１１の受光面側とは反対側の全面に形成される。 As shown in FIG. 10, a solar cell 510 includes an n-type crystalline silicon substrate (hereinafter, simply referred to as “substrate”) 501, a p-type semiconductor layer 550 and an n-type semiconductor layer formed on a first main surface of the substrate 501. 560 is provided. The p-type semiconductor layer 550 and the n-type semiconductor layer 560 have portions that overlap each other in the thickness direction, and an insulating layer 570 is provided between the overlapping portions in the thickness direction. The light receiving surface of the substrate 501 corresponds to the surface opposite to the first main surface of the substrate 501. Solar cell 510 has n-type low-doped region 511 and n-type first main surface side highly-doped region 512. The n-type first main surface side highly-doped region 512 has a higher n-type average doping concentration than the n-type low-doped region 511. The n-type first main surface side highly-doped region 512 is formed on the entire surface of the n-type low-doped region 511 opposite to the light-receiving surface side.

ｎ型第１主面側高ドープ領域５１２の一部は、ｎ型低ドープ領域５１１とｐ型半導体層５５０との間に設けられる。ｐ型半導体層５５０は、例えば第１実施形態で説明したｉ型非晶質シリコン層とｐ型非晶質シリコン層との積層構造で構成される。ｐ型半導体層５５０を、上記（１）〜（６）より選択される材料からなる再結合抑制層で構成してもよい。 A part of the n-type first main surface side highly-doped region 512 is provided between the n-type low-doped region 511 and the p-type semiconductor layer 550. The p-type semiconductor layer 550 has, for example, a stacked structure of the i-type amorphous silicon layer and the p-type amorphous silicon layer described in the first embodiment. The p-type semiconductor layer 550 may be composed of a recombination suppressing layer made of a material selected from the above (1) to (6).

ｎ型第１主面側高ドープ領域５１２の他の一部は、ｎ型低ドープ領域５１１とｎ型半導体層５６０との間に設けられる。ｎ型半導体層５６０は、例えば第１実施形態で説明したｉ型非晶質シリコン層とｎ型非晶質シリコン層との積層構造で構成される。ｎ型半導体層５６０を、好ましくは上記（７）〜（１２）より選択される材料からなる再結合抑制層で構成してもよい。 The other part of the n-type first main surface side highly-doped region 512 is provided between the n-type low-doped region 511 and the n-type semiconductor layer 560. The n-type semiconductor layer 560 has, for example, a stacked structure of the i-type amorphous silicon layer and the n-type amorphous silicon layer described in the first embodiment. The n-type semiconductor layer 560 may be composed of a recombination suppressing layer preferably made of a material selected from the above (7) to (12).

ｐ型半導体層５５０の基板５０１側とは反対側にはｐ側電極５８０が設けられる。ｐ側電極５８０は、ｐ型半導体層５５０上に設けられた透明導電層と、透明導電層上に設けられた集電極とからなる。また、ｎ型半導体層５６０の基板５０１側とは反対側にはｎ側電極５９０が設けられる。ｎ側電極５９０は、ｎ型半導体層５６０上に設けられた透明導電層と、透明導電層上に設けられた集電極とからなる。ｐ側電極５８０およびｎ側電極５９０の両方を基板５０１の受光面側とは反対側に配置することによって、遮光損失を抑制している。 A p-side electrode 580 is provided on the opposite side of the p-type semiconductor layer 550 from the substrate 501 side. The p-side electrode 580 is composed of a transparent conductive layer provided on the p-type semiconductor layer 550 and a collector electrode provided on the transparent conductive layer. An n-side electrode 590 is provided on the opposite side of the n-type semiconductor layer 560 from the substrate 501 side. The n-side electrode 590 includes a transparent conductive layer provided on the n-type semiconductor layer 560 and a collector electrode provided on the transparent conductive layer. By disposing both the p-side electrode 580 and the n-side electrode 590 on the side opposite to the light-receiving surface side of the substrate 501, the light blocking loss is suppressed.

各透明導電層の材質および製造方法としては、第１実施形態で説明した材質および製造方法を好適に使用できる。各集電極は、導電性ペーストを用いて形成されてもよいが、好ましくは電解めっきにより形成される。前記裏側および表側集電極は、例えばＮｉ、Ｃｕ、Ａｇ等の金属から構成され、Ｎｉ層とＣｕ層との積層構造であってもよく、耐食性を向上させるために最表面に錫（Ｓｎ）層を有してもよい。透明導電層および集電極の好適な積層構造としては、透明導電層としての酸化インジウムスズ（ＩＴＯ）と集電極としてのＣｕの積層構造がある。 As the material and manufacturing method of each transparent conductive layer, the material and manufacturing method described in the first embodiment can be preferably used. Each collector electrode may be formed using a conductive paste, but is preferably formed by electrolytic plating. The back side and front side collecting electrodes are made of a metal such as Ni, Cu and Ag, and may have a laminated structure of a Ni layer and a Cu layer. A tin (Sn) layer is formed on the outermost surface in order to improve corrosion resistance. May have. As a preferable laminated structure of the transparent conductive layer and the collecting electrode, there is a laminated structure of indium tin oxide (ITO) as the transparent conductive layer and Cu as the collecting electrode.

ｐ側電極５８０とｎ側電極５９０は、互いに接触しておらず電気的に分離されている。太陽電池５１０はｎ型結晶性シリコン基板５０１の裏面側のみに形成された一対の電極を備える。発電領域で発生した正孔はｐ側電極により収集され、電子はｎ側電極により収集される。 The p-side electrode 580 and the n-side electrode 590 are not in contact with each other and are electrically separated. The solar cell 510 includes a pair of electrodes formed only on the back surface side of the n-type crystalline silicon substrate 501. The holes generated in the power generation region are collected by the p-side electrode, and the electrons are collected by the n-side electrode.

ｐ型半導体層５５０とｎ型半導体層５６０は、いずれもｎ型結晶性シリコン基板５０１の裏面上に積層され、当該裏面上にはｐ型領域とｎ型領域とが形成される。ｐ型領域とｎ型領域は、例えば一の方向に交互に配置され、互いに噛み合う平面視櫛歯状パターンで形成される。図１０に示す例では、ｐ型半導体層５５０の一部がｎ型半導体層５６０の一部の上に重なって、ｎ型結晶性シリコン基板５０１の裏面上に各半導体層（ｐ型領域、ｎ型領域）が隙間なく形成される。ｐ型半導体層５５０とｎ型半導体層５６０が重なる部分には絶縁層５７０が設けられる。絶縁層５７０は、例えば酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等から構成される。各層や各領域において、ドーパント濃度、層厚および各層の製造法は、仕様によって適宜変動される。濃度、層厚、各層の製造法は、第１実施形態およびその変形例で説明したものを採用できる。 Both the p-type semiconductor layer 550 and the n-type semiconductor layer 560 are laminated on the back surface of the n-type crystalline silicon substrate 501, and a p-type region and an n-type region are formed on the back surface. The p-type regions and the n-type regions are alternately arranged in one direction, for example, and are formed in a comb-like pattern in a plan view which meshes with each other. In the example shown in FIG. 10, a part of the p-type semiconductor layer 550 overlaps a part of the n-type semiconductor layer 560, and each semiconductor layer (p-type region, n-type) is formed on the back surface of the n-type crystalline silicon substrate 501. The mold region) is formed without any gap. An insulating layer 570 is provided in a portion where the p-type semiconductor layer 550 and the n-type semiconductor layer 560 overlap with each other. The insulating layer 570 is made of, for example, silicon oxide, silicon nitride, silicon oxynitride, or the like. In each layer and each region, the dopant concentration, the layer thickness, and the manufacturing method of each layer are appropriately changed depending on the specifications. As the concentration, layer thickness, and manufacturing method of each layer, those described in the first embodiment and its modification can be adopted.

第４実施形態によれば、低ドープ領域５１１の受光面側とは反対側の全面に形成された第１主面側高ドープ領域５１２の一部が、ｎ型低ドープ領域５１１とｐ型半導体層５５０との間に位置する。また、第１主面側高ドープ領域５１２の他の一部が、ｎ型低ドープ領域５１１とｎ型半導体層５６０との間に位置する。したがって、低ドープ領域５１１の受光面側とは反対側に１つの高ドープ領域５１２を設けるだけで、第２実施形態の第１および第２主面側高ドープ領域１２,２１３に対応する層を一度に形成できる。よって、影がかかった太陽電池が生じた場合の太陽電池モジュールの出力低下の抑制効果と、光生成キャリアの再結合の抑制効果とを簡易に獲得できる。 According to the fourth embodiment, a part of the first main surface side highly-doped region 512 formed on the entire surface of the low-doped region 511 on the side opposite to the light-receiving surface side includes the n-type low-doped region 511 and p-type semiconductor. Located between layers 550. The other part of the first main surface side highly doped region 512 is located between the n-type lowly doped region 511 and the n-type semiconductor layer 560. Therefore, only by providing one highly-doped region 512 on the side opposite to the light-receiving surface side of the low-doped region 511, the layers corresponding to the first and second main surface-side highly-doped regions 12, 213 of the second embodiment can be formed. Can be formed at once. Therefore, it is possible to easily obtain the effect of suppressing the output reduction of the solar cell module when a shaded solar cell is generated and the effect of suppressing the recombination of photogenerated carriers.

第４実施形態では、ｎ型低ドープ領域５１１の全面に第１主面側高ドープ領域５１２を設ける例について説明した。しかし、ｎ型低ドープ領域の全面に第１主面側高ドープ領域を設けなくてもよい。図１１は、第４実施形態の変形例の太陽電池６１０の模式断面図である。この変形例では、第４実施形態の構成部と同一な構成部には同一参照番号を付して説明を省略する。図１１に示すように、この変形例では、第１主面側高ドープ領域６１２がｎ型結晶性シリコン基板６０１におけるｎ型低ドープ領域６１１とｐ型半導体層５５０との間の一部のみに設けられる。この変形例のように、第１主面側高ドープ領域６１２をｎ型低ドープ領域６１１とｎ型半導体層５６０との間に設けなくても、影がかかった太陽電池６１０が生じた場合の太陽電池モジュールの出力低下を抑制できる。尚、第１主面側高ドープ領域を、ｎ型結晶性シリコン基板におけるｎ型低ドープ領域とｐ型半導体層との間の全域に設ける一方、ｎ型結晶性シリコン基板におけるｎ型低ドープ領域とｎ型半導体層との間に全く設けないようにしてもよい。また、第１主面側高ドープ領域を、ｎ型結晶性シリコン基板におけるｎ型低ドープ領域とｐ型半導体層との間の全域に設けるとともに、ｎ型結晶性シリコン基板におけるｎ型低ドープ領域とｎ型半導体層との間の一部のみに設けてもよい。また、第１主面側高ドープ領域を、ｎ型結晶性シリコン基板におけるｎ型低ドープ領域とｐ型半導体層との間の一部のみに設けるとともに、ｎ型結晶性シリコン基板におけるｎ型低ドープ領域とｎ型半導体層との間の一部のみに設けてもよい。 In the fourth embodiment, the example in which the first main surface side highly doped region 512 is provided on the entire surface of the n-type lowly doped region 511 has been described. However, the first main surface side highly-doped region may not be provided on the entire surface of the n-type low-doped region. FIG. 11: is a schematic cross section of the solar cell 610 of the modification of 4th Embodiment. In this modification, the same components as those of the fourth embodiment are designated by the same reference numerals and the description thereof will be omitted. As shown in FIG. 11, in this modification, the first main surface side highly-doped region 612 is formed only in a part of the n-type crystalline silicon substrate 601 between the n-type low-doped region 611 and the p-type semiconductor layer 550. It is provided. Even if the first main surface side highly-doped region 612 is not provided between the n-type low-doped region 611 and the n-type semiconductor layer 560 as in this modification, a shaded solar cell 610 is generated. It is possible to suppress a decrease in output of the solar cell module. The first main surface side highly-doped region is provided in the entire region between the n-type low-doped region and the p-type semiconductor layer in the n-type crystalline silicon substrate, while the n-type low-doped region in the n-type crystalline silicon substrate is provided. It may not be provided between the n-type semiconductor layer and the n-type semiconductor layer. The first main surface side highly-doped region is provided in the entire region between the n-type low-doped region in the n-type crystalline silicon substrate and the p-type semiconductor layer, and the n-type low-doped region in the n-type crystalline silicon substrate is provided. It may be provided only in a part between the and n-type semiconductor layer. The first main surface side highly-doped region is provided only in a part between the n-type low-doped region of the n-type crystalline silicon substrate and the p-type semiconductor layer, and the n-type low-doped region of the n-type crystalline silicon substrate is provided. It may be provided only in a part between the doped region and the n-type semiconductor layer.

１、２０１、３０１、４０１、５０１、６０１ｎ型シリコン基板、２第１ｉ型非晶質シリコン層、３ｐ型非晶質シリコン層、４第２ｉ型非晶質シリコン層、５ｎ型非晶質シリコン層、１０、２１０、３１０、４１０、５１０、６１０太陽電池、１１、５１１、６１１低ドープ領域、１２、５１２、６１２第１主面側高ドープ領域、２０太陽電池ストリング、３０バイパスダイオード、５０太陽電池モジュール、２１３第２主面側高ドープ領域、３１４ａ第１側方高ドープ領域、３１４ｂ第２側方高ドープ領域、５５０ｐ型半導体層、５６０ｎ型半導体層。 1, 201, 301, 401, 501, 601 n-type silicon substrate, 2 first i-type amorphous silicon layer, 3 p-type amorphous silicon layer, 4 second i-type amorphous silicon layer, 5 n-type amorphous Silicon layer, 10, 210, 310, 410, 510, 610 solar cell, 11, 511, 611 lightly doped region, 12, 512, 612 first main surface side highly doped region, 20 solar cell string, 30 bypass diode, 50 solar cell module, 213 2nd main surface side high doping area|region, 314a 1st lateral high doping area|region, 314b 2nd lateral high doping area|region, 550 p-type semiconductor layer, 560 n-type semiconductor layer.

Claims

A first conductivity type silicon substrate;
A second conductive type amorphous silicon layer located on the first main surface side of the silicon substrate;
Equipped with
The silicon substrate is provided between the low-doped region doped to the first conductivity type and the low-doped region and the amorphous silicon layer, and has a first conductivity type higher than the low-doped region. A first main surface side highly doped region having a dopant concentration,
The first conductive type amorphous silicon layer located on the second main surface side of the silicon substrate,
The silicon substrate is provided between the low-doped region and the first-conductivity-type amorphous silicon layer, and has a second main surface side having a dopant concentration of the first-conductivity type higher than that of the low-doped region. It has a highly doped region,
The silicon substrate, the provided so as to cover the side surfaces extending in the thickness direction of the silicon substrate to have a lateral highly doped region having a dopant concentration higher first conductivity type than the low-doped region, Solar cells.

A first conductivity type silicon substrate;
A second conductive type amorphous silicon layer located on the first main surface side of the silicon substrate;
Equipped with
The silicon substrate is provided between the low-doped region doped to the first conductivity type and the low-doped region and the amorphous silicon layer, and has a first conductivity type higher than the low-doped region. A first main surface side highly doped region having a dopant concentration,
The first conductive type amorphous silicon layer located on the second main surface side of the silicon substrate,
The silicon substrate is provided between the low-doped region and the first-conductivity-type amorphous silicon layer, and has a second main surface side having a dopant concentration of the first-conductivity type higher than that of the low-doped region. It has a highly doped region,
It said first main surface side highly doped region, Ru provided at both ends in a direction substantially perpendicular to the thickness direction of the silicon substrate, solar cell.

The solar cell according to claim 1 or 2 ,
The solar cell, wherein the surface dopant concentration in the first main surface side highly doped region is 1×10 ¹⁸ /cm ⁻³ or more.

The solar cell according to any one of claims 1 to 3 ,
The lightly doped region comprises n-type crystalline silicon,
The solar cell, wherein the first main surface side highly doped region is an n ⁺ region doped with more n-type dopant than the lightly doped region.

The solar cell according to any one of claims 1 to 4 ,
The solar cell in which the first main surface side of the silicon substrate is a non-light incident surface.

A first conductivity type silicon substrate;
A second conductive type amorphous silicon layer located on the first main surface side of the silicon substrate;
Equipped with
The silicon substrate is provided between the low-doped region doped to the first conductivity type and the low-doped region and the amorphous silicon layer, and is higher than the low-doped region in the first conductivity type. A first main surface side highly doped region having a dopant concentration,
A first conductive type amorphous silicon layer adjacent to the second conductive type amorphous silicon in a direction substantially orthogonal to the thickness direction of the silicon substrate on the first main surface side of the silicon substrate ;
A first conductivity type electrode provided on a side of the first conductivity type amorphous silicon layer opposite to the silicon substrate side;
A second conductivity type electrode provided on a side of the second conductivity type amorphous silicon layer opposite to the silicon substrate side;
A solar cell further comprising:

Including a plurality of solar cell according to any one of claims 1 to 6 that are connected in series, the solar cell module.

The solar cell module according to claim 7 ,
A solar cell module comprising a bypass diode connected in parallel to two or more of the solar cells connected in series included in the plurality of solar cells.