JP6780678B2 - 電気光学装置 - Google Patents

Description

この発明は、基板に設けられた端子群にＴＣＰ(tape carrier package)、ＦＰＣ（flexible printed circuit）、ＣＯＦ（Chip On Film）等のフレキシブル基板が配置された電気光学装置、および電子機器に関する。

液晶パネル（液晶ライトバルブ）等を備えた電気光学装置は、液晶パネルとフレキシブル基板とを接続し、フレキシブル基板からデータ線の数に応じた数の映像信号を供給するのが一般的である。電気光学装置の高解像度化を実現するためには、パネル端子数を増やす必要がある。一方、パネル端子のピッチ間隔には限界がある。このため、高解像度化に伴い、パネル端子とフレキシブル基板との接続を行う端子配置領域の確保が困難となる。
従来、端子配置領域の確保に関しては、複数の端子からなる端子群を電気光学パネルに並列に配置する構成を採用することで対応していた（特許文献１参照）。

特開２０１２―１９４２４２号公報

ところで、上述した電気光学装置では、素子基板の大型化を避けるために、各段の端子群の所要面積を減らす必要がある。そのため、フレキシブル基板を介した電力供給路の抵抗を減らすのが困難になり、安定な電力供給が困難になる問題がある。また、従来の電気光学装置では、フレキシブル基板および素子基板上の信号配線の伝送特性を信号配線間で調整することが難しくなり、素子基板に形成された表示部を駆動する表示制御回路のタイミング制御が難しくなる問題がある。また、上述した電気光学装置では、各段の端子群を介して表示制御回路に信号を供給する複数のフレキシブル基板上の各供給回路の負荷バランスが適切でないと、一部の供給回路の消費電力が過大となる問題が発生する。

この発明は、以上説明した事情に鑑みてなされたものであり、複数の端子群を備えた電気光学装置において、電力の安定供給を実現することを解決課題の一つとする。また、複数の端子群を備えた電気光学装置において、タイミング制御を容易にすることを解決課題の一つとする。また、複数の端子群を備えた電気光学装置において、複数のフレキシブル基板上の各供給回路の負荷バランスを適切にすることを解決課題の一つとする。

この発明は、画像を表示する表示部と前記表示部を駆動する表示制御回路が形成された基板を備えた電気光学装置において、前記基板には、前記表示制御回路から近い順に第１フレキシブル基板を接続するための第１端子群と第２フレキシブル基板を接続するための第２端子群が順次形成され、前記表示制御回路は、タイミング信号に応じて状態遷移する順序回路を含み、当該順序回路の状態に基づいて前記表示部における映像信号の書き込み先を示す信号を生成するものであり、前記タイミング信号を供給するための信号配線が前記第１端子群または前記第２端子群のうち一方の端子群の端子に接続されたことを特徴とする電気光学装置を提供する。

この電気光学装置によれば、順序回路にタイミング信号を供給するための信号配線が第１端子群または第２端子群の一方のみの端子に接続されているので、タイミング信号の供給タイミングの調整が容易になり、表示制御回路のタイミング制御の容易化を実現することができる。

好ましい態様において、電気光学装置では、前記表示制御回路に電源を供給するための電源配線が前記第１端子群の端子および前記第２端子群の端子の両方に接続されている。また、さらに好ましい態様では、前記第１端子群における端子の配列方向の両側の各端子と、前記第２端子群における端子の配列方向の両側の各端子に同一種類の電源配線が接続されている。

これらの態様によれば、表示制御回路への電力の安定供給を実現することができる。

好ましい態様において、前記表示部は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の各交差に対応して設けられた画素からなる画素マトリックスとを具備し、前記表示制御回路は、前記複数のデータ線に前記映像信号を出力する映像信号供給手段と、前記順序回路の状態に基づいて、前記複数のデータ線に出力された前記映像信号の書き込み先となる画素に対応した走査線を前記複数の走査線から選択し、選択した走査線に走査パルスを出力する走査線駆動手段とを具備する。

さらに好ましい態様において、前記映像信号供給手段は、セレクト信号に基づいて、前記映像信号の出力先となるデータ線を切り換えるものであり、前記セレクト信号を供給するための信号配線が接続される端子は、前記タイミング信号を供給するための信号配線が接続される端子が属する端子群と同じ端子群に属する。

この態様によれば、タイミング信号用の信号配線とセレクト信号用の信号配線が同一の端子群に接続され、この端子群に接続されたフレキシブル基板に搭載された供給回路がタイミング信号とこれに同期したセレクト信号を発生することとなる。この態様によれば、供給回路により発生されたタイミング信号とセレクト信号の位相関係を崩さないで表示制御回路内に伝送することが容易になる。

好ましい態様では、前記タイミング信号を供給するための信号配線が前記第１端子群の端子に接続されている。

この態様によれば、タイミング信号の遅延時間を短くすることができるので、電気光学装置の高速動作を実現することができる。

好ましい態様において、前記走査線駆動手段は、前記複数の走査線をグループ分けした各グループ毎に与えられるイネーブル信号に基づいて、前記選択した走査線に対する前記走査パルスを出力するものであり、前記イネーブル信号を供給するための信号配線が前記第１端子群および前記第２端子群に分散して接続されている。

この態様によれば、グループ分けにより、イネーブル信号を供給する信号配線１本当たりの負荷容量を少なくすることができる。また、イネーブル信号を供給するための各信号配線の接続先を第１端子群および第２端子群に分けたため、各信号配線の駆動を第１フレキシブル基板上の供給回路と第２フレキシブル基板上の供給回路が分担することになり、１個の供給回路の消費電力が過大になるのを防止することができる。

この発明の一実施形態である電気光学装置１０００の左側面図である。 同電気光学装置１０００の斜視図である。 同電気光学装置１０００の主要部の電気的構成を示す回路図である。 同電気光学装置１０００のＹドライバー１０２＿Ｌ（１０２＿Ｒ）の構成を示す回路図である。 同Ｙドライバー１０２＿Ｌ（１０２＿Ｒ）の各部の波形を示すタイムチャートである。 同素子基板１０の第１端子群３１および第２端子群３２の周辺の配線レイアウトを示す平面図である。 同第１端子群３１および同第２端子群３２における端子のレイアウトを示す平面図である。 同第１端子群３１および同第２端子群３２の映像信号端子を経由する信号配線を示す説明するための説明図である。 同実施形態の保護回路の構成を示す回路図である。 同実施形態の応用例である投射型表示装置３０００の構成を示す斜視図である。 同実施形態の応用例である情報携帯端末４０００の構成を示す斜視図である。

以下、図面を参照しつつ本発明の実施形態を説明する。

（Ａ．実施形態）
図１は、この発明の一実施形態である電気光学装置１０００の構成を示す左側面図であり、図２は同電気光学装置１０００の構成を示す斜視図である。この電気光学装置１０００は、例えば投射型プロジェクターなどの小型の電子機器の表示ユニットを為すアクティブマトリクス型の液晶表示装置を構成するものである。電気光学装置１０００は、電気光学パネル１と、第１供給回路２１と、第２供給回路２２と、第１フレキシブル（Flexible Printed Circuits）基板５１および第２フレキシブル基板５２と、を備えている。なお、この電気光学装置１０００は、例えば、フルハイビジョンの画素数を縦２倍、横２倍とし、３８４０×２１６０の画素数を有するものであってもよい。また、第１供給回路２１と第２供給回路２２との各々は、例えば、駆動用集積回路である。電気光学パネル１は、素子基板１０に対向基板２０を載置した構成となっている。素子基板１０の表面のうち対向基板２０と重なり合う部分には、画像を表示する画素マトリックス１０１が形成されている。

素子基板１０には、図１に示すＹ方向に沿って対向基板２０に近い順に第１端子群３１と第２端子群３２が順次設けられている。ここで、第１端子群３１には異方性導電膜４１を介して第１フレキシブル基板５１が熱圧着され、第２端子群３２には異方性導電膜４２を介して第２フレキシブル基板５２が熱圧着されている。第１フレキシブル基板５１および第２フレキシブル基板５２は、例えばポリイミドをフィルム状に形成したものである。図１に示すように、第１端子群３１に接続される第１フレキシブル基板５１は、第２端子群３２に接続される第２フレキシブル基板５２の上に重畳するように配置される。

樹脂部材６３は、第２端子群３２のＸ方向に延在する２つの側面のうち対向基板２０から遠い方の側面３２ｂを覆っている。そして、樹脂部材６３は、素子基板１０および第２フレキシブル基板５２の各々の側面３２ｂに連なる部分を覆うように形成されている。

樹脂部材６２は、第２端子群３２のＸ方向に延在する２つの側面のうち対向基板２０に近い方の側面３２ａと、第１端子群３１のＸ方向に延在する２つの側面のうち対向基板２０から遠い方の側面３１ｂとを覆っている。そして、樹脂部材６２は、素子基板１０および第２フレキシブル基板５２の各々の側面３２ａに連なる部分と、素子基板１０および第１フレキシブル基板５１の各々の側面３１ｂに連なる部分とを覆うように形成されている。

樹脂部材６１は、第１端子群３１のＸ方向に延在する２つの側面３１ａおよび３１ｂのうち対向基板２０に近い方の側面である側面３１ａを覆っている。そして、樹脂部材６１は、素子基板１０および第１フレキシブル基板５１の各々の側面３１ａに連なる部分を覆うように形成されている。

図２に示すように電気光学装置１０００は、電気光学パネル１の一辺に第１フレキシブル基板５１および第２フレキシブル基板５２が接続される。
第１供給回路２１は、第１フレキシブル基板５１にＣＯＦ（Chip On Film）技術によって実装されている。第２供給回路２２は、第２フレキシブル基板５２にＣＯＦ技術によって実装されている。第１フレキシブル基板５１は、第２フレキシブル基板５２に積層されている。第１供給回路２１は、第２供給回路２２に積層されている。このように本実施形態では、第１フレキシブル基板５１と第２フレキシブル基板５２とは、電気光学パネル１の表示面に垂直な方向（ｚ方向）において一部が重なるように取り付けられる。

第１フレキシブル基板５１に接続される第１端子群３１には、第１供給回路２１が出力した各種信号が供給される。また、第２フレキシブル基板５２に接続される第２端子群３２は、第２供給回路２２が出力した各種信号が供給される。電気光学パネル１は、第１端子群３１に供給された各種信号と、第２端子群３２に供給された各種信号と、に基づいて画像を表示する。

第１フレキシブル基板５１および第２フレキシブル基板５２には、信号を伝送するための配線（図１、２では省略）が設けられている。
第１フレキシブル基板５１の配線の一方の端部は、電気光学パネル１の第１端子群３１に接続され、他方の端部は、上位制御回路が設けられている制御基板（不図示）に接続されている。第１供給回路２１は、第１フレキシブル基板５１の配線を介して、電気光学パネル１と上位制御回路とに電気的に接続されている。

第２フレキシブル基板５２の配線の一方の端部は、電気光学パネル１の第２端子群３２に接続され、他方の端部は、上位制御回路が設けられている制御基板（不図示）に接続されている。第２供給回路２２は、第２フレキシブル基板５２の配線を介して、電気光学パネル１と上位制御回路とに電気的に接続されている。

図３は電気光学装置１０００の主要部の電気的構成を示す回路図である。図３に示すように、電気光学装置１０００は、画素マトリックス１０１と、２つのＹドライバー１０２＿Ｌおよび１０２＿Ｒと、１０４０個のデマルチプレクサー（以下、ＤＭＰＸと略す）１０３＿１〜１０３＿１０４０とを有する。画素マトリックス１０１は、画像を表示する表示部として機能し、Ｙドライバー１０２＿Ｌおよび１０２＿Ｒと、ＤＭＰＸ１０３＿１〜１０３＿１０４０は、画素マトリックス１０１を駆動する表示制御回路として機能する。

画素マトリックス１０１は、Ｘ方向に延在する２１７６本の走査線ＳＬ１〜ＳＬ２１７６と、Ｙ方向に延在する４１６０本のデータ線ＤＬ１〜ＤＬ４１６０と、これらの走査線とデータ線の各交差に対応して設けられた画素ＰＸとを有する。ここで、画素ＰＸは、画素電極（図示略）と３端子のうちの１つの端子が当該画素電極に接続されたＴＦＴ（Thin Film Transistor）素子（図示略）とを有する。このＴＦＴ素子の３端子のうちの残りの２端子は、走査線ＳＬｉ（ｉ＝１〜２１７６）とデータ線ＤＬｊ（ｊ＝１〜４１６０）とに接続されている。

対向基板２０には、画素マトリックス１０１の全ての画素ＰＸの画素電極と対向する対向電極１０１Ｃが形成されている。この対向電極１０１Ｃと画素マトリックス１０１の各画素ＰＸの画素電極との間には液晶などの電気光学物質（図１および図２では図示略）が挟持されている。画素マトリックス１０１は、素子基板１０と対向基板２０との隙間に形成されている。

Ｙドライバー１０２＿Ｌおよび１０２＿Ｒは、画素マトリックス１０１のＸ方向両側に配置されている。Ｙドライバー１０２＿Ｌおよび１０２＿Ｒは、互いに同期して、１垂直走査期間の間に走査線ＳＬ１〜ＳＬ２１７６に走査パルスを順次出力し、映像信号の書き込み先となる画素ＰＸに対応した走査線を指示する走査線駆動手段である。

Ｙドライバー１０２＿Ｌおよび１０２Ｒには、走査パルスの出力開始タイミングを指示するスタートパルスＤＹ、スタートパルスＤＹのシフトタイミングを指示する２相のクロックＣＬＹ、ＣＬＹＢ、スタートパルスＤＹのシフト方向を指示するシフト方向信号ＳＲ等のタイミング信号と、イネーブル信号ＥＮＢＹ＿１〜ＥＮＢＹ＿８が与えられる。

図４はＹドライバー１０２＿Ｌおよび１０２Ｒの構成を示す回路図である。図４に示すように、Ｙドライバー１０２＿Ｌ（１０２Ｒ）は、シフトレジスター１０２１と、走査線ＳＬ１〜ＳＬ２１７６に各々接続された２１７６組のＮＡＮＤゲート１０２２およびインバーター１０２３の組を有している。

シフトレジスター１０２１は、スタートパルスＤＹ、クロックＣＬＹ、ＣＬＹＢおよびシフト方向信号ＳＲからなるタイミング信号に応じて状態遷移する順序回路である。さらに詳述すると、シフトレジスター１０２１は、スタートパルスＤＹをクロックＣＬＹ、ＣＬＹＢに同期して第１の方向にまたは第１の方向の逆方向である第２の方向にシフトする。いずれの方向にシフトを行うかはシフト方向信号ＳＲにより決定される。走査線ＳＬ１〜ＳＬ２１７６に各々接続された２１７６組のＮＡＮＤゲート１０２２およびインバーター１０２３の組は、順序回路であるシフトレジスター１０２１の状態、具体的にはシフトレジスター１０２１の各段の出力信号に基づいて、各々に与えられるイネーブル信号を走査パルスとして出力する。なお、本実施形態では、タイミング信号に応じて状態遷移する順序回路として、シフトレジスター１０２１を使用したが、順序回路はこれに限定されるものではない。例えばシフトレジスター１０２１の代わりにカウンターを用いてもよい。

図５は図４に示すＹドライバー１０２＿Ｌ（１０２＿Ｒ）の各部の波形を示すタイムチャートである。シフトレジスター１０２１は、垂直走査期間毎に、クロックＣＬＹ、ＣＬＹＢの１周期に相当するパルス幅のスタートパルスＤＹを順次シフトする動作を繰り返す。図５には、シフトレジスター１０２１の第１段出力信号Ｑ１〜第４段出力信号Ｑ４が順次アクティブレベルとなる様子が示されている。

イネーブル信号ＥＮＢＹ＿１〜ＥＮＢＹ＿８は、クロックＣＬＹ、ＣＬＹＢの１周期の１／２に相当する時間だけパルス発生タイミングが相互にずれた８相のパルスである。

走査線ＳＬ１に接続されたＮＡＮＤゲート１０２２およびインバーター１０２３の組は、シフトレジスター１０２１の第１段出力信号Ｑ１がアクティブレベルである期間内に発生するイネーブル信号ＥＮＢＹ＿１を走査線ＳＬ１に対する走査パルスとして出力する。

走査線ＳＬ２に接続されたＮＡＮＤゲート１０２２およびインバーター１０２３の組は、シフトレジスター１０２１の第１段出力信号Ｑ１がアクティブレベルである期間内に発生するイネーブル信号ＥＮＢＹ＿２を走査線ＳＬ２に対する走査パルスとして出力する。

走査線ＳＬ３に接続されたＮＡＮＤゲート１０２２およびインバーター１０２３の組は、シフトレジスター１０２１の第２段出力信号Ｑ２がアクティブレベルである期間内に発生するイネーブル信号ＥＮＢＹ＿３を走査線ＳＬ３に対する走査パルスとして出力する。

走査線ＳＬ４に接続されたＮＡＮＤゲート１０２２およびインバーター１０２３の組は、シフトレジスター１０２１の第２段出力信号Ｑ２がアクティブレベルである期間内に発生するイネーブル信号ＥＮＢＹ＿４を走査線ＳＬ４に対する走査パルスとして出力する。

以下同様であり、シフトレジスター１０２１の第ｉ’段出力信号Ｑｉ’がアクティブレベルである期間、走査線ＳＬｉ−１およびＳＬｉ（ただし、ｉ＝２ｉ’）が走査パルスの出力先となる。その際、イネーブル信号ＥＮＢＹ＿ｋ＋１（ｋはｉを８で除算した余り）が走査線ＳＬｉ−１に対する走査パルスとして出力され、イネーブル信号ＥＮＢＹ＿ｋ＋２が走査線ＳＬｉに対する走査パルスとして出力される。

ＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）は、データ線ＤＬｊ（ｊ＝１〜４１６０）に映像信号を出力する映像信号供給手段を構成している。このＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）にはセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４が与えられる。このセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４は、Ｙドライバー１０２＿Ｌおよび１０２＿Ｒに供給されるクロックＣＬＹ、ＣＬＹＢに同期して供給される。ＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）は、このセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４に基づいて、映像信号ＶＩＤｍ（ｍ＝１〜１０４０）をデータ線ＤＬｊ（ｊ＝１〜４１６０）に振り分ける。

さらに詳述すると、例えばＤＭＰＸ１０３＿１０４０は、セレクト信号ＳＥＬ＿１がアクティブレベルである場合に映像信号ＶＩＤ１０４０の出力先をデータ線ＤＬ４１５７とする。また、ＤＭＰＸ１０３＿１０４０は、セレクト信号ＳＥＬ＿２がアクティブレベルである場合に映像信号ＶＩＤ１０４０の出力先をデータ線ＤＬ４１５８とする。また、ＤＭＰＸ１０３＿１０４０は、セレクト信号ＳＥＬ＿３がアクティブレベルである場合に映像信号ＶＩＤ１０４０の出力先をデータ線ＤＬ４１５９とする。また、ＤＭＰＸ１０３＿１０４０は、セレクト信号ＳＥＬ＿４がアクティブレベルである場合に映像信号ＶＩＤ１０４０の出力先をデータ線ＤＬ４１６０とする。このようにＤＭＰＸ１０３＿１０４０は、セレクト信号ＳＥＬ＿１〜ＳＥＬ＿４に基づいて、映像信号ＶＩＤ１０４０の出力先の切り換えを行う。他のＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０３９）も同様である。
以上が電気光学装置１０００の主要部の構成の概略である。

図６は素子基板１０における第１端子群３１および第２端子群３２の周辺の配線レイアウトを示す平面図である。また、図７は第１端子群３１および第２端子群３２を構成する端子のレイアウトを示す平面図である。

図３および図６に示すように、素子基板１０における第１端子群３１と第２端子群３２との間には第２端子群３２用の保護回路領域７２が設けられている。素子基板１０には、第２端子群３２における入力信号用端子と、保護回路領域７２内の保護回路の入力ノードを接続する信号配線と、同保護回路の出力ノードと表示制御回路内の入力ノードとを接続する信号配線が形成されている（図６では図示略）。

素子基板１０において、対向基板２０との対向領域（すなわち、表示部の領域）と第１端子群３１との間には第１端子群３１用の保護回路領域７１が設けられている。素子基板１０には、第１端子群３１における入力信号用端子と保護回路領域７１内の保護回路の入力ノードを接続する信号配線と、同保護回路の出力ノードと表示制御回路内の入力ノードとを接続する信号配線が形成されている。

図７に示すように、第１端子群３１および第２端子群３２には、表示部の対向電極１０１Ｃに対向電極電圧ＬＣＣＯＭを供給するための電源供給端子と、Ｙドライバー１０２＿Ｌおよび１０２＿Ｒに高電位電源電圧ＶＤＤＹを供給するための電源供給端子と、Ｙドライバー１０２＿Ｌおよび１０２＿Ｒに低電位電源電圧ＶＳＳＹを供給するための電源供給端子がある。

本実施形態では、電力供給の安定化を図るために、１種類の電源電圧（例えば電圧ＬＣＣＯＭ）を供給するための電源供給端子が第１端子群３１のＸ方向両端と第２端子群３２のＸ方向両端の４カ所に設けられている。また、１つの電源供給端子は、隣り合った複数の端子を相互に短絡した幅広のメタルパターンとなっている。そして、第１端子群３１および第２端子群３２間において、Ｙ方向に並んだ同一種類の電源供給端子はメタルパターンにより短絡されている。

従って、第１フレキシブル基板５１または第２フレキシブル基板５２を介して供給される各種類の電源電圧ＬＣＣＯＭ、ＶＤＤＹ、およびＶＳＳＹは、第１端子群３１のＸ方向両端の当該電源電圧に対応した２個の電源電圧供給端子と第２端子群３２のＸ方向両端の当該電源電圧に対応した２個の電源電圧供給端子を並列に経由する。これら４個の電源電圧供給端子に接続された素子基板１０上の４系統の電源配線を介して表示部や表示制御回路に各種類の電源電圧ＬＣＣＯＭ、ＶＤＤＹ、およびＶＳＳＹが供給される。従って、電源電圧の安定供給を実現することができる。

素子基板１０において、クロックＣＬＹ、ＣＬＹＢ、シフト方向信号ＳＲ、スタートパルスＤＹ等、Ｙドライバー１０２Ｌおよび１０２Ｒ内のシフトレジスター１０２１の動作を制御するタイミング信号を供給するための信号配線は、第１端子群３１内の端子のみに接続されている。各種のタイミング信号を供給するための信号配線の接続先が第１端子群３１と第２端子群３２に分かれると、両信号配線の伝搬遅延にずれが生じ、表示制御回路のタイミング制御が困難になる場合があるからである。

また、セレクト信号ＳＥＬ＿１〜ＳＥＬ＿４を供給するための信号配線は、タイミング信号を供給するための信号配線と同様、第１端子群３１の端子にのみ接続されている。ＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）に供給されるセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４をタイミング信号、特にクロックＣＬＹ、ＣＬＹＢに同期させる必要があるからである。

本実施形態では、第１フレキシブル基板５１に搭載された第１供給回路２１が互いに同期したタイミング信号およびセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４を出力する。本実施形態では、このタイミング信号およびセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４が同じ第１端子群３１内の各端子を経由して表示制御回路に供給される。

さらに詳述すると、素子基板１０には、ＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）に対するセレクト信号ＳＥＬ＿１〜ＳＥＬ４の入力経路として、ＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）の左側からの入力経路と右側からの入力経路が設けられている（図３参照）。一方、第１フレキシブル基板５１に搭載された第１供給回路２１は、セレクト信号ＳＥＬ＿１〜ＳＥＬ４の各々を２本の信号配線に出力し、これら別個の信号配線を介して、第１端子群３１内の左側のＳＥＬ（左側）と表記された端子群内の端子と第１端子群３１内の右側のＳＥＬ（右側）と表記された端子群内の端子に供給する。そして、素子基板１０には、図７においてＳＥＬ（左側）と表記された端子群に供給されるセレクト信号ＳＥＬ＿１〜ＳＥＬ４をＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）に左側から供給する４本の信号配線が形成されている。また、素子基板１０には、ＳＥＬ（右側）と表記された端子群に供給されるセレクト信号ＳＥＬ＿１〜ＳＥＬ４をＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）に左側から供給する４本の信号配線とが形成されている。

このような構成によれば、第１フレキシブル基板５１上の第１供給回路２１においてセレクト信号ＳＥＬ＿１〜ＳＥＬ４を出力する回路（あるいは出力バッファー）の１個当たりの負荷を軽くし、ＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）に供給されるセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４を第１供給回路２１がＹドライバー１０２＿Ｌおよび１０２＿Ｒに供給するタイミング信号に同期させることができる。
なお、図３に示すように第１端子群３１おいてセレクト信号ＳＥＬ＿１〜ＳＥＬ＿４が供給される８個の端子と、これらの８個の端子と対応する位置に形成される第２端子群３２の８個の端子は、８本の信号配線を用いて１対１に接続されてもよいし、接続しなくてもよい。接続する場合は、第２端子群３２の８個の端子には、第２供給回路２２から信号が供給されない。

次にイネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）を供給する端子および信号配線について説明する。上述したように、本実施形態では、表示制御回路に対して８相のイネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）が供給される。図７に示すように、イネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）のうちインデックスｋが奇数であるイネーブル信号ＥＮＢＹ＿ｏｄｄを供給するための信号配線は、第２端子群３２の端子にのみ接続され、インデックスｋが偶数であるイネーブル信号ＥＮＢＹ＿ｅｖｅｎを供給するための信号配線は、第１端子群３１の端子にのみ接続されている。このように８種類のイネーブル信号を表示制御回路に供給し、かつ、イネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）用の各信号配線の接続先を第１端子群３１と第２端子群３２とに分けている理由は次の通りである。

上述したようにイネーブル信号は、走査パルスの元となる信号である。本実施形態では、８相のイネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）を使用しているが、その８倍の周波数の１相のイネーブル信号から走査パルスを生成することも可能である。しかし、そのようにすると、この１相のイネーブル信号を２１７６本の走査線ＳＬ１〜ＳＬ２１７６に各々対応した２１７６個のＮＡＮＤゲート１０２２に与え、イネーブル信号を通過させるＮＡＮＤゲート１０２２を切り換える制御をシフトレジスター１０２１に行わせることとなる。この場合、イネーブル信号を伝送する信号配線には、２１７６個のＮＡＮＤゲート１０２２からなる負荷が接続されることになる。このような負荷は過大であり、電気光学装置１０００の高速駆動に支障を来す。

そこで、本実施形態では、２１７６本の走査線ＳＬ１〜ＳＬ２１７６が８グループに分けられ、１種類のイネーブル信号ＥＮＢＹ＿ｋは、１グループ分の走査線、すなわち、２１７６／８＝２７２本の走査線に接続された２７２個のＮＡＮＤゲート１０２２に供給される。このように、８相のイネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）を使用すると、イネーブル信号を伝送する信号線１本当たりの負荷は１相の場合の１／８に減少することとなる。

ここで、イネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）用の８本の信号配線を第１端子群３１または第２端子群３２の一方のみに接続することも考えられる。しかし、例えばイネーブル信号ＥＮＢＹ＿ｋ（ｋ＝１〜８）用の８本の信号配線を第１端子群３１のみ接続したとすると、第１フレキシブル基板５１に搭載された第１供給回路２１がこの８本の信号配線を介して２１７６本の走査線ＳＬ１〜ＳＬ２１７６に対応した各ＮＡＮＤゲート１０２２を駆動することになり、当該第１供給回路２１の消費電力が過大となる。

そこで、本実施形態では、イネーブル信号ＥＮＢＹ＿ｅｖｅｎを供給するための信号配線を第１端子群３１の端子にのみ接続して、第１フレキシブル基板５１上の第１供給回路２１により駆動し、イネーブル信号ＥＮＢＹ＿ｏｄｄを供給するための信号配線を第２端子群３２の端子にのみ接続して、第２フレキシブル基板５２の第２供給回路２２により駆動するようにしているのである。なお、図３に示すようにイネーブル信号ＥＮＢＹ＿１〜ＥＮＢＹ＿８は、第１端子群３１および第２端子群３２において左側から入力するので、素子基板１０に形成された信号配線を介して、まず、左側に配置されたＹドライバー１０２＿Ｌに供給される。そして、素子基板１０の上部に設けられた信号配線を介して、右側に配置されたＹドライバー１０２＿Ｒに供給される。

次に映像信号ＶＩＤｍ（ｍ＝１〜１０４０）を供給する端子および信号配線について説明する。映像信号ＶＩＤｍ（ｍ＝１〜１０４０）を供給するための信号配線は本数が多く、第１端子群３１または第２端子群３２の一方のみに接続することができない。そこで、本実施形態では、図７に示すように、映像信号ＶＩＤｍ（ｍ＝１〜１０４０）を供給するための各信号配線の接続先を第１端子群３１と第２端子群３２とに分散させた。具体的には、表示回路１００内においてＸ方向に並んだ映像信号ＶＩＤｍ（ｍ＝１〜１０４０）の各信号配線のうちインデックスｍが奇数である映像信号ＶＩＤｏｄｄの信号配線は第２端子群３２の各端子に、インデックスｍが偶数である映像信号ＶＩＤｅｖｅｎの信号配線は第１端子群３１の各端子に接続されている。

高速動作を実現するためには、映像信号ＶＩＤｍ（ｍ＝１〜１０４０）がＤＭＰＸ１０３＿ｍ（ｍ＝１〜１０４０）に到達するまでの伝搬遅延時間を揃える必要がある。本実施形態では、各信号配線の接続先を第１端子群３１と第２端子群３２とに分散させた状態で、映像信号ＶＩＤｍ（ｍ＝１〜１０４０）の伝搬遅延時間を揃えるため、それらの信号配線の構成について改良を行っている。

図８は第１端子群３１および第２端子群３２の映像信号用の端子を経由する信号配線を示す平面図である。図８には、第１端子群３１において、インデックスｍが偶数である映像信号ＶＩＤｍの一部である映像信号ＶＩＤ４８８、４８６、…用の端子３１１が示されている。また、図８には、第２端子群３２において、インデックスｍが奇数である映像信号ＶＩＤｍの一部である映像信号ＶＩＤ４８７、４８５、…用の端子３２１が示されている。本実施形態では、第１端子群３１における映像信号用の各端子３１１と、第２端子群３２における映像信号用の各端子３２１はＸ方向における位置が同じである。

第１端子群３１と第２端子群３２との間には保護回路領域７２が設けられている。また、第１端子群３１と表示部との間には保護回路領域７１が設けられている。これらの保護回路領域７２および保護回路領域７１の内には、複数の保護回路Ｑが形成されている。
図９に保護回路Ｑの回路図を示す。この図に示すように保護回路Ｑは、保護抵抗７Ｒ、ＰチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体構造の電界効果トランジスターであり、以下、単にトランジスターという）Ｐ１、ＮチャネルのトランジスターＮ１を備える。トランジスターＰ１のゲート７Ｐｇとソース７Ｐｓとは短絡され、そこには高電位電源電圧ＶＤＤＹが供給される。一方、トランジスターＮ１のゲート７Ｎｇとソース７Ｎｓとは短絡され、そこには低電位電源電圧ＶＳＳＹが供給される。
トランジスターＰ１とトランジスターＮ１との共通のドレイン７Ｄには、保護抵抗７Ｒが接続される。この保護回路Ｑによって共通のドレイン７Ｄの電圧、即ち、映像信号用の信号配線の電圧が、低電位電源電圧ＶＳＳＹよりトランジスターＮ１の閾値電圧だけ低い電圧から、高電位電源電圧ＶＤＤＹよりトランジスターＰ１の閾値電圧だけ高い電圧の範囲に制限される。これにより、静電気等によって高電圧が第１端子群３１または第２端子群３２に印加されたとしても、表示制御回路が静電破壊されるのを抑制することができる。なを、保護回路領域７１にも同様の保護回路Ｑが複数形成されている。

図８に示すように、保護回路領域７２において１個の端子３２１に対して一対のトランジスターＰ１およびトランジスターＮ１が形成されている。そして、ＯＦＦ状態である２個のトランジスターの共通のドレイン７Ｄが端子３２１とＸ方向において同じ位置を占めている。この点は、保護回路領域７１においても同様である。

第２端子群３２に属する端子３２１を経由する映像信号ＶＩＤ４８７、ＶＩＤ４８５、…用の信号経路の構成は次の通りである。例えば映像信号ＶＩＤ４８７用の信号経路は、信号配線３２５と、信号配線７２１と、信号配線７２２とを含む。信号配線３２５は、映像信号ＶＩＤ４８７用の端子３２１と保護抵抗７Ｒの一端とを接続する。信号配線７２１は、保護抵抗７Ｒの他端とトランジスターＰ１およびＮ１のドレイン７Ｄとを接続する。信号配線７２２は、ドレイン７ＤからＹ方向に沿って表示回路１００側に延びる。

ここで、映像信号ＶＩＤ４８７用の端子３２１と、信号配線３２５と、保護抵抗７Ｒと、トランジスターのドレイン７Ｄと、信号配線７２２は、Ｙ方向に沿った一直線上にある。

また、映像信号ＶＩＤ４８７用の信号経路は、信号配線７２３を含む。この信号配線７２３には、信号配線７２２との接続部から表示回路１００側に向かう第１の方向（Ｙ方向）に延びる第１の区間がある。また、信号配線７２３には、第１の区間に接続され、第１の方向に対して折れ曲がった第２の方向に延びる第２の区間がある。また、信号配線７２３には、第２の区間に接続され、第１端子群３１の映像信号ＶＩＤ４８８およびＶＩＤ４８６用の２個の端子３１１間の中央に向かって第１の方向（Ｙ方向）に延びる第３の区間がある。また、映像信号ＶＩＤ４８７用の信号経路は、信号配線７２３との接続部から同２個の端子３１１間の中央を抜けて表示制御回路に向けて第１の方向（Ｙ方向）に延びる信号配線３１４を含む。

さらに映像信号ＶＩＤ４８７用の信号経路は、映像信号ＶＩＤ４８７用の端子３２１から表示制御回路とは反対側の素子基板１０の端部に向けて延びる信号配線３２２を含む。

以上の映像信号ＶＩＤ４８７用の信号経路において、信号配線３２２、７２３は、端子３２１と同層のメタル層配線であり、信号配線３２５、７２１、７２２、３１４は、端子３２１よりも下層のメタル層配線である。また、端子３１１は、端子３２１と同層のメタル層配線である。従って、第１端子群３１の端子３１１と、第２端子群３２からの映像信号を伝送する信号配線３１４は、層の異なったメタル層配線である。

第２端子群３２を経由する映像信号ＶＩＤ４８７以外の他の映像信号ＶＩＤ４８５、ＶＩＤ４８３、…用の信号経路も同様な構成である。

第１端子群３１に属する端子３１１を経由する映像信号ＶＩＤ４８８、ＶＩＤ４８６、…用の信号経路の構成は次の通りである。例えば映像信号ＶＩＤ４８６用の信号経路は、映像信号ＶＩＤ４８６用の端子３１１と保護抵抗７１Ｒの一端とを接続する信号配線３１５を含む。この保護抵抗７１Ｒの他端は、映像信号ＶＩＤ４８７用の信号経路と同様、ＯＦＦ状態のトランジスターのドレイン７Ｄを経由して表示回路１００側に延びる信号配線（図示略）に接続されている。

また、映像信号ＶＩＤ４８６用の信号経路は、信号配線７２４を含む。この信号配線７２４には、映像信号ＶＩＤ４８６用の端子３１１から第１の方向（Ｙ方向）に沿って素子基板１０の端部に延びる第１の区間がある。また、信号配線７２４には、第１の区間に接続され、第１の方向に対して折れ曲がった第２の方向に沿って延びる第２の区間がある。また、信号配線７２４には、第２の区間に接続され、トランジスターのソース７２Ｓの上層を第１の方向（Ｙ方向）に通過して映像信号ＶＩＤ４８７およびＶＩＤ４８５用の２個の端子３１１間の中央に向かって第１の方向（Ｙ方向）に延びる第３の区間がある。

さらに映像信号ＶＩＤ４８６用の信号経路は、信号配線７２４との接続部から映像信号ＶＩＤ４８７およびＶＩＤ４８５用の２個の端子３１１間の中央を抜けて素子基板１０の端部に延びる配線３２４および３２３とを含む。なお、電気光学パネル１の製造過程では、信号配線３２２および３２３は、ガードリングに接続されているが、完成体では、ガードリングに接続されることはない。信号配線３２２および３２３は、所定の位置で端部を形成してもよいし、あるいは、検査端子に接続されてもよい。

次に、映像信号ＶＩＤ４８６用の信号経路Ａ-Ａ’の断面について説明する。素子基板１０は４層の構造を有する。第１層はポリシリコン層であり、第２層〜第４層はメタル配線層である。第２層〜第４層の材料として、アルミニウムまたはアルミニウム合金（例えば、ＡＬＴｉ）などを用いることができる。

信号配線３２３は、第１層（ポリシリコン層）で形成される。また、配線３２４は、第２層で形成される。信号配線７２４は、第４層で形成される。なお、高電位電源電圧ＶＤＤＹと低電位電源電圧とを供給する電源配線は、第２層および第３層で形成される。
次に、端子３１１は、第１層、第２層、第３層、および第４層をスルーホールで接続して構成する。このように、４つの層を全て用いたのは、第１フレキシブル基板５１と圧着するのに必要な強度を持たせるとともに、端子３１１の抵抗を下げるためである。なお、端子３１１の上面はＩＴＯ（Indium Tin Oxide）膜を形成することが好ましい。また、必ずしも４層で構成する必要はなく、少なくとも２層以上で構成すればよい。

保護回路領域７１において、抵抗７Ｒは、第１層（ポリシリコン層）によって形成される。抵抗７Ｒと保護回路Ｑとを接続する信号配線７１１は、第４層によって形成される。
そして、保護回路Ｑは、第１層、第３層および第４層を用いて構成される。
また、信号配線７１２は第４層によって形成され、信号配線７１３は第４層によって形成される。

次に、映像信号ＶＩＤ４８６用の信号経路Ｂ-Ｂ’の断面について説明する。信号配線３２２は、第１層（ポリシリコン層）で形成される。端子３２１は、第１層、第２層、第３層、および第４層をスルーホールで接続して構成する。なお、端子３２１の上面はＩＴＯ膜を形成することが好ましい。

保護回路領域７２において、抵抗７Ｒは、第１層（ポリシリコン層）によって形成される。そして、保護回路Ｑは、第１層、第３層および第４層を用いて構成される。
また、信号配線７２２は第４層を用いて構成され、信号配線７２３および信号配線３１４は第２層を用いて構成される。さらに、配線７１４は第４層を用いて構成される。

保護回路領域７２から第１端子群３１までの間は第２層を用いる。そして、表示制御回路へ至る配線７１４は、信号配線７１３と同じ第４層を用いる。さらに、第１端子群３１と第２端子群３２との間は、信号配線７２４が第４層を用いて形成され、信号配線７２３が第４層と異なる第２層を用いて構成される。ここで、信号配線７２４と信号配線７２３とは素子基板１０に対して垂直な方向から平面視した場合に重ならない。
ここで、信号配線７２４の厚さは、例えば、０．２μｍ〜０．４μｍであることが好ましく、その幅は５〜１０μｍであることが好ましい。一方、信号配線７２３の厚さは０．２５μｍ〜０．４５μ、であることが好ましく、その幅は１５〜３０μｍであることが好ましい。さらに、第２層と第４層との間の距離は、１μｍ〜１．５μｍであることが好ましい。

第１端子群３１を経由する映像信号ＶＩＤ４８８およびＶＩＤ４８７以外の他の映像信号ＶＩＤ４８６、ＶＩＤ４８５…用の信号経路も同様な構成である。

第１端子群３１を経由する映像信号用の信号経路において、端子３１１から素子基板１０の端部に延びる信号配線が設けられているのは、当該信号経路に接続される容量と、第２端子群３２を経由する映像信号用の信号経路に接続される容量とを略等しくするためである。

本実施形態において、第２端子群３２は第１端子群３１よりも表示制御回路から離れている。このため、映像信号を供給するための信号配線の配線幅を第２端子群３２と第１端子群３１とで同じすると、第１端子群３１を経由する信号配線の抵抗に比べて、第２端子群３２の経由する信号配線の抵抗が大きくなる。そこで、本実施形態では、信号配線の幅等を調整することにより、第１端子群３１からＤＭＰＸ１０３＿ｍに至る映像信号ＶＩＤ＿ｅｖｅｎの信号配線の抵抗と第２端子群３２からＤＭＰＸ１０３＿ｍに至る映像信号ＶＩＤ＿ｏｄｄの信号配線の抵抗を略等しくしている。

また、本実施形態では、第２端子群３２を経由する映像信号用の信号配線を第１端子群３１の隣り合った２個の端子３１１間を通過させるようにしているので、第２端子群３２を経由する映像信号用の信号配線の配線長を極力短くすることができる。

従って、本実施形態によれば、第１端子群３１を経由する信号配線、第２端子群３２を経由する信号配線の両方の抵抗を小さくすることができる。

よって、本実施形態によれば、映像信号ＶＩＤｍ（ｍ＝１〜１０４０）の伝搬遅延時間を極力短くし、かつ、揃え、電気光学装置１０００の高速動作を実現することができる。

また、本実施形態では、第１端子群３１の隣接する端子３１１の間を通過する配線３１４を端子３１１と異なる層の配線とし、かつ、第２端子群３２の隣接する端子３２１の間を通過する配線３２４を端子３２１と異なる層の配線としている。このため、本実施形態では、隣接する２本の映像信号用の信号配線間のクロスカップリングを低減することができる。

また、本実施形態によれば、第２端子群３２を経由する映像信号用の信号配線を第１端子群３１の隣り合った２個の端子３１１間に向かわせるために、トランジスターのドレイン７Ｄと第１端子群３１との間の領域に傾斜区間を有する信号配線７２３を設けている。この態様によれば、端子３２１に入力された静電ノイズは、保護抵抗７Ｒおよびトランジスターのドレイン７Ｄを通過して十分に弱められた状態で信号配線７２３に与えられるため、信号配線７２３のＹ方向区間と傾斜区間との境目に生じるエッジからの放電を防止し、信号配線７２３の溶断等を防止することができる。

（Ｂ．変形例）
以上、この発明の実施形態について説明したが、この実施形態に以下に述べる変形を加えても勿論良い。

（Ｂ−１）上述した実施形態では、イネーブル信号を供給するための８本の信号配線の半分の接続先を第１端子群３１とし、残りの半分の接続先を第２端子群３２としたが、これは一例であり、第１端子群３１に接続するイネーブル信号用の信号配線の本数と第２端子群３２に接続するイネーブル信号用の信号配線の本数とを変えてもよい。すなわち、第１フレキシブル基板５１上の第１供給回路２１の消費電力と第２フレキシブル基板５２上の第２供給回路２２の消費電力の両方が適切な値になるように、第１端子群３１に接続するイネーブル信号用の信号配線の本数と第２端子群３２に接続するイネーブル信号用の信号配線の本数とを調整すればよい。

（Ｂ−２）上述した実施の形態にあっては、画素回路のスイッチング素子として、ＴＦＴで代表される３端子素子を用いる場合について説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素回路のスイッチング素子として２端子素子を用いる場合には、走査線を一方の基板に形成し、データ線を他方の基板に形成するとともに、２端子素子を、走査線又はデータ線のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素回路は、走査線とデータ線との間に直列接続された二端子素子と、液晶とから構成されることとなる。

（Ｂ−３）上述した実施形態では、電気光学装置の一例として、アクティブマトリクス型の液晶表示装置を取り上げて説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。また、電気光学物質として、有機ＥＬ（Electro Luminescent）を用いた有機発光ダイオード素子を発光行素子として有する電気光学装置に上述した実施形態を適用してもよい。また、有機ＥＬ以外の電気光学物質を用いた電気光学パネルにも本発明は適用される。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、液晶や発光ポリマーなどを電気光学物質として用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネルに対しても上述した実施形態と同様に本発明が適用され得る。また、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネルに対しても上述した実施形態と同様に本発明が適用され得る。また、黒色トナーを電気光学物質として用いたトナーディスプレイパネルに対しても上述した実施形態と同様に本発明が適用され得る。また、ヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど各種の電気光学パネルに対しても上述した実施形態と同様に本発明が適用され得る。

（Ｃ．応用例）
図１０は、電気光学装置１０００を適用した投射型表示装置（３板式のプロジェクター）３０００の模式図である。投射型表示装置３０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１０００（１０００Ｒ，１０００Ｇ，１０００Ｂ）を含んで構成される。照明光学系３００１は、照明装置（光源）３００２からの出射光のうち赤色成分ｒを電気光学装置１０００Ｒに供給し、緑色成分ｇを電気光学装置１０００Ｇに供給し、青色成分ｂを電気光学装置１０００Ｂに供給する。各電気光学装置１０００は、照明光学系３００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系３００３は、各電気光学装置１０００からの出射光を合成して投射面３００４に投射する。上述した電気光学装置１０００を適用することにより、高精細表示が可能な小型の投射型表示装置３０００が容易に実現できる。

図１１は、電気光学装置１０００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成例を示す図である。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１０００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１０００に表示される。

なお、電気光学装置１０００が適用される電子機器としては、図９〜図１１に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。

１０００…電気光学装置、１…電気光学パネル、１０…素子基板（基板）、２０…対向基板、２１…第１供給回路、２２…第２供給回路、３１…第１端子群、３２…第２端子群、５１…第１フレキシブル基板、５２…第２フレキシブル基板、４１，４２…異方性導電膜、６１，６２，６３…樹脂部材、１００…表示回路、１０１…画素マトリックス、１０１Ｃ…対向電極、ＰＸ…画素、ＳＬ１〜ＳＬ２１７６…走査線、ＤＬ１〜ＤＬ４１６０…データ線、１０２＿Ｌ，１０２＿Ｒ…Ｙドライバー、１０３＿１〜１０３＿１０４０…ＤＭＰＸ、１０２１…シフトレジスター、１０２２…ＮＡＮＤゲート、１０２３…インバーター、３１１，３２１…端子、３２２〜３２５，７２１〜７２４，３１４，３１５，７１２〜７１４…配線、７Ｒ，７Ｒ…保護抵抗、Ｑ…保護回路、７Ｐｇ, ７Ｎｇ…ゲート、７Ｄ…ドレイン、３０００…投射型表示装置、４０００…情報携帯端末。

Claims (8)

1. 画像を表示する表示部と前記表示部を駆動する表示制御回路が形成された基板を備えた電気光学装置において、
   前記基板には、前記表示制御回路から近い順に第１フレキシブル基板を接続するための第１端子群と第２フレキシブル基板を接続するための第２端子群が配置され、
   前記表示制御回路は、タイミング信号に応じて状態遷移する順序回路を含み、当該順序回路の状態に基づいて前記表示部における映像信号の書き込み先を示す信号を生成するものであり、
   前記タイミング信号を供給するための信号配線が前記第１端子群及び前記第２端子群のうち前記第１端子群の端子のみに接続されたことを特徴とする電気光学装置。
2. 前記表示制御回路に電源を供給するための電源配線が前記第１端子群の端子および前記第２端子群の端子の両方に接続されたことを特徴とする請求項１に記載の電気光学装置。
3. 前記第１端子群における端子の配列方向の両側の各端子と、前記第２端子群における端子の配列方向の両側の各端子に同一種類の電源配線が接続されたことを特徴とする請求項
   ２に記載の電気光学装置。
4. 前記表示部は、
   複数の走査線と、
   複数のデータ線と、
   前記複数の走査線および前記複数のデータ線の各交差に対応して設けられた画素からなる画素マトリックスとを具備し、
   前記表示制御回路は、
   前記複数のデータ線に前記映像信号を出力する映像信号供給手段と、
   前記順序回路の状態に基づいて、前記複数のデータ線に出力された前記映像信号の書き込み先となる画素に対応した走査線を前記複数の走査線から選択し、選択した走査線に走査パルスを出力する走査線駆動手段とを具備することを特徴とする請求項１〜３のいずれか１の請求項に記載の電気光学装置。
5. 前記映像信号供給手段は、セレクト信号に基づいて、前記映像信号の出力先となるデータ線を切り換えるものであり、
   前記セレクト信号を供給するための信号配線が接続される端子は、前記タイミング信号を供給するための信号配線が接続される端子が属する端子群と同じ端子群に属することを特徴とする請求項４に記載の電気光学装置。
6. 画像を表示する表示部と前記表示部を駆動する表示制御回路が形成された基板を備えた電気光学装置において、
   前記基板には、前記表示制御回路から近い順に第１フレキシブル基板を接続するための第１端子群と第２フレキシブル基板を接続するための第２端子群が配置され、
   前記表示制御回路は、タイミング信号に応じて状態遷移する順序回路を含み、当該順序回路の状態に基づいて前記表示部における映像信号の書き込み先を示す信号を生成するものであり、
   前記タイミング信号を供給するための信号配線が前記第１端子群または前記第２端子群のうち一方の端子群の端子に接続され、
   前記表示部は、
   複数の走査線と、
   複数のデータ線と、
   前記複数の走査線および前記複数のデータ線の各交差に対応して設けられた画素からなる画素マトリックスとを具備し、
   前記表示制御回路は、
   前記複数のデータ線に前記映像信号を出力する映像信号供給手段と、
   前記順序回路の状態に基づいて、前記複数のデータ線に出力された前記映像信号の書き込み先となる画素に対応した走査線を前記複数の走査線から選択し、選択した走査線に走査パルスを出力する走査線駆動手段とを具備し、
   前記走査線駆動手段は、前記複数の走査線をグループ分けした各グループ毎に与えられるイネーブル信号に基づいて、前記選択した走査線に対する前記走査パルスを出力するものであり、
   前記イネーブル信号を供給するための信号配線が前記第１端子群および前記第２端子群に分散して接続されてなることを特徴とする電気光学装置。
7. 前記表示制御回路に電源を供給するための電源配線が前記第１端子群の端子および前記第２端子群の端子の両方に接続されたことを特徴とする請求項６に記載の電気光学装置。
8. 前記第１端子群における端子の配列方向の両側の各端子と、前記第２端子群における端子の配列方向の両側の各端子に同一種類の電源配線が接続されたことを特徴とする請求項７に記載の電気光学装置。

Images