JP6764829B2 - 表示パネルの制御装置、表示装置および表示パネルの駆動方法 - Google Patents

Description

本発明は、表示パネルの制御装置、表示装置および表示パネルの駆動方法に関する。

従来、コンピュータやモバイルデバイスにおいて、表示画面への映像の表示はＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と呼ばれる映像処理装置によって行われている（例えば、特許文献１参照）。

特許文献１に記載の表示装置では、設定されているオンデューティに応じて、１フレームを構成するサブフレーム数を決定している。そして、決定したサブフレーム数により表示駆動が行われている。

また、近年、表示画面への映像表示の速度は、ＧＰＵの性能で決定されるようになりつつある。

特開２００６−３０５１６号公報

従来技術にかかる表示装置では、１画面分の表示を行う時間（フレーム期間）は一定であったため、想定される垂直ライン数に基づいて、フレーム期間に対する発光期間の比であるデューティが定められていた。そして、表示装置は、当該デューティに基づいた発光を行うように、予め定められた発光タイミングおよび消光タイミングで表示を行うように、映像信号および同期信号により制御されていた。

しかし、フレーム期間はＧＰＵが処理する内容次第で変動するものであるため、ＧＰＵの処理能力等により、フレーム期間が大きく変動する場合がある。フレーム期間が変動すると、フレーム期間に対する発光期間の比であるデューティも変動する。これにより、予め定められた発光タイミングと実際の表示タイミングとが一致せず、画面に細かいちらつきが表示されるフリッカー現象が生じるという課題があった。

上記課題に鑑み、本発明は、フリッカー現象を抑制することができる表示パネルの制御装置、表示装置および表示パネルの駆動方法を提供することを目的とする。

上記目的を達成するために、本発明にかかる表示パネルの制御装置の一態様は、行列状に配置された複数の画素回路を有する表示パネルの表示を制御する制御装置であって、外部から受信した映像信号を一時的に保持するデータ保持部と、外部から受信した垂直同期信号に基づいて、前記映像信号を前記データ保持部から前記表示パネルへ供給する同期制御部と、前記表示パネルの発光および消光を制御するデューティ制御部とを備え、前記同期制御部は、前記垂直同期信号を受信したときにフレーム期間を開始し、前記フレーム期間は、前記同期制御部が前記垂直同期信号を受信した後前記映像信号が前記データ保持部から前記表示パネルへ供給され終わるまでの映像期間と、前記映像期間の終了後前記同期制御部が次の前記垂直同期信号を受信するまでの延長期間とからなり、前記同期制御部は、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化させ、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号を前記データ保持部に一時的に保持させ、前記初期化後であって前記映像期間中に、前記データ保持部に、前記映像信号を前記データ保持部から前記表示パネルへ供給させ、前記デューティ制御部は、前記初期化後であって前記映像期間中に、前記表示パネルを発光させ、前記延長期間中に、所定のデューティで前記表示パネルの発光および消光を行うように前記表示パネルを制御する。

これにより、映像期間の開始直後に、表示パネルの消光および初期化期間が設定されているので、フレーム期間が変動しても、消光および初期化期間は確保される。また、制御装置は、データ保持部を備えているので、映像期間の開始直後に外部から受信した映像信号を一時的にデータ保持部へ保持することができる。したがって、各フレームについて、映像期間の開始直後であっても一定の消光および初期化期間を確保することができる。また、映像期間の後には延長期間が設けられるので、ＧＰＵの処理能力等によりフレーム期間が変動しても、映像期間には一定の信号処理および映像表示を行い、変動した時間分については延長期間で調整することができる。これにより、表示パネルにおいてフリッカー現象を抑制することができる。

また、前記所定のデューティは、前記映像期間の長さに対する前記映像期間における前記表示パネルの発光期間の長さの比と同一であってもよい。

これにより、ＧＰＵの処理能力等により１フレーム期間が変動して延長期間が設けられた場合であっても、映像期間と延長期間とでは、映像信号の発光と消光の割合は同一となる。よって、制御装置の制御による表示装置では、フリッカー現象を抑制することができる。

また、前記デューティ制御部は、前記表示パネルの発光および消光のシーケンスを出力するシーケンサと、前記シーケンサから出力されるシーケンスに基づいて、前記表示パネルの発光および消光を制御する発光制御部とを有してもよい。

これにより、シーケンサから出力されるシーケンスに基づいて、安定した表示を行うことができる。

また、前記シーケンサは、前記映像期間の長さをカウントする映像期間カウンタと、前記映像期間のうち、前記表示パネルが消光している消光期間の長さをカウントする消光期間カウンタと、前記映像期間のうち、前記表示パネルが発光している発光期間の長さをカウントする発光期間カウンタと、前記映像期間カウンタ、前記消光期間カウンタおよび前記発光期間カウンタでのカウント値に基づいて、前記表示パネルの発光および消光のシーケンスを生成するシーケンス制御部とを有してもよい。

これにより、映像期間カウンタ、消光期間カウンタおよび発光期間カウンタのカウント値に基づいて新たにシーケンスを生成することができるので、その都度最適な表示を行うことができる。

また、前記発光制御部は、前記表示パネルを消光する消光信号を出力してもよい。

これにより、消光信号を供給した場合に表示パネルを消光させ、消光信号を供給しない場合に表示パネルを発光させることができるので、一種類の制御信号のみで発光および消光を制御することができる。したがって、制御信号の数を低減して簡便に表示制御を行うことができる。

また、上記目的を達成するために、本発明にかかる表示装置の一態様は、発光素子を有する画素回路が複数個行列状に配置されたパネル部と、前記パネル部に表示される映像信号を前記画素回路に供給するソース駆動回路と、前記パネル部に表示される前記映像信号の表示タイミングを制御する同期信号を、前記画素回路に供給するゲート駆動回路と、前記ゲート駆動回路および前記ソース駆動回路を制御する制御装置とを備え、前記制御装置は、外部から受信した映像信号を一時的に保持するデータ保持部と、外部から受信した垂直同期信号に基づいて、前記映像信号を前記データ保持部から前記画素回路へ供給する同期制御部と、前記発光素子の発光および消光を制御するデューティ制御部とを備え、前記同期制御部は、前記垂直同期信号を受信したときにフレーム期間を開始し、前記フレーム期間は、前記同期制御部が前記垂直同期信号を受信した後前記映像信号が前記データ保持部から前記画素回路へ供給され終わるまでの映像期間と、前記映像期間の終了後前記同期制御部が次の前記垂直同期信号を受信するまでの延長期間とからなり、前記同期制御部は、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化させ、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号を前記データ保持部に一時的に保持させ、前記初期化後であって前記映像期間中に、前記データ保持部に、前記映像信号を前記データ保持部から前記画素回路へ供給させ、前記デューティ制御部は、前記初期化後であって前記映像期間中に、前記発光素子を発光させ、前記延長期間中に、所定のデューティで前記発光素子の発光および消光を行うように前記ゲート駆動回路を制御する。

これにより、映像期間の開始直後に、発光素子の消光および初期化期間が設定されているので、フレーム期間が変動しても、発光素子の消光および初期化期間は確保される。また、当該表示装置は、データ保持部を備えているので、映像期間の開始直後に外部から受信した映像信号を一時的にデータ保持部へ保持することができる。したがって、各フレームについて、映像期間の開始直後であっても一定の消光および初期化期間を確保することができる。また、映像期間の後には延長期間が設けられるので、ＧＰＵの処理能力等によりフレーム期間が変動しても、映像期間には一定の信号処理および映像表示を行い、変動した時間分については延長期間で調整することができる。これにより、表示パネルにおいてフリッカー現象を抑制することができる。

また、前記所定のデューティは、前記映像期間の長さに対する前記映像期間における前記発光素子の発光期間の長さの比と同一であってもよい。

これにより、ＧＰＵの処理能力等により１フレーム期間が変動して延長期間が設けられた場合であっても、映像期間と延長期間とでは、映像信号の発光と消光の割合は同一となる。よって、表示装置において、フリッカー現象を抑制することができる。

また、前記デューティ制御部は、前記発光素子の発光および消光のシーケンスを出力するシーケンサと、前記シーケンサから出力されるシーケンスに基づいて、前記発光素子の発光および消光を制御する発光制御部とを有してもよい。

これにより、シーケンサから出力されるシーケンスに基づいて、安定した表示を行うことができる。

また、前記シーケンサは、前記映像期間の長さをカウントする映像期間カウンタと、前記映像期間のうち、前記発光素子が消光している消光期間の長さをカウントする消光期間カウンタと、前記映像期間のうち、前記発光素子が発光している発光期間の長さをカウントする発光期間カウンタと、前記映像期間カウンタ、前記消光期間カウンタおよび前記発光期間カウンタでのカウント値に基づいて、前記発光素子の発光および消光のシーケンスを生成するシーケンス制御部とを有してもよい。

これにより、映像期間カウンタ、消光期間カウンタおよび発光期間カウンタのカウント値に基づいて新たにシーケンスを生成することができるので、その都度最適な表示を行うことができる。

また、前記発光制御部は、前記発光素子を消光する消光信号を出力してもよい。

これにより、消光信号を供給した場合に表示パネルを消光させ、消光信号を供給しない場合に表示パネルを発光させることができるので、一種類の制御信号のみで発光および消光を制御することができる。したがって、制御信号の数を低減して簡便に表示制御を行うことができる。

また、上記目的を達成するために、本発明にかかる表示パネルの駆動方法の一態様は、行列状に配置された複数の画素回路を有する表示パネルの駆動方法であって、垂直同期信号を受信したときにフレーム期間を開始し、前記フレーム期間は、前記垂直同期信号を受信した後映像信号が前記画素回路へ供給され終わるまでの映像期間と、前記映像期間の終了後次の前記垂直同期信号を受信するまでの延長期間とからなり、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化する初期化工程と、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号をデータ保持部に一時的に保持する書き込み工程と、前記初期化後であって前記映像期間中に、前記映像信号を前記データ保持部から前記画素回路へ供給する読み出し工程と、前記初期化後であって前記映像期間中に、前記複数の画素回路のそれぞれに設けられた発光素子を発光させて前記映像信号を表示させる映像表示工程と、前記延長期間中に、所定のデューティで前記発光素子の発光および消光を行う延長表示工程とを含む。

これにより、映像期間の開始直後に、表示パネルの消光および初期化期間が設定されているので、フレーム期間が変動しても、消光および初期化期間は確保される。また、映像期間の開始直後に外部から受信した映像信号は、一時的にデータ保持部へ保持されるので、各フレームについて、映像期間の開始直後であっても一定の消光および初期化期間を確保することができる。また、映像期間の後には延長期間が設けられるので、ＧＰＵの処理能力等によりフレーム期間が変動しても、映像期間には一定の信号処理および映像表示を行い、変動した時間分については延長期間で調整することができる。これにより、表示パネルにおいてフリッカー現象を抑制することができる。

また、前記所定のデューティは、前記映像期間の長さに対する前記映像期間における前記発光素子の発光期間の長さの比と同一であってもよい。

これにより、ＧＰＵの処理能力等により１フレーム期間が変動して延長期間が設けられた場合であっても、映像期間と延長期間とでは、映像信号の発光と消光の割合は同一となる。よって、表示パネルにおいて、フリッカー現象を抑制することができる。

本発明にかかる表示パネルの制御装置、表示装置および表示パネルの駆動方法によれば、フリッカー現象を抑制することができる。

実施の形態に係る表示装置の構成例を示す概略図である。 実施の形態に係る画素回路の構成を示す回路図である。 実施の形態に係る表示装置の構成を示すブロック図である。 実施の形態に係るデューティ制御部の構成を示すブロック図である。 比較例に係る制御装置の動作の概略を示すタイミングチャートである。 実施の形態に係る制御装置の動作の概略を示すタイミングチャートである。 実施の形態に係る制御装置の映像期間の動作を示すフローチャートである。 実施の形態に係る制御装置の延長期間の動作を示すフローチャートである。 実施の形態に係る制御装置の動作を示すタイミングチャートであり、（ａ）はフレーム期間の動作タイミング、（ｂ）は延長期間の動作タイミングである。 比較例に係る制御装置による１フレームの表示例を説明するための模式図である。 実施の形態に係る制御装置による１フレームの表示例を説明するための模式図である。 変形例１に係る画素回路の構成を示す回路図である。 変形例２に係る画素回路の構成を示す回路図である。 実施の形態に係る制御装置を内蔵した表示装置の一例である薄型フラットテレビシステムの外観図である。

以下、本発明の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置、接続形態、ステップおよびステップの順序などは一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。

（実施の形態）
以下、実施の形態について、図１〜図９Ｂを用いて説明する。本実施の形態では、表示装置として、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｓｅｎｃｅ：ＥＬ）素子を用いた表示装置１を例として説明する。

［１．表示装置の構成］
はじめに、表示装置１の構成について説明する。図１は、本実施の形態に係る表示装置１の構成例を示す概略図である。図２は、本実施の形態に係る画素回路３０の構成を示す回路図である。図３は、本実施の形態に係る表示装置１の構成を示すブロック図である。

図１に示すように、表示装置１は、表示パネル１０と、制御装置２０とで構成されている。表示パネル１０は、パネル部１２と、ゲート駆動回路１４と、ソース駆動回路１６と、走査線４０と、信号線４２とを有している。パネル部１２と、ゲート駆動回路１４と、ソース駆動回路１６と、走査線４０と、信号線４２とは、例えば、パネル基板１２ａに実装されている。

パネル部１２は、パネル基板１２ａと、パネル基板１２ａ上に行列状に配置された複数の画素回路３０と、走査線４０と、信号線４２とを有している。より詳細には、パネル部１２は、行状の走査線４０と、列状の信号線４２と、両者が交差する部分に配置された発光素子３２を有する画素回路３０とを有している。パネル基板１２ａは、例えば、ガラスまたはアクリル等の樹脂により形成されている。

複数の画素回路３０は、例えば、半導体プロセスによってパネル基板１２ａに形成されている。複数の画素回路３０は、例えばＮ行Ｍ列に配置されている。Ｎ、Ｍは、表示画面のサイズおよび解像度により異なる。例えば、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）と呼ばれる解像度で、行内にＲＧＢ３原色に対応する画素回路３０が隣接する場合、Ｎは少なくとも１０８０行であり、Ｍは少なくとも１９２０×３列である。各画素回路３０は、有機ＥＬ素子を発光素子として有し、ＲＧＢ三原色のいずれかの色の発光画素を構成する。

図２に示すように、画素回路３０は、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３４、３６および３７と、画素容量３８とを有している。なお、画素回路３０の構成および動作については、後に詳述する。

走査線４０は、行列状に配列された複数の画素回路３０に行ごとに配線されている。走査線４０の一端は、ゲート駆動回路１４の各段の出力端に接続されている。

信号線４２は、行列状に配列された複数の画素回路３０に列ごとに配線されている。信号線４２の一端は、ソース駆動回路１６の各段の出力端に接続されている。

ゲート駆動回路１４は、行駆動回路とも呼ばれ、画素回路３０の行単位にゲート駆動信号を走査する駆動回路である。ゲート駆動信号とは、画素回路３０内の駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３４、３６および３７のゲートに入力されて各トランジスタのオンおよびオフを制御する信号である。ゲート駆動回路１４は、選択トランジスタ３５、スイッチトランジスタ３４、３６および３７を制御する信号として、例えば制御信号ＷＳ、消光信号ＥＮ、制御信号ＲＥＦおよび制御信号ＩＮＩを出力する。また、ゲート駆動回路１４は、図１に示すように、パネル部１２の短辺の一辺に配置されている。

ゲート駆動回路１４は、例えばシフトレジスタ等によって構成されている。ゲート駆動回路１４は、制御装置２０から映像期間信号ＤＥが与えられることにより、同じく制御装置２０から与えられる垂直同期信号ＶＳに同期してゲート駆動信号を出力し、走査線４０を駆動する。これにより、フレーム毎に画素回路３０が線順次選択され、映像信号に応じた輝度で各画素回路３０の発光素子３２が発光する。

なお、ゲート駆動回路１４は、図１に示すように、パネル部１２の短辺の一辺に配置されてもよいし、パネル部１２の対向する短辺の二辺に配置されてもよい。ゲート駆動回路１４がパネル部１２の対向する二辺に配置されることにより、パネル部１２に配置された複数の画素回路３０に同じゲート駆動信号を同じタイミングで供給することができる。これにより、例えばパネル部１２が大型である場合には、各走査線４０の配線容量による信号劣化を抑制することができる。

ソース駆動回路１６は、列駆動回路とも呼ばれ、制御装置２０からフレーム単位で供給される映像信号を各画素回路３０に供給する駆動回路である。ソース駆動回路１６は、パネル部１２の長辺の一辺に配置されている。

ソース駆動回路１６は、信号線４２を通して、画素回路３０の各々に対して映像信号に基づく輝度情報を電流値または電圧値の形で書き込む、電流書き込み型または電圧書き込み型の駆動回路である。本実施の形態に係るソース駆動回路１６は、例えば電圧書き込み型の駆動回路を使用している。ソース駆動回路１６は、制御装置２０から入力される映像信号に基づいて、信号線４２にそれぞれの画素回路３０に設けられた発光素子３２の明るさを表す電圧を供給する。

制御装置２０からソース駆動回路１６に入力される映像信号は、例えば、ＲＧＢ三原色の色毎のデジタルシリアルデータ（映像信号Ｒ、Ｇ、Ｂ）である。ソース駆動回路１６に入力された映像信号Ｒ、Ｇ、Ｂは、ソース駆動回路１６の内部で行単位のパラレルデータに変換される。さらに、行単位のパラレルデータは、ソース駆動回路１６の内部で行単位のアナログデータに変換され、信号線４２に出力される。信号線４２に出力された電圧は、ゲート駆動回路１４の走査において選択された行に属する画素回路３０の画素容量３８に書き込まれる。つまり、信号線４２に出力された電圧に対応する電荷が、画素容量３８に蓄積される。

なお、ソース駆動回路１６は、図１に示すように、パネル部１２の長辺の一辺に配置されてもよいし、パネル部１２の対向する長辺の二辺に配置されてもよい。これにより、例えばパネル部１２が大型の場合には、同列の各画素回路３０に同じタイミングで電圧を出力することができる。

［２．画素回路の構成］
画素回路３０は、図２に示すように、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３４、３６および３７と、画素容量３８とを有している。

発光素子３２は、例えばアノードおよびカソードを備えたダイオード形の有機ＥＬ素子である。なお、発光素子３２は有機ＥＬ素子に限らず、他の発光素子であってもよい。例えば、発光素子３２は、一般的に電流駆動で発光する全ての素子を含む。

発光素子３２は、例えば透明導電膜で構成される複数の第一電極層と、第一電極層上に正孔輸送層、発光層、電子輸送層および電子注入層をこの順に堆積した有機層と、有機層の上に金属膜で構成される第二電極層とを有している。なお、図２では、発光素子３２はシンボルとして模式的に表示している。発光素子３２の第一電極層と第二電極層との間に直流電圧が印加されると、発光層において電子と正孔とが再結合する。これにより、発光素子３２は、駆動トランジスタ３３から供給される、駆動トランジスタ３３のドレイン−ソース間電流により、映像信号の信号電位に応じた輝度で発光する。

駆動トランジスタ３３は、発光素子３２を発光駆動する能動素子である。駆動トランジスタ３３は、オン状態となることで、ゲート−ソース間電圧に応じたドレイン−ソース間電流を発光素子３２に供給する。

スイッチトランジスタ３４は、走査線４０から供給される消光信号ＥＮに応じてオン状態またはオフ状態となる。スイッチトランジスタ３４は、オン状態となることで駆動トランジスタ３３を電源Ｖｃｃに接続し、駆動トランジスタ３３のドレイン−ソース間電流を発光素子３２に供給する。

選択トランジスタ３５は、走査線４０から供給される制御信号ＷＳに応じてオン状態となり、信号線４２から供給される映像信号の信号電位に応じた電荷を画素容量３８に蓄積する。

スイッチトランジスタ３６は、走査線４０から供給される制御信号ＲＥＦに応じてオン状態となり、駆動トランジスタ３３のソースを基準電圧Ｖｒｅｆに設定する。

スイッチトランジスタ３７は、走査線４０から供給される制御信号ＩＮＩに応じてオン状態となり、駆動トランジスタ３３のソースを基準電圧Ｖｉｎｉに設定する。

画素容量３８は、蓄積された電荷による信号電位に応じて、駆動トランジスタ３３のゲートに電圧を印加する。

なお、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３６およびスイッチトランジスタ３７は、例えばＮチャネル型のポリシリコンＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）で構成されている。また、スイッチトランジスタ３４は、例えばＰチャネル型のポリシリコンＴＦＴで構成されている。なお、各トランジスタの導電型は上記したものに限られず、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させてもよい。また、各トランジスタは、ポリシリコンＴＦＴに限らず、アモルファスシリコンＴＦＴ等で構成されていてもよい。

ここで、画素回路３０の動作について説明する。フレーム期間が始まる直前では、全ての制御信号ＷＳ、ＲＥＦ、ＩＮＩおよび消光信号ＥＮがローレベルとなっている。この状態では、Ｎチャネル型のトランジスタである選択トランジスタ３５、スイッチトランジスタ３６、スイッチトランジスタ３７はオフ状態となっている。一方、Ｐチャネル型のトランジスタであるスイッチトランジスタ３４は、オン状態となっている。

したがって、駆動トランジスタ３３は、オン状態のスイッチトランジスタ３４を介して電源Ｖｃｃに接続される。これにより、駆動トランジスタ３３は、駆動トランジスタ３３のゲート−ソース間電圧に応じて、ドレイン−ソース間電流を発光素子３２に供給する。このとき、発光素子３２は発光している。

フレーム期間の開始時には、消光信号ＥＮがローレベルからハイレベルに切り替わる。これにより、スイッチトランジスタ３４がオフ状態となり、駆動トランジスタ３３は電源Ｖｃｃから切り離される。したがって、発光素子３２の発光は停止し、消光期間となる。また、選択トランジスタ３５、スイッチトランジスタ３６、スイッチトランジスタ３７、スイッチトランジスタ３４の全てがオフ状態となる。

初期化期間では、まず、基準電圧Ｖｒｅｆは、制御信号ＲＥＦがハイレベルになったときに駆動トランジスタ３３がオフ状態になる電圧に変更されている。次に、制御信号ＲＥＦがハイレベルになり、スイッチトランジスタ３６がオン状態になる。これにより、駆動トランジスタ３３のゲートは、基準電圧Ｖｒｅｆに接続され、駆動トランジスタ３３はオフ状態になる。駆動トランジスタ３３がオフ状態になると、制御信号ＲＥＦは再びローレベルになりスイッチトランジスタ３６はオフ状態になる。さらに、基準電圧Ｖｒｅｆは元の電圧に戻る。

次に、制御信号ＩＮＩがハイレベルになり、スイッチトランジスタ３７がオン状態となる。これにより、駆動トランジスタ３３のソースは基準電圧Ｖｉｎｉに初期化される。続いて、制御信号ＲＥＦがハイレベルになると、スイッチトランジスタ３６がオン状態となる。これにより、駆動トランジスタ３３のゲートが基準電圧Ｖｒｅｆに初期化される。この結果、駆動トランジスタ３３のゲートは基準電圧Ｖｒｅｆに接続され、ソースは基準電圧Ｖｉｎｉに接続される。

ここで、基準電圧Ｖｒｅｆ、基準電圧Ｖｉｎｉおよび駆動トランジスタ３３の閾値電圧Ｖｔｈの関係は、Ｖｒｅｆ−Ｖｉｎｉ＞Ｖｔｈとすることが好ましい。これにより、この後に駆動トランジスタ３３の閾値電圧Ｖｔｈの補正を行うことができる。また、発光素子３２の閾値電圧を基準電圧Ｖｉｎｉより大きくすることにより、発光素子３２にはマイナスバイアスが印加され、発光素子３２はいわゆる逆バイアス状態となる。

初期化期間が終了すると、駆動トランジスタ３３の閾値電圧Ｖｔｈが検出され、必要に応じて閾値電圧Ｖｔｈの補正が行われる（Ｖｔｈ補正期間）。制御信号ＩＮＩがローレベルになった後、消光信号ＥＮがローレベルになる。これにより、スイッチトランジスタ３７がオフ状態となり、スイッチトランジスタ３４はオン状態となる。これにより、駆動トランジスタ３３のドレイン−ソース間電流が画素容量３８に流れ込み、閾値電圧Ｖｔｈの補正が行われる。

このとき、駆動トランジスタ３３のゲートは、基準電圧Ｖｒｅｆに保持されており、駆動トランジスタ３３がカットオフするまで、駆動トランジスタ３３には駆動トランジスタ３３のドレイン−ソース間電流が流れる。駆動トランジスタ３３がカットオフすると、駆動トランジスタ３３のソースの電位はＶｒｅｆ−Ｖｔｈとなる。

続いて、消光信号ＥＮが再びハイレベルになり、スイッチトランジスタ３４がオフ状態となる。さらに、制御信号ＲＥＦがローレベルになり、スイッチトランジスタ３６がオフ状態となる。これにより、画素容量３８に閾値電圧Ｖｔｈが保持される。

その後、消光信号ＥＮが再びローレベルからハイレベルとなり、制御信号ＲＥＦがハイレベルからローレベルになる。続けて、制御信号ＷＳがローレベルからハイレベルになる。これにより、映像信号の信号電位が画素容量３８に書き込まれる。さらに、消光信号ＥＮがハイレベルからローレベルになる。これにより、発光素子３２の発光が開始する。

以上のフレーム期間を繰り返すことで、映像信号の信号電位に応じて行列状に配置された発光素子３２が順次発光し、パネル部１２に映像が表示される。

［３．制御装置の構成］
次に、制御装置２０の構成について説明する。

制御装置２０は、表示パネル１０の外部に配置される外部システム回路基板（図示せず）上に形成されている。制御装置２０は、例えばＴＣＯＮ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）としての機能を有し、表示装置１の全体の動作を制御する。具体的には、制御装置２０は、外部から供給される垂直同期信号ＶＳ、水平同期信号ＨＳ、映像期間信号ＤＥにしたがって、ゲート駆動回路１４に対して走査を指示する。また、制御装置２０は、ソース駆動回路１６に対して、映像信号Ｒ、Ｇ、Ｂのデジタルシリアルデータを供給する。

図３に示すように、制御装置２０は、データ保持部２６と、同期制御部２８と、デューティ制御部５０とを有している。なお、制御装置２０は、外部から供給される信号を受信してデータ保持部２６、同期制御部２８およびデューティ制御部５０へ供給するレシーバー（図示せず）を備えていてもよい。

データ保持部２６は、映像信号Ｒ、Ｇ、Ｂを一時的に保持するバッファである。データ保持部２６は、例えば１００ラインのラインバッファを有している。データ保持部２６は、外部から受信した一ラインごとの映像信号Ｒ、Ｇ、Ｂを順に保持し、所定のタイミングでソース駆動回路１６に出力する。

同期制御部２８は、映像信号Ｒ、Ｇ、Ｂがパネル部１２に表示されるタイミングを制御する制御部である。同期制御部２８は、外部から垂直同期信号ＶＳ、水平同期信号ＨＳおよび映像期間信号ＤＥを受信し、ゲート駆動回路１４およびソース駆動回路１６に出力する。また、同期制御部２８は、デューティ制御部５０に、後述する映像期間カウンタ５４ｂ、消光期間カウンタ５４ｃおよび発光期間カウンタ５４ｄでのカウントを開始するためのカウントトリガを出力する。

図４は、本実施の形態に係るデューティ制御部５０の構成を示すブロック図である。デューティ制御部５０は、映像信号Ｒ、Ｇ、Ｂが所望のタイミングでパネル部１２に表示されるように、ゲート駆動回路１４およびソース駆動回路１６を制御する制御部である。

図４に示すように、デューティ制御部５０は、発光制御部５２と、シーケンサ５４とを備えている。デューティ制御部５０は、シーケンサ５４により、映像期間信号ＤＥに応じて１フレーム内における発光期間と消光期間とのデューティを設定し、発光制御部５２により、設定したデューティに応じて各発光素子３２を発光または消光させる。

発光制御部５２は、発光素子３２の発光および消光を制御する制御部である。発光制御部５２は、シーケンサ５４から出力されるシーケンスに基づいて消光信号ＥＮを生成し、ゲート駆動回路１４に供給する。これにより、ゲート駆動回路１４は、シーケンサ５４から出力されるシーケンスに基づいて画素回路３０のスイッチトランジスタ３４に消光信号ＥＮの供給または供給の停止を行い、各発光素子３２の発光および消光を制御する。

シーケンサ５４は、シーケンス制御部５４ａと、映像期間カウンタ５４ｂと、消光期間カウンタ５４ｃと、発光期間カウンタ５４ｄとを有している。

シーケンス制御部５４ａは、外部から供給される垂直同期信号ＶＳ、水平同期信号ＨＳ、映像期間信号ＤＥに基づいて、映像信号Ｒ、Ｇ、Ｂの表示タイミングを制御するシーケンスを生成する。また、シーケンス制御部５４ａには、映像期間カウンタ５４ｂ、消光期間カウンタ５４ｃおよび発光期間カウンタ５４ｄから、映像期間、消光期間および発光期間の長さを示すカウント値が供給される。

映像期間カウンタ５４ｂは、外部から受信した映像期間をカウントするためのカウンタである。消光期間カウンタ５４ｃは、発光素子３２が実際に消光している期間をカウントするためのカウンタである。発光期間カウンタ５４ｄは、発光素子３２が実際に発光している期間をカウントするためのカウンタである。映像期間カウンタ５４ｂ、消光期間カウンタ５４ｃおよび発光期間カウンタ５４ｄは、例えばタイマーである。映像期間カウンタ５４ｂ、消光期間カウンタ５４ｃおよび発光期間カウンタ５４ｄは、同期制御部２８から供給されたカウントトリガによりカウントを開始する。

なお、シーケンス制御部５４ａで生成されるシーケンス（タイミングチャート）については、後に詳述する。

［４．制御装置の動作］
ここで、本実施の形態に係る制御装置２０の動作について説明する。

本実施の形態に係る表示装置１は、例えば、有機ＥＬ発光パネルのプログレッシブ駆動方式により駆動される。詳細には、制御装置２０は、複数の画素回路３０が行列状に配置されたパネル部１２に対して、初期化動作、書き込み動作、および発光動作を行順次に実行させるように制御を行う。すなわち、制御装置２０の制御により、パネル部１２の第１行目から最終行目まで、初期化動作、書き込み動作、および発光動作が順に行われる。この期間をフレーム期間と呼ぶ。なお、フレーム期間には、初期化動作、書き込み動作、および発光動作以外に、駆動トランジスタ３３の閾値電圧Ｖｔｈの検出動作等が含まれていてもよい。

ここで、本実施の形態に係る制御装置２０の動作の特徴について説明する。図５Ａは、比較例に係る制御装置の動作の概略を示すタイミングチャートである。図５Ｂは、本実施の形態に係る制御装置の動作の概略を示すタイミングチャートである。

一般的な表示装置では、フレーム期間は、一定期間に設定された固定フレーム期間である。図５Ａに示すように、表示装置（または、表示装置に設けられた制御装置）に垂直同期信号ＶＳが供給されると、フレーム期間が開始する。そして、垂直同期信号ＶＳの供給と同時、またはそれ以降のタイミングで映像期間信号ＤＥが供給され、映像期間信号ＤＥに続けてソース駆動信号が供給されることにより、映像信号が画素回路３０に供給され、書き込みを指示するゲート駆動信号が供給されることにより、映像信号の書き込みが行われる。このとき、消光を指示するゲート駆動信号が供給されるまで、画素回路３０の発光素子３２は発光状態となる。また、消光を指示するゲート駆動信号が供給されると、発光素子３２は消光状態となり、続けて画素回路３０が初期化される。

この場合、消光位置はフレーム期間の先頭を基準とするのに対し、初期化の期間は次のフレーム描画開始タイミングを基準とする固定期間であるため、ＧＰＵの処理能力に応じて実際のフレーム期間が設定されたフレーム期間よりも長くなると、次のフレームの画素回路３０の初期化開始と書込開始の時間が後ろにずれる。そのため、消光している期間が延長されて暗くなり、フリッカー現象が生じることとなる。

これに対し、本実施の形態に係る制御装置２０では、フレーム期間の変動に対応できる動作を行っている。図５Ｂに示すように、制御装置２０では、フレーム期間として、映像期間と、これに続く延長期間とを設けている。また、制御装置２０では、映像期間の開始直後に、発光素子３２の消光および初期化期間が設定されている。

映像期間は、上述した一般的な表示装置における固定フレーム期間であり、パネル部１２の第１行目から最終行目まで、初期化動作、書き込み動作、および発光動作が順に行われる期間である。

また、映像期間終了後に設けられる延長期間には、映像期間と同一のデューティで、発光素子３２の発光が行われる。ここでいうデューティとは、１フレーム期間に対する発光期間の比であるオンデューティである。例えば、１フレーム期間が発光期間ｍと消光期間ｎからなる場合、デューティはｍ／（ｍ＋ｎ）となる。

図５Ｂに示すように、制御装置２０では、垂直同期信号ＶＳが供給されるとフレーム期間が開始する。ここで、垂直同期信号ＶＳの供給と同時、またはそれ以降のタイミングで映像期間信号ＤＥが供給されるが、後述するように、映像信号は一旦データ保持部２６に書き込まれる。また、垂直同期信号ＶＳの供給と同時、またはそれ以降のタイミングで消光を示すゲート駆動信号が供給され、発光素子３２は消光状態となる。そして、発光素子３２が消光状態である間に、画素回路３０の初期化が行われる。

また、初期化終了後にソース駆動信号が供給されることにより、データ保持部２６から映像信号が読み出され、画素回路３０に供給される。これにより、次に消光を指示するゲート駆動信号が供給されるまで、画素回路３０の発光素子３２は発光状態となる。

ここで、ＧＰＵの処理能力等により、固定フレーム期間である映像期間よりも長い期間発光を継続する場合には、延長期間を設ける。延長期間における発光素子３２の発光および消光は、固定フレーム期間のデューティと同一のデューティで行われる。例えば、固定フレーム期間でのデューティがｍ／（ｍ＋ｎ）である場合には、延長期間でのデューティもｍ／（ｍ＋ｎ）となるように、延長期間における発光時間および消光時間が分割される。

以下、本実施の形態に係る制御装置２０の動作について説明する。図６は、本実施の形態に係る制御装置２０の映像期間の動作を示すフローチャートである。図７は、本実施の形態に係る制御装置２０の延長期間の動作を示すフローチャートである。図８は、本実施の形態に係る制御装置２０の動作を示すタイミングチャートであり、（ａ）はフレーム期間の動作タイミング、（ｂ）は延長期間の動作タイミングを示している。

なお、以下の例では、デューティが９０％である場合の動作について説明する。また、以下の例では、映像期間ｍ＋ｎは１００パルスの水平同期信号の期間、消光期間（初期化期間）ｎは１０パルスの水平同期信号の期間としている。発光期間ｍは、９０パルスの水平同期信号の期間である。

図６および図８の（ａ）に示すように、制御装置２０において、映像期間は、垂直同期信号ＶＳが供給されることにより開始される（ステップＳ１０）。垂直同期信号ＶＳは、外部から制御装置２０の同期制御部２８に供給される。同期制御部２８に供給された垂直同期信号ＶＳは、同期制御部２８からデューティ制御部５０に出力される。これにより、デューティ制御部５０では、映像期間カウンタ５４ｂによる映像期間のカウントが開始される（ステップＳ１１）。

映像期間カウンタ５４ｂには、あらかじめ所定の長さの映像期間が設定されている。所定の長さの映像期間とは、例えば、垂直同期信号ＶＳが入力されてからパネル部１２に配置された画素回路３０の全て（ＦＨＤ解像度であれば１０８０ライン分、４ＫＵＨＤ解像度であれば２１６０ライン分）に描画し終わるまでに要する時間のことである。図８の（ａ）では、映像期間の長さは、１００パルスの水平同期信号の期間としている。映像期間カウンタ５４ｂは、設定されたカウント値（ｍ＋ｎ＝１００）になるまで映像期間の長さをカウントする。

また、同期制御部２８から垂直同期信号ＶＳが出力され、デューティ制御部５０が垂直同期信号ＶＳを受信すると、デューティ制御部５０からゲート駆動回路１４に消光信号ＥＮが供給される。消光信号ＥＮは、ゲート駆動回路１４から画素回路３０のスイッチトランジスタ３４のゲートに供給される。これにより、スイッチトランジスタ３４はオフ状態となり、発光素子３２は消光状態となる。続いて、初期化期間が開始される（ステップＳ１２）。なお、初期化期間の開始タイミングは、デューティ制御部５０が垂直同期信号ＶＳを受信したときに限らず、デューティ制御部５０が映像期間信号ＤＥの入力が開始されるタイミングを検出したときであってもよい。

初期化期間には、ゲート駆動回路１４から画素回路３０に初期化のためのゲート信号が供給される。これにより、上述したように画素回路３０の各トランジスタが動作し、画素回路３０の初期化が行われる（初期化工程）。

また、制御装置２０の同期制御部２８には、外部から映像期間信号ＤＥが供給される（ステップＳ１３）。なお、映像期間信号ＤＥの供給は、初期化期間中であってもよいし、初期化期間終了後であってもよい。ここでは、映像期間信号ＤＥは初期化期間中に供給されるものとする。

同期制御部２８に映像期間信号ＤＥが供給されると、映像信号の書き込みが開始される（ステップＳ１４）。ソース駆動回路１６から出力される映像信号は、映像期間信号ＤＥが入力されると、一時的にデータ保持部２６に書き込まれる（書き込み工程）。映像信号の書き込みは、映像期間信号ＤＥが供給される期間中継続される。なお、書き込み工程が開始されるタイミングは、同期制御部２８に映像期間信号ＤＥの入力が開始されるタイミングを検出したときに限らず、デューティ制御部５０が垂直同期信号ＶＳを受信したときであってもよい。

その後、初期化開始から所定期間が経過すると、初期化期間が終了する（ステップＳ１５）。所定期間は、消光期間カウンタ５４ｃにより、初期化の際の消光期間があらかじめ設定されたカウント値（ｎ＝１０）に達した時に終了する。

初期化期間が終了すると、データ保持部２６から映像信号の読み出しが開始される（読み出し工程）。また、ゲート駆動回路１４から画素回路３０への消光信号ＥＮの供給が停止される。したがって、スイッチトランジスタ３４のゲートへの消光信号ＥＮの供給が停止され、スイッチトランジスタ３４はオン状態となる。これにより、発光素子３２の発光が開始される（ステップＳ１６）。発光素子３２は、データ保持部２６から読み出された映像信号に応じて、発光する（映像表示工程）。

また、映像期間信号ＤＥの供給が停止すると、データ保持部２６への映像信号の書き込みは終了する（ステップＳ１７）。

ここで、映像期間カウンタ５４ｂのカウント値が設定された値（ｍ＋ｎ＝１００）に達していない場合には（ステップＳ１８においてＮｏ）、発光素子３２の発光は継続される（ステップＳ１９）。

また、映像期間カウンタ５４ｂのカウント値が設定された値（ｍ＋ｎ＝１００）に達すると（ステップＳ１８においてＹｅｓ）、再びゲート駆動回路１４から画素回路３０へ消光信号ＥＮが供給される。これにより、映像期間における発光素子３２の発光は終了する（ステップＳ２０）。

映像期間が終了すると、延長期間が開始される（延長表示工程）。図７に示すように、映像期間における発光素子３２の発光が終了すると、発光素子３２の消光が開始される（ステップＳ３０）。発光素子３２は、上述したように、ゲート駆動回路１４から画素回路３０へ消光信号ＥＮが供給されることにより、消光され、消光信号ＥＮが供給されている期間、消光状態となる。

発光素子３２が消光すると、消光期間カウンタ５４ｃにより、消光期間のカウントが開始される（ステップＳ３１）。延長期間における消光期間ｎは、図８の（ｂ）に示すように、例えば、１パルスの水平同期信号の期間（ｎ＝１）とする。

ここで、消光期間のカウントが開始された後に垂直同期信号ＶＳが入力された場合には（ステップＳ３２においてＹｅｓ）、延長期間を終了し、次フレームの映像表示期間が開始される。つまり、デューティ制御部５０からゲート駆動回路１４に消光信号ＥＮが供給され、上述したステップＳ１０〜ステップＳ２０が再度行われる。

また、消光期間のカウントが開始された後に垂直同期信号ＶＳが入力されない場合には（ステップＳ３２においてＮｏ）、消光期間カウンタ５４ｃのカウント値があらかじめ設定されたカウント値（ｎ＝１）に達していれば（ステップＳ３３においてＹｅｓ）、発光素子３２の発光を開始する（ステップＳ３４）。また、消光期間カウンタ５４ｃのカウント値があらかじめ設定されたカウント値（ｎ＝１）に達していなければ（ステップＳ３３においてＮｏ）、垂直同期信号ＶＳが入力されるか、または、消光期間カウンタ５４ｃのカウント値があらかじめ設定されたカウント値（ｎ＝１）に達するまで発光素子３２の消光状態が継続される。

消光期間カウンタ５４ｃのカウント値があらかじめ設定されたカウント値（ｎ＝１）に達した場合（ステップＳ３３においてＹｅｓ）、発光素子３２は、デューティ制御部５０からゲート駆動回路１４に消光信号ＥＮの供給が停止されることにより発光する。また、発光素子３２が発光すると、発光期間カウンタ５４ｄにより、発光期間のカウントが開始される（ステップＳ３５）。延長期間における発光期間ｍは、図８の（ｂ）に示すように、例えば９パルスの水平同期信号の期間（ｍ＝９）とする。

さらに、発光期間のカウントが開始された後に垂直同期信号ＶＳが入力された場合には（ステップＳ３６においてＹｅｓ）、延長期間を終了し、次フレームの映像表示期間が開始される。つまり、デューティ制御部５０からゲート駆動回路１４に消光信号ＥＮが供給され、上述したステップＳ１０〜ステップＳ２０が再度行われる。

また、発光期間のカウントが開始された後に垂直同期信号ＶＳが入力されない場合には（ステップＳ３６においてＮｏ）、発光期間カウンタ５４ｄのカウント値があらかじめ設定されたカウント値（ｍ＝９）に達していれば（ステップＳ３７においてＹｅｓ）、再び発光素子３２を消光し（ステップＳ３０）、消光期間のカウントを開始する（ステップＳ３１）。また、消光期間カウンタ５４ｃのカウント値があらかじめ設定されたカウント値（ｍ＝９）に達していなければ（ステップＳ３７においてＮｏ）、垂直同期信号ＶＳが入力されるか、または、発光期間カウンタ５４ｄのカウント値があらかじめ設定されたカウント値（ｍ＝９）に達するまで発光素子３２の発光状態が継続される。

図９Ａは、比較例に係る制御装置による１フレームの表示例を説明するための模式図である。図９Ｂは、実施の形態に係る制御装置２０による１フレームの表示例を説明するための模式図である。図９Ａおよび図９Ｂでは、１フレームの映像表示の例を、当該フレームの走査最終行から次のフレームの走査開始行へ走査を戻す時間を含めて示している。

表示装置１は、上述したように、例えば有機ＥＬ発光パネルのプログレッシブ駆動方式により駆動される。つまり、制御装置２０により、複数の画素回路３０が行列状に配置されたパネル部１２に対して、先頭行の１行目から最終行目まで、それぞれ初期化動作、Ｖｔｈ検出動作、書き込み動作、発光動作の順に動作が行われる。この期間がフレーム期間であり、固定フレーム期間である。

ここで、一般的な表示装置では、あるフレームの最終行目の書き込み期間が終了してから次のフレームの１行目の書き込み期間が開始するまでの間に、いわゆるブランキング期間を有している。ブランキング期間とは、ソース駆動回路１６が走査最終行から走査開始行（次のフレームの第１行目）へ走査を戻すための時間である。また、ブランキング期間を、当該期間に相当する走査行数で仮想的に表した仮想行をバーティカルブランクと呼ぶ。一般的な表示装置では、バーティカルブランクは、図９Ａに示すように、表示画面（アクティブフレーム）の最終行目以降に示される。

ここで、本実施の形態に係る制御装置２０の制御による表示装置１では、固定フレーム期間である映像期間の後に延長期間が設けられるため、延長期間は、バーティカルブランクに含まれることとなる。つまり、図９Ｂに示すように、制御装置２０の制御による表示装置１では、図９Ａに示した場合と比較して、延長期間の分だけバーティカルブランクが増加することとなる。

バーティカルブランクは、実際にパネル部１２に表示される画像ではなく、仮想的な行である。一般的に、バーティカルブランクの期間には、パネル部１２では、バーティカルブランクの前のアクティブフレームに対応する画像の表示が継続される。

本実施の形態に係る制御装置２０では、延長期間のオンデューティは映像期間のデューティと同一である。したがって、ＧＰＵの処理能力等により１フレーム期間が変動して延長期間が設けられた場合であっても、映像期間と延長期間とでは、映像信号の発光と消光の割合は同一となる。よって、制御装置２０の制御による表示装置１では、フリッカー現象を抑制することができる。

［５．効果等］
このように、本実施の形態に係る制御装置２０および表示装置１によると、映像期間の開始直後に、発光素子の消光および初期化期間が設定されているので、フレーム期間が変動しても、消光および初期化期間は確保される。したがって、各フレームについて必ず一定の消光及び初期化期間を確保することができる。

また、制御装置２０および表示装置１によると、フレーム期間として、映像期間とこれに続く延長期間とを設けている。また、映像期間と延長期間とでは、デューティは同一であるため、映像信号の発光と消光との割合は同一となる。これにより、制御装置２０の制御による表示装置１では、ＧＰＵの処理能力等によりフレーム期間が変動しても、フリッカー現象を抑制することができる。

なお、上述した実施の形態では、発光素子３２の発光および消光の制御信号として、消光を指示する消光信号ＥＮを用いたが、スイッチトランジスタ３４の特性に応じて、発光を指示する発光信号を用いてもよい。

（変形例１）
図１０は、変形例１に係る画素回路１３０の構成を示す回路図である。本変形例にかかる画素回路１３０が実施の形態に示した画素回路３０と異なる点は、スイッチトランジスタ３４および３６を備えていない点である。

図１０に示すように、画素回路１３０は、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３７と、画素容量３８とを有している。発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３７、画素容量３８の構成は、実施の形態に示した画素回路３０の発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３７、画素容量３８と同様である。

ここで、画素回路１３０は、スイッチトランジスタ３４を備えていないので、発光素子３２の発光は、消光信号ＥＮにより一括で行われず、スイッチトランジスタ３７により行われる。

このとき、ゲート駆動回路１４からスイッチトランジスタ３７のゲートに制御信号ＡＺが印加され、スイッチトランジスタ３７がオン状態になると、駆動トランジスタ３３のドレイン−ソース間電流は、スイッチトランジスタ３７へ流れ、発光素子３２には流れない。よって、発光素子３２は消光する。また、スイッチトランジスタ３７のゲートへの制御信号ＡＺの印加が停止され、スイッチトランジスタ３７がオフ状態になると、駆動トランジスタ３３のドレイン−ソース間電流は発光素子３２に流れる。これにより、発光素子３２は発光する。

また、画素回路１３０は、スイッチトランジスタ３６を備えていないので、初期化動作は、スイッチトランジスタ３７により行われる。

このような構成を有する画素回路１３０を備える表示パネルであっても、実施の形態に示した表示装置１と同様、フリッカー現象を抑制することができる。

（変形例２）
図１１は、変形例２に係る画素回路２３０の構成を示す回路図である。本変形例にかかる画素回路２３０が実施の形態に示した画素回路３０と異なる点は、スイッチトランジスタ３４を備えていない点である。

図１１に示すように、画素回路２３０は、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３６および３７と、画素容量３８とを有している。発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３６および３７、画素容量３８の構成は、実施の形態に示した画素回路３０の発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３７、画素容量３８と同様である。

ここで、画素回路２３０は、スイッチトランジスタ３４を備えていないので、発光素子３２の発光は、消光信号ＥＮにより一括で行われず、スイッチトランジスタ３７により行われる。

このとき、ゲート駆動回路１４からスイッチトランジスタ３７のゲートに制御信号ＩＮＩが印加され、スイッチトランジスタ３７がオン状態になると、駆動トランジスタ３３のドレイン−ソース間電流は、スイッチトランジスタ３７へ流れ、発光素子３２には流れない。よって、発光素子３２は消光する。また、スイッチトランジスタ３７のゲートへの制御信号ＩＮＩの印加が停止され、スイッチトランジスタ３７がオフ状態になると、駆動トランジスタ３３のドレイン−ソース間電流は発光素子３２に流れる。これにより、発光素子３２は発光する。

このような構成を有する画素回路２３０を備える表示パネルであっても、実施の形態に示した表示装置１と同様、フリッカー現象を抑制することができる。

（その他の実施の形態）
なお、本発明は、上述した実施の形態および変形例に記載した構成に限定されるものではなく、適宜変更を加えてもよい。

例えば、ゲート駆動回路は、パネル部の短辺の一辺に配置されてもよいし、パネル部の対向する短辺の二辺に配置されてもよい。同様に、ソース駆動回路は、パネル部の長辺の一辺に配置されてもよいし、パネル部の対向する長辺の二辺に配置されてもよい。

また、制御装置２０におけるフレーム期間の開始は、垂直同期信号ＶＳの供給にもとづいてもよいし、映像期間信号ＤＥの入力開始タイミング、すなわち、それ以降に入力される映像期間信号ＤＥの入力が開始されるタイミングを基準にしてもよい。

また、延長期間における処理の終了条件は、上述したように、垂直同期信号ＶＳが入力されたタイミングであってもよいし、映像期間信号ＤＥの入力開始タイミングであってもよい。

また、データ保持部は、上述したように、ラインバッファであってもよいし、他のバッファまたは記憶装置等であってもよい。

また、発光素子は、有機ＥＬ素子に限らず、ＬＥＤ等の他の発光素子であってもよい。発光素子のオンデューティは９０％に限らず、適宜変更してもよい。

また、発光素子の発光および消光の制御信号には、消光を指示する消光信号ＥＮを用いてもよいし、各トランジスタの特性に応じて、発光を指示する発光信号を用いてもよい。

また、表示装置において、画素回路の構成は、上述した実施の形態および変形例に示した構成に限らず、変更してもよい。例えば、駆動トランジスタ、選択トランジスタおよび画素容量を備える構成であれば、他のスイッチトランジスタの配置は適宜変更してもよい。また、画素回路に設けられる複数のトランジスタは、ポリシリコンＴＦＴであってもよいし、アモルファスシリコンＴＦＴ等他のトランジスタで構成されていてもよい。また、トランジスタの導電型はＮチャネル型であってもよいしＰチャネル型であってもよいし、これらを組み合わせたものであってもよい。

その他、本発明の趣旨を逸脱しない限り、上述の実施の形態に対して当業者が思いつく各種変形を施して得られる形態、または、本発明の趣旨を逸脱しない範囲で上述の実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。例えば、本発明にかかる制御装置を備えた表示装置の一例として、図１２に示すような薄型フラットテレビシステム１００、表示パネルが搭載されたゲーム機、ＰＣ用モニタシステムも本発明に含まれる。

本発明は、特に、高速および高解像度の表示が要望されるテレビシステム、ゲーム機およびパーソナルコンピュータのディスプレイ等の技術分野に有用である。

１ 表示装置
１０ 表示パネル
１２ パネル部
１２ａ パネル基板
１４ ゲート駆動回路
１６ ソース駆動回路
２０ 制御装置
２６ データ保持部
２８ 同期制御部
３０、１３０、２３０ 画素回路
３２ 発光素子
３３ 駆動トランジスタ
３４、３６、３７ スイッチトランジスタ
３５ 選択トランジスタ
３８ 画素容量
４０ 走査線
４２ 信号線
５０ デューティ制御部
５２ 発光制御部
５４ シーケンサ
５４ａ シーケンス制御部
５４ｂ 映像期間カウンタ
５４ｃ 消光期間カウンタ
５４ｄ 発光期間カウンタ
１００ フラットテレビシステム

Claims (12)

1. 行列状に配置された複数の画素回路を有する表示パネルの表示を制御する制御装置であって、
   外部から受信した映像信号を一時的に保持するデータ保持部と、
   外部から受信した垂直同期信号に基づいて、前記映像信号を前記データ保持部から前記表示パネルへ供給する同期制御部と、
   前記表示パネルの発光および消光を制御するデューティ制御部とを備え、
   前記同期制御部は、前記垂直同期信号を受信したときにフレーム期間を開始し、
   前記フレーム期間は、前記同期制御部が前記垂直同期信号を受信した後前記映像信号が前記データ保持部から前記表示パネルへ供給され終わるまでの映像期間と、前記映像期間の終了後前記同期制御部が次の前記垂直同期信号を受信するまでの延長期間とからなり、
   前記同期制御部は、
   前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化させ、
   前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号を前記データ保持部に一時的に保持させ、
   前記初期化後であって前記映像期間中に、前記データ保持部に、前記映像信号を前記データ保持部から前記表示パネルへ供給させ、
   前記デューティ制御部は、
   前記初期化後であって前記映像期間中に、前記表示パネルを発光させ、
   前記延長期間中に、所定のデューティで前記表示パネルの発光および消光を行うように前記表示パネルを制御する、
   表示パネルの制御装置。
2. 前記所定のデューティは、前記映像期間の長さに対する前記映像期間における前記表示パネルの発光期間の長さの比と同一である、
   請求項１に記載の表示パネルの制御装置。
3. 前記デューティ制御部は、
   前記表示パネルの発光および消光のシーケンスを出力するシーケンサと、
   前記シーケンサから出力されるシーケンスに基づいて、前記表示パネルの発光および消光を制御する発光制御部とを有する、
   請求項１または２に記載の表示パネルの制御装置。
4. 前記シーケンサは、
   前記映像期間の長さをカウントする映像期間カウンタと、
   前記映像期間のうち、前記表示パネルが消光している消光期間の長さをカウントする消光期間カウンタと、
   前記映像期間のうち、前記表示パネルが発光している発光期間の長さをカウントする発光期間カウンタと、
   前記映像期間カウンタ、前記消光期間カウンタおよび前記発光期間カウンタでのカウント値に基づいて、前記表示パネルの発光および消光のシーケンスを生成するシーケンス制御部とを有する、
   請求項３に記載の表示パネルの制御装置。
5. 前記発光制御部は、前記表示パネルを消光する消光信号を出力する、
   請求項３または４に記載の表示パネルの制御装置。
6. 発光素子を有する画素回路が複数個行列状に配置されたパネル部と、
   前記パネル部に表示される映像信号を前記画素回路に供給するソース駆動回路と、
   前記パネル部に表示される前記映像信号の表示タイミングを制御する同期信号を、前記画素回路に供給するゲート駆動回路と、
   前記ゲート駆動回路および前記ソース駆動回路を制御する制御装置とを備え、
   前記制御装置は、
   外部から受信した映像信号を一時的に保持するデータ保持部と、
   外部から受信した垂直同期信号に基づいて、前記映像信号を前記データ保持部から前記画素回路へ供給する同期制御部と、
   前記発光素子の発光および消光を制御するデューティ制御部とを備え、
   前記同期制御部は、前記垂直同期信号を受信したときにフレーム期間を開始し、
   前記フレーム期間は、前記同期制御部が前記垂直同期信号を受信した後前記映像信号が前記データ保持部から前記画素回路へ供給され終わるまでの映像期間と、前記映像期間の終了後前記同期制御部が次の前記垂直同期信号を受信するまでの延長期間とからなり、
   前記同期制御部は、
   前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化させ、
   前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号を前記データ保持部に一時的に保持させ、
   前記初期化後であって前記映像期間中に、前記データ保持部に、前記映像信号を前記データ保持部から前記画素回路へ供給させ、
   前記デューティ制御部は、
   前記初期化後であって前記映像期間中に、前記発光素子を発光させ、
   前記延長期間中に、所定のデューティで前記発光素子の発光および消光を行うように前記ゲート駆動回路を制御する、
   表示装置。
7. 前記所定のデューティは、前記映像期間の長さに対する前記映像期間における前記発光素子の発光期間の長さの比と同一である、
   請求項６に記載の表示装置。
8. 前記デューティ制御部は、
   前記発光素子の発光および消光のシーケンスを出力するシーケンサと、
   前記シーケンサから出力されるシーケンスに基づいて、前記発光素子の発光および消光を制御する発光制御部とを有する、
   請求項６または７に記載の表示装置。
9. 前記シーケンサは、
   前記映像期間の長さをカウントする映像期間カウンタと、
   前記映像期間のうち、前記発光素子が消光している消光期間の長さをカウントする消光期間カウンタと、
   前記映像期間のうち、前記発光素子が発光している発光期間の長さをカウントする発光期間カウンタと、
   前記映像期間カウンタ、前記消光期間カウンタおよび前記発光期間カウンタでのカウント値に基づいて、前記発光素子の発光および消光のシーケンスを生成するシーケンス制御部とを有する、
   請求項８に記載の表示装置。
10. 前記発光制御部は、前記発光素子を消光する消光信号を出力する、
    請求項８または９に記載の表示装置。
11. 行列状に配置された複数の画素回路を有する表示パネルの駆動方法であって、
    垂直同期信号を受信したときにフレーム期間を開始し、
    前記フレーム期間は、前記垂直同期信号を受信した後映像信号が前記画素回路へ供給され終わるまでの映像期間と、前記映像期間の終了後次の前記垂直同期信号を受信するまでの延長期間とからなり、
    前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化する初期化工程と、
    前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号をデータ保持部に一時的に保持する書き込み工程と、
    前記初期化後であって前記映像期間中に、前記映像信号を前記データ保持部から前記画素回路へ供給する読み出し工程と、
    前記初期化後であって前記映像期間中に、複数の画素回路のそれぞれに設けられた発光素子を発光させて前記映像信号を表示させる映像表示工程と、
    前記延長期間中に、所定のデューティで前記発光素子の発光および消光を行う延長表示工程とを含む、
    表示パネルの駆動方法。
12. 前記所定のデューティは、前記映像期間の長さに対する前記映像期間における前記発光素子の発光期間の長さの比と同一である、
    請求項１１に記載の表示パネルの駆動方法。

Images