[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6747046B2 - 昇圧チョッパ回路 - Google Patents

昇圧チョッパ回路 Download PDF

Info

Publication number
JP6747046B2
JP6747046B2 JP2016096404A JP2016096404A JP6747046B2 JP 6747046 B2 JP6747046 B2 JP 6747046B2 JP 2016096404 A JP2016096404 A JP 2016096404A JP 2016096404 A JP2016096404 A JP 2016096404A JP 6747046 B2 JP6747046 B2 JP 6747046B2
Authority
JP
Japan
Prior art keywords
switch
capacitor
circuit
switching element
backflow prevention
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016096404A
Other languages
English (en)
Other versions
JP2017204957A (ja
Inventor
源宜 窪内
源宜 窪内
昊 侯
昊 侯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016096404A priority Critical patent/JP6747046B2/ja
Priority to US15/468,369 priority patent/US10164523B2/en
Priority to CN201710183034.2A priority patent/CN107370370B/zh
Priority to DE102017106626.8A priority patent/DE102017106626A1/de
Publication of JP2017204957A publication Critical patent/JP2017204957A/ja
Application granted granted Critical
Publication of JP6747046B2 publication Critical patent/JP6747046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

この発明は、昇圧チョッパ回路に関し、特に、スイッチング素子回路とキャパシタとを備える昇圧チョッパ回路に関する。
従来、スイッチング素子回路とキャパシタとを備える昇圧チョッパ回路が知られている（たとえば、特許文献１参照）。
上記特許文献１に記載の昇圧チョッパ回路は、直流出力回路（直流電源）と、リアクトル（インダクタ）と、コンデンサ（キャパシタ）と、複数のスイッチとを備えている。この昇圧チョッパ回路は、複数のスイッチをスイッチングすることによって、リアクトル、および、コンデンサの各々を選択して機能させることにより、入力された電圧を昇圧するように構成されている。
特開２００８−２３６８６３号公報
ここで、上記特許文献１に記載の昇圧チョッパ回路では、複数のスイッチのうちの所定のスイッチが短絡故障を起こした場合、直流出力回路（直流電源）から短絡故障したスイッチを介して、リアクトル（インダクタ）とコンデンサ（キャパシタ）とによる直列共振電流が流れる。この場合、スイッチが短絡故障しているため、直列共振電流が制御不能となる。その結果、コンデンサにコンデンサの耐圧以上の電圧が印加されることにより、コンデンサが破壊されるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、コンデンサにコンデンサの耐圧以上の電圧が印加されることを抑制するとともに、コンデンサの破壊を抑制する昇圧チョッパ回路を提供することである。
この発明の第１の局面による昇圧チョッパ回路は、リアクトルと、リアクトルを介して直流出力回路の両端に接続されているスイッチング素子回路と、スイッチング素子回路に直列に接続されている逆流防止ダイオード回路と、スイッチング素子回路の両端の間において、逆流防止ダイオード回路に直列に接続されているコンデンサ回路と、を備え、スイッチング素子回路のうちの少なくとも一部の素子の耐圧は、コンデンサ回路の耐圧よりも低くなるように構成されており、コンデンサ回路の耐圧は、逆流防止ダイオード回路の耐圧よりも低くなるように構成されている。
この発明の一の局面による昇圧チョッパ回路は、上記のように、スイッチング素子回路のうちの少なくとも一部の素子の耐圧が、コンデンサ回路の耐圧よりも低くなるように構成されていることによって、コンデンサ回路、および、スイッチング素子回路の素子の各々に、コンデンサ回路の耐圧よりも低いスイッチング素子回路の素子の耐圧と略同等の電圧が印加された際、コンデンサ回路は破壊されずに、スイッチング素子回路の素子が破壊される。その結果、破壊されたスイッチング素子回路の素子が短絡することによって、直列共振電流が、短絡したスイッチング素子回路の素子を流れるとともに、コンデンサ回路に流れなくなる。これにより、コンデンサ回路にコンデンサ回路の耐圧以上の電圧が印加されることを抑制することができるとともに、コンデンサ回路の破壊を抑制することができる。
上記第１の局面による昇圧チョッパ回路において、好ましくは、コンデンサ回路の耐圧よりも低い、スイッチング素子回路のうちの少なくとも一部の素子は、ワイドバンドギャップ半導体以外の半導体からなる素子を有する。ここで、一般的には、ワイドバンドギャップ半導体以外の半導体は、ワイドバンドギャップ半導体に比べて安価であり、かつ耐圧が低い。したがって、スイッチング素子回路の素子がワイドバンドギャップ半導体により形成されている場合に比べて、スイッチング素子回路のうちの少なくとも一部の安価な素子が先に破壊するので、短絡したスイッチング素子回路の素子に直流共振電流が流れることによって、コンデンサ回路の破壊を比較的容易に抑制することができる。
また、ワイドバンドギャップ半導体以外の半導体は、ワイドバンドギャップ半導体に比べて安価である。したがって、一部にワイドバンドギャップ半導体以外の半導体からなる素子を適用することで、昇圧チョッパ回路を安価に製造することできる。また、故障したワイドバンドギャップ半導体以外の半導体を交換する場合、ワイドバンドギャップ半導体の素子を交換する場合に比べて、交換費用を低く抑えることができる。
上記第１の局面による昇圧チョッパ回路において、好ましくは、スイッチング素子回路は、第１スイッチング素子を含み、第１スイッチング素子の耐圧は、コンデンサ回路の耐圧よりも低くなるように構成されている。このように構成すれば、コンデンサ回路、および、第１スイッチング素子の各々に、コンデンサ回路の耐圧よりも低い第１スイッチング素子の耐圧と略同等の電圧が印加された際、コンデンサ回路は破壊されずに、第１スイッチング素子が破壊される。その結果、直列共振電流が、短絡した第１スイッチング素子を流れるとともに、コンデンサ回路に流れなくなる。これにより、コンデンサ回路にコンデンサ回路の耐圧以上の電圧が印加されることを抑制することができるとともに、コンデンサ回路の破壊を抑制することができる。
上記第１の局面による昇圧チョッパ回路において、好ましくは、スイッチング素子回路は、第１スイッチング素子と、第１スイッチング素子に逆並列に接続される逆並列ダイオード素子とを含み、逆並列ダイオード素子の耐圧は、コンデンサ回路の耐圧よりも低くなるように構成されている。このように構成すれば、コンデンサ回路、および、逆並列ダイオード素子の各々に、コンデンサ回路の耐圧よりも低い逆並列ダイオード素子の耐圧と略同等の電圧が印加された際、コンデンサ回路は破壊されずに、逆並列ダイオード素子が破壊される。その結果、直列共振電流が、短絡した逆並列ダイオード素子を流れるとともに、コンデンサ回路に流れなくなる。これにより、コンデンサ回路にコンデンサ回路の耐圧以上の電圧が印加されることを容易に抑制することができるとともに、コンデンサ回路の破壊を容易に抑制することができる。
この場合、好ましくは、第１スイッチング素子は、ワイドバンドギャップ半導体からなるスイッチング素子を有するとともに、逆並列ダイオード素子は、ワイドバンドギャップ半導体以外の半導体からなる逆並列ダイオードを有する。このように構成すれば、第１スイッチング素子に、ワイドバンドギャップ半導体からなるスイッチング素子を用いることによって、一般的なシリコン半導体からなるスイッチング素子を用いる場合に比べてスイッチング損失を低減することができる。その結果、昇圧チョッパ回路を駆動させる際の電力損失を低減することができる。
上記第１の局面による昇圧チョッパ回路において、好ましくは、スイッチング素子回路は、第１スイッチング素子と、第１スイッチング素子に並列に接続される第２スイッチング素子とを含み、第２スイッチング素子の耐圧は、コンデンサ回路の耐圧よりも低くなるように構成されている。このように構成すれば、コンデンサ回路、および、第２スイッチング素子の各々に、コンデンサ回路の耐圧よりも低い第２スイッチング素子の耐圧と略同等の電圧が印加された際、コンデンサ回路は破壊されずに、第２スイッチング素子が破壊される。その結果、直列共振電流が、短絡した第２スイッチング素子を流れるとともに、コンデンサ回路に流れなくなる。これにより、コンデンサ回路にコンデンサ回路の耐圧以上の電圧が印加されることを容易に抑制することができるとともに、コンデンサ回路の破壊を容易に抑制することができる。
この場合、好ましくは、第１スイッチング素子は、ワイドバンドギャップ半導体からなるスイッチング素子を有するとともに、第２スイッチング素子は、ワイドバンドギャップ半導体以外の半導体からなるスイッチング素子を有する。このように構成すれば、第２スイッチング素子に、ワイドバンドギャップ半導体以外の半導体を用いることによって、第２スイッチング素子の耐圧を容易に第１スイッチング素子の耐圧およびコンデンサ回路の耐圧よりも低くすることができる。
上記スイッチング素子回路が第１スイッチング素子を含む昇圧チョッパ回路において、好ましくは、第１スイッチング素子は、第１スイッチと、第１スイッチに直列に接続される第２スイッチとを有し、逆流防止ダイオード回路は、第１スイッチに直列に接続される第１逆流防止ダイオードと、第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、コンデンサ回路は、スイッチング素子回路の両端の間において、第１逆流防止ダイオードに直列に接続される第１コンデンサと、第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、第１スイッチと第２スイッチとが接続される第１接続部と、第１コンデンサと第２コンデンサとが接続される第２接続部とが接続されており、第１スイッチの耐圧は、第１コンデンサの耐圧よりも低くなるとともに、第２スイッチの耐圧は、第２コンデンサの耐圧よりも低くなるように構成されている。このように構成すれば、第１コンデンサ、および、第１スイッチの各々に、第１コンデンサの耐圧よりも低い第１スイッチの耐圧と略同等の電圧が印加された際、第１コンデンサは破壊されずに、第１スイッチが破壊される。また、第２コンデンサ、および、第２スイッチの各々に、第２コンデンサの耐圧よりも低い第２スイッチの耐圧と略同等の電圧が印加された際、第２コンデンサは破壊されずに、第２スイッチが破壊される。その結果、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを抑制することができるとともに、各々のコンデンサの破壊を抑制することができる。
上記スイッチング素子回路が逆並列ダイオード素子を含む昇圧チョッパ回路において、好ましくは、第１スイッチング素子は、第１スイッチと、第１スイッチに直列に接続される第２スイッチとを有し、逆流防止ダイオード回路は、第１スイッチに直列に接続される第１逆流防止ダイオードと、第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、コンデンサ回路は、スイッチング素子回路の両端の間において、第１逆流防止ダイオードに直列に接続される第１コンデンサと、第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、逆並列ダイオード素子は、第１スイッチに逆並列に接続されている第１逆並列ダイオードと、第２スイッチに逆並列に接続されている第２逆並列ダイオードとを有し、第１スイッチと第２スイッチとが接続される第１接続部と、第１コンデンサと第２コンデンサとが接続される第２接続部とが接続されており、第１逆並列ダイオードの耐圧は、第１コンデンサの耐圧よりも低くなるとともに、第２逆並列ダイオードの耐圧は、第２コンデンサの耐圧よりも低くなるように構成されている。このように構成すれば、第１コンデンサ、および、第１逆並列ダイオードの各々に、第１コンデンサの耐圧よりも低い第１逆並列ダイオードの耐圧と略同等の電圧が印加された際、第１コンデンサは破壊されずに、第１逆並列ダイオードが破壊される。また、第２コンデンサ、および、第２逆並列ダイオードの各々に、第２コンデンサの耐圧よりも低い第２逆並列ダイオードの耐圧と略同等の電圧が印加された際、第２コンデンサは破壊されずに、第２逆並列ダイオードが破壊される。その結果、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを容易に抑制することができるとともに、各々のコンデンサの破壊を容易に抑制することができる。
上記スイッチング素子回路が第２スイッチング素子を含む昇圧チョッパ回路において、好ましくは、第１スイッチング素子は、第１スイッチと、第１スイッチに直列に接続される第２スイッチとを有し、逆流防止ダイオード回路は、第１スイッチに直列に接続される第１逆流防止ダイオードと、第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、コンデンサ回路は、スイッチング素子回路の両端の間において、第１逆流防止ダイオードに直列に接続される第１コンデンサと、第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、第２スイッチング素子は、第１スイッチに並列に接続されている第３スイッチと、第２スイッチに並列に接続されている第４スイッチとを有し、第１スイッチと第２スイッチとが接続される第１接続部と、第１コンデンサと第２コンデンサとが接続される第２接続部とが接続されており、第３スイッチの耐圧は、第１コンデンサの耐圧よりも低くなるとともに、第４スイッチの耐圧は、第２コンデンサの耐圧よりも低くなるように構成されている。このように構成すれば、第１コンデンサ、および、第３スイッチの各々に、第１コンデンサの耐圧よりも低い第３スイッチの耐圧と略同等の電圧が印加された際、第１コンデンサは破壊されずに、第３スイッチが破壊される。また、第２コンデンサ、および、第４スイッチの各々に、第２コンデンサの耐圧よりも低い第４スイッチの耐圧と略同等の電圧が印加された際、第２コンデンサは破壊されずに、第４スイッチが破壊される。その結果、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを容易に抑制することができるとともに、各々のコンデンサの破壊を容易に抑制することができる。
上記スイッチング素子回路が第２スイッチング素子を含む昇圧チョッパ回路において、好ましくは、第１スイッチング素子は、第１スイッチと、第１スイッチに直列に接続される第２スイッチとを有し、逆流防止ダイオード回路は、第１スイッチに直列に接続される第１逆流防止ダイオードと、第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、コンデンサ回路は、スイッチング素子回路の両端の間において、第１逆流防止ダイオードに直列に接続される第１コンデンサと、第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、第２スイッチング素子は、第１スイッチング素子に対して並列に接続されている、単一の第５スイッチを有し、第１スイッチと第２スイッチとが接続される第１接続部と、第１コンデンサと第２コンデンサとが接続される第２接続部とが接続されており、第５スイッチの耐圧は、第１コンデンサの耐圧、および、第２コンデンサの耐圧の各々よりも低くなるように構成されている。このように構成すれば、第１コンデンサ、および、第５スイッチの各々に、第１コンデンサの耐圧よりも低い第５スイッチの耐圧と略同等の電圧が印加された際、第１コンデンサは破壊されずに、第５スイッチが破壊される。また、第２コンデンサ、および、第５スイッチの各々に、第２コンデンサの耐圧よりも低い第５スイッチの耐圧と略同等の電圧が印加された際、第２コンデンサは破壊されずに、第５スイッチが破壊される。これにより、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを抑制することができるとともに、各々のコンデンサの破壊を抑制することができる。また、第１コンデンサ、および、第２コンデンサの各々に対応する素子を設ける際に比べて、単一の第５スイッチが設けられるので、部品点数の増加を抑制することができる。
この発明の第２の局面による昇圧チョッパ回路は、リアクトルと、リアクトルを介して直流出力回路の両端に接続されているスイッチング素子回路と、スイッチング素子回路に直列に接続されている逆流防止ダイオード回路と、スイッチング素子回路の両端の間において、逆流防止ダイオード回路に直列に接続されているコンデンサ回路と、を備え、スイッチング素子回路は、第１スイッチと、第１スイッチに直列に接続される第２スイッチとを有し、逆流防止ダイオード回路は、第１スイッチに直列に接続される第１逆流防止ダイオードと、第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、コンデンサ回路は、スイッチング素子回路の両端の間において、第１逆流防止ダイオードに直列に接続される第１コンデンサと、第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、第１スイッチと第２スイッチとが接続される第１接続部と、第１コンデンサと第２コンデンサとが接続される第２接続部とが接続されており、第１スイッチの耐圧は、第１コンデンサの耐圧よりも低くなるとともに、第２スイッチの耐圧は、第２コンデンサの耐圧よりも低くなるように構成されている。
本発明によれば、上記のように、コンデンサにコンデンサの耐圧以上の電圧が印加されることを抑制するとともに、コンデンサの破壊を抑制する昇圧チョッパ回路を提供することができる。
本発明の第１実施形態による３レベル昇圧チョッパ回路の回路構成を示した図である。 本発明の第２実施形態による３レベル昇圧チョッパ回路の回路構成を示した図である。 本発明の第３実施形態による３レベル昇圧チョッパ回路の回路構成を示した図である。 本発明の第４実施形態による３レベル昇圧チョッパ回路の回路構成を示した図である。 本発明の第４実施形態の変形例による２レベル昇圧チョッパ回路の回路構成を示した図である。 本発明の第１実施形態の変形例による２レベル昇圧チョッパ回路の回路構成を示した図である。 本発明の第２実施形態の変形例による２レベル昇圧チョッパ回路の回路構成を示した図である。 本発明の第３実施形態の変形例による２レベル昇圧チョッパ回路の回路構成を示した図である。
以下、本発明を具体化した実施形態を図面に基づいて説明する。
［第１実施形態］
まず、図１を参照して、本発明の第１実施形態による昇圧チョッパ回路１００の構成について説明する。
（昇圧チョッパ回路の構成）
図１に示すように、昇圧チョッパ回路１００は、直流出力回路１から出力される電圧を昇圧して負荷装置１０１に供給するように構成されている。また、第１実施形態では、昇圧チョッパ回路１００は、いわゆる３レベル昇圧チョッパ回路として構成されている。また、直流出力回路１は、直流電源として構成されているか、交流電源および整流回路を含み、交流を整流した整流波形を有するように構成することにより、直流を出力可能に構成されている。
そして、昇圧チョッパ回路１００には、リアクトル２と、スイッチング素子回路３と、逆流防止ダイオード回路４と、コンデンサ回路５と、制御回路６とが設けられている。なお、「回路」とは、一般的に導体を終端がないように接続したものをいうが、本願明細書では、「回路」を、終端がある場合も含む「電流の通路」を意味する広い概念として記載している。
第１実施形態では、図１に示すように、スイッチング素子回路３は、リアクトル２を介して直流出力回路１の両端に接続されている。また、逆流防止ダイオード回路４は、スイッチング素子回路３に直列に接続されている。また、コンデンサ回路５は、スイッチング素子回路３の両端の間において、逆流防止ダイオード回路４に直列に接続されている。具体的には、リアクトル２の一方端は、直流出力回路１の正極に接続されており、リアクトル２の他方端は、スイッチング素子回路３の一方端に接続されている。そして、スイッチング素子回路３の他方端は、直流出力回路１の負極に接続されている。
また、スイッチング素子回路３は、第１スイッチング素子３ａを含む。また、第１スイッチング素子３ａは、第１スイッチ３０ａと、第１スイッチ３０ａに直列に接続される第２スイッチ３１ａとを有する。また、逆流防止ダイオード回路４は、第１スイッチ３０ａに直列に接続される第１逆流防止ダイオード４ａと、第２スイッチ３１ａに直列に接続される第２逆流防止ダイオード４ｂとを含む。具体的には、第１スイッチ３０ａの、第２スイッチ３１ａに接続されている一方端とは反対側の他方端と、第１逆流防止ダイオード４ａのアノードとが、接続されている。また、第１スイッチ３０ａの、第２スイッチ３１ａに接続されている一方端とは反対側の他方端、および、第１逆流防止ダイオード４ａのアノードの各々は、リアクトル２の直流出力回路１の正極に接続されている一方端とは反対側の他方端に接続されている。
また、第２スイッチ３１ａの、第１スイッチ３０ａに接続されている一方端とは反対側の他方端と、第２逆流防止ダイオード４ｂのカソードとが、接続されている。また、第２スイッチ３１ａの第１スイッチ３０ａに接続されている一方端とは反対側の他方端、および、第２逆流防止ダイオード４ｂのカソードの各々は、直流出力回路１の負極に接続されている。
第１スイッチ３０ａ、および、第２スイッチ３１ａの各々は、ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、または、トランジスタなどのスイッチング素子として構成されている。
また、コンデンサ回路５は、スイッチング素子回路３の両端の間において、第１逆流防止ダイオード４ａに直列に接続される第１コンデンサ５ａと、第２逆流防止ダイオード４ｂに直列に接続される第２コンデンサ５ｂとを含む。また、第１スイッチ３０ａと第２スイッチ３１ａとが接続される第１接続部１０２と、第１コンデンサ５ａと第２コンデンサ５ｂとが接続される第２接続部１０３とが接続されている。具体的には、第１逆流防止ダイオード４ａのカソードと、第１コンデンサ５ａの正電位側とが接続されている。また、第２逆流防止ダイオード４ｂのアノードと、第２コンデンサ５ｂの負電位側とが接続されている。また、第１コンデンサ５ａの負電位側と、第２コンデンサ５ｂの正電位側とは、第２接続部１０３を介して接続されている。
また、第１実施形態では、スイッチング素子回路３のうちの少なくとも一部の素子の耐圧は、コンデンサ回路５の耐圧よりも低くなるように構成されている。具体的には、スイッチング素子回路３の第１スイッチング素子３ａの耐圧は、コンデンサ回路５の耐圧よりも低くなるように構成されている。詳細には、第１スイッチ３０ａの耐圧は、第１コンデンサ５ａの耐圧よりも低い。また、第２スイッチ３１ａの耐圧は、第２コンデンサ５ｂの耐圧よりも低い。
また、コンデンサ回路５の耐圧は、逆流防止ダイオード回路４の耐圧よりも低くなるように構成されている。具体的には、第１コンデンサ５ａの耐圧は、第１逆流防止ダイオード４ａの耐圧よりも低い。また、第２コンデンサ５ｂの耐圧は、第２逆流防止ダイオード４ｂの耐圧よりも低い。
また、第１実施形態では、コンデンサ回路５の耐圧よりも低い、スイッチング素子回路３のうちの少なくとも一部の素子は、ワイドバンドギャップ半導体以外の半導体からなる素子を有する。具体的には、第１スイッチ３０ａ、および第２スイッチ３１ａの各々は、ワイドバンドギャップ半導体以外の半導体（たとえば、シリコン）により形成されている。
また、逆流防止ダイオード回路４は、ワイドバンドギャップ半導体からなる逆流防止ダイオードを含む。具体的には、第１逆流防止ダイオード４ａ、および、第２逆流防止ダイオード４ｂの各々は、ＳｉＣ、ＧａＮ、ダイヤモンド、ＡｌＮ、または、ＺｎＯなどのシリコン半導体よりもバンドギャップが大きい（広い）半導体により形成されている。ワイドバンドギャップ半導体は、ワイドバンドギャップ半導体以外の半導体に比べて耐圧が高い。したがって、スイッチング素子回路３、コンデンサ回路５、逆流防止ダイオード回路４の順に耐圧が高くなるように昇圧チョッパ回路１００を構成することができる。
制御回路６は、第１スイッチ３０ａ、および、第２スイッチ３１ａに接続されており、第１スイッチ３０ａと第２スイッチ３１ａとのオンオフ（スイッチング動作）の時比率を制御するように構成されている。そして、制御回路６は、第１スイッチ３０ａと第２スイッチ３１ａとのオンオフの時比率を制御することにより、昇圧チョッパ回路１００の負荷装置１０１に対する電圧値および電流値（リアクトル２に流れる電流値）を調整（制御）することが可能に構成されている。
負荷装置１０１は、たとえば、複数のスイッチング素子を含むインバータ１０１ａおよび電動機１０１ｂを備えている。インバータ１０１ａは、コンデンサ回路５の両端に接続されており、昇圧チョッパ回路１００により昇圧された直流の電力を交流の電力に変換して、交流の電力を電動機１０１ｂに供給するように構成されている。電動機１０１ｂは、たとえば、回転電機として構成されており、インバータ１０１ａからの交流の電力を消費して、回転駆動するように構成されている。
（昇圧チョッパ回路の動作）
次に、図１を参照して、第１実施形態による昇圧チョッパ回路１００の動作について説明する。昇圧チョッパ回路１００の動作は、制御回路６の制御処理により実行される。
まず、第１スイッチ３０ａがオンされ、かつ、第２スイッチ３１ａがオフされると、直流出力回路１とリアクトル２と第２コンデンサ５ｂの直列共振回路となり、第２コンデンサ５ｂの電圧が上昇していく。この時、第２コンデンサ５ｂの電圧が、第２スイッチ３１ａに印加される。また、第２逆流防止ダイオード４ｂは導通状態であり、電圧は印加されない。そして、直流出力回路１からの電流が流れ込まない第１コンデンサ５ａの電圧が第１逆流防止ダイオード４ａに印加される。
また、第１スイッチ３０ａがオフされ、かつ、第２スイッチ３１ａがオンされると、直流出力回路１は第１コンデンサ５ａを充電し、第１コンデンサ５ａの電圧はオフにしている第１スイッチ３０ａに印加される。
また、第１スイッチ３０ａと第２スイッチ３１ａとが共にオンされると、直流出力回路１はリアクトル２を介して短絡となり、第１コンデンサ５ａ、第２コンデンサ５ｂには直流出力回路１から電流は流れ込まない。第１コンデンサ５ａおよび第２コンデンサ５ｂの電圧は、それぞれ第１逆流防止ダイオード４ａおよび第２逆流防止ダイオード４ｂに印加される。そして、第１コンデンサ５ａおよび第２コンデンサ５ｂから後段の負荷装置１０１（なお、図１では負荷装置１０１をハーフブリッジ単相インバータとして図示しているが、これに限られない）に電流が流れることにより、第１コンデンサ５ａおよび第２コンデンサ５ｂの電圧は低下する。
また、第１スイッチ３０ａと第２スイッチ３１ａとが共にオフされると、直流出力回路１からの電流により、第１コンデンサ５ａおよび第２コンデンサ５ｂが充電される。そして、第１コンデンサ５ａおよび第２コンデンサ５ｂの各々の電圧が、第１スイッチ３０ａおよび第２スイッチ３１ａに印加される。
そして、定常的に運転している状態においては、一定の時比率で第１スイッチ３０ａと第２スイッチ３１ａとのオフとオンとが切り替えられて、第１コンデンサ５ａおよび第２コンデンサ５ｂの電圧の上昇量と、第１スイッチ３０ａおよび第２スイッチ３１ａをオンとしたときの第１コンデンサ５ａおよび第２コンデンサ５ｂの電圧の低下量とが釣り合うようにされ、略一定の直流電圧が得られる。
そして、装置（負荷装置１０１）を停止する場合には、第１スイッチ３０ａおよび第２スイッチ３１ａが共にオフされる。また、後段の負荷装置１０１（インバータのスイッチ）もオフし、負荷装置１０１の側に電流が流れなくなる。この場合、直流出力回路１と、リアクトル２と、第１コンデンサ５ａおよび第２コンデンサ５ｂとの直列共振回路となり、第１コンデンサ５ａおよび第２コンデンサ５ｂの電圧は上昇する。第１スイッチ３０ａおよび第２スイッチ３１ａが共にオンされない（オフの状態である）ので、第１コンデンサ５ａおよび第２コンデンサ５ｂの電圧が、定常運転時よりも上昇する。なお、第１コンデンサ５ａおよび第２コンデンサ５ｂの耐圧は、このとき上昇する電圧よりも高い。
そして、共振電流が０になったときには、第１コンデンサ５ａおよび第２コンデンサ５ｂの放電は、第１逆流防止ダイオード４ａおよび第２逆流防止ダイオード４ｂと、オフされている第１スイッチ３０ａおよび第２スイッチ３１ａとによって妨げられる。第１スイッチ３０ａおよび第２スイッチ３１ａの電圧は、コンデンサ回路５が充電している間は第１コンデンサ５ａまたは第２コンデンサ５ｂの電圧と等しくなるが、共振電流が０になったときには直流電圧回路１の電圧の半分と等しくなる。第１逆流防止ダイオード４ａおよび第２逆流防止ダイオード４ｂの電圧は、第１コンデンサ５ａおよび第２コンデンサ５ｂの充電をしている間は電圧を有しない（電位差が略０）が、共振電流が０になったときには第１コンデンサ５ａおよび第２コンデンサ５ｂの電圧から第１スイッチ３０ａおよび第２スイッチ３１ａの電圧（直流出力回路１の電圧の半分を引いた値の電圧）が印加される状態になる。
なお、上記のように動作を行う昇圧チョッパ回路１００においては、第１スイッチ３０ａまたは第２スイッチ３１ａのうちの一方（たとえば、第１スイッチ３０ａ）が短絡故障することがあり得る。この場合、インバータ１０１ａを切断することにより負荷装置１０１を昇圧チョッパ回路１００から切り離し、第２スイッチ３１ａを切断するように制御される。第１スイッチ３０ａが短絡故障したことにより、直流出力回路１から、リアクトル２および短絡した第１スイッチ３０ａを介して、第２コンデンサ５ｂに直流共振電流が流れる。また、第１スイッチ３０ａが短絡しているため、第２コンデンサ５ｂを流れる直流共振電流は制御不能になるので、第２コンデンサ５ｂの電圧が直流出力回路１の電圧よりも高くなる場合がある。また、第２スイッチ３１ａには、第２コンデンサ５ｂの電圧と略同等の電圧が印加される。また、第２スイッチ３１ａの耐圧は、第２コンデンサ５ｂの耐圧よりも低いので、第２スイッチ３１ａに印加される電圧が、第２スイッチ３１ａの耐圧と略同等になった場合、第２コンデンサ５ｂは破壊されずに、第２スイッチ３１ａが破壊される。その結果、直流出力回路１から、リアクトル２、短絡した第１スイッチ３０ａ、および、短絡した第２スイッチ３１ａを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４（たとえば、ヒューズ）によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。なお、第２スイッチ３１ａが短絡故障した場合においても、直流出力回路１から、リアクトル２、短絡した第１スイッチ３０ａ、および、短絡した第２スイッチ３１ａを介して直流共振電流が流れる。
（第１実施形態の効果）
第１実施形態では、以下のような効果を得ることができる。
第１実施形態では、上記のように、リアクトル２と、リアクトル２を介して直流出力回路１の両端に接続されているスイッチング素子回路３と、スイッチング素子回路３に直列に接続されている逆流防止ダイオード回路４と、スイッチング素子回路３の両端の間において、逆流防止ダイオード回路４に直列に接続されているコンデンサ回路５と、を備え、スイッチング素子回路３のうちの少なくとも一部の素子の耐圧が、コンデンサ回路５の耐圧よりも低くなるように、昇圧チョッパ回路１００を構成する。これにより、コンデンサ回路５、および、スイッチング素子回路３の素子の各々に、コンデンサ回路５の耐圧よりも低いスイッチング素子回路３の素子の耐圧と略同等の電圧が印加された際、コンデンサ回路５は破壊されずに、スイッチング素子回路３の素子が破壊される。その結果、破壊されたスイッチング素子回路３の素子が短絡することによって、直列共振電流が、短絡したスイッチング素子回路３の素子を流れるとともに、コンデンサ回路５に流れなくなる。これにより、コンデンサ回路５にコンデンサ回路５の耐圧以上の電圧が印加されることを抑制することができるとともに、コンデンサ回路５の破壊を抑制することができる。
また、第１実施形態では、上記のように、コンデンサ回路５の耐圧が、逆流防止ダイオード回路４の耐圧よりも低くなるように、昇圧チョッパ回路１００を構成する。これにより、スイッチング素子回路３のうちの一部の素子が破壊され、コンデンサ回路５の電圧が逆流防止ダイオード回路４に印加された際、逆流防止ダイオード回路４が破壊されることを抑制することができる。その結果、コンデンサ回路５の短絡放電が抑制される。
また、第１実施形態では、上記のように、コンデンサ回路５の耐圧よりも低い、スイッチング素子回路３のうちの少なくとも一部の素子が、ワイドバンドギャップ半導体以外の半導体からなる素子を有するように、昇圧チョッパ回路１００を構成する。ここで、一般的には、ワイドバンドギャップ半導体以外の半導体は、ワイドバンドギャップ半導体に比べて耐圧が低い。したがって、スイッチング素子回路３の素子がワイドバンドギャップ半導体により形成されている場合に比べて、スイッチング素子回路３のうちの少なくとも一部の素子が最も低い印加電圧で破壊に至るので、短絡したスイッチング素子回路３の素子に直流共振電流を流すことができるとともに、コンデンサ回路５の破壊を比較的容易に抑制することができる。また、一般的に、ワイドバンドギャップ半導体以外の半導体は、ワイドバンドギャップ半導体に比べて安価であるから、破壊したスイッチング素子回路３の修復費用を低く抑えることができる。
また、第１実施形態では、上記のように、スイッチング素子回路３が、第１スイッチング素子３ａを含み、第１スイッチング素子３ａの耐圧が、コンデンサ回路５の耐圧よりも低くなるように、昇圧チョッパ回路１００を構成する。これにより、コンデンサ回路５、および、第１スイッチング素子３ａの各々に、コンデンサ回路５の耐圧よりも低い第１スイッチング素子３ａの耐圧と略同等の電圧が印加された際、コンデンサ回路５は破壊されずに、第１スイッチング素子３ａが破壊される。その結果、直列共振電流が、短絡した第１スイッチング素子３ａを流れるとともに、コンデンサ回路５に流れなくなる。これにより、コンデンサ回路５にコンデンサ回路５の耐圧以上の電圧が印加されることを抑制することができるとともに、コンデンサ回路５の破壊を抑制することができる。
また、第１実施形態では、上記のように、逆流防止ダイオード回路４が、ワイドバンドギャップ半導体からなる逆流防止ダイオードを含むとともに、第１スイッチング素子３ａが、ワイドバンドギャップ半導体以外の半導体からなるスイッチング素子を有するように、昇圧チョッパ回路１００を構成する。これにより、第１スイッチング素子３ａが破壊され、コンデンサ回路５の電圧が逆流防止ダイオード回路４に印加された際に、逆流防止ダイオード回路４が破壊されることを抑制することができる。
また、第１実施形態では、上記のように、第１スイッチング素子３ａが、第１スイッチ３０ａと、第１スイッチ３０ａに直列に接続される第２スイッチ３１ａとを有し、逆流防止ダイオード回路４が、第１スイッチ３０ａに直列に接続される第１逆流防止ダイオード４ａと、第２スイッチ３１ａに直列に接続される第２逆流防止ダイオード４ｂとを含み、コンデンサ回路５が、スイッチング素子回路３の両端の間において、第１逆流防止ダイオード４ａに直列に接続される第１コンデンサ５ａと、第２逆流防止ダイオード４ｂに直列に接続される第２コンデンサ５ｂとを含み、第１スイッチ３０ａと第２スイッチ３１ａとが接続される第１接続部１０２と、第１コンデンサ５ａと第２コンデンサ５ｂとが接続される第２接続部１０３とが接続されており、第１スイッチ３０ａの耐圧が、第１コンデンサ５ａの耐圧よりも低くなるとともに、第２スイッチ３１ａの耐圧が、第２コンデンサ５ｂの耐圧よりも低くなるように、昇圧チョッパ回路１００を構成する。これにより、第１コンデンサ５ａ、および、第１スイッチ３０ａの各々に、第１コンデンサ５ａの耐圧よりも低い第１スイッチ３０ａの耐圧と略同等の電圧が印加された際、第１コンデンサ５ａは破壊されずに、第１スイッチ３０ａが破壊される。また、第２コンデンサ５ｂ、および、第２スイッチ３１ａの各々に、第２コンデンサ５ｂの耐圧よりも低い第２スイッチ３１ａの耐圧と略同等の電圧が印加された際、第２コンデンサ５ｂは破壊されずに、第２スイッチ３１ａが破壊される。その結果、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを抑制することができるとともに、各々のコンデンサの破壊を抑制することができる。
[第２実施形態]
次に、図２を参照して、第２実施形態による昇圧チョッパ回路２００の構成について説明する。第２実施形態では、昇圧チョッパ回路２００は、第１実施形態と同様に３レベル昇圧チョッパ回路として構成されている。一方、第２実施形態では、第１スイッチング素子３ａに逆並列に接続されている逆並列ダイオード素子３ｂを備えている。なお、上記第１実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（昇圧チョッパ回路の構成）
第２実施形態では、スイッチング素子回路１３は、第１スイッチング素子３ａに逆並列に接続される逆並列ダイオード素子３ｂを含む。具体的には、逆並列ダイオード素子３ｂは、第１スイッチ３０ａに逆並列に接続されている第１逆並列ダイオード３０ｂと、第２スイッチ３１ａに逆並列に接続されている第２逆並列ダイオード３１ｂとを有する。詳細には、第１逆並列ダイオード３０ｂのカソードは、第１逆流防止ダイオード４ａのアノードに接続されている。第１逆並列ダイオード３０ｂのアノードは、第１スイッチ３０ａの、第１逆流防止ダイオード４ａのアノードに接続されている一方端とは反対側の他方端に接続されている。また、第２逆並列ダイオード３１ｂのカソードは、第２スイッチ３１ａの、第１スイッチ３０ａに接続されている一方端に接続されている。また、第２逆並列ダイオード３１ｂのアノードは、第２逆流防止ダイオード４ｂのカソードに接続されている。
また、第２実施形態では、逆並列ダイオード素子３ｂの耐圧は、コンデンサ回路５の耐圧よりも低くなるように構成されている。具体的には、第１逆並列ダイオード３０ｂの耐圧は、第１コンデンサ５ａの耐圧よりも低い。また、第２逆並列ダイオード３１ｂの耐圧は、第２コンデンサ５ｂの耐圧よりも低い。なお、スイッチング素子回路１３、コンデンサ回路５、逆流防止ダイオード回路４の順に耐圧が高くなるように昇圧チョッパ回路２００が構成されるのは、第１実施形態と同様である。
また、第２実施形態では、第１スイッチング素子３ａは、ワイドバンドギャップ半導体からなるスイッチング素子を有する。また、逆並列ダイオード素子３ｂは、ワイドバンドギャップ半導体以外の半導体からなる逆並列ダイオードを有する。具体的には、第１スイッチ３０ａ、および、第２スイッチ３１ａは、ワイドバンドギャップ半導体により形成されている。また、第１逆並列ダイオード３０ｂ、および、第２逆並列ダイオード３１ｂは、ワイドバンドギャップ半導体以外の半導体により形成されている。また、第１逆並列ダイオード３０ｂの耐圧は、第１スイッチ３０ａの耐圧よりも低い。また、第２逆並列ダイオード３１ｂの耐圧は、第２スイッチ３１ａの耐圧よりも低い。
また、第１スイッチ３０ａが短絡故障した場合、第２スイッチ３１ａ、および、第２逆並列ダイオード３１ｂの各々に、第２コンデンサ５ｂの電圧と略同等の電圧が印加される。第２逆並列ダイオード３１ｂの耐圧は、第２スイッチ３１ａの耐圧、および、第２コンデンサ５ｂの耐圧の各々よりも低いので、第２スイッチ３１ａまたは第２コンデンサ５ｂが破壊されるよりも先に、第２逆並列ダイオード３１ｂが破壊される。その結果、直流出力回路１から、リアクトル２、短絡した第１スイッチ３０ａ、および、短絡した第２逆並列ダイオード３１ｂを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。なお、第２スイッチ３１ａが短絡故障した場合においては、直流出力回路１から、リアクトル２、短絡した第１逆並列ダイオード３０ｂ、および、短絡した第２スイッチ３１ａを介して直流共振電流が流れる。
また、昇圧チョッパ回路２００は、第１スイッチ３０ａ、および、第２スイッチ３１ａの各々を収容する第１半導体パッケージ７を備えている。また、昇圧チョッパ回路２００は、第１逆並列ダイオード３０ｂ、および、第２逆並列ダイオード３１ｂの各々を収容する、第１半導体パッケージ７とは別個に設けられる第２半導体パッケージ８を備えている。具体的には、第１半導体パッケージ７は、第１スイッチ３０ａを収容する第１スイッチ用パッケージ７ａと、第２スイッチ３１ａを収容する第２スイッチ用パッケージ７ｂとを含む。また、第２半導体パッケージ８は、第１逆並列ダイオード３０ｂを収容する第１逆並列ダイオード用パッケージ８ａと、第２逆並列ダイオード３１ｂを収容する第２逆並列ダイオード用パッケージ８ｂとを含む。また、第１逆流防止ダイオード４ａは、第１逆流防止ダイオード用パッケージ４０ａに収容されている。また、第２逆流防止ダイオード４ｂは、第２逆流防止ダイオード用パッケージ４０ｂに収容されている。なお、第１スイッチ用パッケージ７ａ、第２スイッチ用パッケージ７ｂ、第１逆並列ダイオード用パッケージ８ａ、第２逆並列ダイオード用パッケージ８ｂ、第１逆流防止ダイオード用パッケージ４０ａ、および、第２逆流防止ダイオード用パッケージ４０ｂの各々は、個別に交換可能なように構成されている。
第２実施形態のその他の構成は、上記第１実施形態と同様である。
（第２実施形態の効果）
第２実施形態では、以下のような効果を得ることができる。
第２実施形態では、上記のように、スイッチング素子回路１３が、第１スイッチング素子３ａと、第１スイッチング素子３ａに逆並列に接続される逆並列ダイオード素子３ｂとを含み、逆並列ダイオード素子３ｂの耐圧が、コンデンサ回路５の耐圧よりも低くなるように、昇圧チョッパ回路２００を構成する。これにより、コンデンサ回路５、および、逆並列ダイオード素子３ｂの各々に、コンデンサ回路５の耐圧よりも低い逆並列ダイオード素子３ｂの耐圧と略同等の電圧が印加された際、コンデンサ回路５は破壊されずに、逆並列ダイオード素子３ｂが破壊される。その結果、直列共振電流が、短絡した逆並列ダイオード素子３ｂを流れるとともに、コンデンサ回路５に流れなくなる。これにより、コンデンサ回路５にコンデンサ回路５の耐圧以上の電圧が印加されることを容易に抑制することができるとともに、コンデンサ回路５の破壊を容易に抑制することができる。
また、第２実施形態では、上記のように、第１スイッチング素子３ａが、ワイドバンドギャップ半導体からなるスイッチング素子を有するとともに、逆並列ダイオード素子３ｂが、ワイドバンドギャップ半導体以外の半導体からなる逆並列ダイオードを有するように、昇圧チョッパ回路２００を構成する。これにより、通常動作時に導通する第１スイッチング素子３ａに、ワイドバンドギャップ半導体からなるスイッチング素子を用いることによって、一般的なシリコン半導体からなるスイッチング素子を用いる場合に比べてスイッチング損失を低減することができる。その結果、昇圧チョッパ回路２００を駆動させる際の電力損失を低減することができる。
また、第２実施形態では、上記のように、第１スイッチング素子３ａが、第１スイッチ３０ａと、第１スイッチ３０ａに直列に接続される第２スイッチ３１ａとを有し、逆流防止ダイオード回路４が、第１スイッチ３０ａに直列に接続される第１逆流防止ダイオード４ａと、第２スイッチ３１ａに直列に接続される第２逆流防止ダイオード４ｂとを含み、コンデンサ回路５が、スイッチング素子回路１３の両端の間において、第１逆流防止ダイオード４ａに直列に接続される第１コンデンサ５ａと、第２逆流防止ダイオード４ｂに直列に接続される第２コンデンサ５ｂとを含み、逆並列ダイオード素子３ｂが、第１スイッチ３０ａに逆並列に接続されている第１逆並列ダイオード３０ｂと、第２スイッチ３１ａに逆並列に接続されている第２逆並列ダイオード３１ｂとを有し、第１スイッチ３０ａと第２スイッチ３１ａとが接続される第１接続部１０２と、第１コンデンサ５ａと第２コンデンサ５ｂとが接続される第２接続部１０３とが接続されており、第１逆並列ダイオード３０ｂの耐圧が、第１コンデンサ５ａの耐圧よりも低くなるとともに、第２逆並列ダイオード３１ｂの耐圧が、第２コンデンサ５ｂの耐圧よりも低くなるように、昇圧チョッパ回路２００を構成する。
これにより、第１コンデンサ５ａ、および、第１逆並列ダイオード３０ｂの各々に、第１コンデンサ５ａの耐圧よりも低い第１逆並列ダイオード３０ｂの耐圧と略同等の電圧が印加された際、第１コンデンサ５ａは破壊されずに、第１逆並列ダイオード３０ｂが破壊される。また、第２コンデンサ５ｂ、および、第２逆並列ダイオード３１ｂの各々に、第２コンデンサ５ｂの耐圧よりも低い第２逆並列ダイオード３１ｂの耐圧と略同等の電圧が印加された際、第２コンデンサ５ｂは破壊されずに、第２逆並列ダイオード３１ｂが破壊される。その結果、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを容易に抑制することができるとともに、各々のコンデンサの破壊を容易に抑制することができる。
また、第２実施形態では、上記のように、第１逆流防止ダイオード４ａ、および、第２逆流防止ダイオード４ｂの各々が、ワイドバンドギャップ半導体からなるとともに、第１逆並列ダイオード３０ｂ、および、第２逆並列ダイオード３１ｂの各々が、ワイドバンドギャップ半導体以外の半導体からなるように、昇圧チョッパ回路２００を構成する。これにより、第１逆並列ダイオード３０ｂが破壊され、第１コンデンサ５ａの電圧が第１逆流防止ダイオード４ａに印加された際に、第１逆流防止ダイオード４ａが破壊されることを抑制することができる。また、第２逆並列ダイオード３１ｂが破壊され、第２コンデンサ５ｂの電圧が第２逆流防止ダイオード４ｂに印加された際に、第２逆流防止ダイオード４ｂが破壊されることを抑制することができる。
また、第２実施形態では、上記のように、第１スイッチ３０ａ、および、第２スイッチ３１ａの各々を収容する第１半導体パッケージ７と、第１逆並列ダイオード３０ｂ、および、第２逆並列ダイオード３１ｂの各々を収容する、第１半導体パッケージ７とは別個に設けられる第２半導体パッケージ８と、をさらに備えるように、昇圧チョッパ回路２００を構成する。これにより、第１スイッチ３０ａ、または、第１逆並列ダイオード３０ｂのいずれか一方が故障した場合に、故障した第１スイッチ３０ａを収納する第１半導体パッケージ７のみ、または、故障した第１逆並列ダイオード３０ｂを収納する第２半導体パッケージ８のみを交換することができるので、交換が不要な第１スイッチ３０ａ、または、第１逆並列ダイオード３０ｂが交換されることを抑制することができる。また、第１スイッチ３０ａと第１逆並列ダイオード３０ｂとの関係と同様に、第２スイッチ３１ａ、または、第２逆並列ダイオード３１ｂのいずれか一方が故障した場合に、交換が不要な第２スイッチ３１ａ、または、第２逆並列ダイオード３１ｂが交換されることを抑制することができる。なお、この場合には、交換が不要な第１スイッチ３０ａ、第２スイッチ３１ａ、第１逆並列ダイオード３０ｂ、または、第２逆並列ダイオード３１ｂが交換されることが抑制される分、交換コストが増大するのを抑制することができる。また、一般的に、ワイドバンドギャップ半導体以外の半導体は、ワイドバンドギャップ半導体に比べて安価である。したがって、第１逆並列ダイオード３０ｂ、および、第２逆並列ダイオード３１ｂの各々をワイドバンドギャップ半導体以外の半導体からなる素子とすることで、昇圧チョッパ回路を安価に製造することできる。ワイドバンドギャップ半導体以外の半導体で形成された第１逆並列ダイオード３０ｂおよび第２逆並列ダイオード３１ｂを収納する第２半導体パッケージ８を交換する場合には、交換費用を低く抑えることができる。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
[第３実施形態]
次に、図３を参照して、第３実施形態による昇圧チョッパ回路３００の構成について説明する。第３実施形態では、昇圧チョッパ回路３００は、第１実施形態および第２実施形態と同様に３レベル昇圧チョッパ回路として構成されている。一方、第１スイッチング素子３ａに逆並列に接続されている逆並列ダイオード素子３ｂを備える第２実施形態と異なり、第３実施形態では、第１スイッチング素子３ａに並列に接続されている第２スイッチング素子３ｃを備えている。なお、上記第２実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（昇圧チョッパ回路の構成）
第３実施形態では、スイッチング素子回路２３は、第１スイッチング素子３ａに並列に接続される第２スイッチング素子３ｃとを含む。具体的には、第２スイッチング素子３ｃは、第１スイッチ３０ａに並列に接続されている第３スイッチ３０ｃと、第２スイッチ３１ａに並列に接続されている第４スイッチ３１ｃとを有する。詳細には、第３スイッチ３０ｃの一方端は、第１逆流防止ダイオード４ａのアノードに接続されている。また、第３スイッチ３０ｃの他方端は、第１スイッチ３０ａの、第１逆流防止ダイオード４ａのアノードに接続されている一方端とは反対側の他方端に接続されている。また、第４スイッチ３１ｃの一方端は、第２スイッチ３１ａの、第１スイッチ３０ａに接続されている一方端に接続されている。また、第４スイッチ３１ｃの他方端は、第２逆流防止ダイオード４ｂのカソードに接続されている。
また、第３実施形態では、第２スイッチング素子３ｃの耐圧は、第１スイッチング素子３ａの耐圧およびコンデンサ回路５の耐圧よりも低くなるように構成されている。具体的には、第３スイッチ３０ｃの耐圧は、第１スイッチ３０ａの耐圧および第１コンデンサ５ａの耐圧よりも低い。また、第４スイッチ３１ｃの耐圧は、第２スイッチ３１ａの耐圧および第２コンデンサ５ｂの耐圧よりも低い。なお、スイッチング素子回路２３、コンデンサ回路５、逆流防止ダイオード回路４の順に耐圧が高くなるように昇圧チョッパ回路３０が構成されるのは、第１実施形態と同様である。
また、第２スイッチング素子３ｃは、ワイドバンドギャップ半導体以外の半導体からなるスイッチング素子を有する。具体的には、第３スイッチ３０ｃ、および、第４スイッチ３１ｃは、ワイドバンドギャップ半導体以外の半導体により形成されている。また、第３スイッチ３０ｃの耐圧は、第１スイッチ３０ａの耐圧よりも低い。また、第４スイッチ３１ｃの耐圧は、第２スイッチ３１ａの耐圧よりも低い。
また、第１スイッチ３０ａが短絡故障した場合、第２スイッチ３１ａ、および、第４スイッチ３１ｃの各々に、第２コンデンサ５ｂの電圧と略同等の電圧が印加される。第４スイッチ３１ｃの耐圧は、第２スイッチ３１ａの耐圧、および、第２コンデンサ５ｂの耐圧の各々よりも低いので、第２スイッチ３１ａまたは第２コンデンサ５ｂが破壊されるよりも先に、第４スイッチ３１ｃが破壊される。その結果、直流出力回路１から、リアクトル２、短絡した第１スイッチ３０ａ、および、短絡した第４スイッチ３１ｃを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。なお、第２スイッチ３１ａが短絡故障した場合においては、直流出力回路１から、リアクトル２、短絡した第３スイッチ３０ｃ、および、短絡した第２スイッチ３１ａを介して直流共振電流が流れる。
また、昇圧チョッパ回路３００は、第３スイッチ３０ｃ、および、第４スイッチ３１ｃの各々を収容する、第１半導体パッケージ７とは別個に設けられる第３半導体パッケージ９を備えている。具体的には、第３半導体パッケージ９は、第３スイッチ３０ｃを収容する第３スイッチ用パッケージ９ａと、第４スイッチ３１ｃを収容する第４スイッチ用パッケージ９ｂとを含む。なお、第１スイッチ用パッケージ７ａ、第２スイッチ用パッケージ７ｂ、第３スイッチ用パッケージ９ａ、第４スイッチ用パッケージ９ｂ、第１逆流防止ダイオード用パッケージ４０ａ、および、第２逆流防止ダイオード用パッケージ４０ｂの各々は、個別に交換可能なように構成されている。
第３実施形態のその他の構成は、上記第２実施形態と同様である。
（第３実施形態の効果）
第３実施形態では、以下のような効果を得ることができる。
第３実施形態では、上記のように、スイッチング素子回路２３が、第１スイッチング素子３ａと、第１スイッチング素子３ａに並列に接続される第２スイッチング素子３ｃとを含み、第２スイッチング素子３ｃの耐圧が、第１スイッチング素子３ａの耐圧およびコンデンサ回路５の耐圧よりも低くなるように、昇圧チョッパ回路３００を構成する。これにより、コンデンサ回路５、および、第２スイッチング素子３ｃの各々に、コンデンサ回路５の耐圧よりも低い第２スイッチング素子３ｃの耐圧と略同等の電圧が印加された際、コンデンサ回路５は破壊されずに、第２スイッチング素子３ｃが破壊される。その結果、直列共振電流が、短絡した第２スイッチング素子３ｃを流れるとともに、コンデンサ回路５に流れなくなる。これにより、コンデンサ回路５にコンデンサ回路５の耐圧以上の電圧が印加されることを容易に抑制することができるとともに、コンデンサ回路５の破壊を容易に抑制することができる。
また、第３実施形態では、上記のように、第１スイッチング素子３ａが、ワイドバンドギャップ半導体からなるスイッチング素子を有するとともに、第２スイッチング素子３ｃが、ワイドバンドギャップ半導体以外の半導体からなるスイッチング素子を有するように、昇圧チョッパ回路３００を構成する。これにより、通常動作時に導通しない第２スイッチング素子３ｃに、ワイドバンドギャップ半導体以外の半導体を用いることによって、第２スイッチング素子３ｃの耐圧を容易に低くすることができる。
また、第３実施形態では、上記のように、第１スイッチング素子３ａが、第１スイッチ３０ａと、第１スイッチ３０ａに直列に接続される第２スイッチ３１ａとを有し、逆流防止ダイオード回路４が、第１スイッチ３０ａに直列に接続される第１逆流防止ダイオード４ａと、第２スイッチ３１ａに直列に接続される第２逆流防止ダイオード４ｂとを含み、コンデンサ回路５が、スイッチング素子回路２３の両端の間において、第１逆流防止ダイオード４ａに直列に接続される第１コンデンサ５ａと、第２逆流防止ダイオード４ｂに直列に接続される第２コンデンサ５ｂとを含み、第２スイッチング素子３ｃが、第１スイッチ３０ａに並列に接続されている第３スイッチ３０ｃと、第２スイッチ３１ａに並列に接続されている第４スイッチ３１ｃとを有し、第１スイッチ３０ａと第２スイッチ３１ａとが接続される第１接続部１０２と、第１コンデンサ５ａと第２コンデンサ５ｂとが接続される第２接続部１０３とが接続されており、第３スイッチ３０ｃの耐圧が、第１コンデンサ５ａの耐圧よりも低くなるとともに、第４スイッチ３１ｃの耐圧が、第２コンデンサ５ｂの耐圧よりも低くなるように、昇圧チョッパ回路３００を構成する。
これにより、第１コンデンサ５ａ、および、第３スイッチ３０ｃの各々に、第１コンデンサ５ａの耐圧よりも低い第３スイッチ３０ｃの耐圧と略同等の電圧が印加された際、第１コンデンサ５ａは破壊されずに、第３スイッチ３０ｃが破壊される。また、第２コンデンサ５ｂ、および、第４スイッチ３１ｃの各々に、第２コンデンサ５ｂの耐圧よりも低い第４スイッチ３１ｃの耐圧と略同等の電圧が印加された際、第２コンデンサ５ｂは破壊されずに、第４スイッチ３１ｃが破壊される。その結果、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを容易に抑制することができるとともに、各々のコンデンサの破壊を容易に抑制することができる。
また、第３実施形態では、上記のように、第１逆流防止ダイオード４ａ、および、第２逆流防止ダイオード４ｂの各々が、ワイドバンドギャップ半導体からなるとともに、第３スイッチ３０ｃ、および、第４スイッチ３１ｃの各々が、ワイドバンドギャップ半導体以外の半導体からなるように、昇圧チョッパ回路３００を構成する。これにより、第３スイッチ３０ｃが破壊され、第１コンデンサ５ａの電圧が第１逆流防止ダイオード４ａに印加された際に、第１逆流防止ダイオード４ａが破壊されることを容易に抑制することができる。また、第４スイッチ３１ｃが破壊され、第２コンデンサ５ｂの電圧が第２逆流防止ダイオード４ｂに印加された際に、第２逆流防止ダイオード４ｂが破壊されることを容易に抑制することができる。
また、第３実施形態では、上記のように、第１スイッチ３０ａ、および、第２スイッチ３１ａの各々を収容する第１半導体パッケージ７と、第３スイッチ３０ｃ、および、第４スイッチ３１ｃの各々を収容する、第１半導体パッケージ７とは別個に設けられる第３半導体パッケージ９と、をさらに備えるように、昇圧チョッパ回路３００を構成する。これにより、第１スイッチ３０ａ、または、第３スイッチ３０ｃのいずれか一方が故障した場合に、故障した第１スイッチ３０ａを収納する第１半導体パッケージ７のみ、または、故障した第３スイッチ３０ｃを収納する第３半導体パッケージ９のみを交換することができるので、交換が不要な第１スイッチ３０ａ、または、第３スイッチ３０ｃが交換されることを抑制することができる。また、第１スイッチ３０ａと第３スイッチ３０ｃとの関係と同様に、第２スイッチ３１ａ、または、第４スイッチ３１ｃのいずれか一方が故障した場合に、交換が不要な第２スイッチ３１ａ、または、第４スイッチ３１ｃが交換されることを抑制することができる。
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
[第４実施形態]
次に、図４を参照して、第４実施形態による昇圧チョッパ回路４００の構成について説明する。第４実施形態では、昇圧チョッパ回路４００は、第１、第２、および、第３実施形態と同様に３レベル昇圧チョッパ回路として構成されている。一方、第２スイッチング素子３ｃが、第３スイッチ３０ｃと第４スイッチ３１ｃとを含む第３実施形態と異なり、第４実施形態では、第２スイッチング素子１３ｃは、単一の第５スイッチ１３０ｃだけを含む。なお、上記第３実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（昇圧チョッパ回路の構成）
第４実施形態では、第２スイッチング素子１３ｃは、第１スイッチング素子３ａに対して並列に接続されている、単一の第５スイッチ１３０ｃを有する。具体的には、第５スイッチ１３０ｃは、第１スイッチ３０ａと第２スイッチ３１ａとの両方に対して並列に接続されている。また、第５スイッチ１３０ｃの一方端は、第１逆流防止ダイオード４ａのアノードに接続されている。また、第５スイッチ１３０ｃの他方端は、第２逆流防止ダイオード４ｂのカソードに接続されている。
また、第５スイッチ１３０ｃは、ワイドバンドギャップ半導体以外の半導体からなる。また、第５スイッチ１３０ｃの耐圧は、第１スイッチ３０ａの耐圧、第２スイッチ３１ａの耐圧、第１逆流防止ダイオード４ａの耐圧、および、第２逆流防止ダイオード４ｂの耐圧の各々よりも低い。なお、スイッチング素子回路３３、コンデンサ回路５、逆流防止ダイオード回路４の順に耐圧が高くなるように昇圧チョッパ回路４００が構成されるのは、第１実施形態と同様である。
また、第１スイッチ３０ａが短絡故障した場合、第２スイッチ３１ａ、および、第５スイッチ１３０ｃの各々に、第２コンデンサ５ｂの電圧と略同等の電圧が印加される。第５スイッチ１３０ｃの耐圧は、第２スイッチ３１ａの耐圧、および、第２コンデンサ５ｂの耐圧の各々よりも低いので、第２スイッチ３１ａまたは第２コンデンサ５ｂが破壊されるよりも先に、第５スイッチ１３０ｃが破壊される。その結果、直流出力回路１から、リアクトル２、および、短絡した第５スイッチ１３０ｃを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。なお、第２スイッチ３１ａが短絡故障した場合においても、直流出力回路１から、リアクトル２、短絡した第５スイッチ１３０ｃを介して直流共振電流が流れる。
また、第１逆流防止ダイオード４ａは、第１スイッチ３０ａが収容されている、第１半導体パッケージ１７の第１スイッチ用パッケージ１７ａに収容されている。また、第２逆流防止ダイオード４ｂは、第２スイッチ３１ａが収容されている、第１半導体パッケージ１７の第２スイッチ用パッケージ１７ｂに収容されている。
また、昇圧チョッパ回路４００は、第５スイッチ１３０ｃを収容する、第１半導体パッケージ１７とは別個に設けられる第４半導体パッケージ１０を備えている。なお、第１スイッチ用パッケージ１７ａ、第２スイッチ用パッケージ１７ｂ、第４半導体パッケージ１０の各々は、個別に交換可能なように構成されている。
第４実施形態のその他の構成は、上記第３実施形態と同様である。
（第４実施形態の効果）
第４実施形態では、以下のような効果を得ることができる。
第４実施形態では、上記のように、第１スイッチング素子３ａが、第１スイッチ３０ａと、第１スイッチ３０ａに直列に接続される第２スイッチ３１ａとを有し、逆流防止ダイオード回路４が、第１スイッチ３０ａに直列に接続される第１逆流防止ダイオード４ａと、第２スイッチ３１ａに直列に接続される第２逆流防止ダイオード４ｂとを含み、コンデンサ回路５が、スイッチング素子回路３３の両端の間において、第１逆流防止ダイオード４ａに直列に接続される第１コンデンサ５ａと、第２逆流防止ダイオード４ｂに直列に接続される第２コンデンサ５ｂとを含み、第２スイッチング素子１３ｃが、第１スイッチング素子３ａに対して並列に接続されている、単一の第５スイッチ１３０ｃを有し、第１スイッチ３０ａと第２スイッチ３１ａとが接続される第１接続部１０２と、第１コンデンサ５ａと第２コンデンサ５ｂとが接続される第２接続部１０３とが接続されており、第５スイッチ１３０ｃの耐圧が、第１コンデンサ５ａの耐圧、および、第２コンデンサ５ｂの耐圧の各々よりも低くなるように、昇圧チョッパ回路４００を構成する。
これにより、第１コンデンサ５ａ、第１スイッチ３０ａ、および、第５スイッチ１３０ｃの各々に、第１コンデンサ５ａの耐圧よりも低い第５スイッチ１３０ｃの耐圧と略同等の電圧が印加された際、第１コンデンサ５ａは破壊されずに、第５スイッチ１３０ｃが破壊される。また、第２コンデンサ５ｂ、第２スイッチ３１ａ、および、第５スイッチ１３０ｃの各々に、第２コンデンサ５ｂの耐圧よりも低い第５スイッチ１３０ｃの耐圧と略同等の電圧が印加された際、第２コンデンサ５ｂは破壊されずに、第５スイッチ１３０ｃが破壊される。その結果、各々のコンデンサに各々のコンデンサの耐圧以上の電圧が印加されることを抑制することができるとともに、各々のコンデンサの破壊を抑制することができる。また、第１コンデンサ５ａ、および、第２コンデンサ５ｂの各々に対応する素子を設ける際に比べて、単一の第５スイッチ１３０ｃが設けられるので、部品点数の増加を抑制することができる。
また、第４実施形態では、上記のように、第１逆流防止ダイオード４ａ、および、第２逆流防止ダイオード４ｂの各々が、ワイドバンドギャップ半導体からなるとともに、第５スイッチ１３０ｃが、ワイドバンドギャップ半導体以外の半導体からなるように、昇圧チョッパ回路４００を構成する。これにより、第５スイッチ１３０ｃが破壊され、第１コンデンサ５ａの電圧が第１逆流防止ダイオード４ａに印加された際に、第１逆流防止ダイオード４ａが破壊されることをさらに容易に抑制することができる。また、第５スイッチ１３０ｃが破壊され、第２コンデンサ５ｂの電圧が第２逆流防止ダイオード４ｂに印加された際に、第２逆流防止ダイオード４ｂが破壊されることを容易に抑制することができる。
また、第４実施形態では、上記のように、第１スイッチ３０ａ、および、第２スイッチ３１ａの各々を収容する第１半導体パッケージ１７と、第５スイッチ１３０ｃを収容する、第１半導体パッケージ１７とは別個に設けられる第４半導体パッケージ１０と、をさらに備えるように、昇圧チョッパ回路４００を構成する。これにより、第１スイッチ３０ａ、または、第５スイッチ１３０ｃのいずれか一方が故障した場合に、故障した第１スイッチ３０ａを収納する第１半導体パッケージ１７のみ、または、故障した第５スイッチ１３０ｃを収納する第４半導体パッケージ１０のみを交換することができるので、交換が不要な第１スイッチ３０ａ、または、第５スイッチ１３０ｃが交換されることを抑制することができる。また、第１スイッチ３０ａと第５スイッチ１３０ｃとの関係と同様に、第２スイッチ３１ａ、または、第５スイッチ１３０ｃのいずれか一方が故障した場合に、交換が不要な第２スイッチ３１ａ、または、第５スイッチ１３０ｃが交換されることを抑制することができる。
［変形例］
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
たとえば、上記第４実施形態では、単一の第５スイッチ１３０ｃが、第１スイッチ３０ａと第２スイッチ３１ａとの両方に対して並列に接続されている構成の例を示したが、本発明はこれに限られない。たとえば、図５に示すように、単一の逆並列ダイオード１３１ｃが、第１スイッチ３０ａと第２スイッチ３１ａとの両方に対して逆並列に接続されている構成であってもよい。この場合、第１スイッチ３０ａが短絡故障した場合、第２スイッチ３１ａ、および、逆並列ダイオード１３１ｃの各々に、第２コンデンサ５ｂの電圧と略同等の電圧が印加される。逆並列ダイオード１３１ｃの耐圧は、第２スイッチ３１ａの耐圧、および、第２コンデンサ５ｂの耐圧の各々よりも低いので、第２スイッチ３１ａまたは第２コンデンサ５ｂが破壊されるよりも先に、逆並列ダイオード１３１ｃが破壊される。その結果、直流出力回路１から、リアクトル２、および、短絡した逆並列ダイオード１３１ｃを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。
また、上記第１実施形態では、昇圧チョッパ回路１００が、３レベル昇圧チョッパ回路である構成の例を示したが、本発明はこれに限られない。たとえば、図６に示すように、昇圧チョッパ回路１００が、２レベル昇圧チョッパ回路であってもよい。この場合、第１スイッチ３０ａの開放時において、第１スイッチ３０ａに、第１コンデンサ５ａの電圧と略同等の電圧が印加される。第１スイッチ３０ａの耐圧は、第１コンデンサ５ａの耐圧よりも低いので、第１コンデンサ５ａが破壊されるよりも先に、第１スイッチ３０ａが破壊される。その結果、直流出力回路１から、リアクトル２、および、短絡した第１スイッチ３０ａを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。
また、上記第２実施形態では、昇圧チョッパ回路２００が、３レベル昇圧チョッパ回路である構成の例を示したが、本発明はこれに限られない。たとえば、図７に示すように、昇圧チョッパ回路２００が、２レベル昇圧チョッパ回路であってもよい。図７では、第１逆並列ダイオード３０ｂが、第１スイッチ３０ａに逆並列に接続されている。この場合、第１スイッチ３０ａの開放時において、第１スイッチ３０ａ、および、第１逆並列ダイオード３０ｂの各々に、第１コンデンサ５ａの電圧と略同等の電圧が印加される。第１逆並列ダイオード３０ｂの耐圧は、第１スイッチ３０ａの耐圧、および、第１コンデンサ５ａの耐圧の各々よりも低いので、第１スイッチ３０ａまたは第１コンデンサ５ａが破壊されるよりも先に、第１逆並列ダイオード３０ｂが破壊される。その結果、直流出力回路１から、リアクトル２、および、短絡した第１逆並列ダイオード３０ｂを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。また、第１逆並列ダイオード３０ｂが、第１コンデンサ５ａに逆並列に接続されている構成であってもよい。
また、上記第３実施形態では、昇圧チョッパ回路３００が、３レベル昇圧チョッパ回路である構成の例を示したが、本発明はこれに限られない。たとえば、図８に示すように、昇圧チョッパ回路３００が、２レベル昇圧チョッパ回路であってもよい。図８では、第３スイッチ３０ｃが、第１スイッチ３０ａに並列に接続されている。この場合、第１スイッチ３０ａの開放時において、第１スイッチ３０ａ、および、第３スイッチ３０ｃの各々に、第１コンデンサ５ａの電圧と略同等の電圧が印加される。第３スイッチ３０ｃの耐圧は、第１スイッチ３０ａの耐圧、および、第１コンデンサ５ａの耐圧の各々よりも低いので、第１スイッチ３０ａまたは第１コンデンサ５ａが破壊されるよりも先に、第３スイッチ３０ｃが破壊される。その結果、直流出力回路１から、リアクトル２、および、短絡した第３スイッチ３０ｃを介して直流共振電流が流れる。この状態にした後、電流遮断機１０４によって、直流出力回路１とリアクトル２との間の電気的接続を遮断する。また、第３スイッチ３０ｃが、第１コンデンサ５ａに並列に接続されている構成であってもよい。
また、上記第１実施形態では、第１スイッチ３０ａ、第２スイッチ３１ａ、第１逆流防止ダイオード４ａ、および、第２逆流防止ダイオード４ｂの各々が、パッケージに収容されていない構成の例を示したが、本発明はこれに限られない。たとえば、第１スイッチ３０ａ、第２スイッチ３１ａ、第１逆流防止ダイオード４ａ、および、第２逆流防止ダイオード４ｂの各々が、別個のパッケージに収容されていてもよい。また、第１スイッチ３０ａと第１逆流防止ダイオード４ａとが、単一のパッケージに収容されるとともに、第２スイッチ３１ａと第２逆流防止ダイオード４ｂとが、第１スイッチ３０ａと第１逆流防止ダイオード４ａとが収容されるパッケージとは別個の、単一のパッケージに収容される構成であってもよい。また、第１スイッチ３０ａと第２スイッチ３１ａとが、単一のパッケージに収容される構成であってもよい。また、これらの構成に加えて、第１逆流防止ダイオード４ａ、および、第２逆流防止ダイオード４ｂの各々には、これらと同程度の耐圧を有するスイッチ素子が逆並列に接続されていてもよい。
また、上記第２（第３）実施形態では、第１スイッチ３０ａ、第２スイッチ３１ａ、第１逆流防止ダイオード４ａ、第２逆流防止ダイオード４ｂ、逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）、および、逆並列ダイオード３１ｂ（第４スイッチ３１ｃ）の各々が、別個のパッケージに収容されている構成の例を示したが、本発明はこれに限られない。たとえば、第１スイッチ３０ａと第１逆流防止ダイオード４ａとが単一のパッケージに収容されるとともに、第２スイッチ３１ａと第２逆流防止ダイオード４ｂとが、第１スイッチ３０ａと第１逆流防止ダイオード４ａとが収容されるパッケージとは別個の、単一のパッケージに収容される構成であってもよい。また、第１スイッチ３０ａと第２スイッチ３１ａとが、単一のパッケージに収容される構成であってもよい。また、逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）と逆並列ダイオード３１ｂ（第４スイッチ３１ｃ）とが、単一のパッケージに収容される構成であってもよい。また、第１逆流防止ダイオード４ａと逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）とが単一のパッケージに収容されるとともに、第２逆流防止ダイオード４ｂと逆並列ダイオード３１ｂ（第４スイッチ３１ｃ）とが、第１逆流防止ダイオード４ａと逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）とが収容されるパッケージとは別個の、単一のパッケージに収容される構成であってもよい。
また、上記第２（第３）実施形態では、第１逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）、および、第２逆並列ダイオード３１ｂ（第４スイッチ３１ｃ）の各々は、第１スイッチ３０ａ、および、第２スイッチ３１ａに並列に接続されている構成の例を示したが、本発明はこれに限られない。たとえば、第１逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）が第１コンデンサ５ａに並列に接続されているとともに、第２逆並列ダイオード３１ｂ（第４スイッチ３１ｃ）が第２コンデンサ５ｂに並列に接続されている構成であってもよい。この場合、第１逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）と第１コンデンサ５ａとが、単一のモジュールを構成するとともに、第２逆並列ダイオード３１ｂ（第４スイッチ３１ｃ）と第２コンデンサ５ｂとが、第１逆並列ダイオード３０ｂ（第３スイッチ３０ｃ）と第１コンデンサ５ａとによって構成されるモジュールとは別個の、単一のモジュールを構成していてもよい。
１ 直流出力回路
２ リアクトル
３、１３、２３、３３ スイッチング素子回路
３ａ 第１スイッチング素子
３ｂ 逆並列ダイオード素子
３ｃ、１３ｃ 第２スイッチング素子
４ 逆流防止ダイオード回路
４ａ 第１逆流防止ダイオード
４ｂ 第２逆流防止ダイオード
５ コンデンサ回路
５ａ 第１コンデンサ
５ｂ 第２コンデンサ
７、１７ 第１半導体パッケージ
８ 第２半導体パッケージ
９ 第３半導体パッケージ
１０ 第４半導体パッケージ
３０ａ 第１スイッチ
３１ａ 第２スイッチ
３０ｂ 第１逆並列ダイオード
３１ｂ 第２逆並列ダイオード
３０ｃ 第３スイッチ
３１ｃ 第４スイッチ
１００、２００、３００、４００ 昇圧チョッパ回路
１０２ 第１接続部
１０３ 第２接続部
１３０ｃ 第５スイッチ

Claims (12)

  1. リアクトルと、
    前記リアクトルを介して直流出力回路の両端に接続されているスイッチング素子回路と、
    前記スイッチング素子回路に直列に接続されている逆流防止ダイオード回路と、
    前記スイッチング素子回路の両端の間において、前記逆流防止ダイオード回路に直列に接続されているコンデンサ回路と、を備え、
    前記スイッチング素子回路のうちの少なくとも一部の素子の耐圧は、前記コンデンサ回路の耐圧よりも低くなるように構成されており、
    前記コンデンサ回路の耐圧は、前記逆流防止ダイオード回路の耐圧よりも低くなるように構成されている、昇圧チョッパ回路。
  2. 前記コンデンサ回路の耐圧よりも低い、前記スイッチング素子回路のうちの少なくとも一部の素子は、ワイドバンドギャップ半導体以外の半導体からなる素子を有する、請求項１に記載の昇圧チョッパ回路。
  3. 前記スイッチング素子回路は、第１スイッチング素子を含み、
    前記第１スイッチング素子の耐圧は、前記コンデンサ回路の耐圧よりも低くなるように構成されている、請求項１または２に記載の昇圧チョッパ回路。
  4. 前記スイッチング素子回路は、第１スイッチング素子と、前記第１スイッチング素子に逆並列に接続される逆並列ダイオード素子とを含み、
    前記逆並列ダイオード素子の耐圧は、前記コンデンサ回路の耐圧よりも低くなるように構成されている、請求項１または２に記載の昇圧チョッパ回路。
  5. 前記第１スイッチング素子は、ワイドバンドギャップ半導体からなるスイッチング素子を有するとともに、前記逆並列ダイオード素子は、ワイドバンドギャップ半導体以外の半導体からなる逆並列ダイオードを有する、請求項４に記載の昇圧チョッパ回路。
  6. 前記スイッチング素子回路は、第１スイッチング素子と、前記第１スイッチング素子に並列に接続される第２スイッチング素子とを含み、
    前記第２スイッチング素子の耐圧は、前記コンデンサ回路の耐圧よりも低くなるように構成されている、請求項１または２に記載の昇圧チョッパ回路。
  7. 前記第１スイッチング素子は、ワイドバンドギャップ半導体からなるスイッチング素子を有するとともに、前記第２スイッチング素子は、ワイドバンドギャップ半導体以外の半導体からなるスイッチング素子を有する、請求項６に記載の昇圧チョッパ回路。
  8. 前記第１スイッチング素子は、第１スイッチと、前記第１スイッチに直列に接続される第２スイッチとを有し、
    前記逆流防止ダイオード回路は、前記第１スイッチに直列に接続される第１逆流防止ダイオードと、前記第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、
    前記コンデンサ回路は、前記スイッチング素子回路の両端の間において、前記第１逆流防止ダイオードに直列に接続される第１コンデンサと、前記第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、
    前記第１スイッチと前記第２スイッチとが接続される第１接続部と、前記第１コンデンサと前記第２コンデンサとが接続される第２接続部とが接続されており、
    前記第１スイッチの耐圧は、前記第１コンデンサの耐圧よりも低くなるとともに、前記第２スイッチの耐圧は、前記第２コンデンサの耐圧よりも低くなるように構成されている、請求項３に記載の昇圧チョッパ回路。
  9. 前記第１スイッチング素子は、第１スイッチと、前記第１スイッチに直列に接続される第２スイッチとを有し、
    前記逆流防止ダイオード回路は、前記第１スイッチに直列に接続される第１逆流防止ダイオードと、前記第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、
    前記コンデンサ回路は、前記スイッチング素子回路の両端の間において、前記第１逆流防止ダイオードに直列に接続される第１コンデンサと、前記第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、
    前記逆並列ダイオード素子は、前記第１スイッチに逆並列に接続されている第１逆並列ダイオードと、前記第２スイッチに逆並列に接続されている第２逆並列ダイオードとを有し、
    前記第１スイッチと前記第２スイッチとが接続される第１接続部と、前記第１コンデンサと前記第２コンデンサとが接続される第２接続部とが接続されており、
    前記第１逆並列ダイオードの耐圧は、前記第１コンデンサの耐圧よりも低くなるとともに、前記第２逆並列ダイオードの耐圧は、前記第２コンデンサの耐圧よりも低くなるように構成されている、請求項４または５に記載の昇圧チョッパ回路。
  10. 前記第１スイッチング素子は、第１スイッチと、前記第１スイッチに直列に接続される第２スイッチとを有し、
    前記逆流防止ダイオード回路は、前記第１スイッチに直列に接続される第１逆流防止ダイオードと、前記第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、
    前記コンデンサ回路は、前記スイッチング素子回路の両端の間において、前記第１逆流防止ダイオードに直列に接続される第１コンデンサと、前記第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、
    前記第２スイッチング素子は、前記第１スイッチに並列に接続されている第３スイッチと、前記第２スイッチに並列に接続されている第４スイッチとを有し、
    前記第１スイッチと前記第２スイッチとが接続される第１接続部と、前記第１コンデンサと前記第２コンデンサとが接続される第２接続部とが接続されており、
    前記第３スイッチの耐圧は、前記第１コンデンサの耐圧よりも低くなるとともに、前記第４スイッチの耐圧は、前記第２コンデンサの耐圧よりも低くなるように構成されている、請求項６または７に記載の昇圧チョッパ回路。
  11. 前記第１スイッチング素子は、第１スイッチと、前記第１スイッチに直列に接続される第２スイッチとを有し、
    前記逆流防止ダイオード回路は、前記第１スイッチに直列に接続される第１逆流防止ダイオードと、前記第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、
    前記コンデンサ回路は、前記スイッチング素子回路の両端の間において、前記第１逆流防止ダイオードに直列に接続される第１コンデンサと、前記第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、
    前記第２スイッチング素子は、前記第１スイッチング素子に対して並列に接続されている、単一の第５スイッチを有し、
    前記第１スイッチと前記第２スイッチとが接続される第１接続部と、前記第１コンデンサと前記第２コンデンサとが接続される第２接続部とが接続されており、
    前記第５スイッチの耐圧は、前記第１コンデンサの耐圧、および、前記第２コンデンサの耐圧の各々よりも低くなるように構成されている、請求項６または７に記載の昇圧チョッパ回路。
  12. リアクトルと、
    前記リアクトルを介して直流出力回路の両端に接続されているスイッチング素子回路と、
    前記スイッチング素子回路に直列に接続されている逆流防止ダイオード回路と、
    前記スイッチング素子回路の両端の間において、前記逆流防止ダイオード回路に直列に接続されているコンデンサ回路と、を備え、
    前記スイッチング素子回路は、第１スイッチと、前記第１スイッチに直列に接続される第２スイッチとを有し、
    前記逆流防止ダイオード回路は、前記第１スイッチに直列に接続される第１逆流防止ダイオードと、前記第２スイッチに直列に接続される第２逆流防止ダイオードとを含み、
    前記コンデンサ回路は、前記スイッチング素子回路の両端の間において、前記第１逆流防止ダイオードに直列に接続される第１コンデンサと、前記第２逆流防止ダイオードに直列に接続される第２コンデンサとを含み、
    前記第１スイッチと前記第２スイッチとが接続される第１接続部と、前記第１コンデンサと前記第２コンデンサとが接続される第２接続部とが接続されており、
    前記第１スイッチの耐圧は、前記第１コンデンサの耐圧よりも低くなるとともに、前記第２スイッチの耐圧は、前記第２コンデンサの耐圧よりも低くなるように構成されている、昇圧チョッパ回路。
JP2016096404A 2016-05-12 2016-05-12 昇圧チョッパ回路 Active JP6747046B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016096404A JP6747046B2 (ja) 2016-05-12 2016-05-12 昇圧チョッパ回路
US15/468,369 US10164523B2 (en) 2016-05-12 2017-03-24 Boost chopper circuit
CN201710183034.2A CN107370370B (zh) 2016-05-12 2017-03-24 升压斩波电路
DE102017106626.8A DE102017106626A1 (de) 2016-05-12 2017-03-28 Boost Chopper Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016096404A JP6747046B2 (ja) 2016-05-12 2016-05-12 昇圧チョッパ回路

Publications (2)

Publication Number Publication Date
JP2017204957A JP2017204957A (ja) 2017-11-16
JP6747046B2 true JP6747046B2 (ja) 2020-08-26

Family

ID=60163321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016096404A Active JP6747046B2 (ja) 2016-05-12 2016-05-12 昇圧チョッパ回路

Country Status (4)

Country Link
US (1) US10164523B2 (ja)
JP (1) JP6747046B2 (ja)
CN (1) CN107370370B (ja)
DE (1) DE102017106626A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554128B2 (en) * 2018-01-05 2020-02-04 Futurewei Technologies, Inc. Multi-level boost converter
DE102018213749A1 (de) * 2018-08-15 2020-02-20 Robert Bosch Gmbh Vorrichtung zum Betreiben eines elektrischen Verbrauchers, Verbraucher und Verfahren
CN112701913A (zh) * 2019-10-22 2021-04-23 阳光电源股份有限公司 升压功率变换电路及其控制方法与应用装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1080134A (ja) * 1996-09-04 1998-03-24 Shindengen Electric Mfg Co Ltd 昇圧型電源回路
JP4861040B2 (ja) * 2006-04-06 2012-01-25 株式会社日立製作所 単方向ｄｃ−ｄｃコンバータ
JP4886562B2 (ja) 2007-03-19 2012-02-29 本田技研工業株式会社 電力変換器及び多入出力電力変換器
CH708168B1 (de) * 2007-10-02 2014-12-31 Woodward Ids Switzerland Gmbh Wechselrichteranordnung
WO2011136003A1 (ja) * 2010-04-28 2011-11-03 本田技研工業株式会社 スイッチング回路
WO2014016925A1 (ja) * 2012-07-25 2014-01-30 トヨタ自動車株式会社 電力変換装置
JP2014033553A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp Ｄｃ／ｄｃ電力変換装置および太陽光発電システム用パワーコンディショナ
CN104619628B (zh) * 2012-09-11 2017-03-08 中西金属工业株式会社 包含垂直输送机的驱动系统的驱动控制装置
WO2014162519A1 (ja) * 2013-04-02 2014-10-09 三菱電機株式会社 電力変換装置及び冷凍空気調和装置
WO2015079504A1 (ja) * 2013-11-26 2015-06-04 三菱電機株式会社 直流電源装置、およびそれを備えた冷凍サイクル適用機器
JP5950890B2 (ja) * 2013-11-28 2016-07-13 三菱電機株式会社 電源装置、およびその電源装置を備えた空気調和機

Also Published As

Publication number Publication date
CN107370370B (zh) 2020-08-14
US10164523B2 (en) 2018-12-25
DE102017106626A1 (de) 2017-11-16
JP2017204957A (ja) 2017-11-16
US20170331367A1 (en) 2017-11-16
CN107370370A (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
US10389263B2 (en) Motor drive with silicon carbide MOSFET switches
US10320278B2 (en) Semiconductor device having a decreased switching loss
US11108338B2 (en) Dual submodule for a modular multilevel converter and modular multilevel converter including the same
US20180145602A1 (en) Motor drive with silicon carbide mosfet switches
JP6334201B2 (ja) 電力変換装置、及び電力変換装置の制御方法
CN109417354B (zh) 三电平逆变器
WO2015090428A1 (en) Method and system for handling converter cell failure
JP6646870B2 (ja) チョッパ装置
WO2017098836A1 (ja) 電力変換装置
CN105027415A (zh) 电力变换装置
JP6747046B2 (ja) 昇圧チョッパ回路
JP2019092284A (ja) 降圧チョッパ回路
US8599585B2 (en) Power conversion device
BR112017027795B1 (pt) Inversor com capacidade de carregamento
US20070183177A1 (en) Traction converter having a line-side four-quadrant controller, and method therefor
KR102051001B1 (ko) 인버터 내 하이 사이드 스위치용 마이너스 전압의 생성을 위한 장치 및 방법
TW201541851A (zh) 馬達驅動電路
JP6011736B1 (ja) 昇圧チョッパ回路
CN107370369B (zh) 升压斩波电路
US9929677B2 (en) Three-level active neutral point converter
US20190260308A1 (en) Power conversion device
WO2017064848A1 (ja) 電力変換装置、及びそれを用いたパワーコンディショナ
EP3399631A1 (en) Redundancy control method of mmc for hvdc
EP3806303A1 (en) Alternating capacitor step-down dc/dc converter
US10256721B2 (en) Step-down chopper circuit including a switching device circuit and a backflow prevention diode circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250