JP6612021B2

JP6612021B2 - 表示駆動装置及び表示装置

Info

Publication number: JP6612021B2
Application number: JP2014168938A
Authority: JP
Inventors: 徹也福島; 博史東野
Original assignee: Synaptics Japan GK
Current assignee: Synaptics Japan GK
Priority date: 2014-08-22
Filing date: 2014-08-22
Publication date: 2019-11-27
Anticipated expiration: 2034-08-22
Also published as: JP2016045329A

Description

本発明は、表示駆動装置及び表示装置に関し、特に時分割で表示駆動とタッチ検出とを行う表示駆動装置及び表示装置に好適に利用できるものである。

近年、液晶表示パネルとタッチ検出パネルを一体的に積層して実装する、インセルタッチパネルの開発が進んでおり、タッチパネル制御を内蔵した表示ドライバが開発されるようになっている。従来の表示駆動装置にタッチパネル制御機能を内蔵する事により、タッチ検出系への表示系の駆動ノイズの混入を回避して、タッチ駆動を行う事が出来る。これにより、タッチ精度が向上するメリットがある。例えば、特許文献１には、インセルタッチセンタと表示領域を時分割して交互に駆動することにより、ノイズの影響を抑える表示装置が開示されている。

特開２０１２−５９２６５号公報

特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。

液晶表示ドライバなどの表示駆動装置は、外部から供給される同期信号を基準に、内部でタイミング信号を生成する。例えば、外部から垂直同期信号Ｖｓｙｎｃ＿ｅｘｔと水平同期信号Ｈｓｙｎｃ＿ｅｘｔとが入力され、それに基づいて内部で垂直同期信号Ｖｓｙｎｃ＿ｉｎｔと水平同期信号Ｈｓｙｎｃ＿ｉｎｔとを生成して、内部のタイミング制御に使用する。

ここで、表示駆動とタッチ検出を時分割制御するために、内部で生成する水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期を短くし、１フレーム当たりのパルス数を増やすことにより、１フレーム期間内に水平同期信号Ｈｓｙｎｃ＿ｉｎｔに同期して表示駆動を行う表示期間（表示駆動期間）とタッチ検出を行うタッチ検出期間とを設けることができる。例えば、１フレームを１／６０秒とし１フレーム当たりの表示ライン数を１０８０ラインとすると、外部から供給される水平同期信号Ｈｓｙｎｃ＿ｅｘｔの周期は１／６０／１０８０秒＝１５．４μｓであるところ、内部で発生する水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期をこれより短い１０．０μｓとする。１／６０秒＝１６．７ｍｓの１フレーム期間内に１０８０ラインの表示駆動を行うのに要する時間は、１０．０μｓ×１０８０＝１０．８ｍｓとなるため、残りの５．９ｍｓをタッチ検出期間とすることができる。なお、実際には表示駆動を行わない、帰線期間を別途設ける必要がある場合、或いは帰線期間にタッチ検出を行う場合などがある。

以上の検討から、表示駆動とタッチ検出を時分割制御するためには、表示駆動装置を、内部で生成する水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期を任意に指定することができるように構成し、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔに同期して、ライン毎の表示駆動を行い、残りの期間にタッチ検出を行うように構成するのが好適であることがわかった。

しかし、このとき、１フレーム期間は外部と内部で一致している必要があるため、１フレーム期間内に生成される内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期は１フレーム期間の整数分の１とは限らないので、その周期に不連続点が発生することがわかった。この不連続点が表示駆動期間内に発生すると表示が異常となる問題が生じ、タッチ検出期間内に発生すると検出精度を低下させる問題が生じることがわかった。

本発明の目的は、表示駆動とタッチ検出を時分割制御するために、内部で生成する水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期を任意に指定することができるように構成された表示駆動装置において、設定された周期と１フレーム期間が整数比の関係にない場合にも、表示異常を発生させることなく、且つ、タッチ検出精度の低下を防止することである。

このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、下記の通りである。

すなわち、表示駆動とタッチ検出を時分割で行う表示装置に搭載される表示駆動装置であって、表示駆動回路とタッチパネル制御回路とタイミング発生回路とを備える。タイミング発生回路は、外部から供給される外部垂直同期信号と外部水平同期信号とから内部垂直同期信号と内部水平同期信号とを生成する。表示駆動回路は表示駆動期間に、内部水平同期信号に同期して表示駆動動作を行い、タッチパネル制御回路はタッチ検出期間に、内部水平同期信号に同期してタッチ検出動作を行う。タイミング発生回路は、外部又は内部垂直同期信号を基準として規定される切換タイミングから、設定される周期毎に繰り返し内部水平同期信号を生成する。切換タイミングは、表示駆動期間とタッチ検出期間以外の期間に調整される。

前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、表示異常を発生させることなく、且つ、タッチ検出精度の低下を防止することができる。

図１は、本発明の一実施の形態に係る表示装置のブロック図である。図２は、表示駆動とタッチ検出の時分割動作を行わない表示駆動装置の動作例を示すタイミングチャートである。図３は、表示駆動とタッチ検出の時分割動作を行う表示駆動装置の動作例を示すタイミングチャートである。図４は、内部水平同期信号の不連続点が表示駆動期間に発生する例を示すタイミングチャートである。図５は、内部水平同期信号の不連続点がタッチ検出期間に発生する例を示すタイミングチャートである。図６は、実施形態１のタイミング発生回路の構成例を示すブロック図である。図７は、実施形態１の表示駆動装置の動作例を示すタイミングチャートである。図８は、図３に対応する表示駆動装置における内部水平同期信号の発生タイミングの一例を示すタイミングチャートである。図９は、内部水平同期信号の発生タイミングの別の例を示すタイミングチャートである。図１０は、実施形態２のタイミング発生回路の構成例を示すブロック図である。図１１は、実施形態２の表示駆動装置の動作例を示すタイミングチャートである。図１２は、実施形態２の表示駆動装置における内部水平同期信号の発生タイミングの一例を示す、より詳細なタイミングチャートである。図１３は、実施形態２のタイミング発生回路の別の構成例を示すブロック図である。図１４は、本発明の別の実施の形態に係る表示装置のブロック図である。図１５は、図１４の表示駆動装置の動作例を示すタイミングチャートである。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜内部水平同期信号の不連続点を任意のタイミングに設定＞
本願において開示される代表的な実施の形態は、表示駆動とタッチ検出を時分割で行う表示装置（１０００）に搭載される表示駆動装置（１００）であって、タイミング発生回路（１０）と表示駆動回路（２０）とタッチパネル制御回路（３０）とを備える。

前記タイミング発生回路は、外部から供給される外部垂直同期信号（Ｖｓｙｎｃ＿ｅｘｔ）と外部水平同期信号（Ｈｓｙｎｃ＿ｅｘｔ）とから内部垂直同期信号（Ｖｓｙｎｃ＿ｉｎｔ）と内部水平同期信号（Ｈｓｙｎｃ＿ｉｎｔ）とを生成する。

前記表示駆動回路は、表示駆動期間に、前記内部水平同期信号に同期して表示駆動動作を行い、前記タッチパネル制御回路は、タッチ検出期間に、前記内部水平同期信号に同期してタッチ検出動作を行う。

前記タイミング発生回路は、前記外部垂直同期信号又は前記内部垂直同期信号を基準として規定される切換タイミング（ＰＯＳ１）から、設定される周期（ＨＳＷ１，Ｈｃｙｃ）毎に繰り返し前記内部水平同期信号を生成する。

前記切換タイミングは、前記表示駆動期間と前記タッチ検出期間以外の期間に設定される。

これにより、切換タイミングにおいて内部水平同期信号が設定された周期よりも短い周期でパルスを発生させる場合（不連続点）にも、表示異常を発生させることなく、且つ、タッチ検出精度の低下を防止することができる。

〔２〕＜ＨＳＷ１×Ｍ＋ＨＳＷ２＞
項１において、前記周期を第１周期（ＨＳＷ１）とする。前記タイミング発生回路は、前記内部垂直同期信号の１周期（フレーム周期：Ｆｃｙｃ）毎に、前記第１周期で複数回と第２周期（ＨＳＷ２，α）で１回の前記内部水平同期信号を生成する。

これにより、タイミング発生回路を簡略に構成することができる。ここで内部ライン数Ｍは、表示ライン数Ｎとタッチ検出期間のライン数と帰線期間のライン数との総和である。

〔３〕＜ＰＯＳ１とＨＳＷ１とＨＳＷ２とを設定するレジスタ＞
項２において、前記表示駆動装置は、前記切換タイミング（ＰＯＳ１）と前記第１周期（ＨＳＷ１）と前記第２周期（ＨＳＷ２）とがそれぞれ設定されるレジスタ（１）を備える。

これにより、タイミング発生回路を簡略に構成することができ、さらに切換タイミングを外部から自由に調整することができる。

〔４〕＜Ｈｃｙｃ×（Ｍ−α）＋（Ｈｃｙｃ＋１）×α＞
項１において、前記周期はクロック（ＰＣＬＫ）のカウント数（Ｈｃｙｃ）によって規定される。

前記タイミング発生回路は、前記クロックをカウントすることによって前記内部水平同期信号を発生させる。前記タイミング発生回路は、前記内部垂直同期信号の１周期（Ｆｃｙｃ）毎に、前記カウント数による前記周期の前記内部水平同期信号と、前記カウント数より１回多い周期（Ｈｃｙｃ＋１）の前記内部水平同期信号とを生成する。

これにより、タイミング発生回路を簡略に構成することができる。タイミング発生回路は、内部垂直同期信号の１周期（１フレーム周期）毎に、周期Ｈｃｙｃの内部水平同期信号をＭ−α回と、周期Ｈｃｙｃ＋１の内部水平同期信号をα回、それぞれ生成することにより、周期Ｈｃｙｃよりも短い周期の水平同期信号（不連続点）を発生させることがない。

〔５〕＜ＨｃｙｃとＭ−α又はαとを設定するレジスタ＞
項４において、前記表示駆動装置は、前記カウント数と、前記内部垂直同期信号の１周期毎の前記カウント数による前記周期の前記内部水平同期信号の生成回数又は前記カウント数より１回多い周期の前記内部水平同期信号の生成回数とがそれぞれ設定されるレジスタ（１）を備える。

〔６〕＜Ｈｃｙｃとαの算出回路＞
項４において、前記表示駆動装置は、前記内部垂直同期信号の１周期（Ｆｃｙｃ）毎の前記内部水平同期信号の生成回数が設定されるレジスタ（１）を備える。さらに前記表示駆動装置は、前記レジスタに設定される値に基づいて、前記カウント数（Ｈｃｙｃ）と、前記内部垂直同期信号の１周期毎の前記カウント数による前記周期の前記内部水平同期信号の生成回数（Ｍ−α）又は前記カウント数より１回多い周期の前記内部水平同期信号の生成回数（α）とを算出する演算回路（６、７、８、９）を備える。

これにより、外部からのレジスタ設定を必要最小限に抑えることができる。

〔７〕＜表示駆動とタッチ検出機能とを混載するＩＣ（Integrated Circuit）＞
項１から項６のうちのいずれか１項において、前記表示駆動装置は、単一の半導体基板上に形成される。

これにより、表示駆動とタッチ検出機能とを混載するＩＣを提供することができる。

〔８〕＜タッチパネルコントローラと別チップ構成の表示駆動装置＞
本願において開示される代表的な実施の形態は、表示パネル（２００）とタッチパネル（３００）とタッチパネルコントローラ（５００）とを備える表示装置（１００１）に搭載される、表示駆動装置（１０１）であって、タイミング発生回路（１０）と表示駆動回路（２０）とを備える。

前記タイミング発生回路は、外部から供給される外部垂直同期信号（Ｖｓｙｎｃ＿ｅｘｔ）と外部水平同期信号（Ｈｓｙｎｃ＿ｅｘｔ）から内部垂直同期信号（Ｖｓｙｎｃ＿ｉｎｔ）と内部水平同期信号（Ｈｓｙｎｃ＿ｉｎｔ）とを生成する。

前記表示駆動回路は、表示駆動期間に、前記内部水平同期信号に同期して表示駆動動作を行い、タッチ検出期間に、前記タッチパネルコントローラに対して、前記内部水平同期信号に同期してタッチ検出動作をさせるための制御信号を出力する。

前記タイミング発生回路は、前記外部又は前記内部垂直同期信号を基準として規定される切換タイミング（ＰＯＳ１）から、設定される周期（ＨＳＷ１，Ｈｃｙｃ）毎に繰り返し前記内部水平同期信号を生成する。

これにより、タッチパネルコントローラと別チップで構成された表示駆動装置とを用いて、表示駆動とタッチ検出の時分割動作をさせる場合において、項１と同様の作用効果を奏することができる。

〔９〕＜ＨＳＷ１×Ｍ＋ＨＳＷ２＞
項８において、前記周期を第１周期（ＨＳＷ１）とする。前記タイミング発生回路は、前記内部垂直同期信号の１周期（Ｆｃｙｃ）毎に、前記第１周期で複数回と第２周期（ＨＳＷ２，α）で１回の前記内部水平同期信号を生成する。

これにより、タイミング発生回路を簡略に構成することができる。

〔１０〕＜ＰＯＳ１とＨＳＷ１とＨＳＷ２とを設定するレジスタ＞
項９において、前記表示駆動装置は、前記切換タイミングと前記第１周期と前記第２周期とがそれぞれ設定されるレジスタ（１）を備える。

〔１１〕＜Ｈｃｙｃ×（Ｍ−α）＋（Ｈｃｙｃ＋１）×α＞
項８において、前記周期はクロック（ＰＣＬＫ）のカウント数（Ｈｃｙｃ）によって規定される。

これにより、タイミング発生回路を簡略に構成することができる。タイミング発生回路は、内部垂直同期信号の１周期毎に、周期Ｈｃｙｃの内部水平同期信号をＭ−α回と、周期Ｈｃｙｃ＋１の内部水平同期信号をα回、それぞれ生成することにより、周期Ｈｃｙｃよりも短い周期の水平同期信号（不連続点）を発生させることがない。

〔１２〕＜ＨｃｙｃとＭ−α又はαとを設定するレジスタ＞
項１１において、前記表示駆動装置は、前記カウント数と、前記内部垂直同期信号の１周期毎の前記カウント数による前記周期の前記内部水平同期信号の生成回数又は前記カウント数より１回多い周期の前記内部水平同期信号の生成回数とがそれぞれ設定されるレジスタ（１）を備える。

〔１３〕＜Ｈｃｙｃとαの算出回路＞
項１１において、前記表示駆動装置は、前記内部垂直同期信号の１周期（Ｆｃｙｃ）毎の前記内部水平同期信号の生成回数が設定されるレジスタ（１）を備える。さらに前記表示駆動装置は、前記レジスタに設定される値に基づいて、前記カウント数（Ｈｃｙｃ）と、前記内部垂直同期信号の１周期毎の前記カウント数による前記周期の前記内部水平同期信号の生成回数（Ｍ−α）又は前記カウント数より１回多い周期の前記内部水平同期信号の生成回数（α）とを算出する演算回路（６、７、８、９）を備える。

〔１４〕＜タッチパネルコントローラ別チップとする表示駆動ＩＣ＞
項８から項１３のうちのいずれか１項において、前記表示駆動装置は、単一の半導体基板上に形成される。

これにより、タッチパネルコントローラ別チップとする表示駆動ＩＣを提供することができる。

〔１５〕＜表示装置＞
本願において開示される代表的な実施の形態は、表示パネル（２００）とタッチパネル（３００）とタッチパネルコントローラ（３０；５００）と表示駆動装置（１００；１０１）とを備える表示装置（１０００；１００１）であって、以下のように構成される。

前記表示駆動装置は、タイミング発生回路（１０）と表示駆動回路（２０）とを備える。前記タイミング発生回路は、外部から供給される外部垂直同期信号（Ｖｓｙｎｃ＿ｅｘｔ）と外部水平同期信号（Ｈｓｙｎｃ＿ｅｘｔ）とから内部垂直同期信号（Ｖｓｙｎｃ＿ｉｎｔ）と内部水平同期信号（Ｈｓｙｎｃ＿ｉｎｔ）とを生成する。前記表示駆動回路は、表示駆動期間に前記内部水平同期信号に同期して表示駆動動作を行う。

前記タッチパネルコントローラはタッチ検出期間に、前記内部水平同期信号に同期して前記タッチパネルに対してタッチ検出動作を行うタッチパネル制御回路（３０）を備える。

前記タイミング発生回路は、前記外部又は前記内部垂直同期信号を基準として規定される切換タイミングから、設定される周期（ＨＳＷ１，Ｈｃｙｃ）毎に繰り返し前記内部水平同期信号を生成する。

これにより、表示パネルとタッチパネルとタッチパネルコントローラと表示駆動装置とを備え、表示駆動とタッチ検出の時分割動作をさせる表示装置において、項１と同様の作用効果を奏することができる。

〔１６〕＜ＨＳＷ１×Ｍ＋ＨＳＷ２＞
項１５において、前記周期を第１周期（ＨＳＷ１）とする。前記タイミング発生回路は、前記内部垂直同期信号の１周期（Ｆｃｙｃ）毎に、前記第１周期で複数回と第２周期（ＨＳＷ２，α）で１回の前記内部水平同期信号を生成する。

〔１７〕＜ＰＯＳ１とＨＳＷ１とＨＳＷ２とを設定するレジスタ＞
項１６において、前前記表示装置は、前記切換タイミングと前記第１周期と前記第２周期とがそれぞれ設定されるレジスタ（１）を備える。

〔１８〕＜Ｈｃｙｃ×（Ｍ−α）＋（Ｈｃｙｃ＋１）×α＞
項１５において、前記周期はクロック（ＰＣＬＫ）のカウント数（Ｈｃｙｃ）によって規定される。前記タイミング発生回路は、前記クロックをカウントすることによって前記内部水平同期信号を発生させる。前記タイミング発生回路は、前記内部垂直同期信号の１周期（Ｆｃｙｃ）毎に、前記カウント数による前記周期の前記内部水平同期信号と、前記カウント数より１回多い周期（Ｈｃｙｃ＋１）の前記内部水平同期信号とを生成する。

〔１９〕＜ＨｃｙｃとＭ−α又はαとを設定するレジスタ＞
項１８において、前記表示装置は、前記カウント数と、前記内部垂直同期信号の１周期毎の前記カウント数による前記周期の前記内部水平同期信号の生成回数又は前記カウント数より１回多い周期の前記内部水平同期信号の生成回数とがそれぞれ設定されるレジスタ（１）を備える。

〔２０〕＜Ｈｃｙｃとαの算出回路＞
項１８において、前記表示装置は、前前記内部垂直同期信号の１周期毎の前記内部水平同期信号の生成回数が設定されるレジスタ（１）を備える。さらに前記表示装置は、前記レジスタに設定される値に基づいて、前記カウント数（Ｈｃｙｃ）と、前記内部垂直同期信号の１周期毎の前記カウント数による前記周期の前記内部水平同期信号の生成回数（Ｍ−α）又は前記カウント数より１回多い周期の前記内部水平同期信号の生成回数（α）とを算出する演算回路（６、７、８、９）を備える。

２．実施の形態の詳細
実施の形態について更に詳述する。

〔実施形態１〕＜内部水平同期信号の不連続点を任意のタイミングに設定＞
図１は、本発明の一実施の形態に係る表示装置１０００のブロック図である。

表示装置１０００は、例えば、表示パネル２００と、タッチパネル３００と、表示駆動装置１００と、ホストプロセッサ（ＨＯＳＴ）４００とを含んで構成される。表示装置１０００にはホストプロセッサ４００が含まれずに外付けされる場合もある。

表示パネル２００は、例えば液晶表示（ＬＣＤ：Liquid Crystal Display）パネルであり、複数のゲート線と、それと直交する複数のソース線、ゲート線とソース線の交点それぞれに配置される、複数の画素セルで構成される。１本のゲート線で選択される１ラインに配置された複数の画素セルに対して、前記複数のソース線から表示されるべき画像データに対応する輝度信号が供給され、ゲート線で選択された各画素セルは、その輝度信号を取り込んで、それに対応する輝度を表示する。複数のゲート線は、１フレーム期間内に順次走査されて、１フレームの全ての画素セルに輝度信号が供給される。画素セルは、供給された輝度信号を保持して、対応する輝度の表示を維持する。

タッチパネル３００は、例えばインセル方式で表示パネル２００に積層され、例えば静電容量方式のタッチ検出を行う機能を有する。タッチパネル上に配列された複数のセンサ容量を充電するパルスを印加し、放電される電荷の量を検出することにより、センサ容量の容量値が検出されるように構成されている。タッチパネル３００にユーザーの指などが接近し或いは接触する（本明細書では、「接近」と「接触」を含めて「タッチ」と呼ぶ）とセンサ容量の容量値が変化するので、この容量変化を検出することによって、タッチされた座標が検出される。静電容量方式のタッチ検出には、相互容量方式、自己容量方式などが採用される。

表示駆動装置１００は、例えば、表示駆動回路２０と、タッチ検出回路３０と、タイミング発生回路１０と、サブプロセッサ（ＭＰＵ）４０と、電源回路５０とを含んで構成される。表示駆動回路２０は、表示パネル２００に対して、ゲート線を走査するための信号とソース線を駆動する信号を供給する。タッチ検出回路３０は、タッチパネル３００に対して、センサ容量を充電するための駆動信号を供給し、センサ容量の容量変化を検出するための信号を受信する。タイミング発生回路１０は、ホストプロセッサ４００など外部から供給される、垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、ピクセルクロックＰＣＬＫ、画像データイネーブル信号ＥＮＡＢなどに基づいて、内部で使用する、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔなどのタイミング制御信号を生成して、表示駆動回路２０とタッチ検出回路３０とに供給する。電源回路５０は、外部から供給されるＶｃｃなどの電源を昇圧、降圧、安定化して、表示駆動回路２０とタッチ検出回路３０など、表示駆動装置１００の内部回路に供給する。

表示駆動回路２０は、ホストインターフェース（ＨＯＳＴＩ／Ｆ：Interface）２１、制御回路２２、ラインメモリ２３、双方向シフトレジスタ（Ｓ／Ｒ：Shift Register）２４、ラッチ回路２５、ソース線駆動回路２６、ゲート線駆動回路２７、階調電圧生成回路２８などを含んで構成される。表示駆動回路２０は、ホストインターフェース２１を介して、ホストプロセッサ４００から画像データ（ＤＡＴＡ＿Ｒ７−０，ＤＡＴＡ＿Ｇ７−０，ＤＡＴＡ＿Ｂ７−０）と、垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、ピクセルクロックＰＣＬＫ、画像データイネーブル信号ＥＮＡＢなどのタイミング信号、及び、制御コマンドなどを受信する。図１には３原色それぞれ８ビットの画像データＤＡＴＡ＿Ｒ７−０，ＤＡＴＡ＿Ｇ７−０，ＤＡＴＡ＿Ｂ７−０等が具体的に例示されているが、通信インターフェースの仕様は任意である。制御回路２２は、各種の制御モードや制御パラメータを保持するレジスタ（不図示）を内蔵し、これらにホストプロセッサ４００からホストインターフェース２１を介して書き込まれる制御モードや制御パラメータに従って、表示駆動回路２０の動作を制御する。

ゲート線駆動回路２７は、表示パネル２００の複数のゲート線を順次走査するための制御信号を生成して、表示パネル２００に供給する。表示パネル２００が複数のゲート線をそれぞれに対応する端子を備えている場合には、複数のゲート線を駆動する信号を供給する。表示パネル２００がゲート線を走査する回路を内蔵している場合、例えば、ゲートインパネル（ＧＩＰ：Gate In Panel）と呼ばれる、シフトレジスタを内蔵している場合には、シフトレジスタに供給するスタートフラグとクロックを供給する。

ホストプロセッサ４００からホストインターフェース２１を介し受信した画像データ（ＤＡＴＡ＿Ｒ７−０，ＤＡＴＡ＿Ｇ７−０，ＤＡＴＡ＿Ｂ７−０）は、ラインメモリ２３と双方向シフトレジスタ２４を経由して、１ライン分の画像データとしてラッチ回路２５に書き込まれる。ラインメモリ２３と双方向シフトレジスタ２４は、受信する画像データと表示する画像データの間のバッファリングとタイミング調整を行う。受信と表示が精度よく同期している場合には、タイミング調整は不要であるが、速度に差がある場合には、その差を吸収するために、受信した画像データを一旦バッファリングし、適切なタイミングでラッチ回路２５に転送する。ラッチ回路２５に保持される１ライン分の画像データは、ソース線駆動回路２６に並列に供給される。階調電圧生成回路２８は、ディジタル値である画像データの各階調に対応するアナログの電圧値である、複数の階調電圧を生成してソース線駆動回路２６に供給している。ソース線駆動回路２６は、供給される画像データに対応する階調電圧を選択し或いは生成して、表示パネル２００のソース線を駆動する。

タッチ検出回路３０は、例えば、センサ容量駆動回路３２と容量変化検出回路３３と、ＲＡＭ３４と制御回路３１とを含んで構成される。センサ容量駆動回路３２は、タッチパネル３００に配置された複数のセンサ用容量を順次駆動する駆動パルスを生成して供給する。容量変化検出回路３３は、駆動パルスによってセンサ容量が充放電されるときに発生する電荷の移動を検出する回路であり、検出した電荷の量、または変化量をディジタル値に変換して、ＲＡＭ３４に書き込む。制御回路３１は、各種の制御モードや制御パラメータを保持するレジスタ（不図示）を内蔵し、これらにサブプロセッサ４０から書き込まれる制御モードや制御パラメータに従って、タッチ検出回路３０の動作を制御する。

発明が解決しようとする課題について、より詳しく説明する。

図２は、表示駆動とタッチ検出の時分割動作を行わない場合の動作例を示すタイミングチャートである。横軸は時間であり、縦軸方向には上から外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、画像データ、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔ、及び、ソース出力が模式的に示される。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔは、１フレーム期間の開始タイミングを示す同期信号であり、外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔは、１ライン期間の開始タイミングを示す同期信号である。どちらも負論理であり、ロウレベルでアサートされハイレベルでネゲートされるものとして示されるが、正論理でもよい。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされる前の数ライン期間ＶＦＰ（時刻ｔ１〜ｔ３）とアサートされた後の数ライン期間ＶＢＰ（時刻ｔ３〜ｔ４）は、後述の帰線期間（非表示期間）に対応し、入力される画像データは無効データとされる。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされた時点（時刻ｔ３）からＶＢＰ後（時刻ｔ４）に、有効な画像データの供給が開始される。内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔと内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔは、外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔと外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔにそれぞれ同期している。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされた時点（時刻ｔ３）からＶＢＰ後（時刻ｔ４）に、有効な画像データの供給が開始された、１ライン期間後（時刻ｔ５）から、１ライン毎に第Ｎラインまでソース線駆動回路２６が対応するソース出力を表示パネル２００に供給する。時刻ｔ２〜ｔ５の期間は帰線期間であり非表示期間である。帰線期間に相当する期間に入力された無効な画像データに対応するソース出力は停止される。ここで非表示期間とは表示期間または表示駆動期間と対をなし、非表示期間はソース線が駆動されない期間であり、表示期間または表示駆動期間はソース線が駆動される期間である。例えば、液晶表示パネルの場合、画素容量に画素値に対応する電荷が保持されて表示自体は維持されているが、表示が維持されている期間全体ではなく、ソース線から画素容量に対して画素値を転送する期間のみを、表示期間または表示駆動期間と呼ぶ。

図３は、表示駆動とタッチ検出の時分割動作を行う表示駆動装置の動作例を示すタイミングチャートである。図２と同様に、横軸は時間であり、縦軸方向には上から外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、画像データ、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔ、及び、ソース出力が模式的に示される。図２に示される時分割を行わない場合と同様に、外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされる前の数ライン期間ＶＦＰ（時刻ｔ１〜ｔ３）とアサートされた後の数ライン期間ＶＢＰ（時刻ｔ３〜ｔ４）に入力される画像データは、無効データとされる。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされた時点（時刻ｔ３）からＶＢＰ後（時刻ｔ４）に、有効な画像データの供給が開始される。内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔは外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔに同期しているが、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期は外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔよりも短く、例えばレジスタの設定値ＨＳＷ１により与えられる。時分割動作を行わない図２の場合の１フレーム当たりの内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔのパルス数は、１フレームに表示されるライン数Ｎと帰線期間に対応するパルス数の和であるのに対して、時分割動作を行う図３の場合の１フレーム当たりの内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔのパルス数（内部ライン数Ｍ）はそれよりも多くなり、増加分をタッチ検出期間ＴＷ（時刻ｔ４〜ｔ６）とすることができる。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされた時点（時刻ｔ３）からＶＢＰ後（時刻ｔ４）に、有効な画像データの供給が開始された後、ラインメモリ分の遅延後の時刻ｔ７から、１ライン毎に第Ｎラインまでソース線駆動回路２６が対応するソース出力を表示パネル２００に供給する。図３には前フレームの末尾が示される。時刻ｔ４までに第Ｎラインのソース出力が終了し、ソース出力は停止される。ソース出力が停止されている時刻ｔ４〜ｔ７のうち、時刻ｔ４〜ｔ６の期間がタッチ検出期間ＴＷとされ、時刻ｔ６〜ｔ７の期間が帰線期間とされる。時刻ｔ５〜ｔ７のラインメモリ分の遅延は、画像データの入力速度とソース出力の速度の違いを吸収するために設けられるバッファへのデータの蓄積に必要な期間である。ソース出力の速度の方が入力よりも早いため、出力すべき画像データが不足することを予防するために、画像データのバッファリングが必要である。例えば、図１に示される表示駆動装置１００では、ラインメモリ２３と双方向シフトレジスタ２４によって、バッファが構成されている。

内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔは、上述のように例えばレジスタの設定値ＨＳＷ１により周期が与えられ、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔがアサートされてから周期ＨＳＷ１で周期的に出力される。周期ＨＳＷ１は任意に設定され、１フレーム期間の整数分の１になるとは限らないため、１フレーム期間の末尾では、与えられる周期ＨＳＷ１よりも短い周期αとなる期間（時刻ｔ２〜ｔ３）、即ち内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続が発生する可能性がある。図３に示されるようにこの不連続点が有効なソース出力期間に発生すると、画素容量へ階調電圧を転送するのに十分な期間とならず、異常表示を生じる恐れがある。このことは、「発明が解決しようとする課題」において説明した通りである。

図４は、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続点が表示駆動期間に発生する例を示すタイミングチャートである。図３の時刻ｔ１〜ｔ３の期間付近の拡大図である。上述のように、１フレーム期間の末尾である時刻ｔ２〜ｔ３に、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期が与えられる周期ＨＳＷ１よりも短い周期αとなる、不連続点が発生している。

周期ＨＳＷ１をより小さくしてタッチ検出期間ＴＷを長くした場合、或いは、バッファリングされるデータ量（ライン数）を少なくした場合には、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続点が表示期間ではなくタッチ検出期間に発生する恐れがある。図５は、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続点がタッチ検出期間に発生する例を示すタイミングチャートである。内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔがアサートされる時刻ｔ１２よりも前の時刻ｔ８に最終ラインＮのソース出力が完了し、タッチ検出期間（時刻ｔ８〜ｔ１２）が開始されている。タッチ検出動作では、センサ容量を駆動するドライブ期間（時刻ｔ８〜ｔ９とｔ１０〜ｔ１１）と容量変化を検出するセンス期間（時刻ｔ９〜ｔ１０とｔ１１〜ｔ１２）とが交互に繰り返される。図５に示される例では、時刻ｔ１１〜ｔ１２の最後の内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期が与えられる周期ＨＳＷ１よりも短い周期αとなる、不連続点となっているため、対応するセンス期間が、他のセンス期間よりも短縮されてしまう。このため、タッチ検出の精度が低下する恐れがある。内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続点が、ドライブ期間で発生した場合には、センサ容量への充電が不十分となるために、同様にタッチ検出の精度が低下する恐れがある。

本発明に係る表示駆動回路及び表示装置は、上述の課題を解決するために、タイミング発生回路１０を備える。

図６は、実施形態１のタイミング発生回路１０の構成例を示すブロック図である。タイミング発生回路１０には、外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔとピクセルクロックＰＣＬＫが供給され、また、レジスタ回路１からレジスタ設定値としてＨＳＷ１とＨＳＷ２とＰＯＳ１とが与えられ、内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔと内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔを生成して出力する。タイミング発生回路１０は、内部同期信号生成回路２と、ラインカウンタ３と、比較回路４及びセレクタ５とを含んで構成される。内部同期信号生成回路２は、外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔに同期する内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔを発生し、内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔがアサートされた時点からＨｃｙｃ＿ＳＥＬで与えられる周期で内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔを発生する。ラインカウンタ３は内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔでリセットされ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔをカウントしてラインカウント値ＬＣＮＴを出力する。比較回路４はラインカウント値ＬＣＮＴとレジスタ１から与えられる設定値ＰＯＳ１とを比較し、ラインカウント値ＬＣＮＴがＰＯＳ１を超えた時点で出力ＳＥＬをアサートする。セレクタ５はＳＥＬがネゲートされている期間はＨＳＷ１を、ＳＥＬがアサートされている期間はＨＳＷ２を、Ｈｃｙｃ＿ＳＥＬとして出力する。

図７は、実施形態１の表示駆動装置１００の動作例を示すタイミングチャートである。図２と図３と同様に、横軸は時間であり、縦軸方向には上から外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、画像データ、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔ、及び、ソース出力が模式的に示される。図２に示される、時分割を行わない場合と同様に、外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされる前の数ライン期間ＶＦＰ（時刻ｔ１〜ｔ３）とアサートされた後の数ライン期間ＶＢＰ（時刻ｔ３〜ｔ５）に入力される画像データは無効データとされる。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされた時点（時刻ｔ３）からＶＢＰ後（時刻ｔ５）に、有効な画像データの供給が開始される。内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔは外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔに同期しているが、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期は外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔよりも短く、レジスタ１の設定値ＨＳＷ１により与えられる。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔがアサートされた時点（時刻ｔ３）からＶＢＰ後（時刻ｔ５）に、有効な画像データの供給が開始された後、ラインメモリ分の遅延後の時刻ｔ７から、１ライン毎に第Ｎラインまでソース線駆動回路２６が対応するソース出力を表示パネル２００に供給する。図７には、図３と同様に前フレームの末尾が示される。時刻ｔ４までに第Ｎラインのソース出力が終了し、ソース出力は停止される。ソース出力が停止されている時刻ｔ４〜ｔ７のうち、時刻ｔ４〜ｔ６の期間をタッチ検出期間ＴＷとされ、時刻ｔ６〜ｔ７の期間が帰線期間とされる。時刻ｔ５〜ｔ７のラインメモリ分の遅延は、画像データの入力速度とソース出力の速度の違いを吸収するために設けられるバッファへのデータの蓄積に必要な期間である。

図７に示される動作例では、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期が与えられる周期ＨＳＷ１よりも短い周期αとなる不連続点は、時刻ｔ８〜ｔ９の期間に発生する。図３に示される例では、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔがアサートされた時点で、強制的に内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの新たな周期ＨＳＷ１が開始されるので、この時点で不連続点が発生するのに対して、本実施形態ではレジスタ１に設定されたＰＯＳ１の値と、ラインカウント値ＬＣＮＴが一致するまで、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期の切換を遅延させている。ＰＯＳ１のレジスタ設定値を適切に調整することにより、不連続点が発生するタイミングを、表示駆動期間でもタッチ検出期間でもない帰線期間内とすることができる。内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期が、通常の周期よりも短い値αとなっても、表示駆動とタッチ検出のいずれの動作も行われない期間とすることにより、表示異常を発生させることなく、且つ、タッチ検出精度の低下を防止することができる。

レジスタ１への設定値ＰＯＳ１，ＨＳＷ１，ＨＳＷ２についてさらに詳しく説明する。

図８は、図３に対応する表示駆動装置１００における内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの発生タイミングの一例を示すタイミングチャートである。横軸は時間であり、縦軸方向に内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔと内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの波形が模式的に示される。ＨＳＷ２に不連続点の周期αを設定する例である。１フレーム周期Ｆｃｙｃ内に、内部ライン数Ｍライン分の周期ＨＳＷ１の内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔが生成され、最後にＨＳＷ２に設定される不連続点の周期αが現れる。図３の動作に対応する。ここで内部ライン数Ｍは、表示ライン数Ｎとタッチ検出期間のライン数と帰線期間のライン数の総和である。ＰＯＳ１に適切な値を設定することにより、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔに対する不連続点が発生する時刻を任意に調整することができる（図７参照）。

図９は、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの発生タイミングの別の例を示すタイミングチャートである。ＨＳＷ１は同様であるが、ＨＳＷ２にＨＳＷ１＋αを設定する。これにより、第Ｍラインの内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期がＨＳＷ１よりも大きいＨＳＷ１＋αとなる。表示駆動期間においても、タッチ検出期間においても、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期がＨＳＷ１以上であれば不具合を生じないような仕様である場合には、ＰＯＳ１によって不連続点の発生時刻を帰線期間に調整する必要がない。

〔実施形態２〕＜内部水平同期信号に不連続点を発生させない実施形態＞
図９に示した例は、不連続点における内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期を通常の周期ＨＳＷ１よりも長くすることによって、不連続点が表示期間やタッチ検出期間に発生しても、異常表示を発生させることがなく、また、タッチ検出の精度の低下を防止することができる。本実施形態２では、これをさらに発展させ、不連続点を発生させないように、表示駆動装置１００を構成する。表示装置１０００及び表示駆動装置１００の構成は、図１のブロック図に示される実施形態１の表示装置１０００及び表示駆動装置１００と同様であるが、タイミング発生回路１０の構成が異なる。

図１０は、実施形態２のタイミング発生回路１０の構成例を示すブロック図である。タイミング発生回路１０には、外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔとピクセルクロックＰＣＬＫが供給され、また、レジスタ回路１からレジスタ設定値としてＨｃｙｃとＨｃｙｃ＋１とαとが与えられ、内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔと内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔを生成して出力する。タイミング発生回路１０は、内部同期信号生成回路２と、ラインカウンタ３と、比較回路４及びセレクタ５とを含んで構成される。内部同期信号生成回路２は、外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔに同期する内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔを発生し、内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔがアサートされた時点からＨｃｙｃ＿ＳＥＬで与えられる周期で内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔを発生する。ラインカウンタ３は内部垂直同期信号Ｖｓｉｎｃ＿ｉｎｔでリセットされ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔをカウントしてラインカウント値ＬＣＮＴを出力する。比較回路４はラインカウント値ＬＣＮＴとレジスタ１から与えられる設定値αとを比較し、ラインカウント値ＬＣＮＴがαを超えた時点で出力ＳＥＬをアサートする。セレクタ５はＳＥＬがネゲートされている期間はＨｃｙｃ＋１を、ＳＥＬがアサートされている期間はＨｃｙｃを、Ｈｃｙｃ＿ＳＥＬとして出力する。ここで、Ｈｃｙｃは内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔとして通常必要な周期であり、αは１フレーム期間ＦｃｙｃにＭ個の周期Ｈｃｙｃの内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔを発生したときの残り期間である。Ｈｃｙｃとαは、ピクセルクロックＰＣＬＫのカウント数として整数で表現される。

図１１は、実施形態２の表示駆動装置１００の動作例を示すタイミングチャートである。図８、９と同様に、横軸は時間であり、縦軸方向に内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔと内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの波形が模式的に示される。内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔがアサートされてからのαラインは周期Ｈｃｙｃ＋１で、その後のＭ−αラインは周期Ｈｃｙｃで、それぞれ内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔが生成される。１フレーム期間ＦｃｙｃにＭ個の周期Ｈｃｙｃの内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔを発生したときの残り期間αを、αラインに分散して周期をＨｃｙｃからＨｃｙｃ＋１に１ずつ増やしたことになる。これにより、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔに不連続点を発生させないように構成することができる。厳密には、周期Ｈｃｙｃ＋１からＨｃｙｃへの切換により周期が不連続になっているが、表示駆動とタッチ検出は内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの周期に誤差があってもその動作に悪影響を生じることがないので、問題はない。

図１２は、実施形態２の表示駆動装置における内部水平同期信号の発生タイミングの一例を示す、より詳細なタイミングチャートである。１フレーム周期ＦｃｙｃをピクセルクロックＰＣＬＫの周期で３０００００とし、内部ライン数Ｍ＝５１０ラインとした例である。Ｆｃｙｃを内部ライン数Ｍで割る（３０００００÷５１０）と、商が５８８、剰余が１２０となる。α＝１２０、Ｈｃｙｃ＝５８８，Ｈｃｙｃ＋１＝５８９にそれぞれ設定する。図１２に示されるように、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔがアサートされてからのα（１２０）ラインは周期Ｈｃｙｃ＋１（５８９）であり、残りのＭ−α（３９０）ラインは周期Ｈｃｙｃ（５８８）で構成される。

図１３は、実施形態２のタイミング発生回路１０の別の構成例を示すブロック図である。図１０に示したタイミング発生回路１０では、Ｈｃｙｃ，Ｈｃｙｃ＋１及びαを全てレジスタ１に設定する構成としたのに対し、図１３ではレジスタ１には内部ライン数Ｍを設定し、Ｈｃｙｃ，Ｈｃｙｃ＋１及びαを算出して、図１０に示したタイミング発生回路１０と同様の回路に供給する。（図１３には図１０に対して追加される回路のみを示す。）タイミング発生回路１０は、図１０に示される構成に加えて、さらにＶｃｙｃカウンタ６、Ｖｃｙｃラッチ７、除算回路８及び＋１回路９をさらに含んで構成される。Ｖｃｙｃカウンタ６は、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔをピクセルクロックＰＣＬＫによってカウントする。内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔの１周期、即ち、１フレーム周期Ｆｃｙｃごとに、Ｖｃｙｃカウンタ６のカウント値はＶｃｙｃラッチ７にラッチされ、Ｖｃｙｃカウンタ６はリセットされる。Ｖｃｙｃラッチ７には、フレーム周期Ｆｃｙｃ（Ｖｃｙｃ値）が自動計測によって求められ、保持（ラッチ）される。フレーム周期Ｆｃｙｃは変動しないので、Ｖｃｙｃカウンタ６の動作は電源投入時の１回だけで良い。フレーム周期Ｆｃｙｃが変動するようなアプリケーションでは、それに合わせて適時、再計測すればよい。除算回路８は、計測されたフレーム周期Ｆｃｙｃ（Ｖｃｙｃ値）を内部ライン数Ｍで割ったときの商としてＨｃｙｃを算出し、剰余としてαを算出する。＋１回路９によりＨｃｙｃ値に１を加えてＨｃｙｃ＋１算出値を求めて出力する。これにより、レジスタ１の記憶容量が低減され、また、レジスタ１へのパラメータの設定動作が簡略化される。

〔実施形態３〕＜タッチパネルコントローラを別チップで構成＞
実施形態１及び２では、表示装置１０００において表示駆動装置１００に表示駆動回路２０とタッチ検出回路３０とが集積された、図１に示される構成例を前提として説明したが、表示ドライバＩＣである表示駆動装置１０１と、タッチパネルコントローラ５００が別チップで構成されてもよい。

図１４は、本発明の別の実施の形態に係る表示装置１００１のブロック図である。

表示装置１００１は、表示パネル２００と、タッチパネル３００と、表示ドライバＩＣである表示駆動装置１０１と、タッチパネルコントローラ５００と、ホストプロセッサ（ＨＯＳＴＭＰＵ）４０１とを含んで構成される。ホストプロセッサ４０１が表示装置１００１に含まれずに外付けされる場合もある。表示パネル２００とタッチパネル３００は、実施形態１において図１を引用して説明した通りであるので、説明を省略する。

表示ドライバＩＣである表示駆動装置１０１は、図１に示される表示駆動装置１００内の表示駆動回路２０と同様に、ホストインターフェース（ＨＯＳＴＩ／Ｆ）２１、制御回路２２、ラインメモリ２３、双方向シフトレジスタ（Ｓ／Ｒ）、ラッチ回路２５、ソース線駆動回路２６、ゲート線駆動回路２７、階調電圧生成回路２８を含み、さらにタイミング発生回路１０と電源回路５０を含んで構成される。タッチパネルコントローラ５００は、センサ容量駆動回路３２と容量変化検出回路３３と、ＲＡＭ３４と制御回路３１とを含んで構成される。表示駆動装置１０１とタッチパネルコントローラ５００の動作は、実施形態１において図１を引用して説明した、表示駆動回路２０とタッチ検出回路３０の動作とそれぞれ同様であるので、説明を省略する。図１に示されるサブプロセッサ（ＭＰＵ）４０は省略され、ホストプロセッサ４０１がその機能を兼ねる。

表示駆動装置１０１に内蔵されたタイミング発生回路１０は、ホストプロセッサ４０１から供給される、垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、ピクセルクロックＰＣＬＫ、画像データイネーブル信号ＥＮＡＢなどに基づいて、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔなどのタイミング制御信号を生成して、表示駆動装置１０１内部の制御回路２２に供給するのと合せ、タッチパネルコントローラ５００の制御回路３１にも供給する。電源回路５０は、外部から供給されるＶｃｃなどの電源を昇圧、降圧、安定化して、ゲート線駆動回路２７、ソース線駆動回路２６、及び階調電圧生成回路２８などに供給する。

表示駆動とタッチ検出を時分割で動作させるために、表示駆動装置１０１は、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔと内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔに加えて、タッチ検出イネーブル信号ＴＥＮを、タッチパネルコントローラ５００に供給する。１フレーム期間のうち、表示期間が終わった時に表示駆動装置１０１はタッチ検出イネーブル信号ＴＥＮをアサートして、タッチパネルコントローラ５００にタッチ検出動作を実行させ、次のフレームの表示駆動期間が始まる前に、タッチ検出イネーブル信号ＴＥＮをネゲートして、タッチパネルコントローラ５００にタッチ検出動作を停止させる。タッチ検出イネーブル信号ＴＥＮに代えて、タッチパネルコントローラ５００側から表示駆動装置１０１に対して表示駆動イネーブル信号を供給するように変更しても良い。また、表示駆動装置１０１とタッチパネルコントローラ５００のそれぞれの制御回路２２と３１において内部水平同期信号をカウントし、そのカウント値に基づいてそれぞれ自律的に表示駆動とタッチ検出動作を行うように構成し、結果として時分割動作するように構成してもよい。

図１５は、図１４の表示駆動装置の動作例を示すタイミングチャートである。図７と同様に、横軸は時間であり、縦軸方向には上から外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、画像データ、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔ、及び、ソース出力が模式的に示され、さらに、タッチ検出イネーブル信号ＴＥＮが示される。外部垂直同期信号Ｖｓｙｎｃ＿ｅｘｔ、外部水平同期信号Ｈｓｙｎｃ＿ｅｘｔ、画像データ、内部垂直同期信号Ｖｓｙｎｃ＿ｉｎｔ、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔ、及び、ソース出力の動作は、実施形態１と実施形態２で説明したのと同様とすることができる。即ち、図７に示されるようにＰＯＳ１によって、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続点の発生時刻を帰線期間まで遅らせる調整をすることができる。また、図９に示したように、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続点を通常の周期ＨＳＷ１よりも長いＨＳＷ１＋αとすることができる。また、図１１に示したように、内部水平同期信号Ｈｓｙｎｃ＿ｉｎｔの不連続点を発生させないように構成することもできる。いずれの変形例においても、タッチ検出イネーブル信号ＴＥＮは、図１５に図示されるように、時刻ｔ４〜ｔ６のタッチ検出期間ＴＷにアサートされる。タッチ検出イネーブル信号ＴＥＮがアサートされている期間に、タッチパネルコントローラ５００の制御回路３１は、センサ容量駆動回路３２によってタッチパネルのセンサ容量を駆動させ、容量変化検出回路３３によってセンサ容量の容量変化を検出する、タッチ検出動作を実行する。

以上説明したように、表示ドライバＩＣとタッチパネルコントローラが別チップで構成された場合でも、同様に本発明を実施することができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、図示されるブロック分割は一例であって、同様の機能を別のブロックに分けて実装し、或いは複数の機能を統合されたブロックに実装してもよい。また、信号の正論理／負論理の使い分けは任意である。垂直同期信号と水平同期信号については、負論理である場合を例示したが、全部又は一部を正論理に変更しても良い。その他の信号についても同様である。

１レジスタ回路
２内部同期信号発生回路
３ラインカウンタ
４比較回路
５セレクタ
６Ｆｃｙｃカウンタ
７Ｆｃｙｃラッチ
８除算回路
９＋１回路
１０タイミング発生回路
２０表示駆動回路
２１ホストインターフェース（ＨＯＳＴＩ／Ｆ）
２２制御回路
２３ラインメモリ
２４双方向シフトレジスタ（Ｓ／Ｒ）
２５ラッチ回路
２６ソース線駆動回路
２７ゲート線駆動回路
２８階調電圧生成回路
３０タッチ検出回路
３１制御回路
３２センサ容量駆動回路
３３容量変化検出回路
３４ＲＡＭ
４０サブプロセッサ（ＭＰＵ）
５０電源回路
１００、１０１表示駆動装置
２００表示パネル
３００タッチパネル
４００、４０１ホストプロセッサ（ＨＯＳＴ）
５００タッチパネルコントローラ
１０００、１００１表示装置

Claims

外部から供給される外部垂直同期信号から内部垂直同期信号と内部水平同期信号とを生成する、タイミング発生回路と、
表示駆動期間に、前記内部水平同期信号に同期して表示駆動動作を行う、表示駆動回路と、
タッチ検出期間に、前記内部水平同期信号に同期してタッチ検出動作を行う、タッチパネル制御回路とを備え、
前記タイミング発生回路は、前記外部垂直同期信号又は前記内部垂直同期信号を基準として規定される切換タイミングにおいて、前記内部水平同期信号の周期を第１周期から前記第１周期と異なる第２周期に切り換え、
前記切換タイミングは、前記表示駆動期間と前記タッチ検出期間以外の期間に設定される、
表示駆動装置。
前記タイミング発生回路は、前記内部垂直同期信号の１周期毎に、前記第１周期で複数回と前記第２周期で１回の前記内部水平同期信号を生成する、
請求項１に記載の表示駆動装置。
前記切換タイミングと前記第１周期と前記第２周期とがそれぞれ設定されるレジスタを備える、
請求項２に記載の表示駆動装置。
外部から供給される外部垂直同期信号から内部垂直同期信号と内部水平同期信号とを生成するタイミング発生回路と、
表示駆動期間に、前記内部水平同期信号に同期して表示駆動動作を行う表示駆動回路と、
タッチ検出期間に、前記内部水平同期信号に同期してタッチ検出動作を行うタッチパネル制御回路
とを備え、
前記タイミング発生回路は、前記内部垂直同期信号の１周期毎に、複数のラインの前記内部水平同期信号の周期を第１周期に設定し、前記外部垂直同期信号又は前記内部垂直同期信号を基準として規定される切換タイミングにおいて、最後の１ラインの前記内部水平同期信号の周期を前記第１周期から前記第１周期より長い第２周期に切り換える
表示駆動装置。
外部から供給される外部垂直同期信号から内部垂直同期信号と内部水平同期信号とを生成するタイミング発生回路と、
表示駆動期間に、前記内部水平同期信号に同期して表示駆動動作を行う表示駆動回路と、
タッチ検出期間に、前記内部水平同期信号に同期してタッチ検出動作を行うタッチパネル制御回路
とを備え、
前記内部水平同期信号の周期は、クロックのカウント数によって規定され、
前記タイミング発生回路は、前記クロックをカウントすることによって前記内部水平同期信号を発生させ、
前記タイミング発生回路は、前記内部垂直同期信号の１周期毎に、前記内部水平同期信号の周期を、前記クロックを所定のカウント数までカウントする第１周期と、前記クロックを前記所定のカウント数より１回多くカウントする第２周期との間で切り換える、
表示駆動装置。
前記カウント数と、前記第１周期の前記内部水平同期信号の生成回数又は前記第２周期の前記内部水平同期信号の生成回数とがそれぞれ設定されるレジスタを備える、
請求項５に記載の表示駆動装置。
更に、前記内部垂直同期信号の１周期毎の前記内部水平同期信号の生成回数が設定されるレジスタと、前記レジスタに設定される値に基づいて、前記カウント数と、前記第１周期の前記内部水平同期信号の生成回数又は前記第２周期の前記内部水平同期信号の生成回数とを算出する演算回路とを備える、
請求項５に記載の表示駆動装置。
表示パネルとタッチパネルとタッチパネルコントローラと表示駆動装置とを備える表示装置であって、
前記表示駆動装置は、外部から供給される外部垂直同期信号から内部垂直同期信号と内部水平同期信号とを生成するタイミング発生回路と、表示駆動期間に前記内部水平同期信号に同期して表示駆動動作を行う表示駆動回路とを備え、
前記タッチパネルコントローラはタッチ検出期間に、前記内部水平同期信号に同期して前記タッチパネルに対してタッチ検出動作を行うタッチパネル制御回路を備え、
前記タイミング発生回路は、前記外部垂直同期信号又は前記内部垂直同期信号を基準として規定される切換タイミングにおいて、前記内部水平同期信号の周期を第１周期から前記第１周期と異なる第２周期に切り換え、
前記切換タイミングは、前記表示駆動期間と前記タッチ検出期間以外の期間に設定される、
表示装置。
表示パネルとタッチパネルとタッチパネルコントローラと表示駆動装置とを備える表示装置であって、
前記表示駆動装置は、外部から供給される外部垂直同期信号から内部垂直同期信号と内部水平同期信号とを生成するタイミング発生回路と、表示駆動期間に、前記内部水平同期信号に同期して表示駆動動作を行う表示駆動回路とを備え、
前記タッチパネルコントローラは、タッチ検出期間に、前記内部水平同期信号に同期してタッチ検出動作を行うタッチパネル制御回路を備え、
前記タイミング発生回路は、前記内部垂直同期信号の１周期毎に、複数のラインの前記内部水平同期信号の周期を第１周期に設定し、前記外部垂直同期信号又は前記内部垂直同期信号を基準として規定される切換タイミングにおいて、最後の１ラインの前記内部水平同期信号の周期を前記第１周期から前記第１周期より長い第２周期に切り換える
表示装置。
表示パネルとタッチパネルとタッチパネルコントローラと表示駆動装置とを備える表示装置であって、
前記表示駆動装置は、外部から供給される外部垂直同期信号から内部垂直同期信号と内部水平同期信号とを生成するタイミング発生回路と、表示駆動期間に、前記内部水平同期信号に同期して表示駆動動作を行う表示駆動回路とを備え、
前記タッチパネルコントローラは、タッチ検出期間に、前記内部水平同期信号に同期してタッチ検出動作を行うタッチパネル制御回路を備え、
前記内部水平同期信号の周期は、クロックのカウント数によって規定され、
前記タイミング発生回路は、前記クロックをカウントすることによって前記内部水平同期信号を発生させ、
前記タイミング発生回路は、前記内部垂直同期信号の１周期毎に、前記内部水平同期信号の周期を、前記クロックを所定のカウント数までカウントする第１周期と、前記クロックを前記所定のカウント数より１回多くカウントする第２周期との間で切り替える、
表示装置。